Nothing Special   »   [go: up one dir, main page]

KR20110111708A - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20110111708A
KR20110111708A KR1020100030922A KR20100030922A KR20110111708A KR 20110111708 A KR20110111708 A KR 20110111708A KR 1020100030922 A KR1020100030922 A KR 1020100030922A KR 20100030922 A KR20100030922 A KR 20100030922A KR 20110111708 A KR20110111708 A KR 20110111708A
Authority
KR
South Korea
Prior art keywords
layer
region
transistor
substrate
light blocking
Prior art date
Application number
KR1020100030922A
Other languages
English (en)
Inventor
노성인
박지용
박경민
강성연
박진석
김기훈
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100030922A priority Critical patent/KR20110111708A/ko
Priority to US13/079,979 priority patent/US8610124B2/en
Publication of KR20110111708A publication Critical patent/KR20110111708A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

광 차단 효과 및 공정 단순화를 구현하는 표시장치 및 제조방법이 제공된다. 표시장치는 기판의 제1 영역에 형성되는 트랜지스터와 기판의 제2 영역에 형성되는 화소전극과 제1 영역의 트랜지스터 하부에 형성되는 버퍼층과 제1 영역의 버퍼층과 기판 사이에 형성되는 광차단막을 포함한다. 광차단막은 트랜지스터의 반도체층에 포함된 반도체 물질과 실질적으로 동일한 반도체 물질을 포함할 수 있다.

Description

표시장치 및 그 제조방법{Display device and Method of manufacturing the same}
본 발명의 실시예들은 평판표시장치에 관한 것으로, 특히 표시장치 및 그 제조방법에 관한 것이다.
최근 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있으며, 상기 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기 전계발광 표시장치(Organic Light Emitting Display) 등이 있다.
특히, 표시장치는 소형화, 경량화 및 저전력을 소비하는 등의 이점을 가지고 있으며, 일반적으로 능동 매트릭스(active matrix) 타입으로 구성된다. 상기 능동 매트릭스 타입의 표시장치는, 복수개의 주사선과 복수개의 데이터선의 교차에 의해 매트릭스 형태로 배치된 각각의 화소들이 정의되고, 상기 화소에는 스위칭 소자로서의 트랜지스터가 구비된다.
상기 트랜지스터는 채널영역을 갖는 반도체층과, 게이트전극 및 소오스/ 드레인 전극을 구비하는데, 상기 트랜지스터의 채널영역에 빛이 입사되는 경우 상기 채널영역에서 전자-정공 쌍(electron-hole pair)이 발생된다. 상기 발생된 전자와 정공은 광 누설전류(Photo leakage current)를 급격하게 생성시킬 수 있으며, 이는 표시장치의 화질에 치명적인 영향을 미칠 수 있다.
본 발명의 실시예들은 광 차단 효과 및 공정 단순화를 구현하는 표시장치를 제공한다.
본 발명의 실시예들은 상기 표시장치의 제조방법을 제공한다.
본 발명의 실시예들에 따르면, 표시장치는 기판의 제1 영역에 위치하는 트랜지스터, 트랜지스터와 전기적으로 연결되고 기판의 제2 영역에 위치하는 전극 및 제1 영역의 트랜지스터 하부에 형성되는 광차단막을 포함한다. 트랜지스터는 소스 영역, 채널 영역 및 드레인 영역을 갖는 반도체층, 채널 영역과 대응하며 이격하는 게이트 전극 및 채널 영역과 게이트 전극 사이에 위치하는 게이트 절연막을 포함한다. 광차단막은 반도체층에 포함된 반도체 물질과 동일한 물질을 포함한다.
표시장치는 반도체층 및 광차단막 사이에 위치하는 버퍼층을 더 포함할 수 있다. 반도체 물질은 폴리 실리콘일 수 있다. 이와 다르게 반도체 물질은 비정질 실리콘일 수 있다.
본 발명의 실시예들에 따르면, 표시장치는 기판의 제1 영역에 위치하는 트랜지스터, 트랜지스터와 전기적으로 연결되고 기판의 제2 영역에 위치하는 전극 및 제1 영역의 트랜지스터 하부에 형성되는 광차단막을 포함한다. 트랜지스터는 소스 영역, 채널 영역 및 드레인 영역을 갖는 반도체층, 채널 영역과 대응하며 이격하는 게이트 전극 및 채널 영역과 게이트 전극 사이에 위치하는 게이트 절연막을 포함한다. 광차단막은 반도체층과 동일한 측부 식각면을 갖는다.
여기서 표시장치는 반도체층 및 광차단막 사이에 위치하는 버퍼층을 더 포함할 수 있다. 버퍼층은 광차단막 및 반도체층과 동일한 측부 식각면을 가질 수 있다.
본 발명의 실시예들에 따르면, 표시장치를 제조하기 위하여, 기판 상에 제1 비정질 실리콘층, 버퍼층, 제2 비정질 실리콘층을 순차적으로 형성한다. 제2 비정질 실리콘층에 대한 결정화 공정을 수행하여 이를 폴리 실리콘층으로 형성한다. 식각 공정을 통해 제1 비정질 실리콘층, 버퍼층, 폴리 실리콘층을 패턴화하여 기판의 제1 영역에 각각 광차단층, 버퍼층, 반도체층을 형성한다. 반도체층과 중첩되는 영역 상에 게이트 전극을 형성하고, 반도체층의 일 영역과 각각 접촉되는 소스/ 드레인 전극을 형성한다. 기판의 제2 영역에 위치하며, 드레인 전극과 전기적으로 연결되는 화소전극을 형성한다.
상기 결정화 공정은 엑시머 레이저 어닐링, 연속측면고상화법, 금속유도결정화법 또는 금속유도측면결정화법을 사용하여 수행될 수 있다. 식각 공정에 의해 트랜지스터가 형성되는 제1 영역에는 제1 비정질 실리콘층, 버퍼층, 폴리 실리콘층이 남고, 투과영역인 제2 영역에는 기판이 노출될 수 있다. 패턴화된 제1 비정질 실리콘층은 광차단막이 되고, 패턴화된 폴리 실리콘층은 트랜지스터의 반도체층이 될 수 있다.
본 발명의 실시예들에 따르면, 표시장치를 제조하기 위하여 기판 상에 제1 비정질 실리콘층을 형성하고, 이를 결정화하여 제1 폴리 실리콘층으로 형성한다. 제1 폴리 실리콘층 상에 버퍼층, 제2 비정질 실리콘층을 순차적으로 형성한다. 제2 비정질 실리콘층에 대한 결정화 공정을 수행하여 이를 제2 폴리 실리콘층으로 형성한다. 식각 공정을 통해 제1 폴리 실리콘층, 버퍼층, 제2 폴리 실리콘층을 패턴화하여 기판의 제1 영역에 각각 광차단층, 버퍼층, 반도체층을 형성한다. 반도체층과 중첩되는 영역 상에 게이트 전극을 형성하고, 반도체층의 일 영역과 각각 접촉되는 소스/ 드레인 전극을 형성한다. 기판의 제2 영역에 위치하며, 드레인 전극과 전기적으로 연결되는 화소전극을 형성한다.
결정화 공정은 엑시머 레이저 어닐링, 연속측면고상화법, 금속유도결정화법 또는 금속유도측면결정화법을 사용하여 수행될 수 있다. 식각 공정에 의해 트랜지스터가 형성되는 제1 영역에는 제1 폴리 실리콘층, 버퍼층, 제 2폴리 실리콘층이 남고, 투과영역인 제2 영역에는 기판이 노출될 수 있다. 패턴화된 제1 폴리 실리콘층은 광차단막이 되고, 패턴화된 제2 폴리 실리콘층은 트랜지스터의 반도체층이 될 수 있다.
본 발명의 실시예들에 따르면, 광차단막을 비금속물질로 형성함으로 인해, 정전기 등에 의한 손상을 방지할 수 있고 광차단막을 채널 영역과 동시에 형성할 수 있어 공정을 단순화 시킬 수 있다.
도 1은 본 발명의 실시예에 의한 표시장치의 단면도이다.
도 2a 내지 2f는 도 1에 도시된 실시예에 의한 표시장치의 제조 공정을 나타내는 단면도들이다.
도 3a 내지 3g는 본 발명의 다른 실시예에 의한 표시장치의 제조 공정을 나타내는 단면도이다.
도 4는 폴리 실리콘과 비정질 실리콘의 투과율을 나타내는 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 의한 중소형 표시장치 및 그 제조방법을 설명한다. 여기서 i) 첨부된 도면들에 도시된 형상, 크기, 비율, 각도, 개수 등은 개략적인 것으로 다소 변경될 수 있다. ii) 도면은 관찰자의 시선으로 도시되기 때문에 도면을 설명하는 방향이나 위치는 관찰자의 위치에 따라 다양하게 변경될 수 있다. iii) 도면 번호가 다르더라도 동일한 부분에 대해서는 동일한 도면 부호가 사용될 수 있다. iv) '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. v) 단수로 설명되는 경우 다수로도 해석될 수 있다. vi) 형상, 크기의 비교, 위치 관계 등이 '약', '실질적' 등으로 설명되지 않아도 통상의 오차 범위가 포함되도록 해석된다. vii) '~후', '~전', '이어서', '그리고', '여기서', '후속하여', '이 때' 등의 용어가 사용되더라도 시간적 위치를 한정하는 의미로 사용되지는 않는다. viii) '제1', '제2', '제3' 등의 용어는 단순히 구분의 편의를 위해 선택적, 교환적 또는 반복적으로 사용되며 한정적 의미로 해석되지 않는다. ix) '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우 '바로'가 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. x)부분들이 '~또는' 으로 연결되는 경우 부분들 단독뿐만 아니라 조합도 포함되게 해석되나 '~또는 ~중 하나'로 연결되는 경우 부분들 단독으로만 해석된다.
표시장치
도 1은 본 발명의 실시예에 의한 표시장치의 단면도이다.
단, 도 1에 도시된 실시예에서는 설명의 편의를 위해 게이트선(미도시) 및 데이터선(미도시)에 의해 구획되는 하부기판의 화소영역 즉, 트랜지스터 및 화소전극을 포함하는 하부기판을 도시하기로 한다.
도 1을 참조하면, 본 발명의 실시예에 의한 표시장치는, 하부기판(100)과, 하부기판(100)의 제1 영역에 형성되는 트랜지스터(TFT) 및 제2 영역에 형성되는 전극(120)을 구비한다. 여기서 전극(120)은 화소전극일 수 있다.
본 실시예에 따르면, 액정표시장치의 전극(120)을 예로 들어 설명하였으나 표시장치가 유기발광표시장치의 경우 전극(120)은 애노드 또는 캐소드일 수 있다.
도 1에서는 상기 트랜지스터가 폴리 실리콘으로 반도체층(112)이 구현된 탑 게이트 구조로 구현됨을 그 예로 설명한다.
즉, 상기 트랜지스터는 폴리 실리콘(Poly-Si)으로 구현되는 반도체층(112)과, 반도체층(112)과 중첩되는 영역 상에 형성된 게이트 전극(114)과, 반도체층(112)의 일 영역과 각각 접촉되는 소스/ 드레인 전극(116a, 116b)으로 구성된다.
먼저 반도체층(112)은 하부기판(100)의 제1 영역 상에 형성된 버퍼층(111) 상에 형성된다.
보다 구체적으로 상기 폴리 실리콘으로 이루어진 반도체층(112)은 비정질 실리콘층을 증착한 후 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing)법 또는 SLS(Sequential lateral Solidification) 결정화법 또는 열처리법 또는 MILC(metal induced lateral crystallization)법 등의 결정화 공정을 진행하여 상기 비정질 실리콘층이 폴리 실리콘층으로 결정화될 수 있으며, 반도체층(112)은 중앙의 순수 폴리 실리콘을 포함하는 액티브 영역(112a)과 액티브 영역 양측으로 도핑된 소스/ 드레인 영역(112b)을 가질 수 있다.
또한, 반도체층(112) 상부에는 제1 절연층(113)이 형성되며, 액티브 영역(112a)과 중첩되는 제1 절연층(113) 상부에는 게이트 전극(114)이 형성된다.
또한, 게이트 전극(114)을 포함하는 기판 상에 제2 절연층(115)이 형성되고, 반도체층(112)의 소스/ 드레인 영역(112b)과 중첩되는 제2 절연층(115) 상부에 각각 소스/ 드레인 전극(116a, 116b)이 형성된다. 이 때, 소스 전극(116a) 및 드레인 전극(116b)은 반도체층(112)의 소스/드레인 영역(112b)과 각각 전기적으로 연결되며, 이는 소스 영역(112b) 및 드레인 영역(112b) 상에 형성된 제1, 2 절연층(113, 115)에 콘택홀이 구비됨을 통해 구현될 수 있다.
또한, 소스/ 드레인 전극(116a, 116b) 상에는 제3 절연층(117)이 형성되며, 드레인 전극(116b)과 중첩되는 제3 절연층(117)의 일부 영역에 콘택홀이 형성되어 이를 통해 투명 도전성 물질로 구현되는 전극(120)이 상기 트랜지스터의 드레인 전극(116b)과 전기적으로 연결된다. 이 때, 전극(120)은 도시된 바와 같이 투과영역인 제2 영역에 형성된다.
이와 같은 표시장치는 하부기판(100) 하부에 위치한 백라이트(미도시)에서 입사되는 광이 상기 투과영역인 제2 영역을 통과하면서 소정의 화상을 표시한다.
단, 상기 트랜지스터는 불투명 금속이 포함되어 구성되므로, 상기 트랜지스터가 형성된 제1 영역으로는 광이 투과되지 않는다.
그러나, 기판(100)의 하부에서 제공되는 광은 상기 트랜지스터로도 입사되며, 이 경우 앞서 언급한 바와 같이 상기 트랜지스터를 구성하는 반도체층(112)의 액티브 영역(112a)에 광이 입사되어 누설전류를 발생시키는 단점을 유발할 수 있다.
액정표시장치의 경우 상기 광은 백라이트로부터 제공되는 광일 수 있다. 그러나 본 발명의 실시예들은 백라이트로부터 제공되는 광에 제한되지 않으며 유기발광표시장치에서 기판의 하부로부터 제공되는 어떠한 종류의 광도 포함한다.
이에 반도체층(112) 하부에 백라이트(Backlight)로부터 입사되는 광을 차단하기 위해 광 차단막을 형성하는 방식이 고안되었으며, 종래의 경우에는 상기 광차단막은 불투명 금속 재질로 구현된다.
그러나, 상기 광차단막이 불투명 금속 재질로 구현되는 경우, 높은 열전도율과 전기 전도도를 갖는 금속 재료의 특성으로 인하여, 트랜지스터의 반도체층에 대한 결정화 공정 중 결정화율 저하의 원인이 되고, 정전기 유발로 인하여 상기 트랜지스터가 손상되는 단점이 있다.
본 발명의 실시예는 이러한 단점을 극복하기 위해 상기 광차단막을 상기 반도체층과 같은 실리콘 재질로 형성함을 특징으로 한다.
본 발명의 실시예는 광차단막(110)을 비정질 실리콘 또는 폴리 실리콘으로 형성하는 것으로, 이는 종래의 금속 재질 광차단막과 비교할 경우 열전도율 및 전기 전도도가 낮기 때문에 기존의 단점을 극복할 수 있게 된다.
본 발명의 실시예들에서는 비정질 실리콘 또는 폴리 실리콘과 같이 실리콘을 포함하는 반도체 물질을 그 예로 들어 설명하였으나, 일반적인 트랜지스터에서 채널을 형성할 수 있는 반도체 물질이면 충분하다. 예를 들어, 반도체 물질은 금속산화물, 유기물 등이 될 수 있다.
광차단막(110)을 트랜지스터의 반도체층과 동일한 폴리 실리콘층으로 형성할 경우 상기 반도체층의 액티브 영역에 인가되는 광과 동일한 흡수 파장대의 광을 흡수하게 되므로, 보다 효율적인 광 차단 효과를 얻을 수 있다. 광차단막(110)은 도시된 바와 같이 상기 제1 영역과 중첩되는 버퍼층(111) 하부에 형성될 수 있다.
도 1을 다시 참조하면, 반도체층(112)과 버퍼층(111)은 동일한 측부 식각면을 갖는다. 상기 측부 식각면은 동일한 식각 공정에 의해서 형성될 수 있다. 이로 인해 광투과 영역에 버퍼층(111)이 위치할 때 발생할 수 있는 광투과율의 저하를 방지할 수 있다. 또한, 광차단막(110)도 반도체층(112) 및 버퍼층(111)과 동일한 측부 식각면을 가질 수 있다. 광차단막(110)은 버퍼층(111)보다 광투과율의 저하가 심하기 때문에 광투과 영역에 위치하는 부분을 선택적으로 제거함으로써 광투과율을 향상시킬 수 있다.
표시장치의 제조방법
이하, 도 2 내지 도 3을 통해 본 발명의 실시예들에 의한 표시장치의 제조방법을 설명한다.
먼저 도 2a 내지 2f는 도 1에 도시된 실시예에 의한 표시장치의 제조 공정을 나타내는 단면도들이다.
도 2a를 참조하면, 기판(100) 상에 제1 비정질 실리콘층(102), 버퍼층(111), 제2 비정질 실리콘층(104)을 순차적으로 형성한다.
이 때, 버퍼층(111)은 기판(100)에서 유출되는 불순물로부터 트랜지스터를 보호하는 역할을 한다. 버퍼층(111)은 실리콘 질화막 또는 실리콘 산화막일 수 있다.
도 2b에 도시된 바와 같이, 제2 비정질 실리콘층(104)에 대한 결정화 공정을 수행하여 제2 비정질 실리콘층(104)을 폴리 실리콘층(104')으로 형성한다.
결정화 공정은 엑시머 레이저 어닐링(eximer laser annealing; ELA법), 연속측면고상화(sequential lateral Solidification; SLS)법, 금속유도결정화법(metal induced crystallization; MIC) 또는 금속유도측면결정화법(metal induced lateral crystallization; MILC)을 사용할 수 있다.
도 2c를 참조하면, 식각 공정을 통해 제1 비정질 실리콘층(102), 버퍼층(111), 폴리 실리콘층(104')을 패턴화한다. 따라서 상기 식각 공정에 의해 트랜지스터가 형성되는 제1 영역에는 제1 비정질 실리콘층(102), 버퍼층(111), 폴리 실리콘층(104')이 남고, 투과영역인 제2 영역에는 기판(100)이 노출된다.
상기 패턴화된 제1 비정질 실리콘층(102)은 광차단막(110')으로 역할을 한다. 패턴화된 폴리 실리콘층(104')은 트랜지스터의 반도체층(112)이 된다.
본 발명의 실시예에 따르면 상기 투과영역인 제2 영역에 대해 투과율 저하의 원인이 되는 버퍼층(111)을 제거할 수 있게 되어 표시장치의 투과율을 향상시킬 수 있다.
또한, 광차단막(110')이 반도체층(112)과 동일한 식각 공정을 통해 형성됨으로써, 기존의 광차단막 형성 공정과 비교할 때 추가적인 마스크 공정을 제거할 수 있으므로 공정 단순화 측면에서 유리하다.
도 2d를 참조하면, 반도체층(112)이 형성된 기판(100) 전면에 제1 절연층(113)을 형성한다. 반도체층(112)과 중첩되는 제1 절연층(113) 상에 게이트 전극(114)을 형성한다.
게이트 전극(114)을 마스크로 사용하여 도핑 공정을 수행한다. 따라서 반도체층(112)은 게이트 전극(114)과 중첩되는 액티브 영역(112a)과 액티브 영역 양측으로 도핑된 소스/ 드레인 영역(112b)을 가질 수 있다.
도 2e를 참조하면, 게이트 전극(114)이 형성된 기판(100) 위에 제2 절연층(115)을 형성한다. 반도체층(112)의 소스/ 드레인 영역(112b)과 중첩되는 제2 절연층(115) 상부에 각각 소스/ 드레인 전극(116a, 116b)을 형성한다. 이 때, 소스 전극(116a) 및 드레인 전극(116b)은 반도체층(112)의 소스/드레인 영역(112b)과 제1, 2 절연층(113, 115)에 소스/ 드레인 영역(112b)와 대응하는 콘택홀들을 통해 각각 전기적으로 연결된다.
도 2f를 참조하면, 소스/ 드레인 전극(116a, 116b) 상에 제3 절연층(117)을 형성한다. 드레인 전극(116b)과 중첩되는 제3 절연층(117)의 일부 영역에 콘택홀이 형성되어 이를 통해 투명 도전성 물질로 구현되는 전극(120)이 상기 트랜지스터의 드레인 전극(116b)과 전기적으로 연결된다. 이 때, 전극(120)은 도시된 바와 같이 투과영역인 제2 영역에 형성된다.
도 3a 내지 3g는 본 발명의 다른 실시예에 의한 표시장치의 제조 공정을 나타내는 단면도들이다. 도 4는 폴리 실리콘과 비정질 실리콘의 투과율을 나타내는 그래프이다.
본 실시예를 도 2에 도시된 실시예와 비교할 때 광 차단막이 트랜지스터의 반도체층과 동일한 폴리 실리콘층으로 형성되는 점에서 그 차이가 있으며, 이에 따라 도 2와 동일한 구성요소에 대해서는 동일한 도면부호를 사용하도록 한다.
도 3a를 참조하면, 기판(100) 상에 제1 비정질 실리콘층(도 2a의 도면부호 102 참조)을 형성한다. 상기 제1 비정질 실리콘층에 대한 결정화 공정을 수행하여 제1 비정질 실리콘층을 제1 폴리 실리콘층(103)으로 변화시킨다.
도 3b를 참조하면, 제1 폴리 실리콘층(103) 상에 버퍼층(111), 제2 비정질 실리콘층(104)을 순차적으로 형성한다. 버퍼층(111)은 기판(100)에서 유출되는 불순물로부터 트랜지스터를 보호한다. 버퍼층(111)은 실리콘 질화막 또는 실리콘 산화막일 수 있다.
도 3c를 참조하면, 제2 비정질 실리콘층(104)에 대한 결정화 공정을 수행한다. 결정화 공정에 의해서 제2 비정질 실리콘층(104)은 제2 폴리 실리콘층(104')으로 변화된다.
도 3d를 참조하면, 식각 공정을 통해 제1 폴리 실리콘층(103), 버퍼층(111), 제2 폴리 실리콘층(104')을 패턴화한다. 상기 식각 공정에 의해 트랜지스터가 형성되는 제1 영역에는 제1폴리 실리콘층(103), 버퍼층(111), 제2 폴리 실리콘층(104')이 남고, 투과영역인 제2 영역에는 기판(100)이 노출된다.
상기 패턴화된 제1폴리 실리콘층은 광차단막(110")으로서의 역할을 수행하게 된다. 패턴화된 제2 폴리 실리콘층(104')은 트랜지스터의 반도체층(112)으로 사용된다.
본 발명의 실시예에서는 광차단막(110")과 반도체층(112)이 동일한 폴리 실리콘으로 구현된다. 따라서 광차단막(110")이 반도체층(112)에 인가되는 광과 동일한 흡수 파장대의 광을 흡수하므로 보다 효율적인 광 차단 효과를 얻을 수 있다. 이는 도 4의 그래프를 통해 확인할 수 있다.
도 4는 폴리 실리콘과 비정질 실리콘의 투과율을 나타내는 그래프로서, 가로축은 투과되는 빛의 파장(λ)을 나타내고 세로축은 투과율을 나타낸다.
도 4를 참조하면, "a"는 폴리 실리콘의 빛의 파장에 따른 투과율이다. "b"는 비정질 실리콘의 빛의 파장에 따른 투과율이다. 이를 통해 상기 비정질 실리콘과 폴리 실리콘이 각기 다른 파장별 투과 스펙트럼을 가짐을 확인할 수 있다.
앞서 설명한 바와 같이 트랜지스터에서 광 누설전류 발생 부위는 폴리 실리콘으로 구현되는 반도체층의 액티브 영역이므로, 광차단막을 상기 반도체층과 동일한 폴리 실리콘으로 구현할 경우, 상기 반도체층 하부에서 동일 흡수 파장대의 빛을 흡수하게 되어 보다 효율적인 광 차단 효과를 얻을 수 있는 것이다.
또한, 도 3d에 의하면, 상기 투과영역인 제2 영역에 대해 투과율 저하의 원인이 되는 버퍼층(111)을 제거할 수 있게 되어 표시장치의 투과율을 향상시킬 수 있다.
또한, 광차단막(110")이 반도체층과 동일한 식각 공정을 통해 형성됨으로써, 기존의 광차단막 형성 공정과 비교할 때 추가적인 마스크 공정을 제거할 수 있으므로 공정 단순화 측면에서 큰 장점이 있다.
도 3e를 참조하면, 반도체층(112)이 형성된 기판(100)의 전면에 제1 절연층(113)을 형성한다. 반도체층(112)과 중첩되는 제1 절연층(113) 상에 게이트 전극(114)을 형성한다.
게이트 전극(114)을 마스크로 하여 도핑 공정을 수행한다. 따라서 반도체층(112)은 게이트 전극(114)과 중첩되는 액티브 영역(112a)과 액티브 영역 양측으로 도핑된 소스/ 드레인 영역(112b)을 가질 수 있다.
도 3f를 참조하면, 게이트 전극(114)이 형성된 기판 (100) 상에 제2 절연층(115)을 형성한다. 반도체층(112)의 소스/ 드레인 영역(112b)과 중첩되는 제2 절연층(115) 상부에 각각 소스/ 드레인 전극(116a, 116b)을 형성한다. 이 때, 소스/ 드레인 전극(116a, 116b)은 반도체층(112)의 소스/드레인 영역(112b)과 각각 전기적으로 연결된다. 이는 상기 소스 영역 및 드레인 영역 상에 형성된 제1, 2 절연층(113, 115)에 콘택홀이 구비됨을 통해 구현될 수 있다.
도 3g를 참조하면, 소스/ 드레인 전극(116a, 116b) 상에는 제3 절연층(117)이 형성된다. 드레인 전극(116b)과 중첩되는 제3 절연층(117)의 일부 영역에 콘택홀이 형성되어 이를 통해 투명 도전성 물질로 구현되는 전극(120)이 상기 트랜지스터의 드레인 전극(116b)과 전기적으로 연결된다. 이 때, 전극(120)은 도시된 바와 같이 투과영역인 제2 영역에 형성된다.
100: 기판 110, 110', 110": 광차단막
111: 버퍼층 112: 반도체층
114: 게이트 전극 116a: 소스 전극
116b: 드레인 전극 120: 화소전극

Claims (15)

  1. 기판의 제1 영역에 위치하는 트랜지스터;
    상기 트랜지스터와 전기적으로 연결되고 상기 기판의 제2 영역에 위치하는 전극; 및
    상기 제1 영역의 상기 트랜지스터 하부에 형성되는 광차단막을 포함하고,
    상기 트랜지스터는 소스 영역, 채널 영역 및 드레인 영역을 갖는 반도체층, 상기 채널 영역과 대응하며 이격하는 게이트 전극 및 상기 채널 영역과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 포함하고,
    상기 광차단막은 상기 반도체층에 포함된 반도체 물질과 동일한 물질을 포함하는 표시장치.
  2. 제 1 항에 있어서, 상기 반도체층 및 상기 광차단막 사이에 위치하는 버퍼층을 더 포함하는 표시장치.
  3. 제 1 항에 있어서, 상기 반도체 물질은 폴리 실리콘인 표시장치.
  4. 제 1 항에 있어서, 상기 반도체 물질은 비정질 실리콘인 표시장치.
  5. 기판의 제1 영역에 위치하는 트랜지스터;
    상기 트랜지스터와 전기적으로 연결되고 상기 기판의 제2 영역에 위치하는 전극; 및
    상기 제1 영역의 상기 트랜지스터 하부에 형성되는 광차단막을 포함하고,
    상기 트랜지스터는 소스 영역, 채널 영역 및 드레인 영역을 갖는 반도체층, 상기 채널 영역과 대응하며 이격하는 게이트 전극 및 상기 채널 영역과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 포함하고,
    상기 광차단막은 상기 반도체층과 동일한 측부 식각면을 갖는 표시장치.
  6. 제 5 항에 있어서, 상기 반도체층 및 상기 광차단막 사이에 위치하는 버퍼층을 더 포함하는 표시장치.
  7. 제 6 항에 있어서, 상기 버퍼층은 상기 광차단막 및 상기 반도체층과 동일한 상기 측부 식각면을 갖는 표시장치.
  8. 기판 상에 제1 비정질 실리콘층, 버퍼층, 제2 비정질 실리콘층을 순차적으로 형성하는 단계;
    상기 제2 비정질 실리콘층에 대한 결정화 공정을 수행하여 이를 폴리 실리콘층으로 형성하는 단계;
    식각 공정을 통해 상기 제1 비정질 실리콘층, 버퍼층, 폴리 실리콘층을 패턴화하여 상기 기판의 제1 영역에 각각 광차단층, 버퍼층, 반도체층을 형성하는 단계;
    상기 반도체층과 중첩되는 영역 상에 게이트 전극을 형성하고, 상기 반도체층의 일 영역과 각각 접촉되는 소스/ 드레인 전극을 형성하는 단계; 및
    상기 기판의 제2 영역에 위치하며, 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계가 포함되는 표시장치의 제조방법.
  9. 제 6항에 있어서,
    상기 결정화 공정은 엑시머 레이저 어닐링, 연속측면고상화법, 금속유도결정화법 또는 금속유도측면결정화법을 사용하여 수행되는 표시장치의 제조방법.
  10. 제 6항에 있어서,
    상기 식각 공정에 의해 트랜지스터가 형성되는 제1 영역에는 상기 제1 비정질 실리콘층, 버퍼층, 폴리 실리콘층이 남고, 투과영역인 제2 영역에는 기판이 노출되는 표시장치의 제조방법.
  11. 제 8항에 있어서,
    상기 패턴화된 제1 비정질 실리콘층은 상기 광차단막이 되고, 상기 패턴화된 폴리 실리콘층은 트랜지스터의 반도체층이 되는 표시장치의 제조방법.
  12. 기판 상에 제1 비정질 실리콘층을 형성하고, 이를 결정화하여 제1 폴리 실리콘층으로 형성하는 단계;
    상기 제1 폴리 실리콘층 상에 버퍼층, 제2 비정질 실리콘층을 순차적으로 형성하는 단계;
    상기 제2 비정질 실리콘층에 대한 결정화 공정을 수행하여 이를 제2 폴리 실리콘층으로 형성하는 단계;
    식각 공정을 통해 상기 제1 폴리 실리콘층, 버퍼층, 제2 폴리 실리콘층을 패턴화하여 상기 기판의 제1 영역에 각각 광차단층, 버퍼층, 반도체층을 형성하는 단계;
    상기 반도체층과 중첩되는 영역 상에 게이트 전극을 형성하고, 상기 반도체층의 일 영역과 각각 접촉되는 소스/ 드레인 전극을 형성하는 단계; 및
    상기 기판의 제2 영역에 위치하며, 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하는 표시장치의 제조방법.
  13. 제 12항에 있어서,
    상기 결정화 공정은 엑시머 레이저 어닐링, 연속측면고상화법, 금속유도결정화법 또는 금속유도측면결정화법을 사용하여 수행되는 표시장치의 제조방법.
  14. 제 12항에 있어서,
    상기 식각 공정에 의해 트랜지스터가 형성되는 제1 영역에는 상기 제1 폴리 실리콘층, 버퍼층, 제 2폴리 실리콘층이 남고, 투과영역인 제2 영역에는 기판이 노출되는 표시장치의 제조방법.
  15. 제 14항에 있어서,
    상기 패턴화된 제1 폴리 실리콘층은 상기 광차단막이 되고, 상기 패턴화된 제2 폴리 실리콘층은 트랜지스터의 반도체층이 되는 표시장치의 제조방법.
KR1020100030922A 2010-04-05 2010-04-05 표시장치 및 그 제조방법 KR20110111708A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100030922A KR20110111708A (ko) 2010-04-05 2010-04-05 표시장치 및 그 제조방법
US13/079,979 US8610124B2 (en) 2010-04-05 2011-04-05 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100030922A KR20110111708A (ko) 2010-04-05 2010-04-05 표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110111708A true KR20110111708A (ko) 2011-10-12

Family

ID=44708595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100030922A KR20110111708A (ko) 2010-04-05 2010-04-05 표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US8610124B2 (ko)
KR (1) KR20110111708A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150030518A (ko) * 2013-09-12 2015-03-20 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR20150047033A (ko) * 2013-10-23 2015-05-04 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20150101416A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9217899B2 (en) 2012-11-02 2015-12-22 Samsung Display Co., Ltd. Nanocrystal display
KR20160054139A (ko) * 2014-11-05 2016-05-16 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20170080228A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 박막트랜지스터 및 이를 구비한 표시장치
KR20200029081A (ko) * 2018-09-07 2020-03-18 삼성디스플레이 주식회사 표시 장치
US12048196B2 (en) 2021-06-09 2024-07-23 Samsung Display Co., Ltd. Display panel and electronic apparatus including the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045971A (ja) * 2011-08-25 2013-03-04 Sony Corp 薄膜トランジスタおよびその製造方法、ならびに電子機器
KR102002858B1 (ko) * 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US10199507B2 (en) * 2012-12-03 2019-02-05 Lg Display Co., Ltd. Thin film transistor, display device and method of manufacturing the same
JP6263337B2 (ja) 2013-05-31 2018-01-17 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20150033155A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9337247B2 (en) * 2014-01-21 2016-05-10 Apple Inc. Organic light-emitting diode display with bottom shields
US9716134B2 (en) 2014-01-21 2017-07-25 Apple Inc. Organic light-emitting diode display with bottom shields
CN105226052A (zh) * 2014-06-23 2016-01-06 群创光电股份有限公司 显示设备
TWI559510B (zh) * 2014-06-23 2016-11-21 群創光電股份有限公司 顯示裝置
CN104538400B (zh) * 2014-12-16 2017-08-04 深圳市华星光电技术有限公司 一种ltps阵列基板
CN104934372B (zh) * 2015-05-15 2018-03-06 京东方科技集团股份有限公司 一种低温多晶硅薄膜及其制作方法、相关器件
CN105529301B (zh) * 2016-01-04 2019-07-05 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
US20190243194A1 (en) * 2016-09-02 2019-08-08 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
CN109755257A (zh) * 2017-11-03 2019-05-14 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN109727999B (zh) * 2019-01-02 2020-07-03 合肥京东方显示技术有限公司 阵列基板的制备方法、阵列基板及显示装置
JP7551375B2 (ja) 2020-07-20 2024-09-17 株式会社ジャパンディスプレイ 表示装置
CN111916462B (zh) * 2020-07-30 2022-12-23 北海惠科光电技术有限公司 一种基板、制备基板的方法和显示面板
CN111897168A (zh) * 2020-08-21 2020-11-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN112289841B (zh) * 2020-10-30 2024-07-05 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN113053912B (zh) * 2021-02-08 2022-09-06 昆山国显光电有限公司 阵列基板和显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177097A (ja) * 1999-12-10 2001-06-29 Koninkl Philips Electronics Nv 薄膜トランジスタ及びその製造方法
WO2006098475A1 (ja) 2005-03-18 2006-09-21 Sharp Kabushiki Kaisha パネルおよびその製造方法
KR100793357B1 (ko) 2005-03-18 2008-01-11 삼성에스디아이 주식회사 박막트랜지스터와 평판표시장치 및 그의 제조 방법
KR101338108B1 (ko) 2006-12-14 2013-12-06 엘지디스플레이 주식회사 액정표시장치의 제조방법
JP5458367B2 (ja) * 2007-07-09 2014-04-02 Nltテクノロジー株式会社 薄膜トランジスタ及びその製造方法
TWI418848B (zh) 2008-08-29 2013-12-11 Prime View Int Co Ltd 應用於顯示裝置之畫素結構及該顯示裝置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9217899B2 (en) 2012-11-02 2015-12-22 Samsung Display Co., Ltd. Nanocrystal display
KR20150030518A (ko) * 2013-09-12 2015-03-20 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR20150047033A (ko) * 2013-10-23 2015-05-04 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20150101416A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160054139A (ko) * 2014-11-05 2016-05-16 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20170080228A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 박막트랜지스터 및 이를 구비한 표시장치
KR20200029081A (ko) * 2018-09-07 2020-03-18 삼성디스플레이 주식회사 표시 장치
US12048196B2 (en) 2021-06-09 2024-07-23 Samsung Display Co., Ltd. Display panel and electronic apparatus including the same

Also Published As

Publication number Publication date
US20110241005A1 (en) 2011-10-06
US8610124B2 (en) 2013-12-17

Similar Documents

Publication Publication Date Title
KR20110111708A (ko) 표시장치 및 그 제조방법
US9735182B2 (en) Array substrate, display device, and method for manufacturing the array substrate
KR101226974B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US10818797B2 (en) Thin film transistor and method of fabricating the same, array substrate and display device
US8222638B2 (en) Array substrate for organic electroluminescent device
JP6334057B2 (ja) 薄膜トランジスタ及び表示パネル
JP2006201765A (ja) 薄膜トランジスタ表示板
JPWO2016157351A1 (ja) 薄膜トランジスタ及び表示パネル
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
KR102532306B1 (ko) 디스플레이 장치와, 이의 제조 방법
JP5032077B2 (ja) 表示装置及びその製造方法
KR20060070345A (ko) 박막 트랜지스터 표시판
KR20120007764A (ko) 마이크로 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR101735833B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101898247B1 (ko) 유기발광 다이오드 표시장치 및 그 제조방법
KR20120053770A (ko) 박막트랜지스터 어레이기판 제조방법
JP4529170B2 (ja) 薄膜トランジスタ、tft基板、及び、液晶表示装置
KR102092544B1 (ko) 어레이 기판 및 이의 제조 방법
KR102161585B1 (ko) 어레이 기판의 제조방법
KR20040032401A (ko) 박막 트랜지스터 및 그 제조방법
JP2009210681A (ja) 表示装置及びその製造方法
KR102068960B1 (ko) 어레이 기판의 제조 방법
KR101026801B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102084390B1 (ko) 구동회로 일체형 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application