Nothing Special   »   [go: up one dir, main page]

KR20100093492A - 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법 - Google Patents

적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100093492A
KR20100093492A KR1020100013315A KR20100013315A KR20100093492A KR 20100093492 A KR20100093492 A KR 20100093492A KR 1020100013315 A KR1020100013315 A KR 1020100013315A KR 20100013315 A KR20100013315 A KR 20100013315A KR 20100093492 A KR20100093492 A KR 20100093492A
Authority
KR
South Korea
Prior art keywords
substrate
substrate body
conductive layer
preceramic polymer
layer
Prior art date
Application number
KR1020100013315A
Other languages
English (en)
Inventor
고블 크리스티안
브람 하이코
헬르만 울리크
페이 토비아스
Original Assignee
세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 filed Critical 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Publication of KR20100093492A publication Critical patent/KR20100093492A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

본 발명은 적어도 하나의 부품 특히 전력용 반도체를 장착하기 위한 기판에 관한 것으로, 기판 몸체는 그 정면 및/또는 후면의 적어도 일면상에 도전층을 구비하고 있다. 도전층으로부터 열을 효과적으로 방출시키기 위해, 프리세라믹 고분자로 형성한 열경화성 매트릭스를 포함하는 절연 연결층이 상기 기판 몸체와 상기 도전층 사이에 구비되는 것이 제안된다.

Description

적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법 {Substrate for receiving at least one component and method for producing a substrate}
본 발명은 청구항 1의 전제부에 따른 기판에 관한 것이다. 또한, 기판 제조방법에 관한 것이다.
일반적으로, 전기전자부품을 장착하기 위한 기판은 종래 기술에 따라 공지되어 있다. 상기 기판은, 절연재료로 제조되고 그 정면 및/또는 후면중 적어도 일면상에 도전층이 구비된 플레이트로 이루어진다. 상기 플레이트는 예를 들면 절연 플라스틱 또는 세라믹으로 제조될 수 있다. 특히 종래기술에 따라 전력용 반도체를 구비한 모듈제조에 DCB 기판이 사용된다. 이 경우 산화알루미늄 또는 아질산알루미늄으로 제조한 플레이트가 절연체로서 사용된다. 도전체 트랙이 고온 용융 및 확산공정에 의해 그 위에 도포되며 이는 구리로만 이루어진다. 상기 DCB 기판은 방열성과 열안정성이 높은 특징이 있다.
그러나, DCB 기판의 제조는 복잡하고 그 제조비용이 높다. 제조과정중 고온으로 인해 불가피하게 기판의 휨이 발생한다. 이에 따라서 계속되는 공정 과정에서 DCB 기판은 파열된다.
따라서, 본 발명의 목적은 종래 기술에 따른 문제점들을 해소하는 것이다. 특히, 간단하고 저렴하게 제조될 수 있으며 열전도도(λ)가 높은 기판을 제공하는 것이다. 또한 본 발명의 목적은 상기 기판의 제조방법을 제공하는 것이다.
이들 상기한 목적들은 청구항 1과 13의 특징부에 의해 달성된다. 본 발명의 적절한 구성들은 청구항 2 내지 12와 청구항 14 내지 28의 특징부에서 나온다.
본 발명에서 프리세라믹 고분자로 제조한 열경화성 매트릭스를 포함하는 절연연결층이 기판 몸체와 도전층 사이에 구비된다. 상기 연결층은 그 열전도도(λ)가 우수하다. 또한 열안정성이 높은 특징이 있다. 즉 300℃의 작동온도를 견딘다. 상기 연결층의 절연성으로 인해, 어느 소정 재료, 특히 도전재료를 기판 몸체로서 사용할 수 있다. 이로써 열전도도(λ)가 우수한 기판을 간단하고 저렴하게 제조할 수 있다.
용어 '프리세라믹 고분자'는 온도가 증가함에 따라 겔같은 상태에서 열경화상태로 변화하는 고분자를 의미하는 것으로 이해된다. 열경화 상태에서, 프리세라믹 고분자는 최대 300℃의 열안정성을 갖는다. 온도가 더욱 증가하는 경우, 세라믹 재료는 프리세라믹 고분자로 제조될 수 있다. 프리세라믹 고분자 예로는 폴리실란, 폴리카보실란 및 폴리오르가노실록산이 있다.
본 발명에 따른 유리한 일구성에 있어서 프리세라믹 고분자는 충전제에 의해 최대 80 부피%의 충전도로 충전된다. 특히 프리세라믹 고분자를 이용하여 제조한 연결층의 열전도도(λ)는 더욱 증가될 수 있다.
충전제는, 세라믹 재료로 형성되고 평균 입도가 0.5 내지 200 ㎛인 분말일 수 있다. 세라믹 재료는 절연성이며 실질적으로 비활성이다. 이 재료를 첨가해도 프리세라믹 재료와의 원하지 않는 화학반응은 일어나지 않는다. 평균 입도가 상기 범위이면, 상기 연결층을 디스펜서, 제트, 인쇄기술, 스크린 또는 스텐실을 사용하여 도포할 수 있다.
상온에서 세라믹 재료의 열전도도(λ)는 10 W/mk, 바람직하게는 20 W/mk보다 큰 범위일 수 있다. 충전도에 따라, 세라믹 재료로 충전된 프리세라믹 고분자의 열전도도(λ)를 2 W/mk 보다 큰 값으로 증가시키는 것이 가능하다. 따라서 연결층은 특히 작동 동안 비교적 많은 양의 열을 방출하는 전력용 반도체용 기판 제조에 적당할 수 있다.
세라믹 재료는 BN, SiC, Si3N4, AlN, 스테타이트 (steatite), 및 코디어라이트 (cordierite)로 이루어지는 군에서 선택될 수 있다. 세라믹 재료는 열전도도(λ)가 높은 특징이 있으며, 또한 절연성이다.
또한, 프리세라믹 고분자는 폴리실록산, 폴리실라잔 및 폴리카보실란으로 이루어지는 군에서 선택되는 것이 적절하다고 판명되었다.
도전층은 금속 바람직하게는 알루미늄이나 구리, 또는 반도체로 제조될 수 있다. 이 경우 도전층은 먼저 기판 몸체의 정면 및/또는 후면을 실질적으로 전면적에 걸쳐 피복할 수 있다. 이어서, 원하는 도전체 트랙구조는 종래 기술, 예를 들면 마스킹 및 후속 에칭에 의해 제조될 수 있다. 그러나, 도전층은 소정의 도전체 트랙구조 형태로 제공되고 그 다음에 연결층에 의해 기판 몸체상에 적층될 수도 있다.
본 발명의 유리한 일구성에 따르면, 기판 몸체는 세라믹, 플라스틱 또는 플라스틱 복합재료로 제조된다. 상기한 재료가 절연성을 가지면 도금된 관통홀을 유사방식으로 제조할 수 있다.
또한 유리한 일구성에 따르면, 기판 몸체는 열전도도(λ)가 150 W/mk이상인 재료, 바람직하게는 세라믹이나 금속으로 제조된다. 특히, 기판 몸체는 알루미늄 또는 구리합금으로 제조한 방열판일 수도 있다. 이러한 기판의 열전도도(λ)는 우수하다.
또 다른 구성에 있어서, 연결층은 도전층에 의해 한정된 피복영역을 넘어서 횡방향으로 연장형성된다. 도전층이 도전체 트랙구조 형태로 제공되면, 상기 연결층은 각 도전체 트랙의 좌우측상에 소정의 폭 영역으로 연장형성된다. 따라서 크리피지(creepage) 흐름이 상쇄된다.
또한 본 발명은 적어도 하나의 부품 특히 전력용 반도체를 장착하기 위한 기판의 제조방법을 제공하며, 여기서 도전층을 프리세라믹 고분자를 이용하여 기판 몸체에 연결시키고 그 다음에 프리세라믹 고분자를 열경화형태로 변화시켜 이로써 상기 층을 기판 몸체에 연결시키는 연결층을 형성한다. 이 방법은 비교적 간단하고 저렴하게 실시할 수 있다. 특히, 복잡한 소결공정으로 제조한 기판 몸체를 제공할 필요가 없다. 상기 연결층을 사용하여, 도전층은 어떤 기판 몸체에도 간단한 방식으로 연결될 수 있다. 특히, 금속으로 제조한 기판 몸체를 사용할 때, 본 발명 방법으로 제조된 기판은 열전도도(λ)가 우수하고 정밀도가 높은 특징이 있다.
용어 '층'은 바람직하게는 플레이트 형태로 구성된 기판 몸체의 정면 및/또는 후면의 전면적 코팅층이나 단지 일부의 코팅층을 의미하는 것으로 이해된다. 일부의 코팅층인 경우, 상기 층은 소정의 도전체 트랙구조의 형태로 구체화될 수 있다.
프리세라믹 고분자는 스크린 프린팅법에 의하거나, 또는 스텐실, 침상 디스펜서나 제트 노즐을 사용하여 도포될 수 있다. 프리세라믹 고분자는 상온에서 드롭핑(dropping) 시간이 6 내지 9개월인 특징이 있다. 따라서, 연결층은 용이하게 종래 기술에 의해 도포될 수 있다.
유리한 또 다른 구성에 따르면, 도전층은 기판 몸체에 연결시키기 전에 소정의 도전체 트랙구조의 형태로 제공된다. 상기 도전체 트랙 구조는 스탬핑법에 의해 제조될 수 있다. 물론, 도전체 트랙구조를 제조하기 위해 다른 방법, 예를 들면 레이저 절단, 물 분사 절단법 등을 사용하는 것도 가능하다. 연결층은 도전층에 의해 한정된 피복영역을 넘어서 횡방향으로 기판 몸체에 도포될 수 있다. 즉, 연결층은 도전체 트랙의 좌우측상에 소정의 폭 영역으로 연장형성된다. 따라서 크리피지 흐름이 상쇄된다. 이를 위해 도전층은 프리세라믹 고분자에 의해 피복될 수도 있다.
본 발명 방법의 제1변형예에 따르면, 먼저 연결층에 의해 기판 몸체의 정면 및/또는 후면에 실질적 전면적 도전층을 도포하는 것이 가능하다. 그 다음에 소정의 도전체 트랙구조는, 상기 층을 마스킹하고 나서 에칭시킴으로써 제조할 수 있다.
프리세라믹 고분자는, 열경화형태로 변화시키기 위해, 15분 내지 300분 바람직하게는 30분 내지 60분의 유지시간동안 100℃ 내지 300℃, 바람직하게는 150℃ 내지 250℃로 가열한다. 물론, 프리세라믹 고분자는 다른 방법으로 가교하는 것도 가능하다. 그 예로서 적절한 화학물질을, 조사, 바람직하게는 자외선 조사에 의해 첨가하여 가교할 수 있다.
본 방법의 유리한 또 다른 구성에 있어서, 기판에 대해 기술한 유리한 구성 특징들을 참고하며 이들 특징들은 유사하게 방법에 대한 구성들에도 적용될 수 있다.
도 1은 부품이 장착된 제1기판의 개략 단면도이다.
도 2는 부품이 장착된 제2기판의 개략 단면도이다.
이하, 본 발명의 실시예는 첨부 도면을 참조하여 상세히 설명한다.
도 1에 도시한 바와 같이, 연결층(2)은 기판 몸체(1)상에 구비된다. 연결층(2)에 의해 도전층(3)을 기판 몸체(1)에 연결시킨다. 도전체 트랙구조일 수도 있는 도전층(3)을 부품(4)에 연결시킨다. 여기서 상기 부품(4)은 반도체 부품, 특히 전력용 반도체일 수 있다. 상기 부품(4)은 종래의 솔더링 연결에 의해 도전층(3)에 연결된다.
상기 연결층(2)은 절연성이며, 바람직하게는, 충전제에 의해 60 내지 80 부피% 정도로 충전된 폴리실록산으로 제조된다. 충전제는 그 평균 입도가 2 내지 10 ㎛인 SiC일 수 있다. 상기 연결층(2)은 20 W/mk 보다 큰 우수한 열전도도(λ)를 갖는다.
기판 몸체(1)는 금속 바람직하게는 구리 또는 알루미늄 합금으로 제조된다. 기판 몸체(1)는 방열판 방식으로 제조될 수 있으며 방열핀(미도시)을 포함할 수 있다.
높은 열전도도(λ) 때문에, 연결층(2)은, 작동 동안 부품(4)에 의해 발생된 열을 신속하게 기판 몸체(1)로 방출시키고 또한 이로부터 주변부로 더 방출시킬 수 있다. 기판 몸체(1), 연결층(2) 및 도전층(3)을 포함하는 기판은 그 방열성이 우수한 특징이 있다. 또한 간단하고 저렴하게 제조될 수 있다.
도 2는 부품(4)이 장착된 제2기판의 단면도를 도시한다. 이 경우 기판 몸체(1)에는 그 정면 및 후면상에 제1연결층(2a) 및 제2연결층(2b)이 구비되어 있다. 부품(4)이 접해 있는 정면상에는, 제1연결층(2a)에 의해 제1도전층(3a)이 기판 몸체(1)에 연결되어 있다. 부품(4)과 반대쪽에 위치한 후면상에는, 제2도전층(3b)이 제2연결층(2b)에 매립되어 있다. 참조부호 5는 제1도전층(3a)을 제2도전층(3b)에 연결시키는 도금된 관통홀을 나타낸다.
이 경우, 기판 몸체(1)는 절연재료, 예를 들면, 산화알루미늄, 절연 플라스틱 등으로 제조된다. 도 2에 도시한 조립체는 그 후면상에 구비된 제2연결층(2b)에 의해 금속(미도시)으로 제조한 방열판에 연결시킬 수 있다. 이들 연결층(2a, 2b)은, 도 1에 도시한 실시예에서와 유사한 방식에 의해, 열경화형태에 있는 충전제에 의해 충전된 프리세라믹 고분자로 제조된다.
1: 기판 몸체
2, 2a, 2b: 연결층
3, 3a, 3b: 도전층
4: 부품
5: 도금된 관통홀

Claims (28)

  1. 적어도 하나의 부품(4) 특히 전력용 반도체를 장착하기 위한 기판에 있어서, 기판 몸체(1)는 그 정면 및/또는 후면의 적어도 일면상에 도전층(3, 3a, 3b)을 구비하고 있으며, 프리세라믹 고분자로 형성한 열경화성 매트릭스를 포함하는 절연 연결층(2, 2a, 2b)이 상기 기판 몸체(1)와 상기 도전층(3, 3a, 3b) 사이에 구비되어 있는 것을 특징으로 하는 기판.
  2. 제 1 항에 있어서, 상기 프리세라믹 고분자는 충전제에 의해 최대 80부피%의 충전도로 충전되는 것을 특징으로 하는 기판.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 충전제는, 세라믹 재료로 형성되고 평균 입도가 0.5 내지 500 ㎛인 분말인 것을 특징으로 하는 기판.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서, 상온에서 세라믹 재료의 열전도도는 10 W/mk, 바람직하게는 20 W/mk보다 큰 것을 특징으로 하는 기판.
  5. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서, 상기 세라믹 재료는 BN, SiC, Si3N4, AlN, 스테타이트, 및 코디어라이트로 이루어지는 군에서 선택되는 것을 특징으로 하는 기판.
  6. 제 1 항 내지 제 5 항 중의 어느 한 항에 있어서, 상기 프리세라믹 고분자는 폴리실록산, 폴리실라잔, 및 폴리카보실란으로 이루어지는 군에서 선택되는 것을 특징으로 하는 기판.
  7. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서, 상기 도전층(3, 3a, 3b)은 금속 바람직하게는 알루미늄이나 구리, 또는 반도체로 제조되는 것을 특징으로 하는 기판.
  8. 제 1 항 내지 제 7 항 중의 어느 한 항에 있어서, 상기 도전층(3, 3a, 3b)은 소정의 도전체 트랙구조 형태로 제공되는 것을 특징으로 하는 기판.
  9. 제 1 항 내지 제 8 항 중의 어느 한 항에 있어서, 상기 기판 몸체(1)는 세라믹, 플라스틱 또는 플라스틱 복합재료로 제조되는 것을 특징으로 하는 기판.
  10. 제 1 항 내지 제 8 항 중의 어느 한 항에 있어서, 상기 기판 몸체(1)는, 열전도도가 150 W/mk이상인 재료, 바람직하게는 세라믹 또는 금속으로 제조되는 것을 특징으로 하는 기판.
  11. 제 10 항에 있어서, 상기 기판 몸체(1)는 알루미늄 또는 구리합금으로 제조한 방열판인 것을 특징으로 하는 기판.
  12. 제 1 항 내지 제 11 항 중의 어느 한 항에 있어서, 상기 연결층(2, 2a, 2b)은 도전층(3, 3a, 3b)에 의해 한정된 피복영역을 넘어서 횡방향으로 연장형성되는 것을 특징으로 하는 기판.
  13. 적어도 하나의 부품(4) 특히 전력용 반도체를 장착하기 위한 기판의 제조방법에 있어서, 도전층(3, 3a, 3b)을 프리세라믹 고분자를 사용하여 기판 몸체(1)에 연결시키고 그 다음에 상기 프리세라믹 고분자를 열경화형태로 변화시켜, 상기 도전층(3, 3a, 3b)을 상기 기판 몸체(1)에 연결시키는 연결층(2, 2a, 2b)을 형성하는 것을 특징으로 하는 방법.
  14. 제 13 항에 있어서, 상기 프리세라믹 고분자를 스크린 인쇄법이나, 스텐실, 침상 디스펜서 또는 제트 노즐을 사용하여 도포하는 것을 특징으로 하는 방법.
  15. 제 13 항 또는 제 14 항에 있어서, 상기 도전층(3, 3a, 3b)은 기판 몸체(1)에 연결시키기 전에 소정의 도전체 트랙구조 형태로 제공되는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서, 상기 도전체 트랙구조는 스탬핑법에 의해 제조되는 것을 특징으로 하는 방법.
  17. 제 13 항 내지 제 16 항 중의 어느 한 항에 있어서, 상기 연결층(2, 2a, 2b)은 상기 도전층(3, 3a, 3b)에 의해 한정된 피복영역을 넘어서 횡방향으로 기판 몸체에 도포시키는 것을 특징으로 하는 방법.
  18. 제 13 항 또는 제 14 항에 있어서, 소정의 도전체 트랙구조는, 상기 도전층(3, 3a, 3b)을 마스킹하고 그 다음에 에칭함으로써 제조되는 것을 특징으로 하는 방법.
  19. 제 13 항 내지 제 18 항 중의 어느 한 항에 있어서, 상기 프리세라믹 고분자는, 열경화형태로 변화시키기 위해, 15분 내지 300 분, 바람직하게는 30분 내지 60분의 유지시간 동안 100℃ 내지 300℃, 바람직하게는 150℃ 내지 250℃로 가열하는 것을 특징으로 하는 방법.
  20. 제 13 항 내지 제 19 항 중의 어느 한 항에 있어서, 상기 프리세라믹 고분자는 충전제에 의해 최대 80 부피%의 충전도로 충전시키는 것을 특징으로 하는 방법.
  21. 제 13 항 내지 제 20 항 중의 어느 한 항에 있어서, 상기 충전제는, 세라믹 재료로 형성되고 평균 입도가 0.5 내지 500 ㎛인 분말인 것을 특징으로 하는 방법.
  22. 제 21 항에 있어서, 상온에서 세라믹 재료의 열전도도는 10 W/mk, 바람직하게는 20 W/mk보다 큰 것을 특징으로 하는 방법.
  23. 제 21 항 또는 제 22 항에 있어서, 상기 세라믹 재료는 BN, SiC, Si3N4, AlN, 스테타이트, 및 코디어라이트로 이루어지는 군에서 선택되는 것을 특징으로 하는 방법.
  24. 제 13 항 내지 제 23 항 중의 어느 한 항에 있어서, 상기 프리세라믹 고분자 는 폴리실록산, 폴리실라잔, 및 폴리카보실란으로 이루어지는 군에서 선택되는 것을 특징으로 하는 방법.
  25. 제 13 항 내지 제 24 항 중의 어느 한 항에 있어서, 상기 도전층(3, 3a, 3b)은 금속 바람직하게는 알루미늄이나 구리, 또는 반도체로 제조되는 것을 특징으로 하는 방법.
  26. 제 13 항 내지 제 25 항 중의 어느 한 항에 있어서, 상기 기판 몸체(1)는 세라믹, 플라스틱 또는 플라스틱 복합재료로 제조되는 것을 특징으로 하는 방법.
  27. 제 13 항 내지 제 25 항 중의 어느 한 항에 있어서, 상기 기판 몸체(1)는 열전도도가 150 W/mk이상인 재료, 바람직하게는 세라믹 또는 금속으로 제조되는 것을 특징으로 하는 방법.
  28. 제 27 항에 있어서, 알루미늄 또는 구리합금으로 제조한 방열판은 기판 몸체(1)로서 사용하는 것을 특징으로 하는 방법.
KR1020100013315A 2009-02-16 2010-02-12 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법 KR20100093492A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE200910000882 DE102009000882B4 (de) 2009-02-16 2009-02-16 Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
DE102009000882.9 2009-02-16

Publications (1)

Publication Number Publication Date
KR20100093492A true KR20100093492A (ko) 2010-08-25

Family

ID=42246233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100013315A KR20100093492A (ko) 2009-02-16 2010-02-12 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법

Country Status (5)

Country Link
EP (1) EP2219219A1 (ko)
JP (1) JP2010192897A (ko)
KR (1) KR20100093492A (ko)
CN (1) CN101807557A (ko)
DE (1) DE102009000882B4 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011101052A1 (de) 2011-05-09 2012-11-15 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit elektrisch neutralem Bereich
JPWO2013054580A1 (ja) * 2011-10-13 2015-03-30 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
DE102016102588B4 (de) * 2016-02-15 2021-12-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger, optoelektronisches Bauelement mit einem Anschlussträger und Verfahren zur Herstellung eines optoelektronischen Bauelements
CN108821232B (zh) * 2018-06-29 2021-05-04 苏州研材微纳科技有限公司 晶圆级气密封装方法
US11532237B2 (en) 2019-02-28 2022-12-20 Rockwell Collins, Inc. Autonomous aircraft sensor-based positioning and navigation system using markers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03215986A (ja) * 1990-01-19 1991-09-20 Matsushita Electric Works Ltd 金属ベース配線基板
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
JPH06104542A (ja) * 1992-09-17 1994-04-15 Shin Etsu Chem Co Ltd 金属ベース配線基板
TW347149U (en) * 1993-02-26 1998-12-01 Dow Corning Integrated circuits protected from the environment by ceramic and barrier metal layers
US5807611A (en) * 1996-10-04 1998-09-15 Dow Corning Corporation Electronic coatings
JP2001185853A (ja) * 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 回路基板用基材とそれを用いたプリント回路基板
JP4372669B2 (ja) * 2004-11-25 2009-11-25 株式会社トクヤマ 素子搭載用基板の製造方法
WO2007002244A2 (en) * 2005-06-22 2007-01-04 Solid State Devices, Inc. High temperature packaging for electronic components, modules and assemblies
WO2007076014A2 (en) * 2005-12-23 2007-07-05 World Properties, Inc. Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom

Also Published As

Publication number Publication date
CN101807557A (zh) 2010-08-18
JP2010192897A (ja) 2010-09-02
DE102009000882A1 (de) 2010-08-26
DE102009000882B4 (de) 2010-10-21
EP2219219A1 (de) 2010-08-18

Similar Documents

Publication Publication Date Title
RU2750688C2 (ru) Способ изготовления электронного силового модуля посредством аддитивной технологии и соответственные подложка и модуль
US9887173B2 (en) Method for producing structured sintered connection layers, and semiconductor element having a structured sintered connection layer
KR102446009B1 (ko) 기판 구조들 및 제조 방법들
JP2012522383A (ja) 光焼結及び／またはレーザー焼結を強化するためのバッファ層
WO2006132147A1 (ja) 発光素子実装用ホーロー基板とその製造方法、発光素子モジュール、照明装置、表示装置及び交通信号機
KR20100093492A (ko) 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법
KR101519925B1 (ko) 금속화된 표면을 갖는 세라믹 베이스를 구비한 컴포넌트
CN103917043B (zh) 图案化多绝缘材质电路基板
JP2001177006A (ja) 熱伝導基板とその製造方法
JP6550477B2 (ja) 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール
JP2014527304A (ja) 金属クラッド回路基板
KR20100093491A (ko) 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법
KR20190016323A (ko) 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
JPH08191120A (ja) パワー半導体素子用基板とその製造方法
EP3771301A1 (en) Insulated circuit board and method for producing insulated circuit board
KR101125752B1 (ko) 인쇄 회로 기판 및 그 제조 방법
JP2013038094A (ja) 銅箔付き熱伝導性絶縁基板
JP5875102B2 (ja) 半導体モジュールの製造方法
JP3934966B2 (ja) セラミック回路基板
JP4383866B2 (ja) パワー電子ユニット
KR20100093493A (ko) 반도체 배열체
CN102365734B (zh) 电子电路的压力支撑
JP7198178B2 (ja) セラミックス基板、回路基板及びその製造方法、並びにパワーモジュール
EP3457434B1 (en) Method for producing a semiconductor substrate for a power semiconductor module arrangement
JP5665479B2 (ja) 回路基板および電子装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination