Nothing Special   »   [go: up one dir, main page]

KR20100093491A - 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법 - Google Patents

적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100093491A
KR20100093491A KR1020100013314A KR20100013314A KR20100093491A KR 20100093491 A KR20100093491 A KR 20100093491A KR 1020100013314 A KR1020100013314 A KR 1020100013314A KR 20100013314 A KR20100013314 A KR 20100013314A KR 20100093491 A KR20100093491 A KR 20100093491A
Authority
KR
South Korea
Prior art keywords
substrate
preceramic polymer
layer
substrate body
ceramic material
Prior art date
Application number
KR1020100013314A
Other languages
English (en)
Inventor
고블 크리스티안
브람 하이코
헬르만 울리크
페이 토비아스
Original Assignee
세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 filed Critical 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Publication of KR20100093491A publication Critical patent/KR20100093491A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807Ceramic parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 적어도 하나의 부품 특히 전력용 반도체를 장착하기 위한 기판에 관한 것으로, 절연재료로 제조한 기판 몸체는 그 정면 및/또는 후면의 적어도 일면상에 도전층을 구비하고 있다. 열전도도(λ)가 높은 기판을 간단하게 제조하기 위해, 기판 몸체는 프리세라믹 고분자로 형성한 열경화형 매트릭스를 포함하는 것이 제안된다.

Description

적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법 {Substrate for receiving at least one component and method for producing a substrate}
본 발명은 청구항 1의 전제부에 따른 기판에 관한 것이다. 또한, 기판의 제조방법에 관한 것이다.
일반적으로, 전기전자부품을 장착하기 위한 기판은 종래 기술에 따라 공지되어 있다. 상기 기판은, 절연재료로 제조되고 정면 및/또는 후면중 적어도 일면상에 도전층이 구비된 플레이트로 이루어진다. 상기 플레이트는 예를 들면 절연 플라스틱 또는 세라믹으로 제조될 수 있다. 특히 종래기술에 따라 전력용 반도체를 구비한 모듈제조에 DCB 기판이 사용된다. 이 경우 산화알루미늄 또는 아질산알루미늄으로 제조한 플레이트가 절연체로서 사용된다. 도전체 트랙이 고온 용융 및 확산공정에 의해 그 위에 도포되며 이는 구리로만 이루어진다. 상기 DCB 기판은 방열성과 열안정성이 높은 특징이 있다.
그러나, DCB 기판의 제조는 복잡하고 그 제조비용이 높다. 제조과정중 고온으로 인해 불가피하게 기판의 휨이 발생한다. 이에 따라서 계속되는 공정 과정에서 DCB 기판은 파열된다. 또한, 종래의 DCB 기판은 플레이트 형태로만 제조되며 어느 3차원 형태로도 형성될 수 없다.
따라서, 본 발명의 목적은 종래 기술에 따른 문제점들을 해소하는 것이다. 특히 간단하고 저렴하게 제조될 수 있으며 열전도도(λ)가 높은 기판을 제공하는 것이다. 또한, 본 발명의 또 다른 목적은 다양한 3차원 형태로 제조될 수 있는 기판을 제공하는 것이다. 또한 본 발명의 또 다른 목적은 상기 기판의 제조방법을 제공하는 것이다.
이들 상기한 목적들은 청구항 1과 9의 특징부에 의해 달성된다. 본 발명의 적절한 구성들은 청구항 2 내지 8과 청구항 10 내지 21의 특징부에서 나온다.
본 발명에서 기판 몸체는 프리세라믹 고분자로 형성한 열경화성 매트릭스를 포함한다. 기판 몸체는 절연성이다. 그 열전도도(λ)는 우수하다. 또한, 기판 몸체의 또 다른 이점은 열안정성이 높다는 것이다. 즉 최대 300℃의 작동온도를 견딘다. 또한 기판 몸체는 간단하고 저렴하게 제조될 수 있다. 기판 몸체는 다양한 3차원 형태로 제조되는 것이 가능하다.
용어 '프리세라믹 고분자'는 온도가 증가함에 따라 겔같은 상태에서 열경화상태로 변화하는 고분자를 의미하는 것으로 이해된다. 열경화 상태에서, 프리세라믹 고분자는 최대 300℃의 열안정성을 갖는다. 온도가 더욱 증가하는 경우, 세라믹 재료는 프리세라믹 고분자로 제조될 수 있다. 프리세라믹 고분자 예로는 폴리실란, 폴리카보실란 및 폴리오르가노실록산이 있다.
본 발명에 따른 유리한 일구성에 있어서 프리세라믹 고분자는 충전제에 의해 최대 95 부피%의 충전도로 충전된다. 특히 프리세라믹 고분자를 이용하여 제조된 기판 몸체의 열전도도(λ)는 증가될 수 있다.
충전제는, 세라믹 재료로 형성되고 평균 입도가 0.5 내지 200 ㎛인 분말일 수 있다. 세라믹 재료는 절연성이며 실질적으로 비활성이다. 이 재료를 첨가해도 프리세라믹 재료와의 원하지 않는 화학반응은 일어나지 않는다. 평균 입도가 상기 범위이면, 충전된 프리세라믹 고분자는 종래 장치를 사용하여 캐스팅되거나 주입될 수 있다.
상온에서 세라믹 재료의 열전도도(λ)는 10 W/mk, 바람직하게는 20 W/mk보다 큰 범위일 수 있다. 충전도에 따라, 세라믹 재료로 충전된 프리세라믹 고분자의 열전도도(λ)를 2 W/mk 보다 큰 값으로 증가시키는 것이 가능하다. 따라서 기판 몸체는 특히 작동 동안 비교적 많은 양의 열을 방출하는 전력용 반도체용 기판 제조에 적당할 수 있다.
세라믹 재료는 BN, SiC, Si3N4, AlN, 스테타이트 (steatite), 및 코디어라이트 (cordierite)로 이루어지는 군에서 선택될 수 있다. 세라믹 재료는 열전도도(λ)가 높은 특징이 있으며, 또한 절연성이다.
또한, 프리세라믹 고분자는 폴리실록산, 폴리실라잔 및 폴리카보실란으로 이루어지는 군에서 선택되는 것이 적절하다고 판명되었다.
도전층은 금속 바람직하게는 알루미늄이나 구리, 또는 반도체로 제조될 수 있다. 이 경우, 도전층은 먼저 기판 몸체의 정면 및/또는 후면을 실질적으로 전면적에 걸쳐 피복할 수 있다. 이어서, 원하는 도전체 트랙구조를 종래 기술, 예를 들면 마스킹 및 후속 에칭에 의해 제조할 수 있다. 그러나, 도전층은 소정의 도전체 트랙구조 형태로 제공되고 그 다음에 기판 몸체상에 적층될 수도 있다.
물론, 상기 기판은 도금된 관통홀을 포함할 수 있다. 도금된 관통홀은 간단하고 저렴한 방식으로 기판 몸체에 캐스팅될 수 있다. 그러나, 관통홀은 후속적으로 열경화성 기판 몸체에 포함될 수도 있다.
또한 본 발명은 적어도 하나의 부품 특히 전력용 반도체를 장착하기 위한 기판의 제조방법을 제공하며 여기서 프리세라믹 고분자를 이용하여 제조한 기판 몸체를 도전재료로 형성한 층에 연결시킨다. 상기 방법은 비교적 간단하며 저렴하게 실시할 수 있다. 특히 복잡한 소결공정을 실시할 필요가 없고, 고온용융 및 확산공정으로 제조한 기판 몸체에 도전체 트랙을 적용할 필요도 없다. 본 발명 방법으로 제조된 기판은 열전도도(λ)가 높은 특징이 있다. 또한 기판은 정밀하고 다양한 형태로 제조될 수 있다.
용어 '층'은 기판 몸체의 정면 및/또는 후면의 전면적이나 단지 일부의 코팅층을 의미하는 것으로 이해된다. 일부의 코팅층인 경우, 상기 층은 소정의 도전체 트랙구조의 형태로 구체화될 수 있다.
본 발명 방법의 제1변형예에 따르면, 기판 몸체를 제조하기 위해, 프리세라믹 고분자를 상기 층의 적어도 일면상에 도포하고 그 다음에 열경화형태로 변화시켜 상기 층에 단단히 연결된 기판을 형성한다. 이 경우, 상기 층은 기판 몸체의 정면 및/또는 후면의 전면적에 걸쳐 연장형성될 수 있다.
본 발명 방법의 제2변형예에 따르면, 열경화형태에 있는 기판 몸체를 추가의 프리세라믹 고분자를 이용하여 도전재료로 형성한 상기 층에 연결시킨다. 그 다음에 상기 추가의 프리세라믹 고분자를 열경화형태로 변화시켜 상기 층에 단단히 연결된 기판을 형성한다. 따라서, 제2변형예에서, 상기 층은, 이미 열경화형태에 있는 기판 몸체에 프리세라믹 고분자를 이용하여 접합시킨다. 이 경우, 유리한 또 다른 구성에 따르면 도전층은 기판에 연결시키기 전에 소정의 도전체 트랙구조의 형태로 제공될 수 있다. 상기 도전체 트랙 구조는 스탬핑법에 의해 제조할 수 있다. 그러나, 도전체 트랙구조의 형상화는 다른 방법, 예를 들면 레이저빔 절단 공정등에 의해 실시할 수 있다. 기판 몸체의 정면 및/또는 후면의 전면적을 실질적으로 피복하는 층을 먼저 도포하면, 도전체 트랙구조는, 예를 들면 층을 마스킹한 다음에 에칭함으로써 상기 층으로부터 제조될 수 있다.
본 발명의 유리한 일구성에 따르면 상기 프리세라믹 고분자 또는 상기 추가의 프리세라믹 고분자는, 열경화형태로 변화시키기 위해, 15분 내지 300분 바람직하게는 30분 내지 60분의 유지시간동안 100℃ 내지 300℃, 바람직하게는 150℃ 내지 250℃로 가열한다. 물론, 상기 프리세라믹 고분자 또는 상기 추가의 프리세라믹 고분자를 다른 방법으로 가교하는 것도 가능하고 이 고분자를 열경화상태로 변화시키는 것도 가능하다. 예로서 가교공정은 자외선을 조사하거나 화학첨가제를 사용하여 수행할 수 있다.
본 방법의 유리한 다른 구성들에 있어서, 기판에 대해 기술한 특징들을 참조하며 이들 특징들은 또한 방법에 대한 구성들에도 적용될 수 있다.
도 1은 기판의 개략 단면도이다
본 발명은 첨부 도면에 나타낸 실시예에 따라 상세히 설명한다. 도 1은 기판을 개략적으로 도시한 단면도이다. 참조부호 2로 표시되는 도전체 트랙은 기판 몸체(1)의 정면에 도포된다. 참조부호 3은 솔더링 연결에 의해 기판에 연결되는 부품, 예를 들면 전력용 다이오드, 전력용 트랜지스터와 같은 전력용 반도체를 나타낸다. 기판 몸체(1)의 후면은, 바람직하게는 금속으로 제조한 방열판(4)에 연결될 수 있다. 이를 위해 기판 몸체(1)는 예를 들면 프리세라믹 고분자에 의해 방열판(4)에 접합될 수 있다.
기판 몸체(1)는, 충전제에 의해 60 내지 80 부피% 정도로 충전된 프리세라믹 고분자, 예를 들면 폴리실록산으로 형성된다. 충전제는 평균입도가 3 내지 10 ㎛인 SiC 분말일 수 있다. 기판 몸체(1)는 10 W/mk 보다 큰 우수한 열전도도(λ)를 갖는다.
기판 몸체(1)는 종래의 캐스팅 또는 사출성형기술에 의해 제조될 수 있다. 이 경우 프리세라믹 고분자는 초기에는 액체 형태로 있다. 형상화한 후에, 프리세라믹 고분자를 열처리, 자외선 조사 등에 의해 열경화 상태로 변화시켜야 한다. 예로서, 프리세라믹 고분자는 사출성형기술에 의해 예열된 몰드로 주입하는 것이 가능하다. 상기 프리세라믹 고분자가 열경화상태로 변화되면 몰드에서 빼낸다.
도전체 트랙(2)은 미리 제조한 기판 몸체(1)상에 적층될 수 있다. 이 경우 프리세라믹 고분자는 접착제로서 한번 더 사용할 수 있다. 바람직하게는 이 때 충전제를 첨가하지 않는다. 도전체 트랙(2)을 기판 몸체(1)에 연결시키기 위해, 도전체 트랙(2)을 몰드에 넣고 그 다음에 기판 몸체(1)를 구성하는 프리세라믹 고분자를 몰드로 캐스팅하거나 주입하는 것도 가능하다.
1: 기판 몸체
2: 도전체 트랙
3: 전력용 반도체
4: 방열판

Claims (21)

  1. 적어도 하나의 부품(3) 특히 전력용 반도체를 장착하기 위한 기판에 있어서, 절연재료로 제조한 기판 몸체(1)는 그 정면 및/또는 후면의 적어도 일면상에 도전층(2)을 구비하고 있으며, 상기 기판 몸체(1)는 프리세라믹 고분자로 형성한 열경화형 매트릭스를 포함하는 것을 특징으로 하는 기판.
  2. 제 1 항에 있어서, 상기 프리세라믹 고분자는 충전제에 의해 최대 95 부피%의 충전도로 충전되는 것을 특징으로 하는 기판.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 충전제는, 세라믹 재료로 형성되고 평균 입도가 0.5 내지 500 ㎛인 분말인 것을 특징으로 하는 기판.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서, 상온에서 세라믹 재료의 열전도도는 10 W/mk, 바람직하게는 20 W/mk보다 큰 것을 특징으로 하는 기판.
  5. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서, 상기 세라믹 재료는 BN, SiC, Si3N4, AlN, 스테타이트, 및 코디어라이트로 이루어지는 군에서 선택되는 것을 특징으로 하는 기판.
  6. 제 1 항 내지 제 5 항 중의 어느 한 항에 있어서, 상기 프리세라믹 고분자는 폴리실록산, 폴리실라잔, 및 폴리카보실란으로 이루어지는 군에서 선택되는 것을 특징으로 하는 기판.
  7. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서, 상기 도전층(2)은 금속 바람직하게는 알루미늄이나 구리, 또는 반도체로 제조되는 것을 특징으로 하는 기판.
  8. 제 1 항 내지 제 7 항 중의 어느 한 항에 있어서, 상기 도전층(2)은 소정의 도전체 트랙구조 형태로 제공되는 것을 특징으로 하는 기판.
  9. 적어도 하나의 부품(3) 특히 전력용 반도체를 장착하기 위한 기판의 제조방법에 있어서, 프리세라믹 고분자를 이용하여 제조한 기판 몸체(1)를 도전재료로 형성한 층(2)에 연결시키는 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서, 상기 기판 몸체(1)를 제조하기 위해, 상기 프리세라믹 고분자를 상기 층(2)의 적어도 일면에 도포하고 그 다음에 열경화형태로 변화시켜, 상기 층(2)에 단단히 연결된 기판을 형성하는 것을 특징으로 하는 방법.
  11. 제 9 항에 있어서, 열경화형태에 있는 기판 몸체(1)를 추가의 프리세라믹 고분자를 이용하여 도전재료로 형성한 상기 층(2)에 연결시키고, 상기 추가의 프리세라믹 고분자를 열경화형태로 변화시켜, 상기 층(2)에 단단히 연결된 기판을 형성하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서, 상기 도전층(2)은 기판 몸체(1)에 연결시키기 전에 소정의 도전체 트랙구조 형태로 제공되는 것을 특징으로 하는 방법.
  13. 제 12 항에 있어서, 상기 도전체 트랙 구조는 스탬핑법에 의해 제조되는 것을 특징으로 하는 방법.
  14. 제 9 항 내지 제 12 항 중의 어느 한 항에 있어서, 소정의 도전체 트랙구조는, 상기 층(2)을 마스킹하고 그 다음에 에칭함으로써 제조되는 것을 특징으로 하는 방법.
  15. 제 9 항 내지 제 14 항 중의 어느 한 항에 있어서, 상기 프리세라믹 고분자 또는 상기 추가의 프리세라믹 고분자는, 열경화형태로 변화시키기 위해, 15분 내지 300분, 바람직하게는 30분 내지 60분의 유지시간 동안 100℃ 내지 300℃, 바람직하게는 150℃ 내지 250℃로 가열하는 것을 특징으로 하는 방법.
  16. 제 10 항 내지 제 15 항 중의 어느 한 항에 있어서, 상기 프리세라믹 고분자는 충전제에 의해 최대 95 부피%의 충전도로 충전시키는 것을 특징으로 하는 방법.
  17. 제 10 항 내지 제 16 항 중의 어느 한 항에 있어서, 상기 충전제는, 세라믹 재료로 형성되고 평균입도가 0.5 내지 500 ㎛인 분말인 것을 특징으로 하는 방법.
  18. 제 9 항 내지 제 17 항 중의 어느 한 항에 있어서, 상온에서 세라믹 재료의 열전도도는 10 W/mk, 바람직하게는 20 W/mk보다 큰 것을 특징으로 하는 방법.
  19. 제 9 항 내지 제 18 항 중의 어느 한 항에 있어서, 상기 세라믹 재료는 BN, SiC, Si3N4, AlN, 스테타이트, 및 코디어라이트로 이루어지는 군에서 선택되는 것을 특징으로 하는 방법.
  20. 제 9 항 내지 제 19 항 중의 어느 한 항에 있어서, 상기 프리세라믹 고분자 및/또는 상기 추가의 프리세라믹 고분자는 폴리실록산, 폴리실라잔, 및 폴리카보실란으로 이루어지는 군에서 선택되는 것을 특징으로 하는 방법.
  21. 제 9 항 내지 제 20 항 중의 어느 한 항에 있어서, 상기 도전층(2)은 금속 바람직하게는 알루미늄이나 구리, 또는 반도체로 제조되는 것을 특징으로 하는 방법.
KR1020100013314A 2009-02-16 2010-02-12 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법 KR20100093491A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE200910000883 DE102009000883B4 (de) 2009-02-16 2009-02-16 Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
DE102009000883.7 2009-02-16

Publications (1)

Publication Number Publication Date
KR20100093491A true KR20100093491A (ko) 2010-08-25

Family

ID=42227647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100013314A KR20100093491A (ko) 2009-02-16 2010-02-12 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법

Country Status (5)

Country Link
EP (1) EP2219211A1 (ko)
JP (1) JP2010192898A (ko)
KR (1) KR20100093491A (ko)
CN (1) CN101807556A (ko)
DE (1) DE102009000883B4 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102509752B (zh) * 2011-11-07 2014-04-02 哈尔滨工业大学 多芯片组大功率led基板制备方法
DE102012224376A1 (de) * 2012-12-27 2014-07-03 Robert Bosch Gmbh Leiterbahnanordnung und Verfahren zu deren Herstellung
US9219049B2 (en) * 2013-12-13 2015-12-22 Infineon Technologies Ag Compound structure and method for forming a compound structure
CN107731731B (zh) * 2017-10-11 2020-04-21 苏州研材微纳科技有限公司 陶瓷体上硅衬底的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635250A (en) * 1985-04-26 1997-06-03 Sri International Hydridosiloxanes as precursors to ceramic products
CA2100277A1 (en) * 1992-07-20 1994-01-21 Loren Andrew Haluska Sealing porous electronic substrates
US5686172A (en) * 1994-11-30 1997-11-11 Mitsubishi Gas Chemical Company, Inc. Metal-foil-clad composite ceramic board and process for the production thereof
US5834840A (en) * 1995-05-25 1998-11-10 Massachusetts Institute Of Technology Net-shape ceramic processing for electronic devices and packages
US5801073A (en) * 1995-05-25 1998-09-01 Charles Stark Draper Laboratory Net-shape ceramic processing for electronic devices and packages
EP1350815A4 (en) * 2000-12-08 2008-04-30 Sekisui Chemical Co Ltd INSULATING SUBSTRATE MATERIAL, LAMINATE FOR PRINTED CIRCUIT BOARD, COPPER FOIL WITH RESIN, COPPER COATING LAMINATE, POLYIMIDE FILM, TAB FILM, AND PREIMPREGNE
AU2003303091A1 (en) * 2002-08-20 2004-08-13 The Regents Of The University Of Colorado Polymer derived ceramic materials
DE102005047106B4 (de) * 2005-09-30 2009-07-23 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung

Also Published As

Publication number Publication date
DE102009000883A1 (de) 2010-08-26
DE102009000883B4 (de) 2010-11-04
JP2010192898A (ja) 2010-09-02
EP2219211A1 (de) 2010-08-18
CN101807556A (zh) 2010-08-18

Similar Documents

Publication Publication Date Title
RU2750688C2 (ru) Способ изготовления электронного силового модуля посредством аддитивной технологии и соответственные подложка и модуль
JP2012515266A (ja) 焼結材料、焼結接合部並びに焼結接合部の製造方法
CN110277353B (zh) 用于芯片封装的交联热塑性电介质
CN101467248A (zh) 散热布线板及其制造方法
US9648735B2 (en) Printed circuit boards and methods of manufacturing thereof
US20200227339A1 (en) Interface Material Having a Polymer Ceramic
CN108807301B (zh) 使用烧结附着的封装微电子组件安装
KR20100093491A (ko) 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법
CN107887279B (zh) 用于制造金属-陶瓷衬底的方法以及金属-陶瓷衬底
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
KR20100093492A (ko) 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법
CN103377951A (zh) 半导体器件的制造方法和半导体器件
JPH08191120A (ja) パワー半導体素子用基板とその製造方法
KR20190016323A (ko) 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
CN114975294A (zh) 核上具有形态粘附促进者壳的填料颗粒
CN101807565B (zh) 半导体系统
KR102504238B1 (ko) 세라믹 기판의 비아홀 충진 방법
CN112864106B (zh) 具有处于压缩应力下的包封剂的封装体
JP2010258458A (ja) セラミックス絶縁基板一体型金属−セラミックス複合体放熱板及びその製造方法
KR101526568B1 (ko) 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법
JP3292644B2 (ja) 配線基板及びその製造方法
CN110896059B (zh) 功率半导体模块装置、衬底装置及其生产方法
US20240105548A1 (en) Printed circuit board assembly and method of manufacturing a printed circuit board assembly
JP2024540770A (ja) 電子部品及び電子部品を製造するための方法
KR101429429B1 (ko) 가압함침형 다층방열기판 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination