KR20100054426A - Multi-layers packaging substrate comprising a rigid-pin and method of manufacturing the same - Google Patents
Multi-layers packaging substrate comprising a rigid-pin and method of manufacturing the same Download PDFInfo
- Publication number
- KR20100054426A KR20100054426A KR1020080113355A KR20080113355A KR20100054426A KR 20100054426 A KR20100054426 A KR 20100054426A KR 1020080113355 A KR1020080113355 A KR 1020080113355A KR 20080113355 A KR20080113355 A KR 20080113355A KR 20100054426 A KR20100054426 A KR 20100054426A
- Authority
- KR
- South Korea
- Prior art keywords
- package substrate
- rigid
- rigid pin
- hole
- pin
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
본 발명은 리지드핀을 갖는 다층 패키지 기판에 관한 것이고, 보다 상세하게는 패키지 기판과 패키지 기판을 층간접속할 뿐만 아니라, 다층 패키지 기판과 메인보드를 전기적으로 접속하는 리지드핀을 갖는 다층 패키지 기판 및 그 제조방법에 관한 것이다.The present invention relates to a multilayer package substrate having rigid pins, and more particularly to a multilayer package substrate having rigid pins for electrically connecting the package package and the main board and electrically connecting the package package and the main board. It is about a method.
최근 전자기기의 고기능화 및 소형화의 요구에 대응하기 위해 복수의 반도체 칩이 제한된 공간에 실장될 것이 요구되고 있다. 이에 따라 멀티 칩 모듈들의 크기를 감소시키고, 유효 밀도를 증가하는 방법으로 다이 또는 칩들을 서로 수직으로 적층하는 방식이 제시되었다. 이러한 방식의 전형적인 예로서 패키지-온-패키지(package-on-package, PoP) 또는 패키지-인-패키지(package-in-package, PiP)가 있다. 이들은, 반도체 칩을 실장하는 패키지 기판의 상의 공간을 절약할 수 있다. 이러한 패키지들은 예를 들어 대략 15 mm2의 면적과 대략 2 mm의 높이를 가질 수 있다.Recently, in order to meet the demand for higher functionality and miniaturization of electronic devices, a plurality of semiconductor chips are required to be mounted in a limited space. Accordingly, a method of stacking dies or chips vertically with each other has been proposed as a method of reducing the size of multi-chip modules and increasing the effective density. Typical examples of this approach are package-on-package (PoP) or package-in-package (PiP). These can save the space on the package substrate which mounts a semiconductor chip. Such packages may, for example, have an area of approximately 15 mm 2 and a height of approximately 2 mm.
도 1은 종래 기술에 따른 다층 패키지 기판의 단면도가 도시된다. 종래의 패키지-온-패키지 기판은 각각의 반도체 칩(1a, 2a, 3a)이 솔더볼 접속하는 패키지 기판(1, 2, 3)과 이들 패키지 기판이 솔더볼(1b, 2b, 3b) 접속하여 다층의 패키지 기판을 이룬다. 이들 패지기 기판 중 최하층에 배치된 패키지 기판은 메인보드에 솔더볼로 BGA 결합함으로써 패키지 기판의 실장되게 된다.1 is a cross-sectional view of a multilayer package substrate according to the prior art. In the conventional package-on-package substrate, the
이 방식은 솔더를 이용한 패키지간의 접합으로 기존에 많은 연구 성과를 얻은 BGA기술과 플립칩 기술 등을 활용한 방법으로 패키지간의 셀프-얼라인과 같은 안정적인 접합을 보장하여 준다.This method uses the BGA technology and flip chip technology, which have gained much research on the bonding between packages using solder, to ensure the stable bonding such as self-alignment between packages.
그러나, 이 방법을 사용할 경우, 칩과 기판을 솔더볼 접속하기 위해서 및 기판과 기판을 솔더볼 접속하기 위해서 불가피하게 많은 리플로우 공정을 거치게 된다. 리플로우 공정은 고온공정이기 때문에 많은 리플로우 공정은 기판에 휨을 유발하는 문제가 있었고, 또한, 솔더볼 내의 보이드에 의한 노이즈 발생 및 솔더볼 크기의 불균일 등에 의해 접합 신뢰성이 저하되는 문제가 있었다.However, this method inevitably undergoes many reflow processes in order to solder ball connect the chip and the substrate and solder ball connect the substrate and the substrate. Since the reflow process is a high temperature process, many reflow processes have a problem of causing warping of the substrate, and also a problem of deterioration of the joint reliability due to noise caused by voids in the solder ball and uneven solder ball size.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 창출된 것으로서, 패키지 기판과 패키지 기판, 패키지 기판과 메인보드의 전기적인 접속 신뢰성이 향상되고, 리플로우 공정을 최소화하여 기판의 휨이 발생하지 않는 다층 패키지 기판의 구조 및 그 제조방법을 제안한다.The present invention was created to solve the problems of the prior art as described above, the electrical connection reliability of the package substrate and the package substrate, the package substrate and the main board is improved, and the reflow process is minimized to prevent warpage of the substrate. A structure of a multi-layer package substrate and a manufacturing method thereof are proposed.
본 발명에 따른 리지드핀을 갖는 다층 패키지 기판은, 외부로 돌출된 리지드핀을 갖는 제1 패키지 기판; 상기 리지드핀에 대응하는 위치에 관통홀을 갖는 제2 패키지 기판; 및 상기 관통홀에 선택적으로 충전된 도전성 충전재;를 포함하고, 상기 리지드핀은 상기 관통홀을 통해 연장되며 상기 제2 패키지 기판 외부로 돌출되어 접속단자를 이루는 것을 특징으로 한다.Multi-layer package substrate having a rigid pin according to the present invention, the first package substrate having a rigid pin protruding outward; A second package substrate having a through hole at a position corresponding to the rigid pin; And a conductive filler selectively filled in the through hole, wherein the rigid pin extends through the through hole and protrudes out of the second package substrate to form a connection terminal.
본 발명의 바람직한 한 특징으로서, 상기 리지드핀은 상기 리지드핀의 상단부에 형성된 리지드핀 헤드를 포함하고, 상기 리지드핀 헤드는 상기 제1 패키지 기판의 표면에 접착된 것에 있다.As a preferable feature of the present invention, the rigid pin includes a rigid pin head formed on the upper end of the rigid pin, the rigid pin head is bonded to the surface of the first package substrate.
본 발명의 바람직한 다른 특징으로서, 상기 제2 패키지 기판은 상기 도전성 충전물을 통해 상기 리지드핀과 전기적으로 접속하는 비아 및 회로패턴을 포함하는 것에 있다.In another preferred aspect of the present invention, the second package substrate includes vias and circuit patterns electrically connected to the rigid pins through the conductive filler.
본 발명의 바람직한 또 다른 특징으로서, 상기 도전성 충전물은 솔더 페이스트인 것에 있다.As another preferable feature of the present invention, the conductive filler is a solder paste.
본 발명의 바람직한 또 다른 특징으로서, 상기 제1 패키지 기판과 상기 제2 패키지 기판 사이에 개재된 절연재를 더 포함하고, 상기 절연재는 상기 리지드핀에 대응하는 위치에 관통홀을 갖는 것에 있다.In another preferred aspect of the present invention, the method further includes an insulating material interposed between the first package substrate and the second package substrate, wherein the insulating material has a through hole at a position corresponding to the rigid pin.
본 발명의 바람직한 또 다른 특징으로서, 상기 제1 패키지 기판 및 상기 제2 패키지 기판 사이에 삽입되며, 상기 리지드핀에 대응하는 위치에 관통홀을 갖는 제3 패키지 기판을 더 포함하는 것에 있다.According to still another preferred feature of the present invention, the method may further include a third package substrate inserted between the first package substrate and the second package substrate and having a through hole at a position corresponding to the rigid pin.
본 발명에 따른 리지드핀을 갖는 다층 패키지 기판의 제조방법은, (A) 전자부품 실장면을 갖는 제1 패키지 기판에 외부로 돌출하는 리지드핀을 형성하는 단계; (B) 상기 리지드핀에 대응하는 위치에 관통홀을 갖는 제2 패키지 기판을 제공하고, 상기 관통홀 내부에 선택적으로 도전성 충전재를 충전하는 단계; 및 (C) 상기 리지드핀이 상기 제2 패키지 기판의 관통홀을 통해 연장되어 상기 제2 패키지 기판 외부로 돌출되도록 상기 제1 패키지 기판과 상기 제2 패키지 기판을 결합하는 단계;를 포함하는 것을 특징으로 한다.Method for manufacturing a multi-layer package substrate having a rigid pin according to the present invention, (A) forming a rigid pin protruding to the outside on the first package substrate having an electronic component mounting surface; (B) providing a second package substrate having a through hole at a position corresponding to the rigid pin, and selectively filling a conductive filler in the through hole; And (C) coupling the first package substrate and the second package substrate such that the rigid pins extend through the through holes of the second package substrate to protrude out of the second package substrate. It is done.
본 발명의 바람직한 한 특징으로서, 상기 (C) 단계 이후에, 리플로우 공정을 수행하여 상기 도전성 충전재를 경화하는 단계를 더 포함하는 것에 있다.As a preferable feature of the present invention, after the step (C), and further comprising the step of performing a reflow process to cure the conductive filler.
본 발명의 바람직한 다른 특징으로서, 상기 (C) 단계 이전에, 상기 리지드핀에 대응하는 위치에 관통홀을 갖는 절연재를 제공하고, 상기 리지드핀이 상기 절연재의 관통홀을 통과하도록 상기 제1 패키지 기판과 상기 절연재를 결합하는 단계를 더 포함하는 것에 있다.In another preferred embodiment of the present invention, before the step (C), the insulating material having a through hole at a position corresponding to the rigid pin, and the rigid package to pass through the through hole of the insulating material It further comprises the step of combining the insulating material with the.
본 발명의 바람직한 또 다른 특징으로서, 상기 (C) 단계 이전에, 상기 리지드핀에 대응하는 위치에 관통홀을 갖는 제3 패키지 기판을 제공하고, 상기 제3 패키지 기판의 관통홀 내부에 선택적으로 도전성 충전재를 충전한 후, 상기 리지드핀이 상기 제3 패키지 기판의 관통홀을 통과하도록 상기 제1 패키지 기판과 상기 제3 패키지 기판을 결합하는 단계를 더 포함하는 것에 있다.In another preferred embodiment of the present invention, before the step (C), a third package substrate having a through hole at a position corresponding to the rigid pin is provided, and selectively conductive within the through hole of the third package substrate. And after filling the filler, coupling the first package substrate and the third package substrate such that the rigid pins pass through the through holes of the third package substrate.
본 발명의 바람직한 또 다른 특징으로서, 상기 도전성 충전물은 솔더 페이스트인 것에 있다.As another preferable feature of the present invention, the conductive filler is a solder paste.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.
본 발명에 따른 리지드핀을 갖는 다층 패키지 기판은, 제1 패키지기 기판에 형성된 리지드핀에 의해 다층 패키지 기판이 전기적으로 층간 도통되기 때문에 층간 전기 신호의 전달이 양호하다. In the multilayer package substrate having rigid pins according to the present invention, since the multilayer package substrate is electrically interlayer-conducted by the rigid pins formed on the first package group substrate, the transmission of the interlayer electrical signal is good.
또한, 본 발명에 따른 리지드핀을 갖는 다층 패키지 기판은 제2 패키지 기판 하부로 돌출하는 리지드핀이 접속단자로서 역할하기 때문에 메인보드와의 결합이 용이할 뿐만 아니라 메인보드와 패키지 기판 간의 전기적인 접속이 양호하다는 장점이 있다.In addition, in the multilayer package substrate having a rigid pin according to the present invention, since the rigid pin protruding below the second package substrate serves as a connection terminal, not only the coupling with the main board is easy but also the electrical connection between the main board and the package substrate This has the advantage of being good.
이하, 본 발명에 따른 리지드핀을 갖는 다층 패키지 기판의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.Hereinafter, a preferred embodiment of a multilayer package substrate having rigid pins according to the present invention will be described in detail with reference to the accompanying drawings. Throughout the accompanying drawings, the same or corresponding components are referred to by the same reference numerals, and redundant descriptions are omitted. In this specification, terms such as top and bottom are used to distinguish one component from another component, and a component is not limited by the terms.
도 2는 본 발명의 바람직한 실시예에 따른 리지드핀을 갖는 다층 패키지 기판의 개략적인 구성도이다. 이에 나타내 보인바와 같이, 본 실시예에 따른 다층 패키지 기판은, 외부로 돌출된 리지드핀(300)을 갖는 제1 패키지 기판(100), 리지드핀(300)에 대응하는 위치에 관통홀(510)을 갖는 제2 패키지 기판(500), 및 관통홀(510)에 선택적으로 충전된 도전성 충전재(530)를 포함하는 구성이다.2 is a schematic diagram of a multilayer package substrate having rigid pins according to a preferred embodiment of the present invention. As shown in the drawing, in the multilayer package substrate according to the present exemplary embodiment, the through-
제1 패키지 기판(100)은 IC 칩 등의 전자부품을 메인보드에 실장하기 위한 인쇄회로기판이며, 일반적으로 전기신호를 전달하기 위한 회로층과 회로층 사이에 개재된 절연층으로 구성되고, 일면에 전자부품이 실장될 수 있는 전자부품 실장면을 갖는다. 상술한 구성의 인쇄회로기판은 공지의 기술에 의해 실시되므로 여기에서는 패키지 기판의 제조방법에 대해서는 상세하게 서술하지 않는다.The
본 실시예에 사용되는 제1 패키지 기판(100)은 다층 패키지 기판 중 최상부에 배치되며, 제1 패키지 기판(100)의 외부로 돌출하는 리지드핀(300)을 포함한다. 이러한 리지드핀(300)은 전기 전도성이 양호하고 휨이 적은 금속 소재로 이루어지며, 예를 들면, 구리, 금, 은, 니켈 또는 또는 이들의 합금으로 이루어질 수 있다.The
바람직하게는 리지드핀(300)은 상단부에 형성된 원판형상의 리지드핀 헤드(310)를 포함하고, 리지드핀 헤드(310)는 제1 패키지 기판(100)의 표면에 접착한다. 리지드핀(300) 헤드(310)는 선택적으로 제1 패키지 기판의 외부접속단자(미도시)에 전기적으로 접속하여 제1 패키지 기판(100)의 전기신호를 인출할 수 있도록 설치된다. 즉, 모든 리지드핀(300) 헤드(310)가 제1 패키지 기판(100)의 외부접속단자와 접속하는 것은 아니며, 제1 패키지 기판(100)의 외부접속단자가 형성되지 않은 부분에도 리지드핀(300) 헤드(310)가 부착될 수 있다. 아래에서 상세히 서술하겠지만, 이 경우에는 리지드핀(300)이 제1 패키지 기판(100)의 전기신호를 메인보드에 전달하는 용도로 사용되거나, 다층 패키지 기판을 메인보드(미도시)에 결함하기 위한 커넥터로 작용한다.Preferably, the
제2 패키지 기판(500)은 제1 패키지 기판(100)과 유사하게 전자부품 실장면을 가지는 인쇄회로기판이 될 수 있으며, 또는 전자부품 실장면이 형성되지 않은 배선층만을 구비하는 인쇄회로기판이 될 수 있다. 도 2에는 본 실시예에 따른 전자부품 실장면이 형성되지 않은 제2 패키지 기판(500)이 예시되고, 도 3에는 전자부품 실장면에 전자부품이 실장된 제2 패키지 기판(500)이 도시된다. Similar to the
이때, 제2 패키지 기판(500)은 제1 패키지 기판(100)에 형성된 리지드 핀(300)에 대응하는 위치에 관통홀(510)을 구비하여 제1 패키지 기판(100)과 핀 결합할 수 있다. 이러한 관통홀(510)에는 관통홀(510) 내벽에 선택적으로 비아(550)가 형성되고, 비아(550)의 내부는 도전성 충전재(530)가 충전되어 있으며, 도전성 충전재(530)는 비아(550)와 전기적으로 연결된다. 즉, 제2 패키지 기판(500)에 형성된 모든 관통홀(510)이 리지드핀(300)과 전기적으로 접속하는 것이 아니라, 제2 패키지 기판(500)은 도 4a에 도시된 바와 같이, 배선패턴의 설계에 따라 리지드핀(300)과 전기적으로 전속하도록 비아 및 충전재를 포함하는 관통홀(510)과, 도 4b에 도시된 바와 같이, 리지드핀(300)과 전기적으로 접속하지 않는 관통홀(510)을 포함할 수 있다. 또한, 제2 패키지 기판(500)에 형성된 회로층은 비아(550)와 전기적으로 접속하는 회로패턴(570; 도 4a 참조)이 구비되어 비아(550) 및 리지드핀(300)과 전기적으로 접속될 수 있다. 여기서 도전성 충전재(530)는 예를 들면, 도전성 금속분말을 함유하는, 솔더 페이스트가 될 수 있다.In this case, the
한편, 리지드핀(300)은 제2 패키지 기판(500)에 형성된 관통홀(510)을 통해 연장되며 제2 패키지 기판(500) 외부로 돌출되어 접속단자를 이룬다. 이렇게 제2 패키지 기판(500)의 외부로 돌출된 리지드핀(300)의 단부를 메인보드(main board)에 형성된 단자부에 삽입결합하는 것으로 일반적인 핀-그리지드 어레이(PGA) 기판과 유사하게 다층 패키지 기판을 메인보드에 용이하게 실장할 수 있다. 즉, 본 실시예에 사용되는 리지드핀(300)은 다층 패키지 기판의 층간을 전기적으로 도통하는 역할을 수행할 뿐만 아니라 다층 패키지 기판을 메인보드에 실장하는 접속단자로서의 역할을 수행한다. Meanwhile, the
여기서, 제1 패키지 기판(100)과 제2 패키지 기판(500) 사이에는 리지드핀(300)에 대응하는 위치에 관통홀을 갖는 절연재(700)가 개재될 수 있다. 이러한 절연재(700)는 제1 패키지 기판(100)과 제2 패키지 기판(500)을 전기적으로 절연시킬 뿐만 아니라 다층 패키지 기판에 강성을 부여하여 휨을 방지하는 역할을 수행할 수 있다. 절연재(700)는 예를 들면, 에폭시 수지를 포함하는 프리프레그로 이루어질 수 있다.Here, an insulating
본 실시예에 따른 리지드핀을 갖는 다층 패키지 기판은, 제1 패키지 기판(100)에 형성된 리지드핀(300)에 의해 다층 패키지 기판이 전기적으로 층간 도통되기 때문에 층간 전기 신호의 전달이 양호하다. 도 5a는 도 1에 도시된 종래기술에 따른 볼그리드 어레이(BGA) 기판(1)의 솔더볼(1b) 접합부를 확대 도시한 도면이고, 도 5b는 도 2에 도시된 리지드핀을 갖는 다층 패키지 기판 중 제2 패키지 기판(500)의 리지드핀(300)과 결합하는 비아(550)를 확대 도시하는 도면이다. 이에 나타난 바와 같이, 볼그리드 어레이(BGA) 기판(1)의 접속단자(1c)에 접합하는 솔더볼(1b)로 층간 접합을 하는 경우, 솔더볼(1b)에 발생한 보이드에 의해 접속불량 등의 문제가 발생할 수 있으나, 리지드핀(300)을 사용하는 경우에는 보이드 발생이 없어 전기적인 접속이 양호하게 이루어질 수 있다.In the multi-layer package substrate having rigid pins according to the present exemplary embodiment, since the multi-layer package substrate is electrically interlayer-conducted by the
또한, 본 실시예에 따른 리지드핀을 갖는 다층 패키지 기판은 제2 패키지 기판(500) 하부로 돌출하는 리지드핀(300)이 접속단자로서 역할하기 때문에 메인보드와의 결합이 용이할 뿐만 아니라 전기적인 접속이 양호하다는 장점이 있다.In addition, in the multilayer package substrate having rigid pins according to the present embodiment, since the
이하에서는 도 2를 참조하여 바람직한 실시예에 따른 리지드핀을 갖는 다층 패키지 기판의 제조방법을 간략하게 서술한다.Hereinafter, a method of manufacturing a multilayer package substrate having rigid pins according to a preferred embodiment will be briefly described with reference to FIG. 2.
먼저, 전자부품 실장면을 갖는 제1 패키지 기판(100)에 외부로 돌출하는 리지드핀(300)을 형성한다. 전자부품 실장용 인쇄회로기판의 제조 및 전자부품의 실장은 공지의 기술에 의해 실시되므로 여기에서는 상세한 설명은 생략한다. 제1 패키지 기판(100)이 제공되면 제1 패키지 기판(100)의 하면에 리지드핀(300)을 부착한다. 예를 들면, 제1 패키지 기판(100)의 접속패드 부분에 솔더 페이스트를 도포하고, 리지드핀(300)의 헤드(310) 부분을 솔더페이스트에 접합한 후 리플로우 공정을 수행하는 방식으로 리지드핀(300)을 제1 패키지 기판(100)에 부착할 수 있다.First, the
이후, 리지드핀(300)에 대응하는 위치에 관통홀(510)을 갖는 제2 패키지 기판(500)을 제공하고, 관통홀(510) 내부에 선택적으로 도전성 충전재(530)를 충전한다.Thereafter, the
다음, 리지드핀(300)에 대응하는 위치에 관통홀(910)을 갖는 제3 패키지 기판(900)을 제공하고, 제3 패키지 기판(900)의 관통홀(910) 내부에 선택적으로 도전성 충전재를 충전한 후, 리지드핀(300)이 제3 패키지 기판(900)의 관통홀(910)을 통과하도록 제1 패키지 기판(100)과 제3 패키지 기판(900)을 결합한다.Next, a
다음, 리지드핀(300)이 상기 제2 패키지 기판(500)의 관통홀(510)을 통해 연장되어 제2 패키지 기판(500) 외부로 돌출되도록 제1 패키지 기판(100)과 제2 패키지 기판(500)을 결합한다.Next, the first and
다음, 리플로우 공정을 수행하여 제3 패키지 기판 및 제2 패키지 기판에 형성된 관통홀(510, 910)에 선택적으로 충전된 도전성 충전재(530)를 경화하여 리지드핀을 갖는 다층 패키지 기판을 제조할 수 있다.Next, a multilayer package substrate having rigid pins may be manufactured by curing the
이때, 상술한 공정에서 상하로 결합하는 패키지 기판과 패키지 기판 사이에 절연재(700)를 삽입하는 공정을 더 수행할 수 있다. 즉, 리지드핀(300)에 대응하는 위치에 관통홀을 갖는 절연재(700)를 제공하고, 제3 패키지 기판(900) 결합 공정 전 또는 제2 패키지 기판(500) 결합공정 전에 리지드핀(300)이 절연재(700)의 관통홀을 통과하도록 제1 패키지 기판(100)과 절연재(700)를 결합하는 단계를 더 포함할 수 있다. 또한, 본 실시예에서는 1개의 제3 패키지 기판(900)을 추가 구성하는 것에 대해 예시하였으나 본 발명이 이에 제한되는 것은 아니며, 다층 패키지 기판의 설계에 따라 2 이상의 추가 패키지 기판을 결합하는 것도 가능하다는 점을 쉽게 이해할 수 있을 것이다.In this case, the process of inserting the insulating
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. Therefore, such modifications or variations will have to belong to the claims of the present invention.
도 1은 종래 기술에 따른 다층 패키지 기판의 단면도이다.1 is a cross-sectional view of a multilayer package substrate according to the prior art.
도 2는 본 발명의 바람직한 실시예에 따른 리지드핀을 갖는 다층 패키지 기판의 단면도이다.2 is a cross-sectional view of a multi-layer package substrate with rigid pins in accordance with a preferred embodiment of the present invention.
도 3은 본 발명의 바람직한 다른 실시예에 따른 리지드핀을 갖는 다층 패키지 기판의 단면도이다.3 is a cross-sectional view of a multi-layer package substrate with rigid pins in accordance with another preferred embodiment of the present invention.
도 4는 도 2에 도시된 제2 패키지 기판의 충전재가 충전된 관통홀과 결합한 리지드핀의 부분 확대 사시도이다.4 is a partially enlarged perspective view of a rigid pin coupled to a through hole filled with a filler of the second package substrate illustrated in FIG. 2.
도 5는 도 2에 도시된 제2 패키지 기판의 충전재가 없는 관통홀과 결합한 리지드핀의 부분 확대 사시도이다.FIG. 5 is a partially enlarged perspective view of a rigid pin coupled with a filler-free through hole of the second package substrate shown in FIG. 2.
도 5a는 도 1에 도시된 종래기술에 따른 다층 패키지 기판의 솔더볼 접합부를 도시하는 확대 단면도이다.FIG. 5A is an enlarged cross-sectional view illustrating the solder ball joint of the multilayer package substrate according to the related art shown in FIG. 1.
도 5b는 도 2에 도시된 리지드핀을 갖는 다층 패키지기 기판의 제2 패키지 기판의 리지드핀 접합부를 도시하는 확대 단면도이다.FIG. 5B is an enlarged cross-sectional view illustrating a rigid pin junction of a second package substrate of the multilayer packager substrate having rigid pins shown in FIG. 2.
< 도면의 주요 부호에 대한 설명 ><Description of Major Symbols in Drawing>
100 제1 패키지 기판 300 리지드핀100
310 리지드핀 헤드 500 제2 패키지 기판310
510, 910 관통홀 530 충전재510, 910 Through
550 비아 570 회로패턴550 Via 570 Circuit Pattern
700 절연재 900 제3 패키지 기판700
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080113355A KR20100054426A (en) | 2008-11-14 | 2008-11-14 | Multi-layers packaging substrate comprising a rigid-pin and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080113355A KR20100054426A (en) | 2008-11-14 | 2008-11-14 | Multi-layers packaging substrate comprising a rigid-pin and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100054426A true KR20100054426A (en) | 2010-05-25 |
Family
ID=42279154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080113355A KR20100054426A (en) | 2008-11-14 | 2008-11-14 | Multi-layers packaging substrate comprising a rigid-pin and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100054426A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220042712A (en) * | 2020-09-28 | 2022-04-05 | 주식회사 디아이티 | Multilayer ceramic substrate having connecting means with frame and method of manufacturing the same |
-
2008
- 2008-11-14 KR KR1020080113355A patent/KR20100054426A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220042712A (en) * | 2020-09-28 | 2022-04-05 | 주식회사 디아이티 | Multilayer ceramic substrate having connecting means with frame and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7411281B2 (en) | Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same | |
US9728481B2 (en) | System with a high power chip and a low power chip having low interconnect parasitics | |
US8633587B2 (en) | Package structure | |
US20180342489A1 (en) | Semiconductor structure and a method of making thereof | |
US7319049B2 (en) | Method of manufacturing an electronic parts packaging structure | |
US9583474B2 (en) | Package on packaging structure and methods of making same | |
JP3147053B2 (en) | Resin-sealed ball grid array IC package and method of manufacturing the same | |
US8049114B2 (en) | Package substrate with a cavity, semiconductor package and fabrication method thereof | |
US20040070083A1 (en) | Stacked flip-chip package | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
US9397060B2 (en) | Package on package structure | |
CN103378017A (en) | High density 3D package | |
US20120153432A1 (en) | Semiconductor device and method for manufacturing same | |
US20110031606A1 (en) | Packaging substrate having embedded semiconductor chip | |
US20090146314A1 (en) | Semiconductor Device | |
US7772696B2 (en) | IC package having IC-to-PCB interconnects on the top and bottom of the package substrate | |
US8582314B2 (en) | Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure | |
JP2002261204A (en) | Interposer board and electronic component body having the same | |
US11508663B2 (en) | PCB module on package | |
JP2020150145A (en) | Semiconductor device | |
US11088123B1 (en) | Package system having laterally offset and ovelapping chip packages | |
US10079222B2 (en) | Package-on-package structure and manufacturing method thereof | |
CN115527975A (en) | Chip packaging structure and chip packaging method | |
KR20100054426A (en) | Multi-layers packaging substrate comprising a rigid-pin and method of manufacturing the same | |
KR101089647B1 (en) | Board on chip package substrate and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |