KR20070115235A - 개구율이 향상된 표시 장치 및 그 제조 방법 - Google Patents
개구율이 향상된 표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070115235A KR20070115235A KR1020060049362A KR20060049362A KR20070115235A KR 20070115235 A KR20070115235 A KR 20070115235A KR 1020060049362 A KR1020060049362 A KR 1020060049362A KR 20060049362 A KR20060049362 A KR 20060049362A KR 20070115235 A KR20070115235 A KR 20070115235A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- gate insulating
- storage
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000003860 storage Methods 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000002161 passivation Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 31
- 239000010408 film Substances 0.000 description 57
- 239000010409 thin film Substances 0.000 description 44
- 239000004973 liquid crystal related substance Substances 0.000 description 25
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
슬릿 마스크나 투톤 마스크를 사용하여 스토리지 커패시터의 절연막의 두께를 줄여 박막 트랜지스터 특성의 변화가 없고, 개구율이 향상된 표시 장치 및 그 제조 방법을 제공한다.
개구율, 스토리지 커패시터, 게이트 절연막
Description
도 1은 일반적인 액정 표시 장치의 개략적인 단면도이다.
도 2는 액정 표시 장치의 구동 원리를 설명하기 위한 개략도이다.
도 3은 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 평면도이다.
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 단면도이다.
도 5 내지 도 9는 본 발명의 실시 예에 따른 제조 방법의 단계 별로 나열한 박막 트랜지스터 기판의 평면도이다.
<도면의 주요 부분에 대한 설명>
101, 301 : 박막 트랜지스터 102,202 : 스토리지 커패시터
103, 305, 441 : 화소 전극 104, 401 : 게이트 전극
105, 411 : 게이트 절연막 106, 413 : 반도체 층
107, 421 : 소스 전극 및 드레인 전극 201 : 액정 커패시터
203, 303 : 게이트 선 204, 304 : 데이터 선
402 : 제 1 스토리지 전극 403 : 게이트 패드 전극
405 : 기판 414 : 저항성 접촉층
415 : 제 1 컨택홀 416 : 제 2 컨택홀
417 : 제 3 컨택홀 418 : 제 4 컨택홀
422 : 제 2 스토리지 전극 423 : 게이트 패드 버퍼막
424 : 데이터 패드 전극 431 : 패시베이션 층
442 : 게이트 패드 용 화소 전극 443 : 데이터 패드 용 화소 전극
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 스토리지 커패시터의 충전 용량의 감소 없이 개구율이 향상된 표시 장치 및 그 제조방법에 관한 것이다.
일반적으로 액정 표시 장치는 액정의 광학적 이방성을 이용하여 영상을 표시하는 장치로서 크게 상부 기판, 하부 기판과 두 기판 사이에 위치한 액정으로 구성된다.
이하 도 1을 참조하여 설명한다.
도 1은 일반적인 액정 표시 패널을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 액정 표시 장치의 박막 트랜지스터 기판은 게이트 전극(104), 게이트 절연막(105), 반도체 층(106), 소스 전극 및 드레인 전극(107)을 포함하는 박막 트랜지스터(101), 스토리지 커패시터(102) 및 화소 전극(103)을 포함한다.
상기 스토리지 커패시터(102)는 박막 트랜지스터 기판의 화소전극(103)과 컬러필터 기판의 공통전극 사이에 형성되는 액정 커패시터의 충전 용량을 보조한다. 즉, 일단 박막 트랜지스터(101)를 통해 데이터 전압 상기 화소 전극(103)에 인가된 후, 주변의 전압이 변할 때 커플링에 의해 화소전극(103)에 인가된 데이터 전압이 변하는 것을 방지하는 전하 유지의 보조 기능 및 이미지 품질 향상 기능을 수행한다.
커패시터의 충전용량은 대향하는 양 전극 사이의 두께에 반비례하고 전극의 면적에 비례하는 특성을 가지고 있다.
충전용량을 늘리기 위해서 커패시터 전극의 면적을 크게 할 경우, 개구율(aperture ratio)이 줄어드는 단점이 있다. 즉, 액정 표시 장치에서 스토리지 커패시터(102)로 사용되는 소스 전극 및 드레인 전극(107) 또는 스토리지 전극의 경우 보통 불투명한 금속으로 형성되고, 상기 전극의 면적이 증가할 경우 빛이 투과되는 개구율(aperture ratio)가 줄어들게 된다.
또한 충전용량을 늘리기 위해서 커패시터 유전막의 두께를 얇게 할 경우, 박막 트랜지스터(101)의 특성에 영향을 줄 수 있다. 즉, 상기 박막 트랜지스터(101)는 상기 게이트 전극(104)과 소스 전극 및 드레인 전극(107) 사이에 존재하는 게이트 절연막(105)에 기생(parasitic) 커패시터가 존재한다. 만일 상기 커패시터 유전막의 두께를 얇게 하기 위해서 게이트 절연막(105)의 두께를 얇게 할 경우 상기 기생(parasitic) 커패시터가 증가하고, 01) 이러한 기생 커패시터는 직류(DC) 성분의 전압으로 액정을 열화시키는 문제가 발생한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터의 특성을 열화 시키지 않고, 향상된 개구율을 갖는 표시 장치 및 그 제조 방법을 제공함에 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 실시 예에 따른 표시 장치는 기판, 상기 기판 상에 형성된 게이트 전극, 상기 게이트 전극과 동일한 층에 형성되고, 상기 게이트 전극과 이격되어 형성된 제 1 스토리지 전극, 상기 게이트 전극 및 제 1 스토리지 전극 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 형성되고, 상기 게이트 전극과 중첩하는 반도체층, 상기 반도체층 상에 형성된 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극과 이격되어 형성되고, 제 1 스토리지 전극과 중첩하는 제 2 스토리지 전극, 상기 소스 전극, 드레인 전극 및 제 2 스토리지 전극 상에 형성된 패시베이션 층 및 상기 패시베이션 층 상에 형성되고 상기 드레인 전극과 연결되는 화소전극을 포함하고, 상기 게이트 전극 상에 형성된 게이트 절연막은 제 1 스토리지 전극 상에 형성된 게이트 절연막보다 두껍게 형성된다.
또한 상기 게이트 전극 및 제 1 스토리지 전극과 동일한 층에 형성된 게이트 패드 전극, 상기 게이트 절연막 상에 형성되고 상기 게이트 패드 전극과 연결된 게이트 패드 버퍼막 및 상기 패시베이션 층에 상에 형성되고 상기 게이트 패드 버퍼막과 연결된 게이트 패드 용 화소 전극을 포함한다.
상기 게이트 패드 전극 상에 형성된 게이트 절연막은 상기 게이트 전극 상에 형성된 게이트 절연막과 동일한 두께를 갖는다.
또한 상기 게이트 절연막 상에 형성된 데이터 패드 전극 및 상기 패시베이션 층에 형성되고 상기 데이터 패드 전극과 연결된 데이터 패드 용 화소 전극을 더 포함한다.
제 1 스토리지 전극 상에 형성된 게이트 절연막 두께는 4500Å보다 작게 형성된다.
본 발명의 실시 예에 따른 표시 장치의 제조 방법은 기판 상에 게이트 선, 게이트 전극, 제 1 스토리지 전극 및 게이트 패드 전극을 형성하는 단계, 상기 게이트 선, 게이트 전극, 제 1 스토리지 전극 및 게이트 패드 전극 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 상기 게이트 전극과 중첩하는 반도체 층을 형성하는 단계, 상기 게이트 절연막에 상기 게이트 패드 전극을 외부로 노출시키는 제 1 컨택홀을 형성하는 단계, 제 1 스토리지 전극 상에 형성된 게이트 절연막의 상부를 식각하여 상기 게이트 절연막에 단차를 형성하는 단계, 상기 게이트 절연막 상에 데이터 선, 소스 전극, 드레인 전극, 제 1 스토리지 전극과 중첩하는 제 2 스토리지 전극 및 제 1 컨택홀을 통해 상기 게이트 패드 전극과 연결된 게이트 패드 버퍼막을 형성하는 단계, 상기 드레인 전극과 연결되는 화소 전극 및 상기 게이트 패드 버퍼막과 연결되는 게이트 패드 용 화소 전극을 형성하는 단계를 포함하고, 상기 게이트 절연막에 제 1 컨택홀을 형성하는 단계 및 단차를 형성하는 단계는 동일한 마스크를 사용하는 사진 식각 공정으로 진행하는 것을 특징으로 한 다.
상기 게이트 절연막에 제 1 컨택홀 및 단차를 형성하는 마스크는 제 1 스토리지 전극 상에 형성된 게이트 절연막에 대응하는 부위에 슬릿 처리 된 것을 특징으로 하거나, 제 1 스토리지 전극 상에 형성된 게이트 절연막에 대응하는 부위의 마스크 두께가 상기 게이트 전극 상에 형성된 게이트 절연막에 대응하는 부위의 마스크 두께보다 얇은 것을 특징으로 한다.
상기 표시 장치의 제조 방법은 상기 화소 전극 및 게이트 패드 용 버퍼막을 형성하기 전에, 상기 소스 전극, 드레인 전극 및 게이트 패드 버퍼막 상에 상기 드레인 전극을 외부로 노출시키는 제 2 컨택홀 및 상기 게이트 패드 버퍼막을 외부로 노출시키는 제 3 컨택홀을 포함하는 패시베이션 층을 형성하는 단계를 더 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실기예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예를 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것으로 본 발명 을 제한하고자 하는 것은 아니다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 본 명세서에서 사용되는 “포함한다(comprise)” 및/또는 “포함하는(comprising)”은 언급된 구성 요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한 본 명세서에서 층 또는 막의 “위”,”상”,”상부” 또는 “아래”,”하부”로 지칭되는 것은 중간에 다른 층 또는 막을 개재한 경우를 포함한다. 또한, 본 명세서에서 사용되는 “중첩”은 하부 구조물과 상부 구조물이 서로 공통된 중심을 갖고 겹쳐져 있는 형상을 나타내고, 하부 구조물과 상부 구조물 사이에 다른 구조물이 개재한 경우를 포함하며, 상부 구조물과 하부 구조물 중 어느 하나의 구조물은 다른 구조물에 완전히 겹쳐지는 것을 의미한다. 또한 본 명세서에서 사용되는 용어에 대해 다른 정의가 없다면, 사용되는 모든 용어(기술 및 과학적 용어 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다.
이하에서는 도시된 도면을 바탕으로 본 발명의 실시 예에 따른 표시 장치 및 그 제조 방법을 설명한다.
도 2는 액정표시장치의 구동 원리를 설명하기 위한 개략도이다.
도 2를 참조하면, 박막 트랜지스터 기판 위에는 복수의 데이터 배선(204)이 제 1 방향으로 일정 거리만큼 이격되어 형성되고, 복수의 게이트 배선(203)이 상기 제 1방향과 수직한 제 2 방향으로 일정 거리만큼 이격되어 형성된다.
각 데이터 배선(204)과 각 게이트 배선(203)으로 둘러쌓인 영역에 의해 하 나의 화소가 정의된다. 하나의 화소는 박막 트랜지스터(101), 스토리지 커패시터(202) 및 액정 커패시터(201)를 포함한다. 박막 트랜지스터 (101)는 게이트 전극, 소스 전극, 드레인 전극 및 반도체층 패턴을 포함한다.
박막 트랜지스터(101)의 게이트 전극은 게이트 배선(203)에 전기적으로 연결되어 있다. 박막 트랜지스터(101)의 소스 전극은 데이터 배선(204)에 전기적으로 연결되어 있다. 또한, 박막 트랜지스터(101)의 드레인 전극은 스토리지 커패시터 전극(202) 및 액정 커패시터 전극(201)과 전기적으로 연결되어 있다.
상기 스토리지 커패시터는 박막 트랜지스터(101)의 드레인 전극과 연결된 제 2 스토리지 전극, 상기 복수의 게이트 배선(203)과 이격되어 동일한 층에 형성된 제 1 스토리지 전극 및 제 1 스토리지 전극 및 제 2 스토리지 전극 사이에 개재된 게이트 절연막에 의해 형성된다. 또한 상기 액정 커패시터는 박막 트랜지스터(101)의 드레인 전극과 연결된 화소 전극, 상기 박막 트랜지스터 기판과 대향하는 기판에 형성된 공통 전극 및 액정에 의해 형성된다.
게이트 전극에 게이트 전압이 인가되면, 박막 트랜지스터(101)가 턴 온(turn on)된다. 박막 트랜지스터(101)가 턴 온 되면, 데이터 배선(204)의 화소 전압이 박막 트랜지스터(101)를 통해서 스토리지 커패시터(202) 및 액정 커패시터(201)에 인가된다. 액정 커패시터(201)에 화소 전압이 인가되면, 액정 커패시터를 구성하는 공통전극과 화소 전극 사이에 개재된 액정의 배열이 변화되어 상기 액정을 통과하는 빛에 대한 광학적 특성이 변화한다. 이러한 광학적 특성의 변화에 의해서 영상이 표현된다.
스토리지 커패시터(202)는 데이터 전압의 입력이 끝난 후, 주변의 전압이 변할 때 액정 커패시터(201)의 화소 전극에 인가된 화소전압이 변하는 것을 방지해 준다.
액정 커패시터(201)의 화소 전극은 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)를 포함한다. 인듐 틴 옥사이드 및 인듐 징크 옥사이드는 투명한 물질로서 양호한 도전성을 갖는다.
도 3은 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 평면도이다.
도 3에 도시된 바와 같이, 복수의 게이트 배선(303)은 행의 방향으로 형성되고, 복수의 데이터 배선(304)은 열의 방향으로 형성된다. 상기 게이트 배선(303)과 데이터 배선(304)의 교차부는 화소 영역을 정의하고, 상기 게이트 배선(303)에서 돌출된 게이트 전극, 상기 데이터 배선(304)에서 돌출된 소스 전극 및 드레인 전극 및 상기 게이트 전극과 소스/드레인 전극 사이에 개재된 반도체층에 의해 박막 트랜지스터(301)가 형성된다.
또한 상기 게이트 배선과 이격되고 행의 방향으로 형성된 제 1 스토리지 전극 및 상기 박막 트랜지스터의 드레인 전극에서 연장된 제 2 스토리지 전극과 중첩한 영역에서 스토리지 커패시터(302)가 형성된다.
본 발명의 실시 예에 따른 표시 장치는 제 1 스토리지 전극 및 제 2 스토리지 전극 사이에 개재된 게이트 절연막의 두께를 상기 박막 트랜지스터의 게이트 전극 및 소스/드레인 전극 사이의 게이트 절연막의 두께보다 얇게 형성함으로써, 종래의 표시 장치 대비 박막 트랜지스터의 특성 변화가 없고 향상된 개구율을 갖는 표시 장치를 형성한다.
상기 복수의 게이트 배선(303) 및 데이터 배선(304)의 적어도 일 측 단부에는 게이트 패드 및 데이터 패드가 형성되어 외부에서 인가되는 게이트 신호 및 데이터 신호를 상기 박막 트랜지스터(301)에 전달한다.
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 평면도이다.
기판(405) 위에 게이트 배선, 게이트 전극(401), 제 1 스토리지 전극(402) 및 게이트 패드 전극(403)이 형성된다.
상기 게이트 배선, 게이트 전극(401), 제 1 스토리지 전극(402) 및 게이트 패드 전극(403)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 및 텅스텐(W) 중 적어도 하나를 포함하는 금속 또는 합금으로 형성된다.
상기 게이트 전극(401), 제 1 스토리지 전극(402) 및 게이트 패드 전극(403) 위에는 게이트 절연막(411)이 형성된다. 상기 게이트 절연막(411)은 질화 규소(SiNx) 또는 산화 규소(SiOx)를 포함한다.
상기 게이트 전극(401) 위에 형성된 게이트 절연막의 두께(t1)는 제 1 스토리지 전극(402) 위에 형성된 게이트 절연막의 두께(t2)보다 두껍게 형성된다. 또한 게이트 패드 전극(403) 위의 게이트 절연막에는 제 1 컨택홀이 형성된다.
제 1 스토리지 전극(402) 위의 게이트 절연막에 대응하는 부분이 슬릿(slit) 처리된 슬릿 마스크나, 제 1 스토리지 전극(402) 위의 게이트 절연막에 대응하는 부분의 마스크 두께가 상기 게이트 전극(401) 위의 게이트 절연막에 대응하는 부분의 마스크 두께보다 얇게 형성된 투톤(two-tone) 마스크를 이용하여 형성 될 수 있다.
또한 제 1 스토리지 전극(402) 위의 게이트 절연막 두께는 일반적인 액정 표시 장치의 게이트 절연막의 두께보다 얇은 4000Å 이하로 형성된다.
상기 게이트 절연막(411) 위에는 반도체층 패턴(413) 및 저항성 접촉 부재(414)가 형성된다. 상기 반도체층 패턴(413)은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly silicon)을 포함하고, 상기 게이트 전극(401)과 중첩하게 형성되어 박막 트랜지스터의 채널층 역할을 한다.
상기 저항성 접촉 부재(414)는 인(Phosphorus, P)이 다량 함유된 비정질 실리콘을 포함하며, 박막 트랜지스터에 인가되는 데이터 전압이 옴의 법칙(V = IR)을 만족하게 해준다. 또한 소수 캐리어에 의한 누설 전류의 흐름을 억제시켜 준다.
상기 게이트 절연막(411) 및 저항성 접촉 부재(414) 위에는 소스 전극 및 드레인 전극(421), 제 2 스토리지 전극(422), 게이트 패드 용 버퍼막(423) 및 데이터 패드 전극(424)가 형성된다.
상기 소스 전극 및 드레인 전극(421)은 상기 반도체층을 사이에 두고 서로 분리되어, 게이트 전극(401)에 게이트 신호가 인가되어 박막 트랜지스터가 턴 온 되었을 때만 상기 소스 전극 및 드레인 전극이 전기적으로 연결된다.
제 2 스토리지 전극(422)은 제 1 스토리지 전극(402) 및 게이트 절연막에 의해 스토리지 커패시터를 형성한다.
상기 게이트 패드 용 버퍼막(423)은 제 1 컨택홀을 통해 상기 게이트 패드 전극(403)과 전기적으로 연결된다.
상기 소스 전극 및 드레인 전극(421), 제 2 스토리지 전극(422), 게이트 패드 용 버퍼막(423) 및 데이터 패드 전극(424)은 비저항이 낮은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo) 및 텅스텐(W) 중 적어도 하나를 포함하는 금속 또는 합금으로 형성된다.
상기 소스 전극 및 드레인 전극421), 제 2 스토리지 전극(422), 게이트 패드 용 버퍼막(423) 및 데이터 패드 전극(424) 위에는 패시베이션 막(431)이 형성된다.
상기 패시베이션 막(431)은 하부의 박막 트랜지스터를 보호하며, 상기 드레인 전극, 게이트 패드 용 버퍼막 및 데이터 패드 전극을 노출시키는 제 2 컨택홀(416), 제 3 컨택홀(417) 및 제 4 컨택홀(418)을 포함한다. 상기 패시베이션 막(431)은 질화규소(SiNx) 또는 산화규소(SiOx)로 형성된다.
상기 패시베이션 막(431) 위에는 제 2 컨택홀(416)을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극(441), 제 3 컨택홀(417)을 통해 상기 게이트 패드 용 버퍼막(423)과 전기적으로 연결되는 게이트 패드 용 화소 전극(442) 및 제 4 컨택홀을 통해 상기 데이터 패드 전극(424)과 전기적으로 연결되는 데이터 패드 용 화소 전극(443)이 형성된다.
이하에서는 도 5 내지 도 9에 도시된 도면을 바탕으로, 본 발명의 실시 예에 따른 표시 장치의 제조 방법에 대해 상세히 설명한다.
도 5는 기판(406) 위에 게이트 전극(401), 제 1 스토리지 전극(402) 및 게이트 패드 전극(403)을 형성한 후, 박막 트랜지스터 기판의 단면도이다.
기판(406) 위에 게이트 금속을 증착한 후, 사진 식각 공정을 통해 상기 게이트 전극(401), 제 1 스토리지 전극(402) 및 게이트 패드 전극(403)을 형성한다.
도 6a는 상기 게이트 전극(401), 제 1 스토리지 전극(402) 및 게이트 패드 전극(403) 위에 게이트 절연막(411)을 형상한 후, 박막 트랜지스터 기판의 단면도이다.
상기 게이트 절연막(411)은 화학 기상 증착법(Chemical Vapor Deposition, CVD)에 의해 형성할 수 있다. 게이트 절연막을 형성한 후, 그 위에 포토 레지스트 막을 도포한다.
상기 포토 레지스트 막은 자외선 등의 빛에 의해 노광된 영역이 분해되는 포지티브(positive) 형과 반대로 빛에 의해 노광되지 않은 영역이 분해되는 네가티브(negative) 형으로 구분된다. 본 발명의 실시 예에 따른 표시 장치의 제조 방법은 포지티브 형 포토 레지스트 막을 이용하는 것을 예로 들어 설명하지만, 이에 한정되는 것은 아니다.
상기 포토 레지스트 막을 패터닝하기 위해, 제 1 스토리지 전극 위의 게이트 절연막에 대응하는 부위가 슬릿(slit) 처리된 슬릿 마스크(slit mask)나 제 1 스토리지 전극 위의 게이트 절연막에 대응하는 부위의 마스크 두께가 게이트 전극 위의 게이트 절연막에 대응하는 부위의 마스크 두께보다 얇은 투톤 마스크(two-tone mask)를 이용한다. 이때, 게이트 패드 전극(403) 위의 게이트 절연막에 대응하는 부분은 빛이 투과될 수 있도록 마스크의 패턴이 형성된다.
상기 슬릿 마스크나 투톤 마스크는 빛의 회절 현상이나 간섭 현상에 의해 상대적으로 적은 양의 빛이 노광되어, 상기 포토 레지스트 막이 완전히 분해되지 않게 된다.
상기 슬릿 마스크나 투톤 마스크를 사용하여 노광하게 되면, 상기 게이트 패드 전극(403) 위의 포토 레지스트 막은 완전히 분해되어 상기 게이트 절연막(411)이 외부로 노출된다. 또한, 제 1 스토리지 전극(402) 위의 포토 레지스트 막은 일부만 분해되어, 빛에 의해 노광되지 않은 상기 게이트 전극(401) 위의 포토 레지스트 막의 두께보다 얇은 두께를 갖는 포토 레지스트 막으로 패터닝 된다.
상기 패터닝 된 포토 레지스트 막을 이용하여, 상기 게이트 절연막(411)을 식각하는 공정을 진행한다. 상기 식각 공정은 건식 식각을 이용할 수 있다.
상기 건식 식각은 반응성이 좋은 이온이나 라디칼 등을 이용하며, 절연막의 종류에 따라 서로 다른 식각비를 갖게 된다. 상기 식각비는 시간 당 절연막이 식각되는 양으로 표현된다.
도 6b는 상기 패터닝된 포토 레지스트 막을 이용하여 상기 게이트 패드 전극(403) 위의 게이트 절연막을 일부 식각한 후, 박막 트랜지스터 기판의 단면도이다.
상기 게이트 패드 전극(403) 위의 게이트 절연막을 일정 시간 건식 식각 한 후, 제 1 스토리지 전극(402) 위의 게이트 절연막이 노출될 때까지 상기 포토 레지스트 막의 상부면을 제거한다.
제 1 스토리지 전극(402) 위의 게이트 절연막이 노출된 포토 레지스트 막을 이용하여, 상기 게이트 패드 전극(403)이 외부로 노출되는 제 1 컨택홀(415)이 형 성될 때까지 상기 게이트 절연막을 식각한다. 이때 제 1 스토리지 전극(402) 위의 게이트 절연막은 상부의 일부만이 식각되어, 상기 게이트 전극(401) 위의 게이트 절연막 두께보다 얇은 두께를 갖는 게이트 절연막이 형성된다.
그 후, 상기 포토 레지스트 막을 제거한다.
도 6c는 상기 포토 레지스트 막이 제거된 후의 박막 트랜지스터 기판의 단면도이다. 게이트 절연막(411)은 게이트 패드 전극(403)이 외부로 노출된 제 1 컨택홀(415)을 포함하고, 제 1 스토리지 전극(402) 위의 게이트 절연막의 두께(t2)는 상기 게이트 전극(401) 위의 게이트 절연막 두께(t1)보다 얇게 형성된다.
도 7은 상기 게이트 전극(401)과 중첩하는 반도체 층(413) 및 저항성 접촉 부재(414) 패턴을 형성한 후의 박막 트랜지스터 기판의 단면도이다.
상기 게이트 절연막(411) 위에 비정질 실리콘 및 인(P)을 다량 함유한 N+ 비정질 실리콘을 증착한다. 그 후, 사진 식각 공정을 통해 상기 게이트 전극(401)과 중첩하는 반도체 층(413) 및 저항성 접촉 부재(414) 패턴을 형성한다.
본 발명의 실시 예에 따른 표시 장치의 제조 방법은 게이트 패드 전극(403)이 외부로 노출된 제 1 컨택홀(415)을 포함하고, 제 1 스토리지 전극(402) 위의 게이트 절연막의 두께(t2)는 상기 게이트 전극(401) 위의 게이트 절연막 두께(t1)보다 얇게 형성될 수 있도록 상기 게이트 절연막(411)을 패터닝한 후, 반도체 층(413) 및 저항성 접촉 부재(414) 패턴을 형성하는 것으로 설명하고 있으나, 상기의 두 공정 스텝의 순서가 역으로 바뀔 수도 있다. 즉, 게이트 전극(401), 제 1 스토리지 전극(402) 및 게이트 패드 전극(403) 위에 게이트 절연막(411)과 비정질 실 리콘 및 인(P)을 다량 함유한 N+ 비정질 실리콘을 증착한 후 상기 반도체 층(413) 및 저항성 접촉 부재(414) 패턴을 형성하고 상기 게이트 절연막(411)을 패터닝할 수 있다.
상기 반도체 층(413) 및 저항성 접촉 부재(414) 위에 데이터 금속을 증착한다. 그 후, 사진 식각 공정을 통해 상기 반도체 층(413) 위에 소스 전극 및 드레인 전극(421), 제 1 스토리지 전극(402) 위에 제 2 스토리지 전극(422), 제 1 컨택홀(415)을 통해 상기 게이트 패드 전극(403)과 전기적으로 연결된 게이트 패드 용 버퍼막(423) 및 데이터 패드 전극(424)을 형성한다.
도 8은 소스 전극 및 드레인 전극(421), 제 2 스토리지 전극(422), 게이트 패드 용 버퍼막(423) 및 데이터 패드 전극(424)을 형성한 후의 박막 트랜지스터 기판의 단면도이다.
그 후, 기판 위에 패시베이션 층(431)을 증착한 후, 사진 식각 공정을 거쳐 상기 드레인 전극을 외부로 노출시키는 제 2 컨택홀(416), 상기 게이트 패드 용 버퍼막(423)을 외부로 노출시키는 제 3 컨택홀(417) 및 상기 데이터 패드 전극(424)을 외부로 노출시키는 제 4 컨택홀(418)을 형성한다.
도 9는 제 2 컨택홀(416), 제 3 컨택홀(417) 및 제 4 컨택홀(418)을 포함하는 패시베이션 층(431)이 형성된 후의 박막 트랜지스터 기판의 단면도이다.
상기 패시베이션 층(431)을 형성한 후, 투명한 화소 전극을 증착하고 사진 식각 공정을 거쳐 제 2 컨택홀을 통해 상기 드레인 전극(421)과 전기적으로 연결되는 화소 전극(441), 제 3 컨택홀을 통해 상기 게이트 패드 용 버퍼막(422)과 전기 적으로 연결되는 게이트 패드 용 화소 전극(442) 및 제 4 컨택홀을 통해 상기 데이터 패드 전극(424)과 전기적으로 연결되는 데이터 패드 용 화소 전극(443)을 형성한다.
이상에서 설명한 제조 방법에 의해 박막 트랜지스터 기판을 형성하고, 상기 박막 트랜지스터 기판과 컬러 필터 및 공통 전극을 포함하는 컬러 필터 기판을 합착한다. 그 후 상기 박막 트랜지스터 기판과 컬러 필터 기판 사이에 액정을 주입하고, 구동 IC 및 광원부를 조립하여 액정 표시 장치를 제조한다.
본 발명의 실시 예에 따른 표시 장치의 스토리지 커패시터는 상기 게이트 전극과 동일한 층에 형성된 제 1 스토리지 전극(402), 상기 소스 전극 및 드레인 전극(421)과 동일한 층에 형성된 제 2 스토리지 전극(422) 및 게이트 절연막을 이용하여 형성하였으나, 이에 한정되는 것은 아니다. 즉 필요에 따라 상기 게이트 전극과 동일한 층에 형성된 제 1 스토리지 전극(402)과 상기 화소 전극과 동일한 층에 형성된 제 2 스토리지 전극을 이용하여 스토리지 커패시터를 형성할 수도 있다.
이상에서 설명한 본 발명의 실시 예에 의해 박막 트랜지스터 특성의 변화가 없고 개구율이 향상된 표시 장치 및 그 표시 장치의 제조 방법이 제공된다.
Claims (9)
- 기판;상기 기판 상에 형성된 게이트 전극;상기 게이트 전극과 동일한 층에 형성되고, 상기 게이트 전극과 이격되어 형성된 제 1 스토리지 전극;상기 게이트 전극 및 제 1 스토리지 전극 상에 형성된 게이트 절연막;상기 게이트 절연막 상에 형성되고, 상기 게이트 전극과 중첩하는 반도체층;상기 반도체층 상에 형성된 소스 전극 및 드레인 전극;상기 소스 전극 및 드레인 전극과 이격되어 형성되고, 제 1 스토리지 전극과 중첩하는 제 2 스토리지 전극;상기 소스 전극, 드레인 전극 및 제 2 스토리지 전극 상에 형성된 패시베이션 층; 및상기 패시베이션 층 상에 형성되고 상기 드레인 전극과 연결되는 화소전극을 포함하고,상기 게이트 전극 상에 형성된 게이트 절연막은 제 1 스토리지 전극 상에 형성된 게이트 절연막보다 두꺼운 표시 장치.
- 제 1 항에 있어서,상기 게이트 전극 및 제 1 스토리지 전극과 동일한 층에 형성된 게이트 패드 전극;상기 게이트 절연막 상에 형성되고 상기 게이트 패드 전극과 연결된 게이트 패드 버퍼막; 및상기 패시베이션 층에 상에 형성되고 상기 게이트 패드 버퍼막과 연결된 게이트 패드 용 화소 전극을 포함하는 표시 장치.
- 제 2 항에 있어서,상기 게이트 패드 전극 상에 형성된 게이트 절연막은 상기 게이트 전극 상에 형성된 게이트 절연막과 동일한 두께를 갖는 표시 장치.
- 제 2 항에 있어서,상기 게이트 절연막 상에 형성된 데이터 패드 전극; 및상기 패시베이션 층에 형성되고 상기 데이터 패드 전극과 연결된 데이터 패드 용 화소 전극을 포함하는 표시 장치.
- 제 1 항에 있어서,제 1 스토리지 전극 상에 형성된 게이트 절연막 두께는 4500Å보다 작은 표시 장치.
- 기판 상에 게이트 선, 게이트 전극, 제 1 스토리지 전극 및 게이트 패드 전극을 형성하는 단계;상기 게이트 선, 게이트 전극, 제 1 스토리지 전극 및 게이트 패드 전극 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 상기 게이트 전극과 중첩하는 반도체 층을 형성하는 단계;상기 게이트 절연막에 상기 게이트 패드 전극을 외부로 노출시키는 제 1 컨택홀을 형성하는 단계;제 1 스토리지 전극 상에 형성된 게이트 절연막의 상부를 식각하여 상기 게이트 절연막에 단차를 형성하는 단계;상기 게이트 절연막 상에 데이터 선, 소스 전극, 드레인 전극, 제 1 스토리지 전극과 중첩하는 제 2 스토리지 전극 및 제 1 컨택홀을 통해 상기 게이트 패드 전극과 연결된 게이트 패드 버퍼막을 형성하는 단계;상기 드레인 전극과 연결되는 화소 전극 및 상기 게이트 패드 버퍼막과 연결되는 게이트 패드 용 화소 전극을 형성하는 단계를 포함하고,상기 게이트 절연막에 제 1 컨택홀을 형성하는 단계 및 단차를 형성하는 단계는 동일한 마스크를 사용하는 사진 식각 공정으로 진행하는 표시 장치의 제조 방법.
- 제 6 항에 있어서,상기 게이트 절연막에 제 1 컨택홀 및 단차를 형성하는 마스크는 제 1 스토리지 전극 상에 형성된 게이트 절연막에 대응하는 부위에 슬릿 처리 된 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 6 항에 있어서,상기 게이트 절연막에 제 1 컨택홀 및 단차를 형성하는 마스크는 제 1 스토리지 전극 상에 형성된 게이트 절연막에 대응하는 부위의 마스크 두께가 상기 게이트 전극 상에 형성된 게이트 절연막에 대응하는 부위의 마스크 두께보다 얇은 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 7 항 또는 제 8 항에 있어서,상기 화소 전극 및 게이트 패드 용 버퍼막을 형성하기 전에,상기 소스 전극, 드레인 전극 및 게이트 패드 버퍼막 상에 상기 드레인 전극을 외부로 노출시키는 제 2 컨택홀 및 상기 게이트 패드 버퍼막을 외부로 노출시키는 제 3 컨택홀을 포함하는 패시베이션 층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060049362A KR20070115235A (ko) | 2006-06-01 | 2006-06-01 | 개구율이 향상된 표시 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060049362A KR20070115235A (ko) | 2006-06-01 | 2006-06-01 | 개구율이 향상된 표시 장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070115235A true KR20070115235A (ko) | 2007-12-05 |
Family
ID=39141728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060049362A KR20070115235A (ko) | 2006-06-01 | 2006-06-01 | 개구율이 향상된 표시 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070115235A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752344A (zh) * | 2015-04-27 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| EP3276663A4 (en) * | 2015-03-25 | 2018-11-07 | Boe Technology Group Co. Ltd. | Array substrate and method for fabrication thereof and display device |
| KR20190054185A (ko) * | 2008-11-07 | 2019-05-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
-
2006
- 2006-06-01 KR KR1020060049362A patent/KR20070115235A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190054185A (ko) * | 2008-11-07 | 2019-05-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| EP3276663A4 (en) * | 2015-03-25 | 2018-11-07 | Boe Technology Group Co. Ltd. | Array substrate and method for fabrication thereof and display device |
| US10483294B2 (en) | 2015-03-25 | 2019-11-19 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| CN104752344A (zh) * | 2015-04-27 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101098010B1 (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| US8218117B2 (en) | Liquid crystal display and method of manufacturing the same | |
| US7612373B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor | |
| JP5503996B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| US7701521B2 (en) | Array substrate having particular storage capacitance structure for liquid crystal display device and method of manufacturing the same | |
| US8405788B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US20130222726A1 (en) | Liquid crystal display device and method of fabricating the same | |
| US8193534B2 (en) | Array substrate of thin film transistor liquid crystal display and method of manufacturing the same | |
| US8101445B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| US6570631B2 (en) | Black matrix in liquid crystal display and method of fabricating the same | |
| US6825497B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
| KR20070065187A (ko) | 박막트랜지스터 및 그의 제조방법 및 이를 이용한액정표시장치 | |
| WO2019109473A1 (zh) | Ffs模式阵列基板及其制造方法 | |
| US8817214B2 (en) | Liquid crystal display and fabricating method thereof | |
| US7799621B2 (en) | Method of manufacturing thin film transistor array substrate and display device | |
| KR20070115370A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 | |
| KR20040040682A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US7932135B1 (en) | Method of manufacturing thin film transistor array substrate | |
| US20060146246A1 (en) | Liquid crystal display and fabricating method thereof | |
| US6411347B1 (en) | Storage capacitor in a liquid crystal display and a method of manufacturing thereof | |
| US20120169984A1 (en) | Display substrate and method of manufacturing the same | |
| CN100447643C (zh) | 薄膜晶体管基板及其制造方法 | |
| JP2006323344A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| KR20070115235A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |