KR20070084045A

KR20070084045A - 코드화된 직교 진폭 변조 신호에 대한 로그 가능성 비를계산하는 방법 및 시스템

Info

Publication number: KR20070084045A
Application number: KR1020077010397A
Authority: KR
Inventors: 스테펜 알란 올프레스; 스테펜 펠릭스; 칼로 루쉬
Original assignee: 이세라 인코포레이티드
Priority date: 2004-11-05
Filing date: 2005-10-11
Publication date: 2007-08-24
Also published as: EP1807988A2; US20060104378A1; EP1807988B1; WO2006048597A3; CN101095326B; US7796700B2; JP2008519519A; TWI374638B; WO2006048597A2; CN101095326A; TW200623751A; JP4917040B2; CA2586091A1

Abstract

본 발명의 일 실시예에 따르면, 직교 진폭 변조 (Quardature amplitude modulation, QAM) 코드워드(codeword)의 코드화된 개별 비트 세트(40)에 대한 로그 가능성 비(log-likelihood ratio)를 계산하기 위한 방법과 시스템이 개시된다. 상기 방법에서, 사전 정의된 함수 세트를 실행하기 위해 최대 두 상수 값(33, 35)이 결정될 수 있으며, 이 함수 출력 값은 상기 코드워드의 비트 세트의 각 비트에 대한 로그 가능성 비(37)를 구하기 위해, 상기 상수값 들과 상기 코드 워드에 대응하는 적어도 하나의 수신 성분에 기초하여 결정된다. 상기 QAM 코드워드는 무선 장치의 신호의 일부분에 해당할 수 있으며, 이러한 무선 장치로는 WCDMA(Wideband Code-Division Multiple Acesss, 광역 코드 분할 다중 접속 ) 표준에 따르는 제 3 세대 이동 통신 장치가 예가 될 수 있다.

CDMA, 로그 가능성 비, 직교 진폭 변조, 코드워드

Description

코드화된 직교 진폭 변조 신호에 대한 로그 가능성 비를 계산하는 방법 및 시스템{METHOD AND SYSTEM FOR COMPUTING LOG-LIKELIHOOD RATIOS FOR CODED QUADRATURE AMPLITUDE MODULATED SIGNALS}

본 발명은 중복 코드화된 시스템(redundantly coded systems)에서 직교 진폭 변조(Quadrature Amplitude Modulation, QAM) 신호들을 복조하는 것에 관한 것이며, 특히 코드화된 QAM 신호의 로그 가능성 비(log-likelihood ratio)를 결정하는 것에 관한 것이다.

통신 시스템에서 정보 비트의 흐름을 전송하는데 있어, 오류 정정 부호나 변조 방식(scheme)이 필요하다. 가장 흔히 구현되는 변조 방식중의 하나에는 QAM이 있다. QAM을 보완하는 오류 정정 부호로는 터보 코드(turbo code), 연결 코드(concatenated code), 칸버루션 코드(convolutional code), 저밀도 패리티 체크 코드(low density parity check(LDPC)) 등등이 있다.

터보 코드화된 QAM 신호를 디코딩하기 위해, 2개의 MAP(maximum a posteriori, 최대 아포스테리오리) 디코더로 구성된 터보 코드 디코더는 수신된 터보 코드화된 비트의 로그 가능성 비에 관한 지식을 필요로 한다. 16-QAM 신호에 대한 로그 가능성 비를 계산하는 방법은 1994년 5월자의 Proceedings of ICC에 실린 저자가 Goff 등인 "Turbo-codes and High Spectral Efficiency Modulation"의 645부터 649 페이지에 개시되어있다.

종래 기술의 시스템에서는 정확한 로그 가능성 비를 계산기가 매우 복잡하며, 근사치의 사용으로 인해 수신 감도가 낮아 진다.

현재, 계산상의 상당한 복잡성을 초래함이 없이, 코드화된 QAM 신호에 대한 로그 가능성 비를 정확히 계산하게 하는 시스템및 방법은 공지되어 있지 않다.

본 발명의 한 양상으로서, 직교 진폭 변조(QAM) 코드워드(codeword)의 비트 세트의 QAM 신호에 대한 로그-가능성 비를 결정하는 방법이 제공되는데, 이 방법은 함수 세트들을 이용하여 로그 가능성 비를 결정하는 단계를 포함하고, 여기서 이 함수의 출력 값은 수신 신호의 신호 에너지와 잡음 파워 스펙트럴 밀도 특성(noise power spectral density characteristics)에 기초한다.

일 실시예에 따르면, 상기 코드워드는 터보 코드화된(turbo coded) 코드워드이다. 이 신호는 무선 시스템을 위해 복조 될 수도 있다. 상기 무선 시스템은 무선 제 3 세대 이동 통신 시스템일 수도 있다. 상기 무선 시스템은 코드 분할 다중 접속 (CDMA) 표준에 따라 동작 될수 있다. 상기 무선 시스템은 광역 CDMA(WCDMA) 표준의 HSDPA(High-Speed Downlink Packet Access, 고속 다운링크 패킷 접속) 에 따라 동작 될 수 있다.

다른 실시예들에 따라서, 상기 코드 워드는 16-QAM 코드 워드이다. 이 코드 워드의 개별 비트 세트는 16-QAM 코드워드에 맵핑되는 4개의 정보 비트로 이루어진다. 오프셋 상수(offset constant)와 스케일 이전 상수(pre-scale constant)로 이루어지는 2개의 상수가 결정될 수 있다.제 1 상수는 8a²E_s / N₀ 로 주어지고 제 2 상수는 4a√E_s / N₀로 주어지며, 여기서 a 는 노멀라이제이션 상수(normalization constant)이다.

또 다른 실시예들에선, 개별적 비트 i₁에 대한 로그 가능성 비 ∧ 는, 적어도 하나의 수신 성분은 r_I이고 스케일된 수신 성분 r'_I 는 r_I에 스케일 이전 상수(pre-scale constant) k를 곱한 값으로 정의되고, 오프세트 상수(offset constant)는 △라고 할 때, 다음 식으로 결정된다:

여기서, 상기 함수 max*는 max*(x,y) = max (x,y) + ln (1 + exp[-|x - y|])이라고 정의된다. 개별 비트 i₂ 에 대한 로그 가능성 비 (∧) 는, 적어도 하나의 수신 성분이 r_I이고, 스케일된 수신 성분 r'_I 는 r_I에 스케일 이전 상수 k를 곱하는 값으로 정의되고 오프세트 상수가 △이라고 할 때, 다음 식으로 결정된다:

여기서 함수 max^$는

라고 정의된다.

개별 비트 q₁ 에 대한 로그 가능성 비 (∧) 는, 적어도 하나의 수신 성분이 r_Q이고, 스케일된 수신 성분 r'_Q 는 r_Q에 스케일 이전 상수 k를 곱하는 값으로 정의되고, 오프세트 상수가 △일 때, 다음 식으로 결정된다:

여기서 함수 max*는 max*(x,y) = max (x,y) + ln (1 + exp[-|x - y|])이라고 정의 된다. 개별 비트 q₂ 에 대한 로그 가능성 비 (∧) 는, 적어도 하나의 수신 성분이 r_Q이고, 스케일된 수신 성분 r'_Q 는 r_Q에 스케일 이전 상수 k를 곱하는 값으로 정의되고, 오프세트 상수가 △일 때, 다음 식으로 결정된다:

여기서 함수 max^$는

라고 정의된다.

또 다른 실시예들에서는, 재구성가능 실행 유닛(reconfigurable execution unit)으로 하여금 개별 비트들중 적어도 하나에 대한 로그 가능성 비 결정 과정을 적어도 부분적으로 실행하도록 설정하는 데 커스텀 코드화 명령어(custom coded instruction)를 이용할 수 있다. 여기서 상기 결정 과정은 최대 2개의 상수중 적어도 하나를 사용하는 단계를 포함한다. 재설정 가능 실행 유닛의 입력 값은 로그 가능성 비 결정에 사용되는 상기 적어도 하나의 상수 값에 기초하에 설정이 될 수 있다. 재설정 가능 실행 유닛은 두개의 주기 안에서 상기 적어도 하나의 개별 비트에 대한 로그 가능성 비를 계산 완료하도록 이용될 수도 있다. 재설정 가능 실행 유닛은 한개의 주기 안에서 상기 적어도 하나의 개별 비트에 대한 로그 가능성 비를 계산 완료하도록 이용될 수도 있다. 재설정 가능 실행 유닛은 컴퓨터 시스템의 단일 명령어 다중 데이터 경로(single instruction multiple data lane)을 포함할 수도 있다. 상기 컴퓨터 시스템은 별개의 제어 실행 경로와 별개의 데이터 실행 경로를 포함할 수 있다. 상기 재설정 가능 실행 유닛은 상기 별개의 단독 데이터 실행 경로의 일부분을 형성할 수도 있다.

본 발명의 한 양상은 컴퓨터 시스템을 제공하는데, 이 시스템은 브랜치(branch) 유닛과 제어 실행 유닛으로 구성되는 전용 제어 실행 경로(dedicated control execution path)과 그리고, 재설정 가능 실행 유닛으로 구성되는 전용 데이터 실행 경로(dedicated data execution path)를 포함한다; 상기 재설정 가능 실행 유닛은 단일 명령어 복수 데이터(single instruciton multiple data. SIMD) 경로를 포함함과 아울러 직교 진폭 변조( Qaudrature Amplitude Modulation, QAM) 코드워드의 개별 비트에 대한 로그 가능성 비의 판단의 적어도 일부분을 수행하도록 커스텀 코드화 명령에 의해 설정될 수 있다.

다수의 본 발명의 실시예에서는 코드 워드의 비트 세트의 각각의 비트에 대한 로그 가능성 비를 결정할 수 있기 위해 함수를 통해 로그 가능성 비가 결정되며, 여기서 이 함수의 출력값은 코드워드에 대응하는 수신 신호의 특성에 기초한다. 상기 코드워드에 대응하는 상기 수신 신호 특성에는 신호 에너지와 잡음 파워 스펙트럴 밀도가 포함된다. 로그 가능성 비의 결정은 오프셋 상수(offset constant)와 스케일 이전 상수(pre-scale constant)를 구성되는 2개의 상수 값에 대한 결정을 포함한다. 제 1 상수는 8a²E_s / N₀ 로 주어지고 제 2 상수는 4a√E_s / N₀로 주어지며, 여기서 a 는 노멀라이제이션 상수(normalization constant)이다. 상기 재구성가능 실행 유닛의 입력 값은 상기 로그 가능성 비를 결정하는 데에 사용되는 적어도 하나의 상수 값에 기초하여 결정될 수도 있다. 상기 재구성가능 실행 유닛은 두개의 주기 내에서 상기 적어도 하나의 개별 비트에 대한 로그 가능성 비를 계산할 수도 있다. 상기 재구성가능 실행 유닛은 한개의 주기내에서 상기 적어도 하나의 개별 비트에 대한 로그 가능성 비를 계산할 수도 있다.

이제, 본 발명을 구현하는 시스템및 방법을 오직 예시적인 첨부 도면을 참조로 하여 설명하기로 한다.

도 1은 터보 코드화된 QAM 신호를 갖는 종래의 기술에 따른 통신 시스템의 블록 다이어그램이다.

도 2는 본 발명의 실시예에 따른 소프트 결정 모듈(soft decision module)의 블록 다이어그램을 보여준다.

도 3A-B는 각각 16-QAM 변조 모드를 위한 비트 대 코드워드 맵핑(bit-to- codeword mapping)과 16-QAM 변조를 위한 변조된 콘스텔레이션 심볼군(the modulated constellation symbols)으로 맵핑되는 비트 대 심볼 맵핑(bit-to-symbol mapping)을 도시한다.

도 4는 본 발명의 실시예에 따라, 도 3 A의 비트대 심볼 맵핑을 비트 i₁ 에 대해 분할(partition)하는 것을 도시한다.

도 5는 본 발명의 실시예에 따라 결정된 수신 i₁ 비트에 대한 로그-가능성 비를 r_I 성분을 변수로 하는 그래프도이다.

도 6는 본 발명의 실시예에 따라, 도 3 A의 비트 대 심볼 맵핑을 비트 i₂ 에 대해 분할하는 것을 도시한다.

도 7은 본 발명의 실시예에서 따라 사용된 근사 계산법에 따라 감소하는 오류 정정 항 (correction term) 값을 보여준다.

도 8은 본 발명의 실시예에 따라 결정된 수신 i₂ 비트에 대한 로그-가능성 비를 성분 r_I의 함수의 그래프로 보여주고,

도 9는 발명의 실시예에 따라 터보 디코더의 반복회수 1 에서 6까지의 성능 향상을 도시한다.

도 10은 로그-가능성 비가 발명의 실시예에 따라 결정될수 있는 컴퓨터 시스템의 블록 다이어그램을 도시한 것이다.

도 11은 본 발명의 실시예에 따라 i₁과 q₁의 로그-가능성 비를 계산하는 제 1단계를 실행하도록 설정된 재 설정 가능 실행 유닛(reconfiguration execution unit)의 개략도(schematics)를 보여준다.

도 12는 본 발명의 실시예에 따라 i₁과 q₁의 로그-가능성 비를 계산하는 제2단계를 실행하도록 설정된 재 설정 가능 실행 유닛의 결선도를 보여준다.

도 13은 본 발명의 실시예에 따라 i₂와 q₂의 로그-가능성 비를 결정하도록 설정된 재 설정 가능 실행 유닛의 개략도를 보여준다.

도 14는 독립된 제어 실행 경로와 데이터 실행 경로를 갖춘 컴퓨터 시스템의 설계상의 블록 다이어그램을 보여주며 여기서 로그-가능성 비는 본 발명에 실시예에 따라 결정될 수 있다.

도 15는 도 14의 컴퓨터 시스템상의 재구성가능 심층 실행 유닛(reconfigurable deep execution unit)의 블록 다이어그램을 도시한다.

도 16은 본 발명에 실시예에 따른 한 방법을 도시한다.

본 발명에 따른 실시예들에서, 터보 디코더에 대한 QAM 신호의 정보 심볼들의 개별적인 비트들의 로그-가능성 비를 결정하기 위한 방법 및 시스템이 개시된다. 본원에 개시되는 본 발명의 실시예들은 도시의 목적으로 제공된 것이며, 부가 백색 가우스 잡음 채널(additive white Gaussian noise channels, AWGN) 상에서 동작하는 16-QAM 터보 코드 시스템에서의 로그-가능성 비를 유도하는 데에 특히 적절하다. 이러한 시스템은 WCDMA 표준, 기술 명세서 릴리스 5 [3G TS 25.213] (WCDMA Release 5)의 3GPPP(제 3 세대 파트너십 프로젝트) HS-DSCH(high speed downlink shared channel, 고속의 다운링크 공유 채널)에서 지원된다.

하지만, 주목할 사항으로서, 본 발명의 실시예들은 예를 들어 32, 64, 256 등의 다른 QAM/부호 시스템들, QAM 시스템들, 및 예를 들어 고선명 TV 신호들 등과 통신하는 모뎀과 같은 다른 응용들에도 적용될 수 있다. 또한, 터보 코딩 이외의 다른 오류 정정 코드들이 구현될 수 있다. 이와 같은 오류 정정 코드는 연결 코드(concatenated code), 저밀도 패리티 체크(low density parity check code, LDPC) 코드, 칸버루셔널 코드(convolutional code) 등을 포함한다. 본 발명의 범위는 터보 코드화된 16-QAM 레벨의 변조 실시예들로만 한정되지 않는다.

도 1은 송신기(12) 및 수신기(14)를 갖는 종래의 통신 시스템(10)의 블록도이다. 송신기에서는, 소스(20)로부터 터보 엔코더(turbo encoder)(22)로 입력 데이터 비트들/프레임이 제공된다. 터보 엔코더(22)는 입력 데이터를 부호화하여, QAM 변조기(26) 이전에 채널 인터리버(channel interleaver)(24)에 시스템 비트 및 패리티 비트들을 제공한다. 변조된 신호는 송신 수단(28)에 의해 수신기의 수신 수단(38)에 송신된다. QAM 복조기(30)에서 수신된 터보 코드화된 QAM 신호들을 복조하게 되면, 터보 코드화된 QAM 신호들과 관련된 각각의 유입 정보 심볼 비트에 대한 채널 상태 정보 및 소프트 결정이 모듈(32)에서 실행되고, 터보 디코더(36)는 채널 디인터리버(channel deinterleaver)(34)를 통해 들어오는 신호를 디코드하여 출력 데이터(39)를 제공한다.

모듈(32)에서 계산되는 소프트 결정은 로그-가능성 비이다. 도 2는 본 발명 의 일 실시예에 따른 소프트 결정 모듈(32)의 블록도이다. 복조된 QAM 신호(31)가 모듈(32)에 수신되고, 상수 서브 모듈(33, 35)은 상수들을 처리하여, 로그-가능성 비 서브 모듈(37)에서 룩업 테이블(LUT)(41)에 저장된 함수값들을 계산한다. 로그 가능성 비(43)는 메모리(39)에 저장되고, 터보 디코더에 전송될 수 있다. 본 발명의 일 실시예에 따른 모듈(32)에 구현에 대해서는 도 11 내지 13을 참조하여 상세히 설명될 것이다.

본 발명의 일 실시예에 따르면, 로그-가능성 비는 비트대 코드워드 맵핑(40)의 개별적인 비트들 i₁, q₁, i₂, q₂에 대해 도 3A에서 도시된 바와 같이 QAM 복조기로부터 수신되는 신호의 함수로서 얻어질 수 있다. 결과적인 4개의 정보 비트들(40)은 도 3B의 16-QAM 콘스텔레이션(constellation)(42)에 나타나는 콘스텔레이션 심볼(constellation symbol)로 맵핑되어, 어느 16-QAM 심볼을 송신할 지를 정의한다. 복조기로부터 수신된 신호는 복소수 r = r_I+ jr_Q로 나타내는 바, r_I및 r_Q 의 편차는 N₀/2와 같으며, 각각은 송신된 신호에 따라:

의 평균을 갖는 바, 여기서 E_s는 부호화된 심볼 에너지이고, N_O는 단일 면의 잡음 파워 스펙트럼 밀도(single sided noise power spectral density)이다. 여기서, a는 전체 콘스텔레이션의 평균 심볼 에너지를 노멀라이즈(normalize)하는 데에 이용되는 상수로서, 1/√10으로 설정될 수 있다. 주목할 사항으로서, 다른 값들도 이용 될 수 있다. 예를 들어, WCDMA 릴리스 5에서, a는 1/√5로 설정된다.

도 3A-B의 비트 대 심볼 맵핑으로부터 명백한 바와 같이, i₁과 i₂의 검출은 오직 r_I에만 의존하고, q₁과 q₂의 검출은 오직 r_Q에만 의존한다. 본 발명의 일 실시예에 따르면, 비트 i₁를 검출하기 위해, 도 3B의 16-QAM 심볼들의 세트는 도 4에 나타낸 바와 같이 반으로 나눠진다. 2개의 좌측 칼럼들(46)로 구성되는 콘스텔레이션 클러스터는 i = 1을 갖는 16-QAM 심볼들에 대응하고, 2개의 우측 칼럼들(48)로 구성되는 콘스텔레이션 클러스터는 i = 0을 갖는 16-QAM 심볼들에 대응한다. i₁에 대한 로그 가능성 비를 결정하기 위해서는, 아래와 같이 정의되는 사후 확률(posterior probabilities)을 계산할 필요가 있다:

및

이러한 확률들의 비 또는 이러한 비의 로그값(logarithm)이 터보 디코더에 전달된다.

i₁에 대한 로그 가능성 비를 계산하기 위해, 베이스의 정리(Bayes' theorem)를 이용하여 이러한 조건 확률들을 관련시킨다.

(식 1)

(식 2)

심볼들은 동등한 확률을 갖는다고 가정하다. 즉, P(i₁=0) = P(i₁=1) = 1/2이 되며, 이에 따라:

(식 3)

이에 따라, 2개의 요구되는 조건부 확률들은 다음과 같이 쓰여질 수 있다:

(식 4)

식 4를 조정하여, i₁에 대한 로그 가능성 비를:

또는, 대안적으로는:

(식 5)

로 나타낼 수 있다. 여기서 함수 max^*는

로서 정의된다.

로 근사화함으로써, 식 5를 3개의 영역들로 나눈다. 하지만, 이러한 방식으로 근사값을 구할 수 있기는 하지만, 이러한 예로 한정되지 않고, 다른 근사법이 이용될 수 있다. 본 예에서의 근사는:

(식 6)

을 제공한다.

r_Q를 r_i로 치환하고, 동일한 방법을 이용하여, q₁에 대한 로그-가능성 비를 얻을 수 있는 바, 식 5의 유사한 변형은 다음과 같다:

식 5에서 N₀를 유니티(unity)로 노멀라이즈하게 되면, 비트 i₁에 대한 로그 가능성 비의 그래프(50)를 얻을 수 있는데, 이 그래프는 본 발명의 일 실시예에 따라 결정되는 Es/N₀ = 10 dB에 대해, 수신된 성분 r_I의 함수이다. 이러한 Es/N₀ 의 비에서, 근사값(52)과 정확한 식(54) 간의 차이는 상당히 작으며, 이러한 차이는 Es/N₀의 값이 증가함에 따라 감소한다. i₁ 비트에 대한 로그 가능성 비 ∧_i1에 대한 식 5가 q₁ 비트에 대한 로그 가능성 비 ∧_q1에 대한 상기 식이 유사하기 때문에, 도 5에 나타낸 ∧_i1 함수와 유사한 패턴을 갖는 그래프가 수신된 성분 r_Q의 함수로서 비트 q₁의 로그-가능성 비 ∧_q1에 대해 형성될 수 있다.

본 발명의 일 실시예를 따르면, 상기의 방식을 반복하여 비트 i₂에 대한 로그 가능성 비를 구할 수 있다. 도 6은 i₂ 비트에 대한 16-QAM 콘스텔레이션의 분할을 나타낸다. 좌행 칼럼(62) 및 우측 칼럼(62)으로 구성되는 콘스텔레이션 클러스터는 i₂ = 1에 대한 16-QAM 심볼에 대응하고, 중간의 2개의 칼럼들(64)로 구성되는 콘스텔레이션 클러스터는 i₂ = 0에 대한 16-QAM 심볼에 대응한다. i₂ 비트에 대한 16-QAM 콘스텔레이션의 서로 다른 분할은 서로 다른 세트의 확률 밀도 함수를 야기하고, 그에 따라 다른 함수를 야기한다. i₂에 대해, 조건부 확률은 다음과 같이 주어진다:

(식 7)

r_Q의 분산은 i₂ 와 무관하다:

(식 8)

이는 i₂에 대한 로그 가능성 비를 다음과 같이 감소시킨다:

이것은 다음의 함수를 정의함으로써,

다음과 같이 다시 쓰여 질 수 있다:

(식 9)

식 9는

로 근사화함으로써, 양과 음의 2개의 영역들로 분할된다:

(식 10)

상기 주어진 max^$ 의 함수의 정의에서 마지막 항(상기 로그 항)을 무시함으로서 식 10의 근사를 유효하게 한다. 도 7의 그래프(70)는 이러한 근사가 |x - y|가 커짐에 따라 더욱 유효함을 보여주는데, max* 와 max^$ 모두에서 마지막 항은 무시되고, x 축은 |x - y|이며, 상위 곡선(72)은 max*의 마지막 항이고, 하위 곡선(74)은 마지막 항이다. 도 7에서, 양쪽의 오류 정정 항들은 모두 |x - y|가 증가함에 따라 0에 가까워지며, 이에 따라 식 10에서의 근사는 |x - y|이 증가함에 따라 유효해진다.

r_I를 r_Q를 치환하고, 동일한 방식을 따르게 되면, q₂에 대한 로그 가능성 비를 구할 수 있고, 다음과 같은 식 9와 유사한 방정식이 나온다:

식 9를 이용하여, 도 8은 본 발명의 일 실시예에 따라 결정되는 수신 성분 r_I의 함수로서의 비트 i₂에 대한 로그 가능성 비의 그래프(80)를 나타낸다. i₂ 비트 에 대한 로그 가능성 비 ∧_i2에 대해, 식 9가 q₂ 비트에 대한 로그-가능성 비 ∧_q2에 대한 상기 방정식과 유사하기 때문에, 도 8에 나타낸 함수 ∧_i2에 대해 유사한 패턴을 갖는 그래프가, 로그 가능성 비 ∧_q2에 대해 수신 성분 r_Q의 함수로서 얻어질 수 있다.

식 5 및 식 9, 그리고 q₁ 및 q₂에 대한 이들의 유사한 형태에 기초하여, 각 비트에 대한 로그 가능성 비의 계산은 표 1에서와 같이 요약될 수 있다. 표 1에서는, 오프셋 상수(offset constant) △ 및 스케일 이전 상수 k 가 식 5 및 식 9에 나타낸 상수들에 대해 정의된다. 이러한 상수 정의를 이용하고, r'_I = kr_I 및 r'_Q = kr_Q라고 하면, 각 비트에 대한 로그 가능성 비는 다음과 같다:

본 발명의 일 실시예에 따르면, 표 1의 로그 가능성 비 계산 및 그 유도는 도 11 내지 15를 참조하여 보다 상세히 설명되는 재구성가능한 심층 실행 프로세서(reconfigurable deep execution processor)에 의해 구현될 수 있다. 표 1 및 관련 정의로부터 알 수 있는 바와 같이, 4개의 모든 로그 가능성 비를 계산하기 위해서는, 매우 낮은 주파수에서, 오직 2개의 상수들, 즉 r'_I 및 r'_Q를 정의하는 데에 이용되는 오프셋 상수 △ 및 스케일 이전 상수 k가 계산될 필요가 있다. 이들은 데이터 블록에 대해 계산될 수 있고, 최대 비 결합 프로세스(Maximal Ratio Combining(MRC) process)의 일부분으로 프리 스케일링(prescaling)이 적용될 수 있다.

도 9는 Goff 등에 의해 이용된 종래 기술(94)과 비교하여 본 발명의 실시예(92)에 따라 달성될 수 있는 풀(full) 터보 디코더 반복 1 내지 6에 대한 성능 이득(BER 과 E_b/N₀)의 그래프(90)를 도시한 것이다. 따라서, 도 9로부터 알 수 있는 바와 같이, 본 발명의 일 실시예는 수신기의 감도를 약 0.25dB 만큼 개선시키는 데에 이용될 수 있다.

발명을 제한하지 않는 예로서, 그리고 도 16을 참조하여, 본 발명의 일 실시예에 따른 방법(300)이 나타나있다. 도 16의 방법은 도 10 내지 13과 관련하여 설명된다. 본 발명의 일 실시예에서, 단지 2개의 계산된 상수들(304)로는 오직 오프셋 상수 및 스케일 이전 상수가 있다. 도 10 내지 13의 실시예들에 나타낸 바와 같이, 이러한 실시예는 재구성가능한 실행 프로세서(200) 또는 소프트 결정 모듈(32, 100)에 의해 구현될 수 있다. 도 10은 로그 가능성 비가 결정될 수 있는 컴퓨터 시스템(100)의 블록도이다. 상수/입력 선택기(102) 및 LUT(204)는 도 2의 상수 서브 모듈 (33, 35) 및 LUT(41)에 대응된다. 로그 가능성 비 서브 모듈(37)에서, MAX^*유닛(104) 및 누산기 레지스터(202)는 LUT(204)와 관련하여 i₁, q₁에 대한 로그 가능성 비를 결정하고, MAX^$ 유닛(106)은 LUT(204)와 관련하여 i₂, q₂에 대한 로그 가능성 비를 결정한다. 도 11 및 도 12는, i₁ 및 q₁(302)에 대한 로그 가능성 비(308)를 도 11의 제 1 단계 및 도 12의 제 2 단계로 계산하기 위해, 재구성가능한 프로세서에 대해 주문형으로 코드화(custom-coded)되는 명령들에 의해 생성될 필요가 있는 연결들을 보다 굵게 나타낸다. 유사하게, 도 13은 i₂ 및 q₂를 계산하기 위해 구성가능 프로세서에서 계산되는 연결들을 굵게 나타낸다. 도 11 내지 도 13에서의 처리 유닛들의 입력값들은 오프셋 상수 및 스케일 이전 상수에 기초하여 설정되고, 룩업 테이블(204)에 저장된다. 룩업 테이블(204)은 스테이트 메트릭 계산(state-metric computation)을 완료하여 로그 가능성 비를 계산하기 위해, 오류 정정 값을 저장하여 MAX^* 함수(306)를 구혀할 수 있으며, QAM 신호들을 다른 값들로 복조할 수 있다. 다시 말해, 입력 값 r'는 스케일 이전 상수 k를 이용하여 (i₁ 및 i₂를 결정하기 위한) r'_I 또는 (q₁ 및 q₂를 결정하기 위한) r'_Q로 설정될 수 있다. 유사하게, (i₁, i₂, q₁, q₂의 4개의 모든 비트들을 결정하기 위해) 입력 값 off는 오프셋 상수 △를 이용하여 △로 설정되는 바, 이에 의해 도 11 내지 도 13의 구성들을 이용하여 로그 가능성 비를 계산한다. 도 11에서, i₁ 및 q₁을 계산하기 위한 제 1 단계에서, r'가 off이면, r'+MAX^*의 결과가 누산기 레지스터(202)에 저장된다. 도 12에서, i₁ 및 q₁을 계산하기 위한 제 2 단계에서, -r'가 off인 MAX^*값이 누적 레지스터에 저장된 결과로부터 빼진다. 도 13은 -r' 및 r'가 off일 때에 -MAX^$가 계산되는 경우 i₁ 및 q₁의 계산에 필요한 단일 단계를 보여준다. 이러한 방식으로, i₁ 또는 q₁에 대한 로그 가능성 비는 모든 SIMD 경로에서 2개의 주기로 계산될 수 있다. SIMD 경로의 구성에 대해서는 도 14 및 도 15와 관련하여 보다 상세히 설명된다.

일 실시예에서, 로그 가능성 비는 개별적인 제어 및 데이터 실행 경로를 갖춘 컴퓨터 시스템에서 사용되는 재구성가능한 실행 유닛의 환경에서 결정될 수 있다. 하지만, 본 실시예는 도시를 위해 나타낸 것으로서, 본 발명의 실시예들은 다른 컴퓨터 시스템 아키텍쳐들 상에서도 구현될 수 있다는 것을 인식해야 한다. 도 14는 이러한 컴퓨터 시스템의 아키텍쳐 블록도로서, 여기서 로그 가능성 비는 본 발명의 일 실시예에 따라 결정된다. 명령 디코드 유닛(1401)은 한 세트의 명령 패킷들(1400)의 개별적인 명령들을 전용 제어 실행 경로(1402)에 의해 실행되는 명령들 및 전용 데이터 실행 경로(1403)에 의해 실행되는 명령들로 분리한다. 각각의 전용 실행 경로(1402 및 1403)는 제어 레지스터 파일(1404) 및 데이터 레지스터 파일(1405) 내에 자기 자신의 레지스터 파일을 갖는다. 제어 실행 경로(1402)는 분기 유닛(1406) 및 실행 유닛(1407) 등의 자기 자신의 기능 유닛들을 갖는다. 데이터 실행 경로(1403)는 SIMD 고정 실행 유닛(SIMD fixed execution unit)(1409) 및 재구성가능한 심층 실행 유닛(1410) 등의 기능 유닛들을 갖는다. 제어 실행 경로(1402) 및 데이터 실행 경로(1403)는 적재 저장 유닛(1408)을 공유한다.

도 15는 재구성가능한 심층 실행 유닛(1510)의 블록도로서, 여기서 로그 가능성 비는 본 발명의 일 실시예를 따라 결정된다. 이러한 실시예는 도시를 위해 제공된 것으로서, 본 발명의 실시예들은 다른 컴퓨터 시스템 아키텍쳐들 상에서 구현될 수 있다는 것을 인식해야 한다. 동작에 있어서, 도 15의 재구성가능한 실행 유닛(1510)은 다음과 같이 파이프라인 형태로 구성된다. 실행 유닛(1510)의 모든 명령들은 5 주기 레이턴시(5-cycle latency), 예를 들어 재구성가능한 실행 유닛(1510)에 의해 실행되는 명령과 그 결과를 이용하는 임의의 다른 데이터측 명령 사이를 채우기 위한 4개의 명령 발행 슬롯(instruction issue slot)들을 갖는다. 실행 유닛(1510)에 대한 4개의 파이프라인 단계들은 READ 단계 (1532), XBAR 단계(1533), EX0-3 단계(1526-1529) 및 WRITE 단계(1541)를 포함한다. READ 단계(1532)는 데이터 레지스터 파일(1538)을 읽고, 64 비트 XBAR 단계 입력들(1539 및 1540)을 선택한다. 2개의 64 비트 오퍼랜드들, src1(1530) 및 src0(1531)이 데이터 레지스터 파일(1538)로부터 인출(fetch)된다. 이후, 64 비트 XBAR 단계 입력들(1539 및 1540)의 값들이 선택기들(1543 및 1544)을 이용하여 결정되는 바, 그 각각은 64 비트 오퍼랜드(1530, 1531) 또는 스크래치패드 읽기 벡터(scratchpad read vector, spval)(1545)를 XBAR 단계 입력(1539, 1540)이 되도록 선택한다. XBAR 단계(1533)는 입력들(1539 및 1540)에서의 8개의 16 비트 오퍼랜드들을 SIMD 경로들(1526 내지 1529)의 경로 입력들(P, Q, R, S)로 향하게 하고, 16개의 5 방향(five-way), 16 비트 크기(16-bit wide)의 멀티플렉서들(각 경로의 각 입력에 대해 하나씩)로 구성될 수 있다. 멀티플렉서들을 제어하는 데에는 48 비트가 필요하며, 이러한 비트들은, 구성 룩업 테이블에서 룩업될 수 있는, 재구성가능한 실행 유닛(1510)의 각 명령에서 발견되는 오피코드(opcode)의 함수이다. EX0-3 단계는 SIMD 경로들(1526 내지 1529)을 포함하는 바, 이것들은 재구성가느한 가산기들, 시프터들, 곱셈기들 등을 포함할 수 있다. 쓰기 단계(1541)는 데이터 레지스터(1542)에 쓰기를 행할 수 있다. 이후, SIMD 경로들(1526 내지 1529)의 4개의 16비트 Z-경로 출력들은 바이패스 멀티플렉서들(1547)을 이용하여 READ 단계(1532)로 바이패스됨으로써, 실행 유닛(1510)의 5-주기 레이턴시를 완료한다.

재구성가능한 실행 유닛으로서의 도 15의 실시예의 설명에 관하여, 여기서 유의할 점은 "구성가능한(configurable)"이란 연산자 구성을 복수의 유사-정적 연산자 구성들(pseudo-static operator configurations) 중에서 선택하는 능력을 뜻하며, 이들 중 적어도 일부는 데이터 처리 명령어의 동작 코드 부분에 의해 선택 가능하다. 또한, 본 명세서의 실시예에 따르면, "구성가능한" 명령어는, 다수비트 값들(multibit values)의 레벨에서 예를 들어, 넷 또는 그 이상의 다수비트 값들의 레벨에서 혹은 워드 레벨에서의 커스터마이징(customizing)된 동작 성능을 가능하게 한다. 도 15에서 도시된 본 발명의 실시예의 구현에 있어서, 장점으로서, 실행 경로 1526-1529의 연산자가 다양한 연산자 클래스(operator class)로 미리 설정된다. 예를 들어, 연산자들은 곱셈 연산자, ALU 연산자, 상태 연산자, 교차경로 순열기(cross-lane permuters)의 클래스 내에서 미리 설정될 수 있고, 그리고 다른 미리 설정된 클래스들이 가능할 수 있다. 그러나, 연산자들의 클래스들이 미리 설정될 수도 있을지라도, 예를 들어 로그 가능성 비를 결정하기 위한 도 11-13에 도시된 구성과 같은 소정의 알고리즘을 구현하기 위한 특정 구성의 최종 배열을 위해, 명령어들로 하여금 (i) 각각의 클래스 내에서의 연산자들의 연결성과; 그리고 (ii) 다른 클래스들로부터의 연산자들과의 연결성을 배열할 수 있도록 하는 런-타임(run-time) 유연성이 존재한다.

이해되어야 할 사항으로서, 상기 설명된 바와 같이 QAM 디지털 변조기 시스템 내의 터보 디코더 입력을 결정하기 위한 시스템과 방법은 여러 장점들, 예를 들어 시스템 성능을 희생하거나 시스템을 더 복잡하게 하지 않으면서 터보 디코더로 하여금 터보 디코더 반복 횟수를 최소화하도록 정확한 입력들을 제공한다. 더욱이, 본 발명의 실시예는 다른 QAM 시스템(n-QAM) 예를 들어, 32, 64, 256 등과 같은 QAM 시스템에 적용될 수 있고, 본 발명의 범위는 특정 16-QAM 레벨의 변조 실시예에 한정되지 않는다. 마찬가지로, 본 발명의 범주는 특정 터보 코드용 실시예로 한정되지 않는다. 다른 코딩 타입을 가진 다른 실시예들이 예측될 수 있다. 알아야 할 사항으로, 본 발명의 특정 실시예는 예시적 목적으로 설명되었고, 그리고 첨부되는 특허청구범위에 의해 정의되는 바와 같이, 본 발명의 범위를 벗어나지 않으면서 다양한 수정이 가능하다.

Claims

직교 진폭 변조 (QAM) 코드워드(codeword)의 비트들에 대한 QAM 신호의 로그 가능성 비(log-likelihood ratio)를 결정하기 위한 방법으로서,

상기 방법은 여러 함수를 이용하여 로그 가능성 비를 결정하는 단계를 포함하며, 이 함수의 출력 값은 코드워드의 비트 세트의 개별 비트에 대한 로그 가능성 비를 계산하기 위해, 수신되는 상기 코드워드에 대응하는 신호 에너지와 잡음 파워 스펙트럴 밀도 특성(noise power spectral density characteristics)에 기초하는 것을 특징으로 하는 QAM 신호의 로그 가능성 비 결정 방법.
제 1 항에 있어서,

상기 코드워드는 터보 코드화(turbo-coded)된 코드워드인 것을 특징으로 하는 방법
제 1 항에 있어서,

상기 신호는 무선 시스템을 위해 복조되는 것을 특징으로 하는 방법.
제 3 항에 있어서,

상기 무선 시스템은 제 3 세대 이동 통신 시스템인 것을 특징으로 하는 방법.
제 3 항에 있어서,

상기 무선 시스템은 코드 분할 다중 접속 (CDMA) 표준에 따라 동작하는 것을 특징으로 하는 방법.
제 3 항에 있어서,

상기 무선 시스템은 광역 코드 분할 다중 접속(WCDMA)의 고속 다운링크 패킷 접속 (High-Speed Downlink Packet Access(HSDPA)) 표준에 따라 동작하는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 코드 워드는 16-QAM 코드 워드인 것을 특징으로 하는 방법.
제 7 항에 있어서,

상기 코드 워드에서 개별 비트 세트가 16-QAM 코드워드로 맵핑되는 4개의 정보 비트로 구성되는 것을 특징으로 하는 방법.
제 1 항에 있어서,

오프셋 상수(offset constant)및 스케일 이전 상수(prescale constant)로 구성되는 2개의 상수값을 결정하는 단계를 더 포함하는 특징으로 하는 방법.
제 1 항에 있어서,

8a²E_s / N₀ 의 식으로 제 1 상수를 결정하고, 4a√E_s / N₀의 식으로 제 2 상수를 결정하는 단계를 더 포함하며, 여기서 a 는 노멀라이제이션 상수(normalization contant)임을 특징으로 하는 방법.
제 1 항에 있어서,

개별 비트 i₁ 에 대한 로그 가능성 비 (∧) 는, 적어도 하나의 수신 성분이 r_I이고, 스케일된 수신 성분 r'_I 는 r_I에 스케일 이전 상수 k를 곱하는 값으로 정의되고 오프세트 상수가 △이라고 할 때, 다음 식으로 결정되며:

여기서, 함수 max*는 max*(x,y) = max (x,y) + ln (1 + exp[-|x - y|])이라고 정의되는 것을 특징으로 하는 방법.
제 1 항에 있어서,

개별 비트 i₂ 에 대한 로그 가능성 비 (∧) 는, 적어도 하나의 수신 성분이 r_I이고, 스케일된 수신 성분, r'_I 는 r_I에 스케일 이전 상수 k를 곱하는 값으로 정의되고 오프세트 상수가 △이라고 할 때, 다음 식으로 결정되며:

여기서, 함수 max^$는

으로 정의되는 것을 특징으로 하는 방법.
제 1 항에 있어서,

개별 비트 q₁ 에 대한 로그 가능성 비 (∧) 는, 적어도 하나의 수신 성분이 r_Q이고, 스케일된 수신 성분 r'_Q 는 r_Q에 스케일 이전 상수 k를 곱하는 값으로 정의되고, 오프세트 상수가 △일 때, 다음 식으로 결정되며;

여기서, 함수 max*는 max*(x,y) = max (x,y) + ln (1 + exp[-|x - y|])로 정의되는 것을 특징으로 하는 방법.
제 1 항에 있어서,

개별 비트 q₂ 에 대한 로그 가능성 비 (∧) 는, 적어도 하나의 수신 성분이 r_Q이고, 스케일된 수신 성분 r'_Q 는 r_Q에 스케일 이전 상수 k를 곱하는 값으로 정의되고, 오프세트 상수가 △일 때, 다음 식으로 결정되며:

여기서, 함수 max^$는
으로 정의되는 것을 특징으로 하는 방법.
이전의 항들중 어느 한 항에 있어서,

커스텀 코드화 명령어(custom-coded instruction)를 사용하여, 적어도 하나의 상기 개별 비트에 대한 로그 가능성 비를 적어도 부분적으로 결정하도록 재설정 가능 실행 유닛(reconfigurable execution unit)을 설정하는 단계를 더 포함하며, 여기서, 상기 로그 가능성 비 결정은 상기 최대 2개의 상수중의 최소 하나를 사용하도록 하는 단계로 구성되는 것을 특징으로 하는 방법.
제 15 항에 있어서,

상기 로그 가능성 비를 결정하는 데에 사용되는 상기 적어도 하나의 상수 값 에 기초하여 상기 재구성가능 실행 유닛의 입력 값을 설정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 15 항에 있어서,

상기 재구성가능한 실행 유닛을 이용하여, 2개의 주기만으로 상기 적어도 하 나의 개별 비트에 대한 로그 가능성 비의 계산을 완료하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 15 항에 있어서,

상기 재구성가능한 실행 유닛을 이용하여, 1개의 주기만으로 상기 적어도 하나의 개별 비트에 대한 로그 가능성 비의 계산을 완료하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 15 항에 있어서,

상기 재구성가능 실행 유닛은 컴퓨터 시스템의 단일 명령어 복수 데이터 경로(single instruction multiple data lane, SIMD lane)를 포함하는 것을 특징으로 하는 방법.
제 19 항에 있어서,

상기 컴퓨터 시스템은 별개의 제어 실행 경로와 별개의 데이터 실행 경로를 포함하는 것을 특징으로 하는 방법.
제 20 항에 있어서,

상기 재구성가능 실행 유닛이 별개의 데이터 실행 경로의 일부를 형성하는 것을 특징으로 하는 방법.
컴퓨터 시스템에 있어서,

브랜치 유닛과 제어 실행 유닛으로 구성되는 전용 제어 실행 경로와; 그리고

재구성가능 실행 유닛으로 구성되는 전용 데이터 실행 경로로 포함하여 구성되며,

상기 재구성가능 실행 유닛은 상기 컴퓨터 시스템상의 단일 명령어 복수 데이터(SIMD) 경로로 구성되며, 상기 재구성가능 실행 유닛은 QAM 코드워드의 개별 비트에 대한 로그 가능성 비의 판단의 적어도 일부를 수행하도록 커스텀 코드화 명령어에 의해 설정되는 것을 특징으로 하는 컴퓨터 시스템.
제 22 항에 있어서,

상기 QAM 코드워드는 터보 코드화(turbo coded)된 코드워드인 것을 특징으로 하는 컴퓨터 시스템.
제 22 항에 있어서,

상기 신호는 무선 시스템을 위해 복조되는 것을 특징으로 하는 컴퓨터 시스템.
제 24 항에 있어서,

상기 무선 시스템은 제 3 세대 이동 통신 시스템인 것을 특징으로 하는 컴퓨터 시스템.
제 24 항에 있어서,

상기 무선 시스템은 코드 분할 다중 접속 (CDMA) 표준에 따라 동작되는 것을 특징으로 하는 컴퓨터 시스템.
제 24 항에 있어서,

상기 무선 시스템은 광역 코드 분할 다중 접속(WCDMA)의 고속 다운링크 패킷 접속 (HSDPA) 표준에 따라 동작하는 것을 특징으로 하는 컴퓨터 시스템.
제 22 항에 있어서,

상기 코드 워드는 16-QAM 코드 워드인 것을 특징으로 하는 컴퓨터 시스템.
제 28 항에 있어서,

상기 코드 워드의 개별 비트 세트가 16-QAM 코드워드로 맵핑되는 4개의 정보 비트로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
제 22항에 있어서,

상기 로그 가능성 비의 결정은 상기 코드워드의 비트 세트의 각 비트에 대한 로그 가능성 비를 계산하기 위한 함수를 이용하여 결정되며, 이 함수의 출력 값은 상기 코드 워드에 대응하는 수신 신호 특징에 기초하는 것을 특징으로 하는 컴퓨터 시스템.
제 30 항에 있어서,

상기 코드 워드에 대응하는 상기 수신 신호 특성은 신호 에너지와 잡음 파워 스펙트럴 밀도로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
제 30 항에 있어서,

상기 로그 가능성비의 결정은 오프셋 상수와 스케일 이전 상수로 구성되는 2개의 상수값을 결정하는 것을 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
제 22 항에 있어서,

8a²E_s / N₀ 의 식으로 제 1 상수를 결정하고, 4a√E_s / N₀의 식으로 제 2 상수를 결정하는 단계를 더 포함하며, 여기서 a 는 노멀라이제이션 상수(normalization contant)임을 특징으로 하는 컴퓨터 시스템.
제 30 항에 있어서,

상기 재설정 가능 실행 유닛의 입력 값은 상기 로그 가능성 비 결정에 사용 되는 적어도 하나의 상수값에 기초하여 결정되는 것을 특징으로 하는 컴퓨터 시스템.
제 30 항에 있어서,

상기 재구성가능 실행 유닛은 상기 적어도 하나의 개별 비트에 대한 로그 가능성 비를 2개의 주기만에 계산 할수 있는 것을 특징으로 하는 컴퓨터 시스템.
제 30 항에 있어서,

상기 재구성가능 실행 유닛은 적어도 하나의 개별 비트에 대한 로그 가능성 비를 1개의 주기로 계산할 수 있는 것을 특징으로 하는 컴퓨터 시스템.