Nothing Special   »   [go: up one dir, main page]

KR100888860B1 - 비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트정보로 분할하는 방법 및 그 장치 - Google Patents

비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트정보로 분할하는 방법 및 그 장치 Download PDF

Info

Publication number
KR100888860B1
KR100888860B1 KR1020070127019A KR20070127019A KR100888860B1 KR 100888860 B1 KR100888860 B1 KR 100888860B1 KR 1020070127019 A KR1020070127019 A KR 1020070127019A KR 20070127019 A KR20070127019 A KR 20070127019A KR 100888860 B1 KR100888860 B1 KR 100888860B1
Authority
KR
South Korea
Prior art keywords
value
bit
received symbol
symbol signal
calculating
Prior art date
Application number
KR1020070127019A
Other languages
English (en)
Inventor
유창완
윤동원
현광민
박윤옥
김대호
김준우
박형숙
방승재
방영조
손경열
Original Assignee
한국전자통신연구원
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 삼성전자주식회사 filed Critical 한국전자통신연구원
Priority to KR1020070127019A priority Critical patent/KR100888860B1/ko
Priority to PCT/KR2008/005129 priority patent/WO2009072737A1/en
Priority to US12/734,984 priority patent/US8559566B2/en
Application granted granted Critical
Publication of KR100888860B1 publication Critical patent/KR100888860B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트 정보로 분할하는 방법 및 그 장치에 관한 것이다.
본 발명에 따르면, 그레이 매핑 규칙에 따라 비트 할당된 상기 수신 심볼 신호의 양의 정수를 계산하고 부호를 결정한다. 수신 심볼 신호를 구성하는 비트 들의 배치 형태 값을 산출한다. 수신 심볼 신호를 구성하는 비트 들로 구성된 하나 이상의 비트 그룹 간의 경계값을 구하여 수신 심볼 신호의 값에 대한 절대값과의 차이를 계산한다. 수신 심볼 신호의 값에 양의 정수 및 부호를 취한 값, 비트 들의 배치 형태 값 및 절대값과의 차이를 이용하여 수신 심볼 신호를 비트 별 정보로 각각 변환한다.
따라서, 수신기에서 필수적으로 사용되는 반복 복호기에 필요한 비트 정보 분할시 그 복잡도를 낮출 수 있다.
Figure R1020070127019
비트 대칭 그레이 코드(Bit Reflected Gray Code, BRGC), 직교 진폭 변조(Quadrature Amplitude Modulation, QAM), 펄스 진폭 변조(Pulse Amplitude Modulation, PAM), 로그우도비(Log Likelihood Ratio, LLR), 소프트 비트 메트리(Soft Bit Metric)

Description

비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트 정보로 분할하는 방법 및 그 장치{Method for dividing received symbol signal modulated Bit Reflected Gray Code into bits, and device thereof}
본 발명은 비트 대칭 그레이 코드(Bit Reflected Gray Code, 이하 'BRGC'로기술함)로 변조된 수신 심볼 신호를 비트 정보로 분할하는 방법 및 그 장치에 관한 것이다. 특히 본 발명은 BRGC로 심볼 매핑된 직교 진폭 변조(Quadrature Amplitude Modulation, 이하 'QAM'이라 기술함) 신호, 펄스 진폭 변조(Pulse Amplitude Modulation, 이하 'PAM'이라 기술함) 신호에 대해 반복 복호 기법을 이용하기 위한 심볼 값을 확률에 바탕을 둔 비트 정보 분할을 수행하는 방법 및 그 장치에 관한 것이다.
최근 터보 부호, 저밀도 패리티 검사(Low Density Parity Check, 이하 'LDPC'라 기술함)와 같은 채널 부호의 발전으로 낮은 신호 대 잡음비에서의 낮은 비트 오율을 만족하는 통신이 가능해져 이동 통신, 위성 통신과 같은 시스템에서도 높은 전송율과 고품질의 통신이 가능해졌다.
이러한 채널 부호의 사용으로 인해 BRGC로 심벌 매핑된 고차원 변조와 터보 부호 혹은 LDPC를 사용하는 통신 시스템에서는 수신기에 반복 복호를 사용하여 수신 성능을 향상시킨다.
따라서, 수신 과정에 있어서 고차원 변조된 신호는 수신된 심벌(symbol) 값을 확률에 바탕을 둔 비트 정보 분할을 수행하고 이 결과를 반복 복호기에 입력시켜야 한다. 소프트 비트 메트릭 발생은 수신기에서 필수적으로 사용되는 반복 복호기에 필요한 비트 정보를 추출한다.
전통적으로 고차 변조된 신호의 비트 정보 추출 방법은 로그 맵(log-map), 최대 로그 맵(max-log-map) 등의 방법이 이용되었다.
수신된 M 개의 심볼들을 갖는 M-PAM 신호를 수신된 M개의 심벌들을 갖는 M-PAM 신호를 zd 라 하고, 송신된 심벌의 간격은 2d 간격으로 일정하다고 가정하자. n은 가산적 백색 가우시안 잡음이며, 송신 심벌은 {b0, b1, …, bK-1}의 K=log2M개의 비트를 포함한다.
예를 들어, 4-PAM의 경우 K=2이고, 8-PAM의 경우 K=4이다. 따라서 한 개의 심벌에 포함되는 각 비트들은 bk (k=0,1,…,K)로 표현할 수 있다. 그리, bk 는 k번째 비트의 위치를 나타낸다고 할 수 있다. 이 경우 수신된 심벌 값을 이용한 각 비트 정보 분할은 다음 수학식 1과 같이 로그 맵(Log-MAP)을 이용하여 계산 할 수 있다.
Figure 112007088307579-pat00001
여기서,
Figure 112007088307579-pat00002
는 수신 신호 심볼의 k 번째 비트값, z는 수신신호, A는 + 기준 신호값, B는 - 기준 신호값,
Figure 112007088307579-pat00003
는 AWGN 채널을 통해 수신된 신호를 나타낸다.
이때, 수학식 1에서 보인 것과 같이 신호점의 수가 증가할수록 지수 연산으로 인하여 구현이 어렵고, 복잡도가 매우 증가한다. 이를 해결하기 위하여 수학식 1의 근사형인 아래 수학식 2에 주어진 최대 로그 맵(Max-Log-MAP) 알고리즘을 이용한다.
Figure 112007088307579-pat00004
수학식 2는 지수 연산을 Min/Max 함수로 근사화하여 구현을 가능하게 하지만, 심볼 수가 많아질수록 Max/Min 값을 구하기 위해 경우의 수에 따른 많은 비교 연산이 필요하게 되어 역시 구현 복잡도가 증가하게 되는 단점이 있다.
즉 수학식 1, 수학식 2를 이용하여 계산하기에는 너무 복잡하고 처리 속도가 느리기 때문에 LUT(Look Up Table) 방식을 많이 사용하였다. 이 구조는 log2M개의 각 비트별 LUT 필요하고, 각 LUT는 양자화 레벨 수를 고려한 메모리를 갖도록 한다. 이 구조의 장점은 간단하고 응답시간이 빠르지만, 다음과 같은 단점을 갖는다.
1. 일반적으로는 메모리를 사용하고, 심볼 수가 증가할수록, 양자화 레벨이 높을수록 메모리량이 매우 증가한다. 2. 메모리를 줄이기 위해 양자화 레벨을 줄이면 성능 저하 요인이 된다. 3. 항상 메모리가 기동 중이므로 전류소모가 많아진다. 4. 메모리 구현을 위한 면적이 필요하다. 5. 특히 적응형 변조(Adaptive modulation)인 경우 ROM또는 ROM/RAM을 사용하여야 하며 LUT 값을 사용되는 신호 변조 레벨 M에 따라 바꾸어 주어야 한다.
한편, QAM과 PAM의 경우 근사 최대 로그 맵(Max-Log-MAP)을 사용한 방식을 다음 수학식 3과 같이 제안하여 널리 사용되고 있다.
Figure 112007088307579-pat00005
이 방식은 연산 구조가 간단하지만, 앞서 연산된 결과를 이용하여 다음 단계의 연산을 수행하여야 하는 순차 연산 구조이므로 고속 연산이 필요한 광대역 전송을 위해서는 연산 속도를 올리는데 한계가 존재한다.
본 발명이 이루고자 하는 기술적 과제는 비트 대칭 그레이 코드로 심벌 매핑된 신호를 수신하는 과정에서 반복 복호기에 입력되는 비트 정보의 분할시 그 복잡도를 단순화시키는 방법 및 그 장치를 제공하는 것이다.
상기 기술한 바와 같은 과제를 이루기 위하여 본 발명의 특징에 따른 비트 정보 분할 방법은,
수신 심볼 신호를 반복 복호를 위한 비트 정보로 분할하는 방법에 있어서, 그레이 매핑 규칙에 따라 비트 할당된 상기 수신 심볼 신호의 양의 정수를 계산하고 부호를 결정하는 단계; 상기 수신 심볼 신호를 구성하는 상기 비트 들의 배치 형태 값을 산출하는 단계; 상기 비트 들로 구성된 하나 이상의 비트 그룹 간의 경계값을 구하여 상기 수신 심볼 신호의 값에 대한 절대값과의 차이를 계산하는 단계; 및 상기 수신 심볼 신호의 값에 상기 부호를 취한 값, 상기 비트 들의 배치 형태 값 및 상기 절대값과의 차이를 이용하여 상기 수신 심볼 신호를 비트 별 정보로 각각 병렬 변환하는 단계를 포함한다.
상기 기술한 바와 같은 과제를 이루기 위하여 본 발명의 특징에 따른 비트 정보 분할 장치는,
수신 심볼 신호를 반복 복호를 위한 비트 정보로 분할하는 장치에 있어서, 상기 수신 심볼 신호에 대한 양의 정수를 계산하는 양의 정수 변환부; 상기 수신 심볼 신호의 부호를 결정하는 부호 결정부; 및 양의 정수로 변환되고 결정된 부호를 취한 상기 수신 심볼 신호의 값, 상기 수신 심볼 신호를 구성하는 상기 비트 들 의 배치 형태 값 및 상기 수신 심볼 신호를 구성하는 하나 이상의 비트 그룹을 좌표 축 이동한 값을 이용하여 상기 수신 심볼 신호를 비트 별 정보로 변환하는 연산부를 포함한다.
이와 같이, 본 발명에 따르면 복잡한 비트 정보 분할을 간단히 계산할 수 있는 구조를 제시하여 QAM과 PAM 신호의 신호 검출에 효과적으로 사용될 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부" , "…모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이제, 본 발명의 실시예에 따른 비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트 정보로 분할하는 방법 및 그 장치에 대하여 도면을 참고로 하여 상세 하게 설명한다.
도 1은 본 발명의 실시예에 따른 비트 분할을 수행하는 수신 시스템의 구성을 나타낸 블록도이다.
도 1에 따르면, 수신 시스템은 소프트 비트 메트릭 발생부(100), 전단에 위치하는 복호기 1(200), 인터리버(300), 디인터리버(400) 및 후단에 복호기 2(500)를 포함한다.
소프트 비트 메트릭 발생부(100)는 복조된 m-열(Array) I 채널 및 Q 채널의 심벌 신호를 반복 복호에 필요한 비트별 정보로 변환한다. 여러 개의 비트 들이 한 개의 심볼로 표현되는 QAM 또는 PAM 신호는 심볼 단위로 전송되므로 반복 복호를 위해서는 필연적으로 심볼 신호를 비트별 정보로 변환해주어야 한다.
복호기 1(200)는 소프트 비트 메트릭 발생부(100)로부터 출력되는 비트(패리티 비트 1, 정보 비트) 정보를 이용하여 복호를 수행하고 그 결과를 인터리버(300)로 출력한다.
인터리버 1(300)는 복호기 1(200)으로부터 입력된 값을 인터리빙(Interleaving) 하여 복호기 2(500)로 출력한다.
인터리버 2(400)는 소프트 비트 메트릭 발생부(100)로부터 출력되는 정보 비트를 인터리빙하여 복호기 2(500)로 출력한다.
복호기 2(500)는 인터리버 1(300), 인터리버 2(400)로부터 인터리빙된 출력 값, 소프트 비트 메트릭 발생부(100)로부터 출력되는 패리티 비트 2를 입력받아 복호를 수행하고 그 결과를 디 인터리버 1(600), 디 인터리버 2(700)로 출력한다.
디 인터리버 1(600)은 복호기 2(600)로부터 입력된 값을 디 인터리빙(De-interleaving)한 후피드백 루프를 수행한다. 즉 입력된 값을 디 인터리빙하여 복호기 1(200)로 전달하여 반복 복호가 이루어지도록 한다.
디 인터리버 2(700)는 복호기 2(600)로부터 입력된 값을 디 인터리빙 한 후 복호된 출력 값을 출력한다.
이때, 복호기 1(200), 복호기 2(500)는 계속적 단일 입출력 선험적 확률 디코더(Consitituent Simple Input Simple Output A Posteriori Probability Decoder)로 구성된다.
이하, 소프트 비트 메트릭 발생부(100)의 비트 정보 분할 구성에 관하여 좀 더 상세히 살펴보기로 한다.
도 2는 본 발명의 실시예에 따른 그레이 부호화된 16-QAM의 신호 성상도이다.
도 2에 따르면, 송신되는 M-ary QAM 신호는 m=log2M 개의 비트들이 모여 한 개의 부호어(codeword)를 형성하고 이것은 송신될 한 개의 신호 심벌로 구성된다.
이때, 심벌을 구성하는 비트들은 그레이 매핑 규칙에 따라 할당된다. M 개의 신호점을 갖는 2차원 그레이 부호화 신호 공간은 서로 동일한 신호 특성을 갖는 각각 1차원 공간으로 표현되는 N 개의 신호점을 갖는 I(Inphase) 채널과 L 개의 신호점을 갖는 Q(Quadrature) 채널로 분리가 된다. 이 채널은 각각 그레이 부호화된 PAM(Pulse Amplitude Modulation) 신호 공간이 된다. I 채널과 Q 채널에 배치된 신호점의 수가 같으면 정사각(square) QAM, 서로 다르면 직사각(rectangular) QAM이 된다.
즉 BRGC 16-QAM의 각 심볼은 {I0, Q0, I1, Q1}의 순서로 배열되어 있다. 하나의 심볼은 4 비트로 구성된다. QAM의 신호는 I-채널, Q-채널로 구분이 되고 각 채널의 2개의 PAM으로 분리될 수 있다.
본 발명에서는 BRGC로 심볼 매핑된 PAM과 QAM 신호의 비트 정보 분할을 BRGC의 특성을 분석하여 수행한다.
이하, 도 3 내지 도 6은 이러한 BRGC의 특성을 이용하여 비트 정보 분할하는 원리를 나타낸다.
먼저, 도 3은 도 2의 일부인 4-PAM의 성상도이다.
도 3에 보인 바와 같이, I-채널과 Q-채널로 분리된 2개의 PAM 성상도에서 해당 비트 정보를 각각 추출하면 16-QAM의 비트 정보가 된다.
도 3의 성상도 상에서 심볼은 각 비트 위치의 동일 비트값 그룹 {1, 0}로 구분된다.
첫번째 비트 위치는 {1x, 1x, 0x, 0x} 로 1개의 동일 비트값 그룹이 된다.
두번째 비트는 {x1, x0}, {x0, x1} 두 개의 동일 비트값 그룹으로 구성되며, 이 두 그룹은 0을 기준으로 서로 선대칭 형태가 된다.
이때, 첫번째 비트 위치의 비트 정보는 0을 기준으로 좌우 값이 된다.
그리고 두번째 비트 위치의 비트 정보의 경우 {x1, x0} 그룹은 2d 만큼 우로 좌표 이동한 후 0을 기준으로 비트 좌우 값이 되고, {x0, x1} 그룹은 2d 만큼 좌로 좌표 이동한 후 0을 기준으로 비트 좌우 값이 된다. 이것은 수신된 값의 절대값을 취하면 {x0, x1}으로 동일하게 되어 좌측 평면이나 우측 평면을 구분하지 않고 동일하게 비트 정보를 계산할 수 있도록 해준다. 단, 계산이 된 후 수신 값에서 부호값과 선대칭이 되어 있다는 것을 고려하면 된다.
즉 BRGC의 특징을 이용한 비트 정보 분할 방법은 첫째로, BRGC의 특징인 성상도 상에 배치된 신호점의 비트가 가지는 선대칭 특징을 이용하며, 둘째는 비트 그룹을 좌표 이동 시키는 동작으로 정의할 수 있다.
도 4는 본 발명의 실시예에 따른 4-PAM의 심볼을 구성하는 비트들 중 첫번째 비트의 배열예이다.
도 4에 보인 바와 같이, 수신된 심벌 값이 zd일 경우 첫번째 비트의 값은 도 [6]에 나타낸 것과 같이 성상도 상에 {1x, 1x, 0x, 0x}가 되어 0점을 기준으로 좌평면 및 우평면에 비트값 영역을 가진다. 따라서, 이 경우 비트 값을 정의 할 경우 수신된 수학식 4와 같이 나타낼 수 있다.
Figure 112007088307579-pat00006
도 5는 본 발명의 실시예에 따른 4-PAM의 심볼을 구성하는 비트들 중 두번째 비트의 배열예이다.
도 5에 보인 바와 같이, 두번째 비트의 값은 {x1, x0, x0, x1}을 갖게 된다.이 집합은 {x1, x0}과 {x0, x1}로 나눌 수 있다. 이때, 그룹 {x1, x0}의 비트값 경 계는 2로 이 그룹을 2d만큼 우측으로 좌표 이동시켜 수학식 4를 적용하면 수학식 5와 같이 나타낼 수 있다.
Figure 112007088307579-pat00007
또한, 그룹 {x0, x1}도 마찬가지로 2d만큼 좌측으로 좌표 이동 시키고 수학식 4를 적용하면 수학식 6과 같이 나타난다. 그러나, 이때 0과 1의 위치가 반대임을 고려해야 한다.
Figure 112007088307579-pat00008
위에서 사용된 값들 중 d는 상수값으로 결과 값을 d로 나누어도 계산의 일반성을 잃지 않으므로 d는 고려하지 않아도 된다.
다른 방법으로, 그룹 {x1, x0}과 {x0, x1}는 서로 선대칭 관계에 있으므로 수신된 값 zd의 절대값을 취하면 그룹 {x1, x0}은 그룹 {x0, x1}와 동일하므로 이 두 그룹을 따로 각각 계산하지 않고 수학식 6을 통한 하나의 방법으로 계산할 수 있다.
즉, 수신된 심벌값의 절대값은 |zd|이므로, 2d만큼 좌측으로 좌표 이동한 값은 (2-|z|)d가 된다. 여기에 절대값을 이용할 경우 원래 수신된 심벌값의 부호와 신호점의 비트 배치 위치가 반대인 경우 계산 결과의 부호를 바꾸는 결과를 가져오기 때문에 이에 대한 고려가 필요하다.
원래 수신된 심벌 값을 S라 하고, 비트 배치의 위치가 형태를 나타내는 값을 mk라 하면, S와 m은 +1 혹은 -1만의 값을 갖도록 한다. 그룹 {x1, x0} 영역에서 수신된 값은 S=-1이 되고, m1=+1이 되며, 그룹 {x0, x1}의 경우에는 S=+1, m1=-1이 된다. 이 결과를 이용하면 수학식 7과 같이 표현 할 수 있다.
Figure 112007088307579-pat00009
수학식 7을 이용하여 계산한 결과는 수학식 5와 수학식 6의 결과와 일치하게 된다.
좌표 이동의 량 Dk는 각 비트 그룹의 경계값을 의미하며, 이 값을 일반화하여 표현할 경우 수학식 8과 같이 표현할 수 있다.
Figure 112007088307579-pat00010
수학식 8에서 상수 d는 스케일링(scaling) 값이므로 이를 무시하면 수학식 9와 같이 정리된다.
Figure 112007088307579-pat00011
도 6은 본 발명의 실시예에 따른 8-PAM의 심볼을 구성하는 비트들의 배열 예 이다.
수학식 9를 이용하여 도 6에 보인 8-PAM의 신호에 대한 비트 정보 분할 값을 계산하면 다음 표 1, 표 2와 같다.
가) k=1인 경우 (두번째 비트)
범위 수신값 z 거리 D1 m1 G 정보 분할값 비트 결정값
z<-6d -7 4 1 -1 3 1
-6d<z<-4d -5 4 1 -1 1 1
-4d<z<-2d -3 4 1 -1 -1 0
-2d<z<0 -1 4 1 -1 -3 0
0<z<2d 1 4 -1 1 -3 0
2d<z<4d 3 4 -1 1 -1 0
4d<z<6d 5 4 -1 1 1 1
z>6d 7 4 -1 1 3 1
나) k=2인 경우 (세번째 비트)
범위 수신값 z 거리 D2 m2 G 정보분할값 비트결정값
z<-6d -7 6 1 -1 1 1
-6d<z<-4d -5 6 1 -1 -1 0
-4d<z<-2d -3 2 -1 -1 -1 0
-2d<z<0 -1 2 -1 -1 1 1
0<z<2d 1 2 1 1 1 1
2d<z<4d 3 2 1 1 -1 0
4d<z<6d 5 6 -1 1 -1 0
z>6d 7 6 -1 1 1 1
수학식 9에 사용되는 인자들 중 S는 입력값의 부호를 취하므로써 쉽게 결정된다. m과 Dk는 수신된 실수 값 z와 간단한 연산을 통하여 얻을 수 있다.
여기서, z는 십진수 값으로 (z)10으로 표현하고, 실수값을 수학 함수인 floor 함수를 이용하여 정수 값으로 표현한 후 이진수로 변환하면 (r0, r1,…,rK -1)2으로 표현된다.
이때, rk는 0또는 1의 값을 갖는 이진 값이다. 예를 들어 수신된 실수값 z=5.3일 경우 floor 함수를 통하여 얻어지는 값은 5가 되고, 이 값을 이진수로 표현하면 (101)2가 된다.
도 6에서 보인 8-PAM 성상도 상에서 각 비트에 해당하는 비트 정보 분할 값을 얻기 위해 좌표 이동 거리 Dk를 계산하는 경우, b0 계층은 비트 값 판정을 위해 축 이동을 할 필요가 없다. 그리고 비트 b1 계층의 경우 {S1, S2, S3, S4}와 {S5, S6, S7, S8} 그룹은 4만큼의 축 이동이 필요하다. 그리고, 비트 b2 계층의 경우 수신된 심벌 값에 따라 {S1, S2,} 과 {S7, S8} 그룹은 6만큼, {S3, S4}와 {S5, S6}은 2만큼의 축 이동이 필요하다. 따라서 이것을 일반화 시키면 다음과 같이 축 이동 값을 규칙성에 따라 계산할 수 있다.
Figure 112007088307579-pat00012
심벌의 비트값 배치 형태를 나타내는 mk 를 구하기 위하여 비트 b1의 경우 왼쪽 4개 심벌은 동일한 배치(1, 1, 0, 0)를 가지나 오른쪽 4개 심벌은 선대칭의 값 (0, 0, 1, 1)을 가진다.
또한, b2의 경우G1과 G3는 동일 배치(1, 0), G2와 G4는 선대칭 (0, 1)을 갖는다. 동일한 경우 +1, 선대칭일 경우는 -1의 값을 배정하고 이 값을 구해보면 다음과 같은 규칙을 갖는다.
Figure 112007088307579-pat00013
수신 신호가 M-QAM의 경우에는 2개의 PAM으로 나누어 각각 독립적으로 계산이 가능하다. 즉, QAM 신호의 심벌 수신값은 z=zI+jzQ 로 zI를 이용한 PAM의 비트 정보 분할과 zQ를 이용한 비트 정보 분할 계산을 수행하면 된다.
도 7은 본 발명의 실시예에 따른 소프트 비트 메트릭 발생부의 구성을 나타낸 블록도이다. 즉 수학식 9를 이용하여 비트 정보를 분할하는 구성을 나타낸다.
도 7에 보인 바와 같이, 소프트 비트 메트릭 발생부(100)는 아날로그/디지털 변환부(110), 스케일러(120), 양의 정수 변환부(130), 부호 결정부(140) 및 연산부(150)를 포함한다.
아날로그/디지털 변환부(110)는 복조된 m-열의 아날로그 심볼 신호를 디지털 심볼 신호로 변환한다.
스케일러(120)는 아날로그/디지털 변환부(110)로부터 출력되는 심볼 신호를 심볼간 간격 결정 기준값과 같이 신호점 위치를 결정하는데 사용되는 기준값을 이 용하여 스케일링한 값(Z I )을 출력한다.
양의 정수 변환부(130)는 스케일러(120)로부터 출력된 심볼 신호(Z I )의 양의 정수(R I )를 계산한다.
부호 결정부(140)는 스케일러(120)로부터 출력된 심볼 신호(Z I )의 부호를 결정하여 출력한다. 수학식 9에서 S는 입력값에 대해 부호 결정부(140)를 통해 결정된 부호를 취하여 결정된다.
연산부(150)는 스케일러(120), 양의 정수 변환부(130), 부호 결정부(140)를 통해 연산된 Z I , R I , G를 이용하여 비트 정보를 분할하여 출력된 값을 복호기 1(200)으로 출력한다. 연산부(150)의 구체적인 구성은 도 8에 보인 바와 같다.
도 8은 본 발명의 실시예에 따른 로그우도비 생성 모듈의 구성을 나타낸 블록도이다. 즉 k번째 비트 정보 분할을 수행하는 로그우도비 생성 모듈의 구성을 나타낸다.
도 8에 보인 바와 같이, 로그우도비 생성 모듈(152)은 좌표 이동값 생성기(1521), 비트값 배치 형태 판별기(1522), 비트값 생성기(1523) 및 비트 곱셈기(1524, 1525)를 포함한다.
좌표 이동값 생성기(1521)는 수학식 10을 사용하여 양의 정수(R I )를 이용한 좌표축 이동을 위한 값(Dk)을 계산한다. 즉 양의 정수(R I )를 이용하여 수신 신호가 신호 공간에서 포함되는 그룹을 결정하고 이에 따라 해당 그룹의 비트 결정 경계를 원점으로 이동시킬 거리(Dk)를 계산한다.
비트값 배치 형태 생성기(1522)는 수학식 11을 사용하여 비트 배치의 위치가 형태를 나타내는 값(mk)을 생성한다.
비트값 생성기(1523)는 좌표 이동값 생성기(1521)로부터 출력된 좌표축 이동을 위한 값(Dk)과 스케일러(도 7의 120)로부터 입력받은 (Z I )를 이용하여 비트값()을 계산한다.
비트 곱셈기(1524)는 비트값 배치 형태 생성기(1522)로부터 출력된 비트 배치의 위치가 형태를 나타내는 값(mk)과 부호 결정부(140)로부터 출력된 부호값(G)의 비트 곱셈 연산을 수행한다.
비트 곱셈기(1525)는 비트값 생성기(1523) 및 비트 곱셈기(1524)로부터 출력된 값들을 실수 곱셈 연산하여 로그우도비(Log Likelihood Ratio, LLR) 정보로 부호 변환하여 출력한다.
도 9는 본 발명의 실시예에 따른 비트 정보 분할 방법을 나타낸 순서도로서, 도 7 및 도 8의 구성을 토대로 비트 정보를 분할하는 일련의 과정을 나타낸 순서도이다.
도 9에 보인 바와 같이, 복조된 m-열의 아날로그 심볼 신호가 입력(S101)되면 이를 디지털 심볼 신호로 변환(S103)한다.
변환된 디지털 심볼 신호를 스케일링(S105)하여 양의 정수 및 부호를 각각 산출(S107, S109)한다.
디지털 심볼 신호의 비트가 첫번째 비트(b0) 경우(S111), 첫번째 비트(b0)에 대하여 스케일링된 값(Z)과 -1과의 실수 곱셈 연산을 통해 첫번째 로그우도비(LLR0)값을 출력한다(S113).
다음, 디지털 심볼 신호의 비트가 2번째 내지 k번째 비트인 경우, 로그우도비를 각각 병렬 계산한다.
즉, 양의 정수(R)를 이용한 좌표축 이동을 위한 값(D)을 계산한다(S115).
그리고 좌표축 이동을 위한 값(Dk)과 스케일링된 값(Z I )를 이용하여 비트값()을 계산한다(S117).
그리고 비트 배치의 위치가 형태를 나타내는 값(mk)을 생성한다(S119).
다음, 비트 배치의 위치가 형태를 나타내는 값(mk)과 부호값(G)의 비트 곱셈 연산을 수행한다(S121).
다음, 비트값()과 비트 곱셈 연산된 값(
Figure 112007088307579-pat00014
)의 실수 곱셈 연산을 수행하여 결과 값(
Figure 112007088307579-pat00015
)을 출력한다(S123).
S115 단계 내지 S123 단계를 통해 2번째 로그우도비, … , k번째 로그우도비를 각각 계산한다(S125).
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시예에 따른 비트 분할을 수행하는 수신 시스템의 구성을 나타낸 블록도이다.
도 2는 본 발명의 실시예에 따른 그레이 부호화된 16-QAM의 신호 성상도이다.
도 3은 도 2의 일부인 4-PAM의 성상도이다.
도 4는 본 발명의 실시예에 따른 4-PAM의 심볼을 구성하는 비트들 중 첫번째 비트의 배열예이다.
도 5는 도 3의 두번째 비트의 값을 나타낸다.
도 6은 본 발명의 실시예에 따른 8-PAM의 심볼을 구성하는 비트들의 배열 예이다.
도 7은 본 발명의 실시예에 따른 소프트 비트 메트릭 발생부의 구성을 나타낸 블록도이다.
도 8은 본 발명의 실시예에 따른 로그우도비 생성 모듈의 구성을 나타낸 블록도이다.
도 9는 본 발명의 실시예에 따른 비트 정보 분할 방법을 나타낸 순서도이다.

Claims (9)

  1. 수신 심볼 신호를 반복 복호를 위한 비트 정보로 분할하는 방법에 있어서,
    그레이 매핑 규칙에 따라 비트 할당된 상기 수신 심볼 신호의 양의 정수를 계산하고 부호를 결정하는 단계;
    상기 수신 심볼 신호를 구성하는 상기 비트 들의 배치 형태 값을 산출하는 단계;
    상기 비트 들로 구성된 하나 이상의 비트 그룹 간의 경계값을 구하여 상기 수신 심볼 신호의 값에 대한 절대값과의 차이를 계산하는 단계; 및
    상기 수신 심볼 신호의 값에 상기 부호를 취한 값, 상기 비트 들의 배치 형태 값 및 상기 절대값과의 차이를 이용하여 상기 수신 심볼 신호를 비트 별 정보로 각각 병렬 변환하는 단계
    를 포함하는 비트 정보 분할 방법.
  2. 제1항에 있어서,
    상기 배치 형태 값을 산출하는 단계는,
    상기 수신 심볼 신호를 구성하는 상기 하나 이상의 비트 그룹 간에 좌표 축을 기준으로 좌, 우 평면 상에 비트 그룹이 서로 동일한지 또는 선대칭인지에 따른 배정된 값을 이용하여 상기 배치 형태 값을 산출하는 비트 정보 분할 방법.
  3. 제2항에 있어서,
    상기 절대값과의 차이를 계산하는 단계는,
    양의 정수로 변환된 수신 심볼 신호의 값을 이진수로 변환하는 단계;
    이진수로 변환된 비트 별 수신 심볼 신호의 값을 이용하여 좌표축 이동을 위한 상기 비트 그룹간의 경계값을 산출하는 단계; 및
    상기 비트 그룹간의 경계값과 상기 수신 심볼 신호의 값에 절대값을 취한 값 간의 차이를 계산하는 단계
    를 포함하는 비트 정보 분할 방법.
  4. 제3항에 있어서,
    상기 변환하는 단계는,
    결정된 상기 부호를 취한 수신 심볼 신호의 값과 상기 비트 들의 배치 형태 값을 곱셈 연산하는 단계; 및
    상기 곱셈 연산하는 단계에서 산출된 곱셈 연산 값과 상기 절대값과의 차이를 곱셈 연산하여 비트 별로 분할된 각각의 로그우도비를 게산하는 단계
    를 포함하는 비트 정보 분할 방법.
  5. 제4항에 있어서,
    상기 변환하는 단계는,
    첫번째 비트에 대하여 상기 수신 심볼 신호의 값과 '-1'과의 실수 곱셈 연산 을 통해 첫번째 로그우도비를 계산하는 단계; 및
    두번째 이상의 비트에 대하여 상기 곱셈 연산하는 단계 및 상기 각각의 로그우도비를 계산하는 단계를 수행하는 단계
    를 포함하는 비트 정보 분할 방법.
  6. 수신 심볼 신호를 반복 복호를 위한 비트 정보로 분할하는 장치에 있어서,
    상기 수신 심볼 신호에 대한 양의 정수를 계산하는 양의 정수 변환부;
    상기 수신 심볼 신호의 부호를 결정하는 부호 결정부; 및
    양의 정수로 변환되고 결정된 부호를 취한 상기 수신 심볼 신호의 값, 상기 수신 심볼 신호를 구성하는 상기 비트 들의 배치 형태 값 및 상기 수신 심볼 신호를 구성하는 하나 이상의 비트 그룹을 좌표 축 이동한 값을 이용하여 상기 수신 심볼 신호를 비트 별 정보로 변환하는 연산부
    를 포함하는 비트 정보 분할 장치.
  7. 제6항에 있어서,
    상기 연산부는,
    상기 수신 심볼 신호의 값에 상기 부호를 취한 값, 상기 비트 들의 배치 형태 값 및 상기 하나 이상의 비트 그룹을 좌표 축 이동한 값과 상기 수신 심볼 신호의 값에 대한 절대값과의 차이의 곱셈 연산을 수행하는 로그우도비 생성 모듈이 하나 이상 병렬로 연결되어 각 비트에 대한 로그우도비를 출력하는 비트 정보 분할 장치.
  8. 제7항에 있어서,
    상기 연산부의 로그우도비 생성 모듈은,
    상기 수신 심볼 신호를 구성하는 상기 하나 이상의 비트 그룹 간에 좌표 축을 기준으로 좌, 우 평면 상에 비트 그룹이 서로 동일한지 또는 선대칭인지에 따른 배정된 값을 이용하여 상기 배치 형태 값을 산출하는 비트값 배치 형태 판별기;
    양의 정수로 변환된 수신 심볼 신호의 값을 이진수로 변환하여, 이진수로 변환된 비트 별 수신 심볼 신호의 값을 이용하여 좌표축 이동을 위한 상기 비트 그룹간의 경계값을 산출하는 좌표 이동값 생성기;
    상기 비트 그룹간의 경계값과 상기 수신 심볼 신호의 값에 절대값을 취한 값 간의 차이를 계산하는 비트값 생성기;
    상기 양의 정수로 변환되고 결정된 부호를 취한 수신 심볼 신호의 값과 상기 비트 들의 배치 형태 값을 곱셈 연산하는 제1 곱셈 연산기; 및
    상기 제1 곱셈 연산기로부터 출력된 곱셈 연산 값과 상기 비트값 생성기로부터 출력된 값을 곱셈 연산하여 비트 별로 분할된 각각의 로그우도비를 출력하는 제2 곱셈 연산기
    를 포함하는 비트 정보 분할 장치.
  9. 제8항에 있어서,
    상기 연산부는,
    첫번째 비트에 대하여 상기 수신 심볼 신호의 값과 '-1'과의 실수 곱셈 연산을 통해 첫번째 로그우도비를 계산하고, 첫번째 비트 외의 비트에 대하여 비트값 배치 형태 판별기, 비트값 생성기, 제1 곱셈 연산기 및 제2 곱셈 연산기를 이용하여 로그우도비를 계산하는 비트 정보 분할 장치.
KR1020070127019A 2007-12-07 2007-12-07 비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트정보로 분할하는 방법 및 그 장치 KR100888860B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070127019A KR100888860B1 (ko) 2007-12-07 2007-12-07 비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트정보로 분할하는 방법 및 그 장치
PCT/KR2008/005129 WO2009072737A1 (en) 2007-12-07 2008-09-01 Method and apparatus for decomposing received symbol signal modulated with bit reflected gray code into bit information
US12/734,984 US8559566B2 (en) 2007-12-07 2008-09-01 Method and apparatus for decomposing received symbol signal modulated with bit reflected gray code in bit information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127019A KR100888860B1 (ko) 2007-12-07 2007-12-07 비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트정보로 분할하는 방법 및 그 장치

Publications (1)

Publication Number Publication Date
KR100888860B1 true KR100888860B1 (ko) 2009-03-17

Family

ID=40698273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127019A KR100888860B1 (ko) 2007-12-07 2007-12-07 비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트정보로 분할하는 방법 및 그 장치

Country Status (3)

Country Link
US (1) US8559566B2 (ko)
KR (1) KR100888860B1 (ko)
WO (1) WO2009072737A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8234556B2 (en) * 2008-12-30 2012-07-31 Intel Corporation Broadcast receiver and method for optimizing a scale factor for a log-likelihood mapper
US20140270000A1 (en) * 2013-03-14 2014-09-18 Research In Motion Limited Computation of Reliability Values
US9008241B1 (en) * 2013-10-25 2015-04-14 Samsung Electronics Co., Ltd Low complexity near optimal two spatial stream maximal likelihood detector
US10097395B2 (en) 2016-04-21 2018-10-09 Electronics And Telecommunications Research Institute Apparatus and method for transmitting and receiving signal based on QAM constellation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020131515A1 (en) 2001-01-18 2002-09-19 Motorola, Inc. Soft-decision metric generation for higher order modulation
US20020136317A1 (en) 2001-01-12 2002-09-26 International Business Machines Corporation Block coding for multilevel data communication
KR20050058269A (ko) * 2001-12-03 2005-06-16 퀄컴 인코포레이티드 Ｍｉｍｏ-ｏｆｄｍ 시스템에 대한 반복적인 검출 및 디코딩

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758306B1 (ko) * 2005-12-08 2007-09-12 한국전자통신연구원 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한다치 레벨 ｑａｍ 수신시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020136317A1 (en) 2001-01-12 2002-09-26 International Business Machines Corporation Block coding for multilevel data communication
US20020131515A1 (en) 2001-01-18 2002-09-19 Motorola, Inc. Soft-decision metric generation for higher order modulation
KR20050058269A (ko) * 2001-12-03 2005-06-16 퀄컴 인코포레이티드 Ｍｉｍｏ-ｏｆｄｍ 시스템에 대한 반복적인 검출 및 디코딩

Also Published As

Publication number Publication date
WO2009072737A1 (en) 2009-06-11
US8559566B2 (en) 2013-10-15
US20110103521A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
US6145114A (en) Method of enhanced max-log-a posteriori probability processing
KR100403230B1 (ko) 다중 레벨 변조된 신호의 반복 디코딩 방법 및 장치
EP1383246B1 (en) Modified Max-LOG-MAP Decoder for Turbo Decoding
EP3706379A1 (en) Probabilistic amplitude shaping
EP1195908A2 (en) Method and apparatus for processing modulation symbols for soft input decoders
KR100758306B1 (ko) 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한다치 레벨 ｑａｍ 수신시스템
Isaka et al. On the iterative decoding of multilevel codes
KR100888860B1 (ko) 비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트정보로 분할하는 방법 및 그 장치
US6898251B2 (en) Method and device for evaluating the noise associated with turbocodes, and systems using them
Kim et al. General Log‐Likelihood Ratio Expression and Its Implementation Algorithm for Gray‐Coded QAM Signals
EP1081869B1 (en) Methods and apparatus for representation of branch metrics in a communication system decoder
EP1311070A1 (en) Decoder and decoding method
US20030018941A1 (en) Method and apparatus for demodulation
Ngo et al. Extrinsic information transfer charts for characterizing the iterative decoding convergence of fully parallel turbo decoders
CN107733570B (zh) 基于代数交织器的星座映射方法和映射方式的搜索方法
Park Bitwise log-likelihood ratios for quadrature amplitude modulations
CN109672500B (zh) Ldpc-bicm-id系统的8apsk映射方法
Kaneko et al. A new low-complexity polar code construction for BICM over AWGN channels
Osman et al. Performance of multilevel turbo codes with group partitioning over satellite channels
Raphaeli et al. Constellation shaping for pragmatic turbo coded modulation
CN110506401B (zh) 用于延迟比特交织编码调制的发送器和接收器
CN107025090A (zh) 具对数计算功能的解码模块
Bahirgonde et al. BER analysis of turbo decoding algorithms
Sybis Branch canceling technique for turbo TCM decoding
Li et al. A novel low-latency BICM system by quantizing the constellation on the demodulation end

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071207

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090303

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090309

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090310

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20120228

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130227

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140227

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20150226

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20170224

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20180227

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20190227

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20201220