Nothing Special   »   [go: up one dir, main page]

KR20060136174A - 미세 패턴 형성 방법 - Google Patents

미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20060136174A
KR20060136174A KR1020050055740A KR20050055740A KR20060136174A KR 20060136174 A KR20060136174 A KR 20060136174A KR 1020050055740 A KR1020050055740 A KR 1020050055740A KR 20050055740 A KR20050055740 A KR 20050055740A KR 20060136174 A KR20060136174 A KR 20060136174A
Authority
KR
South Korea
Prior art keywords
trench
forming
pattern
polymer
etching
Prior art date
Application number
KR1020050055740A
Other languages
English (en)
Other versions
KR20070000204A (ko
Inventor
조윤석
Original Assignee
주식회사 하이닉스반도체
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050055740A priority Critical patent/KR20060136174A/ko
Publication of KR20070000204A publication Critical patent/KR20070000204A/ko
Publication of KR20060136174A publication Critical patent/KR20060136174A/ko

Links

Images

Abstract

본 발명은 미세 패턴 형성 방법에 관한 것으로서, DET(Double Exposure technology) 공정에서의 제 2트렌치 형성시 평탄화 폴리머를 사용하여 제 1트렌치에서 발생한 단차(Topology)에 따른 공정 불량을 제거하는 기술을 개시한다. 이러한 본 발명은 1차 감광막 패턴을 형성한 이후에, 패턴 단차를 평탄화시키기 위한 평탄화 폴리머를 식각층의 상부에 증착하고, 상기 평탄화 폴리머의 상부에 2차 감광막을 도포하여 2차 감광막 패턴을 형성함으로써 제 1트렌치에서 발생한 단차에 따라 제 2트렌치의 형성 단계에서 발생하는 불량을 제거할 수 있도록 한다.

Description

미세 패턴 형성 방법{Method for manufacturing fine pattern}
도 1a 내지 도 1g는 종래 기술에 따른 미세 패턴 형성 방법을 도시한 단면도들.
도 2는 종래 기술에 따른 미세 패턴 형성 방법의 문제점을 설명하기 위한 단면도.
도 3a 내지 도 3g는 본 발명에 따른 미세 패턴 형성 방법을 도시한 단면도들.
도 4a 내지 도 4e는 본 발명에 따른 미세 패턴 형성 밥법의 다른 실시예.
본 발명은 미세 패턴 형성 방법에 관한 것으로서, DET(Double Exposure technology) 공정에서 2차 패턴의 형성시 평탄화 폴리머를 사용하여 1차 패턴에서 생성된 토폴로지(Topology)에 의해 2차 패턴에서 발생하는 불량을 제거하는 기술이다.
현재 대부분의 마스크 및 식각 작업에서는 식각하고자 하는 패턴과 같은 모양의 마스크(식각하고자 하는 패턴이 오픈되어 있는 마스크)를 제작하여, 식각하고 자 하는 층의 상부에 포토레지스트를 도포한 후, 노광 공정을 수행하여 빛에 노출된 영역을 오픈시키고, 오픈된 영역을 식각하는 공정을 사용하고 있다.
도 1a 내지 도 1g는 DET(Double Exposure technology) 공정에서 종래 기술에 따른 미세 패턴 형성 방법을 도시한 단면도들이다.
먼저, 도 1a에서와 같이, 반도체 기판 상에 식각층(1)과 감광막(2)을 형성하고, 노광 마스크(미도시)를 이용하여 감광막(2)을 노광한다. 그리고, 도 1b에서와 같이, 감광막(2)을 마스크로 하여 감광막(2)에 노출되지 않은 영역의 식각층(1)을 1차 식각하여 제 1트렌치(3)를 형성한다. 그리고, 도 1c에서와 같이, 1차 감광막(2)을 제거하는 공정을 수행한다.
이어서, 도 1d에 도시된 바와 같이, 1차 패터닝 공정이 수행된 식각층(1)을 매립하며 전면에 2차 감광막(4)을 도포하고, 도 1e에 도시된 바와 같이, 노광 마스크(미도시)를 이용하여 2차 감광막(4)의 공정을 수행한다.
이후에, 도 1f에 도시된 바와 같이, 2차 감광막(4)을 마스크로 하여 2차 감광막(4)에 노출되지 않은 영역의 식각층(1)을 식각하여 제 2트렌치(5)를 형성한다. 이때, 제 1트렌치(3)와 제 2트렌치(5)는 동일한 깊이로 형성된다. 이후에, 도 1g에서와 같이, 2차 감광막(4)을 제거하는 공정을 수행한다.
이러한 과정에 따른 종래의 미세 패턴 형성 방법은 100nm 마스크를 두번 사용하여 50nm의 패턴을 형성하는 것을 예로 들어 설명하였다. 즉, 100nm의 1차 마스크를 이용한 사진식각 공정으로 식각층(1)을 식각하고 1차 감광막(2)을 제거한 이후에, 2차 마스크를 사용하여 2차 감광막(4)을 노광 및 식각하는 공정을 수행한 다.
그런데, 이러한 종래의 미세 패턴 형성 방법은 2차 감광막(4)을 형성하는 도 1d의 과정에서 2차 감광막(4)의 두께가 1차 패터닝에서 형성된 단차(Topology)에 비하여 얇은 경우 도 2에서와 같이 2차 감광막(4)의 코팅 상태에서 평탄화가 이루어지지 않는다. 이에 따라, 도 1e의 공정에서 2차 감광막(4)의 노광 공정시 노광 불량이 발생하게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, DET(Double Exposure technology) 공정에서 2차 패턴의 형성시 평탄화 폴리머 물질을 식각층에 증착하여 평탄화한 이후에 2차 감광막 마스크 공정을 수행함으로써 1차 패턴의 단차에 따라 2차 패턴에서 발생하는 불량을 제거할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 미세 패턴 형성 방법은, 식각층의 상부에 1차 감광막 패턴을 형성하는 단계; 1차 감광막을 마스크로 식각층을 식각하여 제 1트렌치를 형성하는 단계; 1차 감광막을 제거하고 전면에 평탄화 폴리머를 증착하는 단계; 평탄화 폴리머의 상부에 2차 감광막 패턴을 형성하는 단계; 2차 감광막 패턴 및 평탄화 폴리머를 식각 마스크로 하여 제 1트렌치 사이에 제 2트렌치를 형성하는 단계; 및 평탄화 폴리머를 제거하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 3a 내지 도 3g는 본 발명에 따른 미세 패턴 형성 방법을 도시한 단면도들이다.
먼저, 도 3a에서와 같이, 반도체 기판 상에 식각층(10)과 1차 감광막(PR;Photoresist;11)을 차례로 형성하고, 노광 마스크(미도시)를 이용하여 1차 감광막(11)을 노광한다. 그리고, 도 3b에서와 같이, 1차 감광막(11)을 마스크로 하여 감광막(11)에 노출되지 않은 영역의 식각층(10)을 1차 식각하여 제 1트렌치(12)를 형성한다. 이후에, 도 3c에서와 같이, 1차 감광막(11)을 제거하는 공정을 수행한다.
이어서, 도 3d에 도시된 바와 같이, 1차 패터닝 공정이 수행된 식각층(10)의 상부 전면에 패턴의 단차를 평탄화시키기 위한 평탄화 폴리머(Polymer;13)를 증착하고, 평탄화 폴리머(13)의 상부에 새로운 2차 감광막(14)을 도포한다. 그리고, 노광 마스크(미도시)를 이용하여 2차 감광막(14)의 2차 노광 공정을 수행한다.
이후에, 도 3e에 도시된 바와 같이, 노광 마스크(미도시)를 식각 마스크로 이용하여 2차 감광막(14)에 노출되지 않은 영역의 평탄화 폴리머(13)를 선택적으로 식각한다. 이러한 경우 평탄화 폴리머(13)에 대한 감광막(14)의 선택비가 높지 않으므로 선택비 확보를 위해 Si(실리콘)이 포함된 감광막(14)을 사용한다.
다음에, 도 3f에서와 같이, 평탄화 폴리머(13)를 식각 마스크로 하여 평탄화 폴리머(13)에 대한 식각층(10)을 선택적으로 식각하여 제 1트렌치(12) 사이의 퇴식 각층에 제 2트렌치(15)를 형성하고 2차 감광막(14)을 제거한다. 이때, 식각층(10) 식각 공정의 수행시 식각층(10)을 완전히 식각하지 않는다. 즉, 제 2트렌치(15)를 제 1트렌치(12)와 동일한 깊이로 식각하여 식각층(10)이 손상되지 않도록 한다. 이어서, 도 3g에서와 같이, 남아있는 평탄화 폴리머(13)를 제거하여 공정을 완료한다.
도 4a 내지 도 4e는 본 발명에 따른 미세 패턴 형성 밥법의 다른 실시예이다.
도 4a 내지 도 4e의 실시예는 Si가 포함되지 않은 감광막(23)을 사용할 경우의 패턴 형성 과정을 나타낸다. 여기서, 1차 패터닝의 수행 과정은 도 3a 내지 도 3c의 과정과 동일하므로 그 상세한 설명은 생략하기로 한다.
이후에, 도 4a에 도시된 바와 같이, 1차 패터닝 공정이 수행된 식각층(20)의 상부 전면에 패턴의 단차를 평탄화시키기 위한 평탄화 폴리머(Polymer;21)를 증착하고, 평탄화 폴리머(21)의 상부에 SiON층(실리콘산화질화막;22)을 증착한다. 그리고, SiON층(22)의 상부에 새로운 2차 감광막(23)을 도포하고 노광 마스크(미도시)를 이용한 2차 노광 공정 후 현상 공정을 실시하여 2차 감광막(23) 패턴을 형성한다.
이후에, 도 4b에 도시된 바와 같이, 노광 마스크(미도시)를 이용하여 2차 감광막(23) 패턴에 노출되는 SiON층(22)을 식각한다.
다음에, 도 4c에서와 같이, SiON층(22)을 식각 마스크로 하여 SiON층(22)에 대한 평탄화 폴리머(21)를 선택적으로 식각하고 2차 감광막(23) 패턴을 제거한다. 이어서, 도 4d에 도시된 바와 같이, 남아있는 SiON층(22)을 제거한 이후에, 상기 평탄화 폴리머(21)를 식각 마스크로 하여 평탄화 폴리머(21)에 대한 식각층(20)을 선택적으로 식각하여 제 2트렌치(24)를 형성한다. 이후에, 도 4e에서와 같이, 평탄화 폴리머(21)를 제거하여 공정을 완료한다.
이상에서 설명한 바와 같이, 본 발명은 DET(Double Exposure technology) 공정에서의 제 2트렌치 형성시 평탄화 폴리머를 사용하여 제 1트렌치에 의한 단차(Topology)에 따른 공정 불량을 제거할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 식각층의 상부에 1차 감광막 패턴을 형성하는 단계;
    상기 1차 감광막을 마스크로 상기 식각층을 식각하여 제 1트렌치를 형성하는 단계;
    상기 1차 감광막을 제거하고 전면에 평탄화 폴리머를 증착하는 단계;
    상기 평탄화 폴리머의 상부에 2차 감광막 패턴을 형성하는 단계;
    상기 2차 감광막 패턴 및 상기 평탄화 폴리머를 식각 마스크로 하여 상기 제 1트렌치 사이에 제 2트렌치를 형성하는 단계; 및
    상기 평탄화 폴리머를 제거하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  2. 제 1항에 있어서, 상기 2차 감광막은 상기 평탄화 폴리머에 대한 선택비를 확보하기 위해 Si를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  3. 제 1항에 있어서, 상기 제 1트렌치 및 상기 제 2트렌치는 동일한 깊이로 형성하는 것을 특징으로 하는 미세 패턴 형성 방법.
  4. 제 1항에 있어서, 상기 평탄화 폴리머의 상부에 SiON층 증착 단계를 더 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
KR1020050055740A 2005-06-27 미세 패턴 형성 방법 KR20060136174A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055740A KR20060136174A (ko) 2005-06-27 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055740A KR20060136174A (ko) 2005-06-27 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20070000204A KR20070000204A (ko) 2007-01-02
KR20060136174A true KR20060136174A (ko) 2007-01-02

Family

ID=

Similar Documents

Publication Publication Date Title
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US9069249B2 (en) Self aligned patterning with multiple resist layers
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
JP3585039B2 (ja) ホール形成方法
JP3408746B2 (ja) 半導体装置の製造方法
KR20060136174A (ko) 미세 패턴 형성 방법
KR20070000204A (ko) 미세 패턴 형성 방법
US7906272B2 (en) Method of forming a pattern of a semiconductor device
KR100818387B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100505417B1 (ko) 반도체소자의 제조방법
KR100532979B1 (ko) 엑스레이 마스크 제조방법
KR101161797B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100819672B1 (ko) 반도체 소자의 금속 패턴 형성 방법
KR100807074B1 (ko) 반도체 소자의 제조 방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR20080002529A (ko) 반도체 소자의 제조방법
KR100607776B1 (ko) 반도체 리소그래피 공정에서의 하드마스크 형성 방법
KR20020036384A (ko) 반도체 장치의 평탄화 방법
KR20050104088A (ko) 반도체소자의 콘택홀 형성 방법
KR100818404B1 (ko) 반도체 포토공정을 위한 ega 마크 형성방법
KR20100076763A (ko) 반도체 소자의 미세 패턴 제조 방법
KR20050002014A (ko) 균일한 두께의 포토레지스트막을 형성할 수 있는 반도체장치 제조 방법
KR101051951B1 (ko) 반도체소자의 금속콘택 형성방법
JP2010087298A (ja) 半導体装置の製造方法
KR20060017974A (ko) 반도체소자의 게이트 형성방법