Nothing Special   »   [go: up one dir, main page]

KR20060084201A - 박막트랜지스터 기판 및 그 검사방법 - Google Patents

박막트랜지스터 기판 및 그 검사방법 Download PDF

Info

Publication number
KR20060084201A
KR20060084201A KR1020050004887A KR20050004887A KR20060084201A KR 20060084201 A KR20060084201 A KR 20060084201A KR 1020050004887 A KR1020050004887 A KR 1020050004887A KR 20050004887 A KR20050004887 A KR 20050004887A KR 20060084201 A KR20060084201 A KR 20060084201A
Authority
KR
South Korea
Prior art keywords
pad part
data
open
short test
thin film
Prior art date
Application number
KR1020050004887A
Other languages
English (en)
Inventor
김혁진
박민욱
김경욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050004887A priority Critical patent/KR20060084201A/ko
Publication of KR20060084201A publication Critical patent/KR20060084201A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/78—Heating arrangements specially adapted for immersion heating
    • H05B3/82—Fixedly-mounted immersion heaters
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06F—LAUNDERING, DRYING, IRONING, PRESSING OR FOLDING TEXTILE ARTICLES
    • D06F39/00—Details of washing machines not specific to a single type of machines covered by groups D06F9/00 - D06F27/00 
    • D06F39/04—Heating arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/0004—Devices wherein the heating current flows through the material to be heated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/40—Heating elements having the shape of rods or tubes
    • H05B3/42—Heating elements having the shape of rods or tubes non-flexible
    • H05B3/44—Heating elements having the shape of rods or tubes non-flexible heating conductor arranged within rods or tubes of insulating material

Landscapes

  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)

Abstract

본 발명은 액정표시장치용 박막트랜지스터 기판 및 그 검사방법에 관한 것이다. 본 발명에 따른 박막트랜지스터 기판은 복수의 게이트선과 복수의 데이터선의 교차영역에 의해 정의되는 표시영역과; 상기 표시영역의 일측 외곽에 형성되며, 상기 복수의 데이터선과 연결되는 제 1 데이터 패드부와 상기 표시영역의 타측 외곽에 형성되며, 상기 복수의 데이터선과 연결되는 제 2 데이터 패드부를 포함하는 데이터 패드부와; 상기 데이터 패드부와 연결되어 있는 오픈/쇼트 검사 패드부를 포함한다. 이로 인해, 듀얼 뱅크 방식으로 구동되는 액정표시장치의 제조 공정에서 오픈/쇼트 검사를 할 수 있는 박막트랜지스터 기판이 제공된다.

Description

박막트랜지스터 기판 및 그 검사방법{THIN FILM TRANSISTOR SUBSTATE AND TESTING METHOD OF THE SAME}
도 1은 본 발명의 제 1 실시예에 따른 박막트랜지스터 기판의 배선 배치도,
도 2는 도 1의 오픈/쇼트 검사 패드부의 확대도,
도 3은 본 발명의 제2 실시예에 따른 박막트랜지스터 기판의 배선 배치도,
도 4는 본 발명의 제3 실시예에 따른 박막트랜지스터 기판의 배선 배치도,
도 5는 본 발명의 제 2실시예에 따른 박막트랜지스터 기판의 검사방법을 설명하기 위한 박막트랜지스터 기판의 배선 배치도,
도 6는 본 발명의 제 3실시예에 따른 박막트랜지스터 기판의 검사방법을 설명하기 위한 박막트랜지스터 기판의 배선 배치도이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 게이트 패드부 11 : 게이트선
20 : 제 1 데이터 패드부 25 : 제 2 데이터 패드부
21 : 데이터선 40, 43, 45 : 오픈/쇼트 검사패드부
50 : 제 1 검사신호패드 51 : 제 2 검사신호패드
53 : 제 1 쇼팅바 55 : 제 2 쇼팅바
61 : 제 1 커팅선 63 : 제 2 커팅선
70 : 팬아웃부
본 발명은 박막트랜지스터 기판 및 그 검사방법에 관한 것으로서, 보다 상세하게는, 듀얼 뱅크 방식으로 구동되는 액정표시장치용 박막트랜지스터 기판 및 그 검사방법에 관한 것이다.
액정표시장치는 박막트랜지스터가 형성되어 있는 박막트랜지스터 기판과 컬러필터층이 형성되어 있는 컬러필터 기판, 그리고 이들 사이에 액정층이 위치하고 있는 액정패널을 포함한다. 액정패널은 비발광소자이기 때문에 박막트랜지스터 기판의 후면에는 빛을 조사하기 위한 백라이트 유닛이 위치할 수 있다. 백라이트 유닛에서 조사된 빛은 액정층의 배열상태에 따라 투과량이 조절된다. 이외에 액정패널의 각 화소를 구동하기 위해서, 구동회로와, 구동회로로부터 구동신호를 받아 표시영역내의 데이터선과 게이트선에 전압을 인가하는 데이터 드라이버와 게이트 드라이버가 마련되어 있다.
일반적으로 데이터 드라이버는 액정패널의 일측에 위치하며, 구동회로 내부에 마련된 타이밍 컨트롤로부터 화상신호 및 동기신호등을 인가 받아 이를 데이터선에 전달한다.
최근, 액정패널이 대형화되는 추세에 따라 데이터 드라이버를 액정패널의 일측과 그 타측에 듀얼로 마련하여 화상 신호를 양 방향에서 동시에 화소로 전달하는 방식(듀얼 뱅크 방식)이 제안되고 있다.
상기와 같은 액정패널의 제조 공정에는, 각 단계에서 제품의 불량여부를 검출하기 위한 다양한 검사가 요구된다. 이러한 검사는 오픈/쇼트 테스트(O/S test), 어레이 테스트(array test), 비쥬얼 인스펙션(visual inspection, VI) 등으로 나누어진다. 이중 오픈/쇼트 테스트는 절연기판과 같은 기판 소재 위에 게이트 배선, 반도체층 및 소스 전극과 드레인 전극을 포함하는 데이터 배선의 패터닝을 완성한 후 게이트선, 데이터선의 쇼트나 오픈을 검출하기 위한 것이다. 오픈/쇼트 테스트는 일측 데이터선에 일정한 전압을 인가하고, 타측 데이터선 쪽에 배치되어 있는 오픈/쇼트 패드부의 신호 반응 여부를 검출하는 것으로 이루어진다. 이러한 테스트를 용이하게 하기 위하여 데이터선의 일측은 쇼팅바에 전기적으로 연결되어 있다. 이러한 오픈/쇼트 테스트를 수행하기 위해서는 데이터선의 타측에는 오픈/쇼트 패드부가 구비되어야 하지만, 데이터선의 양측에서 데이터 드라이버와 연결되어야 하는 듀얼 뱅크 방식에서는 오픈/쇼트 패드부를 구비할 수 없는 문제점이 있다.
따라서, 본 발명의 목적은, 듀얼 뱅크 방식으로 구동되는 액정표시장치의 제조 공정에서 라인 오픈/쇼트 검사를 할 수 있는 박막트랜지스터 기판 및 그 검사방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 복수의 게이트선과 복수의 데이터선의 교차영역에 의해 정의되는 표시영역과; 상기 표시영역의 일측 외곽에 형성되며, 상기 복 수의 데이터선과 연결되는 제 1 데이터 패드부와 상기 표시영역의 타측 외곽에 형성되며, 상기 복수의 데이터선과 연결되는 제 2 데이터 패드부를 포함하는 데이터 패드부와; 상기 데이터 패드부와 연결되어 있는 오픈/쇼트 검사 패드부에 의해 달성된다.
상기 오픈/쇼트 검사 패드부는 상기 복수의 데이터선과 상기 데이터 패드부 사이에 위치할 수 있다.
여기서, 상기 오픈/쇼트 검사 패드부는 각 상기 복수의 데이터선과 해당 데이터 패드부 간의 저항이 균등하도록 마련되는 것이 바람직하고, 이로 인해 RC 지연을 보상할 수 있다.
또한, 상기 오픈/쇼트 검사 패드부는 상기 데이터 패드부의 외곽에 위치할 수 있다.
상기 오픈/쇼트 검사 패드부는, 상기 표시영역의 일측 변에 배치되어 있는 제 1 오픈/쇼트 검사 패드부와; 상기 표시영역의 타측 변에 배치되어 있는 제 2 오픈/쇼트 검사 패드부를 포함할 수 있으며, 박막트랜지스터 기판에 오픈/쇼트 검사 신호를 나누어 인가할 수 있어 바람직하다.
이러한 경우, 상기 제 1 오픈/쇼트 검사 패드부와 상기 제 2 오픈/쇼트 검사 패드부는 교호적으로 배치될 수 있다.
상기 오픈/쇼트 검사 패드부는 상호 평행하게 배치된 복수의 패드열을 포함할 수 있다.
여기서, 인접한 상기 패드열에 위치하는 오픈/쇼트 검사 패드는 상호 엇갈리 게 배치되어 박막트랜지스터 기판의 공간 활용도를 높이는 것이 바람직하다.
한편, 상기 목적은, 본 발명에 따라, 복수의 게이트선을 형성하는 단계와; 데이터 배선 물질을 증착하고 패터닝하여, 상기 복수의 게이트선과 교차하여 교차영역을 정의하는 복수의 데이터선, 상기 표시영역의 일측 외곽에 형성되며 상기 복수의 데이터선과 연결되는 제 1 데이터 패드부 및 상기 표시영역의 타측 외곽에 형성되며 상기 복수의 데이터선과 연결되는 제 2 데이터 패드부를 포함하는 데이터 패드부, 상기 데이터 패드부와 연결되어 있는 오픈/쇼트 검사 패드부 및 상기 데이터 패드부의 단부를 연결하는 쇼팅바를 형성하는 단계와; 상기 쇼팅바에 검사신호를 인가하고, 상기 오픈/쇼트 검사 패드부에서 상기 검사신호의 수신여부를 확인하는 단계를 포함하는 것에 의해 달성될 수 있다.
여기서, 상기 쇼팅바 및 상기 데이터 패드부의 외곽에 배치된 상기 오픈/쇼트 검사 패드부를 상기 데이터 패드부와 전기적으로 분리하는 단계를 더 포함할 수 있다.
이하에서는 첨부도면을 참조하여 본 발명에 대하여 설명한다.
도 1은 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 배선 배치도이다.
박막트랜지스터 기판(1)은 크게 표시영역(100)과 그 외의 외곽영역으로 나누어진다. 표시영역(100)에는 가로방향으로 연장되는 복수개의 게이트선(11)과 세로방향으로 연장되는 복수개의 데이터선(21)이 교차하여 복수개의 매트릭스 형상의 화소 영역을 구성하고 있다.
외곽영역에서 데이터선(21)은 각 라인간의 간격이 좁아지면서 제 1 데이터 패 드부(20) 및 제 2 데이터 패드부(25)에 연결된다. 이처럼 각 데이터선의 배선 간격이 좁아지는 부분을 팬아웃부(70)라 하며 이는 게이트선(11)이 게이트 패드부(10)와 연결되는 부분에도 형성되어 있다. 데이터 패드부(20, 25)는 TCP(tape carrier package)방식 등을 통해 연결된 데이터 드라이버(도시하지 않음)로부터 구동신호를 받는 부분이다. 데이터 패드부(20, 25)는 통상 데이터선(21)보다 폭이 넓게 마련되며, 상부는 부식을 방지하기 위하여 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 덮여 있다.
제 1 데이터 패드부(20)를 지난 데이터선(21)은 제1 쇼팅바(53)로 연장되어 있다가, 오픈/쇼트 검사가 끝난 후 도시된 바와 같이 분리된다. 제1데이터 쇼팅바(53)는 표시영역(100)내의 게이트선(11)과 평행하게 마련되어 있으며, 통상 데이터선(21)의 형성 시에 같이 형성된다. 즉 데이터선(21)과 제1 쇼팅바(53)는 동일한 금속층으로 형성되는데, 이 때 데이터선(21)은 크롬 단일층으로 이루어 질 수 있다.
또한 제1 쇼팅바(53)는 제1검사신호패드(50)에 연결되어 있다. 제1검사신호패드(50)는 오픈/쇼트 검사 시에 제1 쇼팅바(53)에 연결된 데이터선(21)에 검사신호를 인가하기 위한 것으로, 제1 쇼팅바(53)보다 다소 넓은 폭을 가지고 있다.
표시영역(100)을 사이에 두고 제 1 쇼팅바(53)와 대응되는 외곽영역에는, 오픈/쇼트 검사 패드부(40)가 마련되어 있으며, 오픈/쇼트 검사 패드부(40)는 복수의 데이터선(21) 및 제 2 데이터 패드부(25) 사이에 연결되어 있다.
오픈/쇼트 검사 패드부(40)는 데이터선(21)의 형성 시 같이 형성되며, 상호 평행하게 배치되어 있는 3열의 패드열(40a, 40b, 40c)로 구성된다. 각 패드열(40a, 40b, 40c)에 포함된 오픈/쇼트 검사 패드부는 나란히 배열되어 있으며, 인접한 데이터선(21)과 연결된 오픈/쇼트 검사 패드부(40)와는 동일한 열에 배치되지 않는다. 하나의 오픈/쇼트 검사 패드부(40)는 인접한 오픈/쇼트 검사 패드부(40)와 상호 엇갈리게 배치되어 지그재그 형상을 이루고 있다.
오픈/쇼트 검사 패드부(40)는 각 데이터선(21) 및 제 2 데이터 패드부(25)와 일대일로 연결되기 때문에, 오픈/쇼트 검사 패드부(40)가 일렬로 배열되는 경우 박막트랜지스터 기판의 한정된 공간에서 오픈/쇼트 검사 패드부(40)의 공간 확보가 어려워진다. 이러한 점을 고려하여 본 실시예에 따른 오픈/쇼트 검사 패드부(40)는 복수의 열로 배치되며, 인접한 패드열에 위치하는 오픈/쇼트 검사 패드부(40)는 상호 엇갈리게 배치되어 있다.
평행한 패드열의 수는 박막트랜지스터 기판의 크기 및 기판에 마련되는 데이터선의 개수에 따라 가변적인 값이며, 오픈/쇼트 검사 패드부(40)의 배열 및 그 모양은 박막트랜지스터 기판(1)의 효율적인 공간 활용을 위하여 다양한 형태로 변형될 수 있다.
본 실시예에 나타난 오픈/쇼트 검사 패드부(40)는 제 2 데이터 패드부(25)와 연결되어 있으나, 제 1 데이터 패드부(20)와 데이터선 사이에 연결되는 것 역시 가능하며, 이 경우 제 1 검사신호패드(50) 및 제 1 쇼팅바(53)는 제 2 데이터 패드부(25)에 연결된다. 박막트랜지스터 기판을 형성하는 원판에 셀 마진이 없는 경우, 오픈/쇼트 검사 패드부(40)는 박막트랜지스터 기판(1) 내에 형성된다.
도 2는 도 1의 오픈/쇼트 검사 패드부(40)를 확대한 도면이다.
데이터선(21)은 데이터 패드부에 연결될 때, 라인간의 간격이 좁아지는 팬아웃부(70)를 형성한다. 따라서, 팬아웃부(70)의 외곽에 위치하는 데이터선(21)의 길이는 팬아웃부(70)의 중앙에 위치하는 데이터선(21)보다 길다. 데이터선(21) 길이의 차이는 각 데이터선(21) 및 제 2 데이터 패드부(25) 간의 저항의 차이를 만들고, 저항의 차이는 RC 지연을 발생시킨다. 이러한 문제점을 해결하기 위하여 본 실시예에 따른 오픈/쇼트 검사 패드부(40)는 복수의 데이터선(21)과 해당 제 2 데이터 패드부(25) 간의 저항이 균등하도록 다양한 크기로 형성된다. 즉, 데이터선(22)의 길이가 긴 팬아웃부(70)의 외곽에서 제 2 데이터 패드부(25)와 연결되는 오픈/쇼트 검사 패드부(40)의 크기를 크게 하거나 또는 길이를 길게 하여 데이터선(22)에서 발생하는 저항을 줄이고, 팬아웃부(70)의 중앙에서 제 2 데이터 패드부(25)와 연결되는 오픈/쇼트 검사 패드부(40)는 그 크기를 줄이거나 길이를 짧게 하여 팬아웃부(70)의 외곽 데이터선에서 발생하는 저항과 크기가 같도록 설계한다.
이처럼 데이터선(21)과 제 2 데이터 패드부(25)의 저항 차이를 균등하게 하는 오픈/쇼트 검사 패드부(40)의 형상은 다양한 실시예로 변형될 수 있으며 본 실시예와 같이 크기 또는 길이의 변형에 한정되지 않는다.
도 3은 본 발명의 제 2 실시예에 따른 박막트랜지스터 기판의 배선 배치도이다. 도 1 과 동일한 구성에 대한 설명은 생략한다.
도 1과는 달리 도 3에 도시된 오픈/쇼트 검사 패드부(40)는 제 2 데이터 패드 부(25)의 외곽에 형성되어 있으며, 제 2 데이터부(25)의 하단에는 제 1 커팅선(61) 및 제 2 커팅선(63)이 나타나 있다.
오픈/쇼트 검사 패드부(40)는 게이트선(11)과 평행하게 배열되어 있는 3 열의 패드열(40a, 40b, 40c)로 구성되며, 오픈/쇼트 검사 패드부(40)는 인접한 오픈/쇼트 검사 패드부와 상호 엇갈리게 배치되어 지그재그 형상을 이루고 있다.
커팅선(61, 63)은 공정이 끝난 박막트랜지스터 기판(1)을 원판에서 잘라내는 부분으로, 커팅 및 그라인딩하여 분리하는 선이다. 제 1커팅선(61)은 박막트랜지스터 기판(1) 내에 오픈/쇼트 검사 패드부(40)를 포함하지 않고 커팅 및 그라인딩 하는 선이며, 제 2 커팅선(63)은 박막트랜지스터 기판(1) 내에 오픈/쇼트 검사 패드부(40)를 포함하여 잘라내는 선이다. 제 1 커팅선(61) 또는 제 2 커팅선(63)은 택일적인 것이며, 박막트랜지스터 기판(1) 내의 여유공간 여부 내지는 설계의 선택에 따라 달라 질 수 있다.
본 실시예에 나타난 오픈/쇼트 검사 패드부(40)는 제 2 데이터 패드부(25)와 연결되어 있으나, 제 1 데이터 패드부(20) 외부에 연결되는 것도 가능하여, 이 경우 제 1 검사신호패드(50) 및 제 1 쇼팅바(53)는 제 2 데이터 패드부(25)에 연결된다. 오픈/쇼트 검사 패드부(40)는 박막트랜지스터 기판을 형성하는 원판에 셀 마진이 충분한 경우, 데이터 패드부(20, 25)의 외곽에 형성된다.
도 4는 본 발명의 제3실시예에 따른 박막트랜지스터 기판의 배선 배치도이다.
도시된 바와 같이, 제 1 데이터 패드부(20)과 연결되는 데이터선(21) 중 일부에만 제 1 오픈/쇼트 검사 패드부(43)가 형성되어 있다. 구체적으로는, 홀수번째 제 1 데이터 패드부(20)에만 제 1오픈/쇼트 검사 패드부(43)가 연결되어 있으며, 짝수번째 데이터선 패드부(20)에는 오픈/쇼트 검사 패드부가 연결되어 있지 않다. 또한, 제조 공정이 끝난 박막트랜지스터 기판(1)은 도시된 바와 같이 제 1 쇼팅바(53)와 제 1 데이터 패드부(20) 간의 연결이 끊어져 있으나, 오픈/쇼트 검사 단계에서의 제 1 쇼팅바(53)는 제 1 오픈/쇼트 검사 패드부(43)가 형성되지 않은 짝수번째 제 1 데이터 패드부(20)와 연결되어 있다.
그리고, 데이터선(21)과 짝수번째 제 2 데이터 패드부(25) 사이에 제 2오픈/쇼트 검사 패드부(45)가 연결되어 있으며, 홀수번째 제 2 데이터 패드부(25)는 오픈/쇼트 검사 패드부와 연결되어 있지 않다.
정리하자면, 데이터선(21)은 표시영역(100)을 사이에 두고 제 1 및 제 2 데이터 패드부(20, 25) 모두와 연결되어 있으며, 홀수번째 데이터선(21)과 제 1 데이터 패드부(20) 사이에는 제 1 오픈/쇼트 검사 패드부(43), 이와 교호적으로 짝수번째 데이터선(21)과 제 2 데이터 패드부(25) 사이에 제 2 오픈/쇼트 검사 패드부(45)가 배치된다.
제1 쇼팅바(53)와 대응되는 외곽영역에 제 2 쇼팅바(55)는 제1 쇼팅바(53)와 같이 표시영역(100)내의 게이트선(11)과 평행하게 마련되며, 데이터선(21)과 동시에 형성된다. 또한 제2 쇼팅바(55)도 오픈/쇼트 검사 시에 제2 쇼팅바(55)에 연결된 데이터선(21)에 검사신호를 인가하기 위한 제2검사신호패드(51)에 연결되어 있다.
본 실시예에 따른 오픈/쇼트 검사 패드부(43, 45)는 데이터선(21)과 각 데이 터 패드부(20, 25) 사이에 배치되었으나, 원판에서의 셀 마진이 충분한 경우에는 데이터 패드부(20, 25)의 외곽에 교호적으로 형성될 수 있다. 또한, 오픈/쇼트 검사 패드부(43, 45)가 2열이 아닌 다른 복수의 열로 평행하게 배열되는 것 역시 가능하다.
도 5는 본 발명의 제 2실시예에 따른 박막트랜지스터 기판의 검사방법을 설명하기 위한 박막트랜지스터 기판의 배선 배치도이다.
이하에서는 박막트랜지스터 기판의 검사 방법에 대하여 설명하겠다.
우선 원판 상에 복수의 게이트선(11)을 형성하고, 데이터 배선 물질을 증착하고 패터닝한다. 패터닝 단계를 통해 복수의 게이트선과 교차하여 교차영역을 정의하는 복수의 데이터선(21), 표시영역의 일측 외곽에 형성되며 복수의 데이터선과 연결되는 제 1 데이터 패드부(20), 표시영역의 타측 외곽에 형성되며 복수의 데이터선과 연결되는 제 2 데이터 패드부(25), 제 2 데이터 패드부와 연결되어 있는 오픈/쇼트 검사 패드부(40) 및 제 1 데이터 패드부의 단부를 연결하는 제 1 쇼팅바(53)가 형성된다.
그런 다음, 제 1 쇼팅바(53)에 검사신호를 인가하고, 오픈/쇼트 검사 패드부(40)에서 검사신호의 수신여부를 확인하는 검사 단계를 거치게 된다.
다음으로, 제 1 쇼팅바(53)는 오픈/쇼트 검사가 종료되면 제 1 데이터 패드부(20)와 분리된다. 오픈/쇼트 검사 패드부(40)의 경우 도시된 바와 같이 제 1 커팅선(61)에서 커팅 및 그라인딩되어 제 2 데이터 패드부(25)로부터 분리될 수도 있으며, 박막트랜지스터 기판(1)이 제 2 커팅선(63)에서 절단된다면 오픈/쇼트 검 사 패드부(40)는 제 2 데이터 패드부(25)와 연결된 상태로 남아 있게 된다.
도 6는 본 발명의 제 3실시예에 따른 박막트랜지스터 기판의 검사방법을 설명하기 위한 박막트랜지스터 기판의 배선 배치도이다.
도시된 바와 같이, 제1 오픈/쇼트 검사 패드부(43)는 표시영역(100)의 일측변에서 홀수번째 제 1 데이터 패드부(20)와 연결되고, 제 2 오픈/쇼트 검사 패드부(45)는 표시영역(100)의 타측변에서 짝수번째 제 2 데이터 패드부(25)와 연결되며, 제1 오픈/쇼트 검사 패드부(43)가 연결되지 않은 제 1 데이터 패드부(20)는 제 1 쇼팅바(53)에, 제 2 오픈/쇼트 검사 패드부(45)가 연결되지 않은 제 2 데이터 패드부(20)는 제 2 쇼팅바(55)에 연결되도록 패터닝한다.
상술한 바와 같은 패터닝이 완성되면, 제 1 및 2 쇼팅바(53, 55)에 검사신호를 인가하고, 제 1 및 2오픈/쇼트 검사 패드부(43, 45)에서 검사신호의 수신여부를 확인하는 검사 단계를 거치게 된다. 오픈/쇼트 검사 시 제1 및 2 검사신호패드(50, 51)에 검사 신호를 인가 하면, 홀수번째 데이터선(21)의 오픈/쇼트 여부는 제 1 데이터 패드부(20)와 연결된 제 1 오픈/쇼트 검사패드부(43)를 통해서, 짝수번째 데이터선(21)의 오픈/쇼트 여부는 제 2 데이터 패드부(25)와 연결된 제 2 오픈/쇼트 검사 패드부(45)를 통해서 확인할 수 있다.
그런 다음, 도 4와 같이 제 1 및 2 쇼팅바(53, 55)를 제 1 및 2 데이터 패드부(20, 25)와 전기적으로 분리한다.
또한, 오픈/쇼트 검사 패드부(43, 45)가 데이터선(21)과 각 데이터 패드부(20, 25) 사이가 아닌 데이터 패드부(20, 25)의 외곽에 교호적으로 형성되어 있다면, 도 5에서 설명된 바와 같이, 오픈/쇼트 검사 패드부(43, 45)를 데이터 패드부(20, 25)와 분리하는 단계를 포함할 수도 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명의 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 오픈/쇼트 검사를 할 수 있는 듀얼 뱅크 방식의 액정표시장치용 박막트랜지스터 기판 및 이에 적용되는 오픈/ 쇼트 검사 패드부의 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 듀얼 뱅크 방식으로 구동되는 액정표시장치의 제조 공정에서 라인 오픈/쇼트 검사를 할 수 있는 박막트랜지스터 기판이 제공된다.
또한 본 발명에 따르면, 듀얼 뱅크 방식으로 구동되는 액정표시장치의 제조 공정에서 라인 오픈/쇼트 검사를 할 수 있는 박막트랜지스터 기판의 검사방법이 제공된다.

Claims (10)

  1. 복수의 게이트선과 복수의 데이터선의 교차영역에 의해 정의되는 표시영역과;
    상기 표시영역의 일측 외곽에 형성되며, 상기 복수의 데이터선과 연결되는 제 1 데이터 패드부와 상기 표시영역의 타측 외곽에 형성되며, 상기 복수의 데이터선과 연결되는 제 2 데이터 패드부를 포함하는 데이터 패드부와;
    상기 데이터 패드부와 연결되어 있는 오픈/쇼트 검사 패드부를 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  2. 제1항에 있어서,
    상기 오픈/쇼트 검사 패드부는 상기 복수의 데이터선과 상기 데이터 패드부 사이에 위치하는 것을 특징으로 하는 박막트랜지스터 기판.
  3. 제2항에 있어서,
    상기 오픈/쇼트 검사 패드부는 각 상기 복수의 데이터선과 해당 데이터 패드부 간의 저항이 균등하도록 마련되는 것을 특징으로 하는 박막트랜지스터 기판.
  4. 제 1항에 있어서,
    상기 오픈/쇼트 검사 패드부는 상기 데이터 패드부의 외곽에 위치하는 것을 특징으로 하는 박막트랜지스터 기판.
  5. 제1항에 있어서,
    상기 오픈/쇼트 검사 패드부는,
    상기 표시영역의 일측 변에 배치되어 있는 제 1 오픈/쇼트 검사 패드부와;
    상기 표시영역의 타측 변에 배치되어 있는 제 2 오픈/쇼트 검사 패드부를 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  6. 제 5항에 있어서,
    상기 제 1 오픈/쇼트 검사 패드부와 상기 제 2 오픈/쇼트 검사 패드부는 교호적으로 배치되는 것을 특징으로 하는 박막트랜지스터 기판.
  7. 제1항 내지 제 6항 중의 어느 한 항에 있어서,
    상기 오픈/쇼트 검사 패드부는 상호 평행하게 배치된 복수의 패드열로 배치되는 것을 특징으로 하는 박막트랜지스터 기판.
  8. 제7항에 있어서,
    인접한 상기 패드열에 위치하는 오픈/쇼트 검사 패드는 상호 엇갈리게 배치되는 것을 특징으로 하는 박막트랜지스터 기판.
  9. 복수의 게이트선을 형성하는 단계와;
    데이터 배선 물질을 증착하고 패터닝하여, 상기 복수의 게이트선과 교차하여 교차영역을 정의하는 복수의 데이터선, 상기 표시영역의 일측 외곽에 형성되며 상기 복수의 데이터선과 연결되는 제 1 데이터 패드부 및 상기 표시영역의 타측 외곽에 형성되며 상기 복수의 데이터선과 연결되는 제 2 데이터 패드부를 포함하는 데이터 패드부, 상기 데이터 패드부와 연결되어 있는 오픈/쇼트 검사 패드부 및 상기 데이터 패드부의 단부를 연결하는 쇼팅바를 형성하는 단계와;
    상기 쇼팅바에 검사신호를 인가하고, 상기 오픈/쇼트 검사 패드부에서 상기 검사신호의 수신여부를 확인하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 검사방법.
  10. 제9항에 있어서,
    상기 쇼팅바 및 상기 데이터 패드부의 외곽에 배치된 상기 오픈/쇼트 검사 패드부를 상기 데이터 패드부와 전기적으로 분리하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 검사방법.
KR1020050004887A 2005-01-19 2005-01-19 박막트랜지스터 기판 및 그 검사방법 KR20060084201A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050004887A KR20060084201A (ko) 2005-01-19 2005-01-19 박막트랜지스터 기판 및 그 검사방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050004887A KR20060084201A (ko) 2005-01-19 2005-01-19 박막트랜지스터 기판 및 그 검사방법

Publications (1)

Publication Number Publication Date
KR20060084201A true KR20060084201A (ko) 2006-07-24

Family

ID=37174333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050004887A KR20060084201A (ko) 2005-01-19 2005-01-19 박막트랜지스터 기판 및 그 검사방법

Country Status (1)

Country Link
KR (1) KR20060084201A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415966B2 (en) 2010-05-13 2013-04-09 Samsung Display Co., Ltd. Liquid crystal display device and inspection method thereof
US9070594B2 (en) 2013-07-04 2015-06-30 Samsung Display Co., Ltd. Display device
US9614157B2 (en) 2014-09-02 2017-04-04 Samsung Display Co., Ltd. Organic light emitting diode display having a plurality of data drivers and manufacturing method thereof
US10866473B2 (en) 2018-04-06 2020-12-15 Samsung Display Co., Ltd. Display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415966B2 (en) 2010-05-13 2013-04-09 Samsung Display Co., Ltd. Liquid crystal display device and inspection method thereof
US9070594B2 (en) 2013-07-04 2015-06-30 Samsung Display Co., Ltd. Display device
US10043478B2 (en) 2013-07-04 2018-08-07 Samsung Display Co., Ltd. Display device
US9614157B2 (en) 2014-09-02 2017-04-04 Samsung Display Co., Ltd. Organic light emitting diode display having a plurality of data drivers and manufacturing method thereof
US10866473B2 (en) 2018-04-06 2020-12-15 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
KR100831280B1 (ko) 액정표시장치
JP4477603B2 (ja) 液晶表示装置及びその製造方法
US6111621A (en) Flat panel display devices having improved signal line repair capability
US8330691B2 (en) Display panel including dummy pixels and display device having the panel
US6172410B1 (en) Collective substrate of active-matrix substrates, manufacturing method thereof and inspecting method thereof
US8502950B2 (en) Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same
US7525335B2 (en) Display element and inspecting method of the same
CN102956672A (zh) 显示装置及其制造方法
JP2007298791A (ja) 液晶表示装置及びその欠陥修復方法
JP4939832B2 (ja) アレイ基板及びこれを有する表示装置
KR20090043749A (ko) 액정표시장치
US6677171B1 (en) Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates
US20160343279A1 (en) Display device
KR101187200B1 (ko) 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치
KR20060084201A (ko) 박막트랜지스터 기판 및 그 검사방법
JP2002098999A (ja) 液晶表示装置
KR100592005B1 (ko) 표시 장치용 전극 기판
KR101147101B1 (ko) 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법
KR100930429B1 (ko) 액정표시장치의 패드 구조
US10128276B2 (en) Display panel
KR101294230B1 (ko) 액정표시장치용 어레이 기판
JP2005241988A (ja) 表示装置
KR20000014516A (ko) 액정 표시 장치
KR20080022354A (ko) 액정표시장치
KR20160082555A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination