Nothing Special   »   [go: up one dir, main page]

KR101187200B1 - 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치 - Google Patents

스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치 Download PDF

Info

Publication number
KR101187200B1
KR101187200B1 KR1020050053694A KR20050053694A KR101187200B1 KR 101187200 B1 KR101187200 B1 KR 101187200B1 KR 1020050053694 A KR1020050053694 A KR 1020050053694A KR 20050053694 A KR20050053694 A KR 20050053694A KR 101187200 B1 KR101187200 B1 KR 101187200B1
Authority
KR
South Korea
Prior art keywords
line
gate
lines
thin film
test
Prior art date
Application number
KR1020050053694A
Other languages
English (en)
Other versions
KR20060133836A (ko
Inventor
김경환
김정기
이선용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050053694A priority Critical patent/KR101187200B1/ko
Publication of KR20060133836A publication Critical patent/KR20060133836A/ko
Application granted granted Critical
Publication of KR101187200B1 publication Critical patent/KR101187200B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 스위칭 소자에 의해 제어되는 테스트 라인을 구비하는 액정표시장치에 관한 것으로, 화면 표시부와 화면 비표시부를 포함하는 어레이 기판; 상기 화면 표시부에 형성되는 복수의 게이트 라인 및 상기 게이트 라인과 수직 교차하는 복수의 데이터 라인; 상기 화면 비표시부에 형성되며, 상기 게이트 라인들 중 홀수 번째 게이트 라인들을 서로 연결하는 제 1 게이트 라인 테스트 라인 및 상기 게이트 라인들 중 짝수 번째 게이트 라인들을 서로 연결하는 제 2 게이트 라인 테스트 라인; 상기 제 1 게이트 라인 테스트 라인과 상기 홀수 번째 게이트 라인 사이에 형성되며 상기 제 1 게이트 라인 테스트 라인과 상기 홀수 번째 게이트 라인을 스위칭하는 제 1 박막 트랜지스터 및 상기 제 2 게이트 라인 테스트 라인과 상기 짝수 번째 게이트 라인 사이에 형성되며 상기 제 2 게이트 라인 테스트 라인과 상기 짝수 번째 게이트 라인을 스위칭하는 제 2 박막 트랜지스터; 및 상기 제 1 박막 트랜지스터의 게이트전극과 연결되어 상기 제 1 박막 트랜지스터를 제어하는 제 1 스위칭 라인 및 상기 제 2 박막 트랜지스터의 게이트전극과 연결되어 상기 제 2 박막 트랜지스터를 제어하는 제 2 스위칭 라인을 포함한다.
테스트 라인, 쇼팅 바, 박막 트랜지스터, 절단 공정, 화면표시부

Description

스위칭 소자와 연결되는 테스트 라인을 구비하는 액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE COMPRISING TEST LINE CONNECTED TO SWITCHING DEVICE}
도 1은 일반적인 화면 표시부와 화면 비표시부를 구비하는 어레이 기판의 평면도.
도 2는 어레이 기판의 화면 비표시부의 테스트 라인을 더 자세히 나타내는 평면도.
도 3은 본 발명의 액정표시패널의 구조를 나타내는 평면도.
도 4는 본 발명의 화면 비표시부의 데이터 라인 테스트 라인의 구조를 나타내는 평면도.
************* 도면의 주요부분에 대한 부호의 설명 *************
300:모기판 301:액정표시패널
302:어레이 기판 303:화면표시영역
304:화면 비표시부 305:게이트 라인
306:데이터 라인 310a,310b,360a,360b: 테스트 라인
311a,311b,370a,370b: 스위칭 라인
320:박막 트랜지스터 330a330b,380a,380b:테스트 패드
331a,331b,390a,390b:스위칭 패드
본 발명은 액정표시패널의 검사 패턴을 구비하는 액정표시장치에 관한 것으로, 특히 액정표시패널 검사 패턴을 구비하는 액정표시장치에 관한 것이다.
액정표시장치는 매트릭스(matrix) 형태로 배열된 단위화소들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 단위화소들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 영상표시장치이다.
상기 액정표시장치는 단위화소들이 매트릭스 형태로 배열되는 액정표시패널과, 상기 단위화소들을 구동하기 위한 드라이버 집적회로(integrated circuit: IC)를 구비된다.
상기 액정표시패널은 박막 트랜지스터(TFT) 어레이 기판과 컬러필터 기판이 서로 대향하여 일정한 간격(통상, 셀-갭(cell-gap)이라 한다)을 갖도록 합착되고, 상기 이격된 간격에 액정층이 충진되어 형성된다.
상기 TFT 어레이 기판과 컬러필터 기판은 유효 화상 표시부의 외곽을 따라 형성되는 실 라인(seal line)에 의해 합착된다. 이때, TFT 어레이 기판이나 컬러필터 기판상에는 스페이서(spacer)가 형성되어 일정하게 셀-갭을 유지한다.
상기 TFT 어레이 기판과 컬러필터 기판의 외면에는 편광판과 위상차판 등이 더 구비된다. 이와 같은 다수의 구성요소를 선택적으로 구성함으로써, 빛의 진행상태를 바꾸거나 굴절률을 변화시켜 높은 휘도와 콘트라스트 특성을 갖는 액정표시장 치가 구성된다.
상기 TFT 어레이 기판과 컬러필터 기판이 대향하며 합착된 액정표시패널에는 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다. 즉, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 단위화소들의 광투과율을 개별적으로 조절할 수 있게 된다. 이와같이 화소전극에 인가되는 전압을 단위화소별로 제어하기 위하여 각각의 단위화소에는 스위칭 소자로 사용되는 박막 트랜지스터가 형성된다.
특히, 액정표시장치에 있어서, TFT어레이 기판은 액정표시패널을 형성하는데 많은 공정이 집중되는 곳으로 컬러필터 기판에 비해 복잡한 구조와 공정을 거친다.
이하 도 1을 통하여 TFT어레이 기판의 구조를 살펴본다.
도 1을 참조하면, TFT어레이 기판(100)은 화상이 구현되는 화면표시영역(110)과 화면표시영역 가장자리의 화면 비표시부(120)으로 구분된다.
화면표시영역(110)에는 다수의 게이트 라인(111,112)이 서로 평행하게 배열되며 상기 게이트 라인과 수직 교차하는 다수의 데이터 라인(113)이 형성된다. 또한, 상기 게이트 라인 및 데이터 라인의 교차에 의해 단위화소영역이 정의된다.
또한 상기 단위화소영역에는 상기 게이트 라인과 데이터 라인이 교차하는 영역에 스위칭소자로써 TFT(115)가 형성되어 있으며 상기 TFT는 단위화소내의 화소전극(117)과 전기적으로 연결되어 있다.
한편, 화면 비표시부(120)에는 화면표시영역에 신호를 제공하는 다수의 패드(미도시)가 형성된다. 상기 패드들은 각 게이트 라인 및 데이터 라인과 연결되는 게이트 패드들 및 데이터 패드들을 포함한다. 또한, 상기 화면 비표시부에는 어레이 기판이 완성된 후, 각 단위화소들의 양 불량을 측정하기 위한 테스트 라인 및 어레이 기판의 제조공정 중 발생될 수 있는 정전기로부터 어레이 기판을 보호하기 위한 쇼팅 바(shorting bar)(125,126)가 더 형성되어 있다. 상기 쇼팅 바는 게이트 라인 및 데이터 라인과 각각 연결되므로 어레이 기판의 가로 방향 및 세로 방향에 각각 형성될 수 있다. 또한 상기 쇼팅 바는 액정표시패널이 완성된 후, 절단공정에서 제거되므로 화면 비표시부의 패드 외곽에 형성된다.
도 1의 A영역을 확대한 도 2를 참조하여 게이트 라인 쇼팅 바(125,126)가 형성되는 어레이 기판의 가장자리 구성을 더 자세히 살펴본다.
게이트 라인(111,112) 및 데이터 라인(113)의 끝단에는 게이트 패드(121a,121b) 및 데이터 패드(123)를 각각 구비하며 그 끝단은 게이트 라인 쇼팅 바(shorting bar)(125,126)와 데이터 라인 쇼팅 바(shorting bar)(127)와 각각 연결되어 있다. 여기서, 짝수 번째 게이트 라인들(112)은 이븐 라인(even line) 단락부(131)에 의해 제 1 게이트 쇼팅 바(125)와 분리되어 있고, 홀수 번째 게이트 라인들(111)만 상기 제1 게이트 쇼팅 바(125)와 연결되어 있다. 상기 짝수 번째 게이트 라인(112)은 각각 제 2 게이트 라인 쇼팅 바(126)에 연결되어 있다. 즉, 쇼팅 바는 게이트 라인을 홀 수번째 및 짝수 번째 라인들끼리 서로 묶고 있다. 상기 데이터 라인 쇼팅 바(127) 또한 홀 수번째 및 짝수 번째 데이터 라인끼리 서로 묶어 구성될 수 있고, 모든 데이터 라인을 하나의 쇼팅 바로 서로 묶을 수 있다.
상기 게이트 라인 쇼팅 바 및 데이터 라인 쇼팅 바는 TFT어레이 기판을 제조 하는 공정을 진행함에 있어서 발생할 수 있는 정전기를 방지하는 역할과 TFT어레이 기판 제조공정이 마무리된 후에 각 단위화소 및 배선의 단락 여부를 검사하는 테스트용 배선 역할을 수행한다.
어레이 기판이 완성된 후, 상기 어레이 기판상에 형성되는 단위화소의 양 불량을 검사하기 위해 상기 게이트 라인 쇼팅 바 및 데이터 라인 쇼팅 바를 통해 화소영역의 게이트 라인 및 데이터 라인의 단락을 검사한다. 상기 검사는 상기 쇼팅 바들을 통해 전류를 흘려 주고 화소영역을 검사함으로써 이루어질 수 있다. 즉, 쇼팅 바를 통해 전류가 인가되면 단락이 발생한 게이트 라인 또는 데이터 라인의 화소는 정상적으로 작동하지 않게 되어 불량으로 나타난다.
단락 검사가 끝난 다음, 상기 쇼팅 바는 이어지는 절단공정에서 제거된다.
즉, TFT어레이 기판 및 컬러필터 기판을 완성하고 상기 TFT어레이 기판의 단선 검사를 완료한 후, 상기 TFT어레이 기판과 컬러필터 기판은 합착공정을 거치게 된다. 합착공정 후, 다수의 단위액정패널을 구비하는 액정표시패널은 절단공정을 거쳐 단위 액정표시패널로 분리되고 단위 액정표시패널 사이에 형성되는 액정공간에 액정을 충진하여 액정표시패널을 완성한다.
이어서, 완성된 액정표시패널은 오토 프로브(auto probe)검사를 통해 화면불량 여부를 더 검사하게 된다.
그러나 상기 공정에서 살핀 바와 같이, 액정표시패널은 절단공정에 의해 쇼팅 바, 즉 테스트 라인이 제거되기 때문에 절단공정과 오토 프로브 검사 사이에서는 표시패널의 어떠한 불량도 감지할 수 없는 문제를 가진다. 또한, 상기 테스트 라인들은 스크라이브 휠을 사용한 물리적 절단공정에 의해 제거되기 때문에 절단 공정에서 정전기 등이 발생하여 화면표시부에 손상을 가하는 문제를 야기한다.
그러므로 본 발명은 절단공정에 의해 제거할 필요 없고 액정표시패널의 게이트 라인 및 데이터 라인의 단락여부를 검사할 수 있는 새로운 테스트 라인 구조를 제공한다. 또한, 본 발명은 오토 프로브 검사 전 언제라도 액정표시패널을 검사할 수 있는 검사 라인 및 패드 구조를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명의 액정표시장치는 화면 표시부와 화면 비표시부를 포함하는 어레이 기판; 상기 화면 표시부에 형성되는 복수의 게이트 라인 및 상기 게이트 라인과 수직 교차하는 복수의 데이터 라인; 상기 화면 비표시부에 형성되며, 상기 게이트 라인들 중 홀수 번째 게이트 라인들을 서로 연결하는 제 1 게이트 라인 테스트 라인 및 상기 게이트 라인들 중 짝수 번째 게이트 라인들을 서로 연결하는 제 2 게이트 라인 테스트 라인; 상기 제 1 게이트 라인 테스트 라인과 상기 홀수 번째 게이트 라인 사이에 형성되며 상기 제 1 게이트 라인 테스트 라인과 상기 홀수 번째 게이트 라인을 스위칭하는 제 1 박막 트랜지스터 및 상기 제 2 게이트 라인 테스트 라인과 상기 짝수 번째 게이트 라인 사이에 형성되며 상기 제 2 게이트 라인 테스트 라인과 상기 짝수 번째 게이트 라인을 스위칭하는 제 2 박막 트랜지스터; 및 상기 제 1 박막 트랜지스터의 게이트전극과 연결되어 상기 제 1 박막 트랜지스터를 제어하는 제 1 스위칭 라인 및 상기 제 2 박막 트랜지스터의 게이트전극과 연결되어 상기 제 2 박막 트랜지스터를 제어하는 제 2 스위칭 라인을 포함한다.
또한, 본 발명은 상기 화면 비표시부에 형성되며 상기 데이터 라인들과 연결되는 데이터 라인 테스트 라인과; 상기 데이터 라인 테스트 라인과 상기 데이터 라인 사이에 형성되며 상기 데이터 라인 테스트 라인과 데이터 라인을 스위칭하는 스 위칭 소자와; 상기 데이터 라인 테스트 라인의 일단에 형성되는 전압 인가 패드와; 상기 스위칭 소자를 제어하는 스위칭 패드를 더 구비하는 액정표시장치를 제공한다.
또한, 상기 게이트 라인 테스트 라인은 홀수 번째 게이트 라인과 연결되는 제 1 게이트 라인 테스트 라인과; 짝수 번째 게이트 라인과 연결되는 제 2 게이트 라인 테스트 라인을 포함하는 한다.
또한, 상기 데이터 라인 테스트 라인은 홀수 번째 데이터 라인과 연결되는 제 1 데이트 라인 테스트 라인과; 짝수 번째 데이터 라인과 연결되는 제 2 데이터 라인 테스트 라인을 포함하는 것을 특징으로 한다.
또한, 상기 스위칭 소자는 박막 트랜지스터일 수 있으며, 스위칭 라인은 상기 박막 트랜지스터의 게이트 전극에 연결되는 것을 특징으로 한다.
상기 박막 트랜지스터의 소스 전극은 상기 게이트 라인 테스트 라인 또는 데이터 라인 테스트 라인에 연결되며 상기 박막 트랜지스터의 드레인 전극은 상기 게이트 라인 또는 데이터 라인에 연결되는 것을 특징으로 한다.
상기 스위칭 라인을 통해 상기 스위칭 소자가 열릴 때 상기 게이트 라인 테스트 라인으로부터 상기 게이트 라인으로 전압이 인가되는 것을 특징으로 한다.
액정표시패널은 하부 어레이 기판과 상부 컬러필터 기판의 합착에 의해 형성된다. 상기 두 기판을 서로 합착하기 전에 어레이 기판상에 형성되는 단위화소 및 게이트 라인 및 데이터 라인의 단락은 검사할 필요가 있다. 그러므로 어레이 기판이 완성되면 합착 전에 단락 검사를 한다. 또한, 어레이 기판의 제조공정 중 발생 하는 정전기에 의해 단위화소들이 손상되는 경우가 발생하는데, 상기 불량을 방지하기 위해 어레이 기판상의 게이트 라인 및 데이터 라인은 서로 연결되어 형성된다. 서로 연결된 게이트 라인 및 데이터 라인은 합착된 후 절단공정에서 서로 분리된다.
상기 게이트 라인 및 데이터 라인을 전기적으로 서로 연결하는 것이 쇼팅 바이다. 상기 쇼팅 바는 단락 검사에 사용될 뿐 아니라, 단위화소의 양 불량을 검사하는 배선으로 사용되기 때문에 테스트 라인이라 불리기도 한다.
본 발명에서는 상기 배선이 게이트 라인 및 데이터 라인의 단락과 단위화소들의 양 불량을 검사하는 것과, 오토 프로브 공정 전에 이루어질 수 있는 임의의 검사에 사용되기 때문에 테스트 라인이라 칭한다.
이하, 본 발명의 테스트 라인을 포함하는 액정표시패널의 구조를 도 3 및 4를 참조하여 살펴본다. 도 3은 액정표시패널의 전체를 도시한 개략적 평면도이며, 도 4는 도 3의 B영역 즉, 본 발명의 데이터 라인 테스트 라인을 확대한 평면도이다.
도 3 및 4를 참조하면, 본 발명의 액정표시패널(301)은 모 기판(300)상에 형성되는 제 1 기판(302)과 상기 제 1 기판(301)과 대향하며 접합되는 제 2 기판(미도시)을 구비한다. 상기 제 1 기판(302)은 어레이 기판일 수 있으며 상기 제 2 기판은 컬러필터 기판일 수 있다.
상기 제 1 기판(302)은 화면 표시부(303)과 화면 비표시부(304)를 포함한다.
상기 제 2 기판은 상기 제 1 기판(302)의 화면 표시부(303)에 대응되므로 상기 제 1 기판(302)은 제 2 기판보다 크다. 상기 화면 표시부(303)의 외곽부가 화면 비표시부(304)으로서 각종 패드 및 구동 회로들이 연결되는 영역이다.
상기 화면 표시부(303)에는 복수의 게이트 라인(305)와 상기 게이트 라인(305)와 수직교차하는 복수의 데이터 라인(306)이 형성된다. 상기 게이트 라인(305) 및 데이터 라인(306)에 의해 단위 화소가 정의된다.
상기 화면 비표시부(304)에는 상기 게이트 라인(305)의 일단일 수 있는 게이트 패드(340)와 상기 데이터 라인(306)의 일단일 수 있는 데이터 패드(350)가 각각 형성되어 있다. 상기 게이트 패드(340) 및 데이터 패드(350)는 액정표시패널의 가로 방향 및 세로 방향에 각각 형성될 수 있다.
한편, 상기 게이트 패드(340)의 외곽에는 상기 게이트 라인(305)들을 전기적으로 서로 연결하는 게이트 라인 테스트 라인(310a,310b)이 더 형성되어 있다. 또한, 상기 데이터 라인(306)의 일단에는 상기 데이터 라인(306)을 전기적으로 서로 연결하는 데이터 라인 테스트 라인(360a,360b)이 더 형성된다. 상기 데이터 라인 테스트 라인(360a,360b)은 데이터 패드(350)의 외곽에 형성될 수도 있고, 데이터 패드(350)와 반대 방향에 형성될 수도 있다.
도 3은 데이터 라인 테스트 라인(360a,360b)이 화소 표시영역을 사이에 두고 대향하는 것을 예시하고 있다.
상기 게이트 라인 테스트 라인(310a,310b) 및 데이터 라인 테스트 라인(360a,360b)은 하나의 배선일 수도 있으며, 복수의 배선일 수도 있다. 하나의 배선으로 형성될 경우, 인접하는 게이트 라인(305)들끼리 또는 인접하는 데이터 라인(306)들끼리 서로 단락이 발생할 수 있어 단락 검사 시 오류가 발생할 수 있어 본 발명은 상기 게이트 라인 테스트 라인(310a,310b) 및 데이터 라인 테스트 라인(360a,360b)을 두 개의 배선으로 각각 구성한다.
즉, 본 발명의 게이트 라인 테스트 라인(310a,310b)은 제 1 게이트 라인 테스트 라인(310a)과 제 2 게이트 라인 테스트 라인(310b)으로 구성된다. 상기 제 1 게이트 라인 테스트 라인(310a)은 홀수 번째 또는 짝수 번째 게이트 라인(305)들과 연결되며, 상기 제 2 게이트 라인 테스트 라인(310b)은 짝수 번째 또는 홀수 번째 게이트 라인(305)들과 연결된다. 즉, 제 1 게이트 라인 테스트 라인(310a)이 홀수 번째 게이트 라인(305)과 연결되면, 제 2 게이트 라인 테스트 라인(310b)은 짝수 번째 게이트 라인(305)과 연결된다.
한편, 상기 제 1, 2 게이트 라인 테스트 라인(310a,310b)의 일단에는 전압을 인가하기 위한 테스트 패드(330a,330b)가 각각 형성되어 있다. 즉, 제 1 게이트 라인 테스트 라인(310a)의 일단에 형성되는 제 1 테스트 패드(330a)와 제 2 게이트 라인 테스트 라인(310b)의 일단에 형성되는 제 2 테스트 패드(330b)가 형성되어 있다. 상기 테스트 패드들(330a,330b)은 화면 비표시부(304)의 가장자리에 형성될 수 있다.
한편, 상기 게이트 라인 테스트 라인(310a,310b)과 게이트 라인(305) 사이에는 스위칭 소자인 박막 트랜지스터(320a,320b)가 형성되어 있다. 상기 박막 트랜지스터(320a,320b)는 각 게이트 라인(305)마다 형성되며, 제 1 박막 트랜지스터(320a)와 제 2 박막 트랜지스터(320b)로 구성되어 있다.
상기 박막 트랜지스터(320a,320b)의 소스 전극은 상기 게이트 라인 테스트 라인(310a,310b)과 연결되며, 상기 박막 트랜지스터(320a,320b)의 드레인 전극은 상기 게이트 라인(305)과 연결된다. 또한, 상기 박막 트랜지스터(320a,320b)의 채널을 제어하기 위한 스위칭 라인(311a,311b)이 상기 게이트 라인 테스트 라인(310a,310b)과 평행하게 형성되어 있다.
상기 스위칭 라인(311a,311b)은 상기 제 1 박막 트랜지스터(320a)의 게이트 전극과 연결되어 제 1 박막 트랜지스터(320a)의 채널을 온/오프 하는 제 1 스위칭 라인(311a) 및 상기 제 2 박막 트랜지스터(320b)의 게이트 전극과 연결되어 제 2 박막 트랜지스터(320b)의 채널을 온/오프 하는 제 2 스위칭 라인(311b)으로 구성된다. 상기 제 1 스위칭 라인(311a)의 일단에는 제 1 스위칭 패드(331a)가 형성되어 있으며, 상기 제 2 스위칭 라인(311b)의 일단에는 제 2 스위칭 패드(331b)가 형성되어 있다.
즉, 상기 스위칭 라인(311a,311b)에 의해 전압이 인가되면 박막 트랜지스터(320a,320b)의 채널은 열리고, 게이트 라인 테스트 라인(310a,310b)을 통해 인가되는 전압이 게이트 라인(305)들에 제공된다. 상기 전압에 의해 게이트 라인(305)들의 단락이 검사될 수 있다.
상기 스위칭 라인(311a,311b)을 통해 상기 박막 트랜지스터(320a,320b)가 열리지 않으면 상기 게이트 라인(305)들은 상기 게이트 라인 테스트 라인(310a,310b)으로부터 분리되게 된다. 그러므로 어레이 기판(302)이 완성된 후, 단락 검사 시 상기 스위칭 라인(311a,311b)에 의해 박막 트랜지스터(320a,320b)를 동작시키고 게이트 라인 테스트 라인(310a,310b)에 의해 전압을 인가하여 게이트 라인(305)들의 단락을 검사한다.
상기 스위칭 라인(311a,311b)을 통해 박막 트랜지스터(320a,320b)에 전압이 인가되지 않으면 상기 게이트 라인(305)들은 서로 전기적으로 분리된 상태가 된다.
삭제
도 3은 본 발명의 게이트 라인 테스트 라인(310a,310b)이 제 1 게이트 라인 테스트 라인(310a)과 제 2 게이트 라인 테스트 라인(310b)으로 구성되며, 각 게이트 라인(305)들은 상기 제 1 및 제 2 박막 트랜지스터(320a,320b)에 의해 상기 제 1 및 제 2 게이트 라인 테스트 라인(310a,310b)과 연결되는 것을 예시하고 있다.
한편, 상기 데이터 라인(306)은 게이트 라인(305)과 같이 데이터 라인 테스트 라인(360a,360b)과 연결된다. 도 3의 본 발명은 일 실시예로 데이터 라인(306)들이 홀수 번째 라인인 오드 데이터 라인(odd data line) 및 짝수 번째 라인인 이븐 데이터 라인(even data line)으로 구분되고 상기 오드 데이터 라인들은 제 1 데이터 라인 테스트 라인(360a)과 연결되고 이븐 데이터 라인들은 제 2 데이터 라인 테스트 라인(360b)과 연결되는 것을 예시하고 있다.
상기 제 1 및 제 2 데이터 라인 테스트 라인(360a,360b)은 그 일단에 제 2 및 제 2 테스트 패드(380a,380b)가 각각 형성되어 있다.
한편, 상기 데이터 라인 테스트 라인(360a,360b)과 데이터 라인(306) 사이에는 스위칭 소자인 박막 트랜지스터(320a,320b)가 형성되며, 상기 박막 트랜지스터(320a,320b)는 제 1 박막 트랜지스터(320a)와 제 2 박막 트랜지스터(320b)로 구성되어 있다.
상기 박막 트랜지스터(320a,320b)의 소스 전극은 상기 데이터 라인 테스트 라인(360a,360b)과 연결되고 상기 박막 트랜지스터(320a,320b)의 드레인 전극은 상기 데이터 라인(306)과 각각 연결된다.
한편, 상기 박막 트랜지스터(320a,320b)의 게이트 전극과 연결되며 상기 박막 트랜지스터(320a,320b)를 동작시키는 스위칭 라인(370a,370b)이 상기 데이터 라인 테스트 라인(360a,360b)과 평행하게 더 형성되어 있다. 상기 스위칭 라인(370a,370b)은 상기 제 1 박막 트랜지스터(320a)의 게이트 전극과 연결되어 제 1 박막 트랜지스터(320a)의 채널을 온/오프 하는 제 1 스위칭 라인(370a) 및 상기 제 2 박막 트랜지스터(320b)의 게이트 전극과 연결되어 제 2 박막 트랜지스터(320b)의 채널을 온/오프 하는 제 2 스위칭 라인(370b)으로 구성된다.
상기 제 1 스위칭 라인(370a)의 일단에는 제 1 스위칭 패드(390a)가 형성되어 있으며, 상기 제 2 스위칭 라인(370b)의 일단에는 제 2 스위칭 패드(390b)가 형성되어 있다. 상기 스위칭 패드(390a,390b)를 통해 박막 트랜지스터(320a,320b)가 동작하면, 상기 데이터 라인 테스트 라인(360a,360b)으로부터 전압이 인가되어 데이터 라인(306)의 단락을 검사한다.
상기 스위칭 라인(311a,311b,370a,370b), 제 1, 제 2 박막 트랜지스터(320a,320b), 게이트 라인 테스트 라인(310a,310b) 및 데이터 라인 테스트 라인(360a,360b)들은 화면 비표시부(304)에 형성되며 절단 공정에서 제거될 필요가 없다. 그러므로 절단 공정에서 발생할 수 있는 정전기 등으로부터 화면표시영역이 손상되는 것을 원천적으로 방지할 수 있다.
또한, 종래에는 절단공정에 의해 상기 테스트 라인이 제거되면 액정표시패널을 오토 프로브 검사를 실시할 때까지 화면 표시부의 소자들을 검사할 수단이 원천적으로 없게 된다. 그러나 본 발명의 테스트 라인은 제거되지 않으며 스위칭 소자에 의해 상기 테스트 라인들이 게이트 라인 또는 데이터 라인과 분리 및 연결될 수 있어 언제든지 검사를 실시할 수 있는 장점을 가진다.
특히, 액정표시패널을 합착하는 셀 공정 후, 화면의 일부 영역에서 흐린 영상이 발생하는 도메인 불량을 상기 구성을 가지는 테스트 라인을 통해 고전압을 인가함으로써 손 쉽게 제거할 수 있다.
본 발명은 화면 표시부의 게이트 라인 및 데이터 라인의 테스트하는 테스트 라인을 박막 트랜지스터에 의해 제어될 수 있게 하여, 절단 공정에서 테스트 라인을 별도로 제거할 필요가 없어 절단 공정에서 발생하는 정전기로부터 화면 표시부를 보호할 수 있다. 또한, 본 발명은 테스트 라인을 제거하지 않음으로써 언제든지 화면 표시부를 검사할 수 있어 화면 표시부의 불량을 쉽게 감지할 수 있다.

Claims (8)

  1. 화면 표시부와 화면 비표시부를 포함하는 어레이 기판;
    상기 화면 표시부에 형성되는 복수의 게이트 라인 및 상기 게이트 라인과 수직 교차하는 복수의 데이터 라인;
    상기 화면 비표시부에 형성되며, 상기 게이트 라인들 중 홀수 번째 게이트 라인들을 서로 연결하는 제 1 게이트 라인 테스트 라인 및 상기 게이트 라인들 중 짝수 번째 게이트 라인들을 서로 연결하는 제 2 게이트 라인 테스트 라인;
    상기 제 1 게이트 라인 테스트 라인과 상기 홀수 번째 게이트 라인 사이에 형성되며 상기 제 1 게이트 라인 테스트 라인과 상기 홀수 번째 게이트 라인을 스위칭하는 제 1 박막 트랜지스터 및 상기 제 2 게이트 라인 테스트 라인과 상기 짝수 번째 게이트 라인 사이에 형성되며 상기 제 2 게이트 라인 테스트 라인과 상기 짝수 번째 게이트 라인을 스위칭하는 제 2 박막 트랜지스터; 및
    상기 제 1 박막 트랜지스터의 게이트전극과 연결되어 상기 제 1 박막 트랜지스터를 제어하는 제 1 스위칭 라인 및 상기 제 2 박막 트랜지스터의 게이트전극과 연결되어 상기 제 2 박막 트랜지스터를 제어하는 제 2 스위칭 라인을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 화면 비표시부에 형성되며, 상기 데이터 라인들 중 홀수 번째 데이터 라인들을 서로 연결하는 제 1 데이터 라인 테스트 라인 및 상기 데이터 라인들 중 짝수 번째 데이터 라인들을 서로 연결하는 제 2 데이터 라인 테스트 라인;
    상기 제 1 데이터 라인 테스트 라인과 상기 홀수 번째 데이터 라인 사이에 형성되며 상기 제 1 데이터 라인 테스트 라인과 상기 홀수 번째 데이터 라인을 스위칭하는 제 1 박막 트랜지스터 및 상기 제 2 데이터 라인 테스트 라인과 상기 짝수 번째 데이터 라인 사이에 형성되며 상기 제 2 데이터 라인 테스트 라인과 상기 짝수 번째 데이터 라인을 스위칭하는 제 2 박막 트랜지스터;
    상기 제 1, 제 2 데이터 라인 테스트 라인의 일단에 형성되는 제 1, 제 2 테스트 패드; 및
    상기 제 1, 제 2 박막 트랜지스터를 제어하는 제 1, 제 2 스위칭 라인을 더 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 제 1, 제 2 게이트 라인 테스트 라인의 일단에 형성되는 제 1, 제 2 테스트 패드를 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서, 상기 제 1, 제 2 박막 트랜지스터를 제어하는 제 1, 제 2 스위칭 패드를 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서, 상기 화면 비표시부에 형성되며, 상기 게이트 라인의 일단인 게이트 패드를 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서, 상기 제 1, 제 2 게이트 라인 테스트 라인은 상기 게이트 패드의 외곽에 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제 5 항에 있어서, 상기 제 1, 제 2 스위칭 라인에 의해 전압이 인가되면 상기 제 1, 제 2 박막 트랜지스터의 채널이 열리고, 상기 제 1, 제 2 게이트 라인 테스트 라인을 통해 인가되는 전압이 각각 상기 홀, 짝수 번째 게이트 라인들에 제공되어 상기 홀, 짝수 번째 게이트라인들의 단락을 검사하는 것을 특징으로 하는 액정표시장치.
  8. 제 2 항에 있어서, 상기 제 1, 제 2 스위칭 라인에 의해 전압이 인가되면 상기 제 1, 제 2 박막 트랜지스터의 채널이 열리고, 상기 제 1, 제 2 데이터 라인 테스트 라인을 통해 인가되는 전압이 각각 상기 홀, 짝수 번째 데이터 라인들에 제공되어 상기 홀, 짝수 번째 데이터 라인들의 단락을 검사하는 것을 특징으로 하는 액정표시장치.
KR1020050053694A 2005-06-21 2005-06-21 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치 KR101187200B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050053694A KR101187200B1 (ko) 2005-06-21 2005-06-21 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050053694A KR101187200B1 (ko) 2005-06-21 2005-06-21 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치

Publications (2)

Publication Number Publication Date
KR20060133836A KR20060133836A (ko) 2006-12-27
KR101187200B1 true KR101187200B1 (ko) 2012-10-05

Family

ID=37812564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053694A KR101187200B1 (ko) 2005-06-21 2005-06-21 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치

Country Status (1)

Country Link
KR (1) KR101187200B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101594622B1 (ko) * 2009-09-29 2016-02-17 엘지디스플레이 주식회사 액정표시장치
KR101113340B1 (ko) * 2010-05-13 2012-02-29 삼성모바일디스플레이주식회사 액정 표시장치 및 그의 검사방법
KR101843360B1 (ko) * 2010-12-24 2018-03-30 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 표시 장치 및 표시 장치의 동작 방법
KR101992892B1 (ko) * 2012-10-16 2019-06-25 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법
KR102005498B1 (ko) * 2013-01-02 2019-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그것을 포함하는 액정 표시 장치
KR102217455B1 (ko) * 2014-11-19 2021-02-23 삼성디스플레이 주식회사 표시 장치
KR102468141B1 (ko) * 2015-12-31 2022-11-16 엘지디스플레이 주식회사 표시 장치
CN105976745B (zh) * 2016-07-21 2018-11-23 武汉华星光电技术有限公司 阵列基板测试电路、显示面板及平面显示装置
CN106297616B (zh) * 2016-09-13 2020-07-07 京东方科技集团股份有限公司 阵列检测电路、驱动方法、显示驱动器、显示基板和装置
CN111897155B (zh) * 2020-09-03 2023-04-11 业成科技（成都）有限公司 阵列基板及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184420A (ja) * 1997-09-09 1999-03-26 Toshiba Corp 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184420A (ja) * 1997-09-09 1999-03-26 Toshiba Corp 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ

Also Published As

Publication number Publication date
KR20060133836A (ko) 2006-12-27

Similar Documents

Publication Publication Date Title
US6172410B1 (en) Collective substrate of active-matrix substrates, manufacturing method thereof and inspecting method thereof
JP4583052B2 (ja) アクティブマトリクス型表示装置
KR101347846B1 (ko) 박막 트랜지스터 기판, 이를 포함하는 액정표시장치 및이의 리페어 방법
KR101238337B1 (ko) 어레이 기판 및 이를 갖는 액정표시장치
US8502950B2 (en) Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same
US9097921B2 (en) Active matrix display device
KR20060015201A (ko) 어레이 기판과, 이를 갖는 모기판 및 액정표시장치
US6677171B1 (en) Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates
KR101187200B1 (ko) 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치
KR101140575B1 (ko) 액정표시장치 검사공정
KR20140098937A (ko) 액정표시장치 및 그의 제조방법
KR100806885B1 (ko) 액정 표시 장치의 제조 방법
JP3119357B2 (ja) 液晶表示装置
JP4772196B2 (ja) 液晶表示装置及び画面表示応用装置
KR101294230B1 (ko) 액정표시장치용 어레이 기판
KR20070076843A (ko) 박막 트랜지스터 기판 및 그 검사 방법
KR101036738B1 (ko) 리페어 라인을 구비하는 ｔｆｔ어레이 기판 및 이를이용한 리페어 방법
KR20040061951A (ko) 액정표시장치의 패드 구조
KR101174156B1 (ko) 평판 표시장치
JP2011013626A (ja) 表示装置の製造方法
KR100628440B1 (ko) 액정표시장치
KR20060091434A (ko) 액정 표시 장치의 박막 트랜지스터 어레이 기판
JPH11119246A (ja) 液晶表示装置の製造方法
KR101927192B1 (ko) 액정표시장치
KR101192072B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 8