Nothing Special   »   [go: up one dir, main page]

KR20060076997A - 횡전계모드 액정표시소자 - Google Patents

횡전계모드 액정표시소자 Download PDF

Info

Publication number
KR20060076997A
KR20060076997A KR1020040115628A KR20040115628A KR20060076997A KR 20060076997 A KR20060076997 A KR 20060076997A KR 1020040115628 A KR1020040115628 A KR 1020040115628A KR 20040115628 A KR20040115628 A KR 20040115628A KR 20060076997 A KR20060076997 A KR 20060076997A
Authority
KR
South Korea
Prior art keywords
line
liquid crystal
pixel
crystal display
electrode
Prior art date
Application number
KR1020040115628A
Other languages
English (en)
Other versions
KR101157841B1 (ko
Inventor
김도성
강병구
이도영
장성수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040115628A priority Critical patent/KR101157841B1/ko
Priority to US11/166,922 priority patent/US7884910B2/en
Publication of KR20060076997A publication Critical patent/KR20060076997A/ko
Application granted granted Critical
Publication of KR101157841B1 publication Critical patent/KR101157841B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/128—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode field shaping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)

Abstract

본 발명은 횡전계방식 액정표시소자에 관한 것으로, 본 발명의 액정표시소자는 제 1 기판과 제 2 기판; 상기 제 1 기판 상에 형성되는 게이트라인; 상기 게이트라인과 교차되어 화소영역을 정의하는 데이터라인; 상기 게이트라인과 데이터라인이 교차되는 지점에 형성되는 박막트랜지스터; 실질적으로 평행하게 배열되어 횡전계를 발생시키는 적어도 하나의 화소전극과 공통전극; 상기 데이터라인과 평행하게 형성되며, 상기 데이터라인과 제 1 이격거리를 두고 형성되는 제 1 화소전극라인과 상기 게이트라인의 연장방향으로 인접하는 화소의 데이터라인과 제 2 이격거리를 갖고 형성되는 제 2 화소전극라인; 상기 데이터라인과 평행하게 형성되며, 상기 데이터라인과 제 1' 이격거리를 두고 형성되는 제 1 공통라인과 상기 게이트라인의 연장방향으로 인접하는 화소의 데이터라인과 제 2' 이격거리를 갖고 형성되는 제 2 공통라인; 상기 데이터라인에 대하여 수직한 방향으로 러빙처리된 배향막; 및 상기 제 1 및 제 2 기판 사이에 형성된 액정층을 포함하여 구성되며, 상기 제 1 이격거리는 상기 제 2 이격거리보다 작게 형성되어, 상기 제 1 화소전극라인과 상기 데이터라인 간에 발생하는 기생 커패시턴스가 상기 제 2 화소전극라인과 그에 인접한 데이터라인 간에 발생하는 기생 커패시턴스보다 큰 값을 가지는 것을 특징으로 한다.
액정표시소자, 수평 2-도트 인버젼 방식, 세로선, 기생 커패시턴스

Description

횡전계모드 액정표시소자{IN-PLAIN SWITCHING LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 종래 액정표시소자를 나타내는 평면도.
도 2a 및 2b는 상기 도 1의 영역 'I'에 대한 확대도.
도 3는 본 발명의 제 1 실시예에 따른 액정표시소자의 단위 화소를 나타내는 도면.
도 4a 및 4b는 도 3의 Ⅱ-Ⅱ'선 및 Ⅲ-Ⅲ'선에 대한 단면도.
도 4c 및 4d는 도 3의 영역 Ⅳ에 대한 확대도.
도 5는 본 발명의 제 2 실시예에 따른 액정표시소자의 단위 화소를 나타내는 도면.
도 6a 및 6b는 액정패널에 공급되는 수평 2-도트 인버젼 방식의 데이터 극성패턴을 나타내는 도면.
도 7은 수평으로 인접하여 동일 극성을 갖는 두 화소의 회로도.
도 8은 도 7에 도시된 화소에서 기생 커패시턴스에 의한 화소전압의 변동을 나타내는 신호 파형도.
도 9는 액정표시소자의 기생 커패시턴스에 의한 커패시턴스 커플링 효과에 의해 액정패널에 표시되는 세로선 현상을 나타내는 도면.
도 10은 본 발명의 제 3 실시예에 따른 액정표시소자의 단위 화소를 나타내는 도면.
도 11은 본 발명의 제 4 실시예에 따른 액정표시소자의 단위 화소를 나타내는 도면.
도 12는 본 발명의 제 5 실시예에 따른 액정표시소자의 단위 화소를 나타내는 도면.
***본 발명의 주요부분에 대한 부호의 설명***
10, 100: 데이터라인 1, 101: 게이트라인
3, 103: 화소전극 5, 105: 공통전극
123: 제 1 화소전극라인 123':제 2 화소전극라인
125: 제 1 공통라인 125':제 2 공통라인
103', 103": 화소보조전극 105', 105": 공통보조전극
TFT: 박막트랜지스터 Cdp, Cpd: 기생 커패시턴스
d1: 제 1 이격거리 d2: 제 2 이격거리
d1': 제 1' 이격거리 d2' : 제 2 이격거리
본 발명은 액정표시소자에 관한 것으로, 특히 데이터라인의 신호 간섭을 방지하고, 세로선 불량을 감소시킬 수 있는 횡전계방식 액정표시소자에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북 컴퓨터와 같은 각종 휴대용 전자 기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시소자(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시소자로 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있는데, 그 중 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시장치(LCD)가 각광을 받고 있다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 구현하게 된다. 이를 위하여, 액정표시장치는 화소들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
도 1은 일반적인 횡전계방식 액정표시소자의 단위화소를 나타낸 것으로, 도면에 도시된 바와 같이, 액정패널의 제 1 기판에는 게이트라인(1)과 데이터라인(10)이 교차하게 배열되어 화소영역을 정의하며, 상기 게이트라인(1)과 데이터라인(10)이 교차 영역에는 스위칭소자인 박막트랜지스터(thin film transistor, TFT)가 형성된다. 액정패널의 화소 각각에는 화소전극(3)과 공통전극(5)이 교대로 배치되는데, 상기 화소전극(3)은 스위칭 소자인 박막트랜지스터(TFT)의 소스/드레인 전극(13, 15)으로부터 데이터신호를 인가받아 공통전극(5)과 함께 제 1 기판 상에 횡전계를 형성한다. 박막트랜지스터(TFT)의 게이트전극(9)은 데이터신호가 1 라인분씩의 화소전극(3)들에게 인가되도록 게이트라인(1)에 접속된다. 이에 따라, 액정표시장치는 화소별로 공급된 데이터신호에 따라 화소전극(3)과 공통전극(5) 사이에 인 가되는 전계에 의해 액정층의 광투과율을 조절함으로써 화상을 표시한다.
또한, 도면에 도시하지는 않았지만, 제 2 기판 상에는 컬러필터층이 형성되며, 상기 제 1 기판 및 제 2 기판 사이의 이격 공간에 액정층이 형성된다.
상기 액정층의 액정분자는 화소전극(3) 및 공통전극(5) 사이에 형성되는 횡전게에 의해 구동되므로, 종래 TN(Twisted Nematic) 모드 액정표시소자에 비해 가시범위가 넓어지게 되어, 상, 하, 좌, 우 방향으로 약 80°~85 °범위의 시야각을 확보하게 된다.
그런데, 상기한 바와 같은 종래 횡전계방식 액정표시소자에서는 데이터라인(10)과 화소전극(3)이 평행하게 근접 배치됨에 따라 상기 데이터라인(10)과 화소전극(3) 간의 신호간섭이 쉽게 유발되고, 이로 인해 크로스토크 및 광누설 현상등이 야기되었다. 따라서, 이와 같은 문제점을 최소화시키고자, 화소의 외곽 영역, 즉 데이터라인(10)과 인접하는 영역에 최외곽 공통전극(5')을 배치하고, 상기 최외곽 공통전극(5')의 폭을 다른 공통전극(5)에 비하여 넓게 형성하였다. 하지만, 이와 같은 전극 배치 구조는 액정표시소자의 개구율을 저하시킬 뿐 아니라, 데이터라인의 신호 간섭에 의한 전계의 왜곡 현상도 효과적으로 방지할 수 없었다.
도 2a 및 도2b는 상기 도 1의 'I'영역에 대한 확대도면으로서, 도면을 참조하여, 데이터라인의 신호간섭에 의한 액정 배열의 왜곡현상을 보다 상세히 설명하겠다.
이때, 액정분자의 초기 배열을 유도하는 러빙 방향은 공통전극(5, 5') 및 화소전극(3)에 대하여 약 45°의 기울기를 갖도록 형성하여, 전압이 인가될 경우, 상 기 공통전극(5, 5') 및 화소전극(3)과 직교되는 방향으로 횡전계가 발생되도록 한다.
우선, 도 2a는 데이터라인(10)에 8V의 전압이 인가되고, 공통전극(5, 5') 및 화소전극(3)에 각각 5V와 8V의 전압이 인가되는 조건 하에서, 상기 공통전극(5, 5')과 화소전극(3) 사이의 전압차에 의한 전계에 의해 액정분자의 제 1 방향자(30)가 결정되는 것을 도시하고 있다. 다음으로, 도 2b는 상기 도 2a에서와 같이 공통전극(5, 5')과 화소전극(3)에 3V의 전압차가 발생하더라도 데이터라인(10)에 인가되는 전압이 바뀔 경우, 실제 구동 영역의 전계에도 변화가 발생되어 도 2a에 따른 제 1 방향자(30)보다 조금 더 회전된 제 2 방향자(35)를 가지게 되는 것을 나타낸 것이다. 이와 같이 데이터라인의 신호 전압차는 전계의 방향을 왜곡시켜 액정 배열에 변화를 유발함으로써, 공통전극과 화소전극에 동일한 전압이 인가되는 조건이라도 표시 화면 상에서 색감의 변화를 야기하게 된다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 러빙방향을 데이터라인에 대하여 수직하게 형성하고, 공통전극 및 화소전극을 상기 러빙방향에 대응되도록 배치함으로써, 데이터라인의 신호 간섭에 의한 화질 불량을 방지하는 횡전계방식 액정표시소자를 제공하는 데 그 목적이 있다.
또한, 본 발명은 수평 2-도트 인버젼 구동시 발생하는 액정패널의 세로선 현상을 제거하여 액정패널의 화질을 개선할 수 있도록 한 횡전계방식 액정표시소자를 제공하는 것을 또다른 목적으로 한다.
상기한 목적을 달성하기 위하여, 본 발명에 따른 횡전계방식 액정표시소자는 제 1 기판과 제 2 기판; 상기 제 1 기판 상에 형성되는 게이트라인; 상기 게이트라인과 교차되어 화소영역을 정의하는 데이터라인; 상기 게이트라인과 데이터라인이 교차되는 지점에 형성되는 박막트랜지스터; 실질적으로 평행하게 배열되어 횡전계를 발생시키는 적어도 하나의 화소전극과 공통전극; 상기 데이터라인과 평행하게 형성되며, 상기 데이터라인과 제 1 이격거리를 두고 형성되는 제 1 화소전극라인과 상기 게이트라인의 연장방향으로 인접하는 화소의 데이터라인과 제 2 이격거리를 갖고 형성되는 제 2 화소전극라인; 상기 데이터라인과 평행하게 형성되며, 상기 데이터라인과 제 1' 이격거리를 두고 형성되는 제 1 공통라인과 상기 게이트라인의 연장방향으로 인접하는 화소의 데이터라인과 제 2' 이격거리를 갖고 형성되는 제 2 공통라인; 상기 데이터라인에 대하여 수직한 방향으로 러빙처리된 배향막; 및 상기 제 1 및 제 2 기판 사이에 형성된 액정층을 포함하여 구성되며, 상기 제 1 이격거리는 상기 제 2 이격거리보다 작게 형성되어, 상기 제 1 화소전극라인과 상기 데이터라인 간에 발생하는 기생 커패시턴스가 상기 제 2 화소전극라인과 그에 인접한 데이터라인 간에 발생하는 기생 커패시턴스보다 큰 값을 가지는 것을 특징으로 한다.
상기 박막트랜지스터는 상기 게이트라인의 일부로 형성되는 게이트전극, 반도체층과 상기 데이터라인으로부터 인출되는 소스전극 및 드레인전극을 포함하여 구성된다.
또한, 본 발명의 액정표시소자는 상기 박막트랜지스터의 드레인전극과 상기 화소전극을 전기적으로 연결하는 제 1 컨택홀을 추가로 포함할 수 있다.
상기 화소전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)로 형성될 수 있으며, 그 양 끝이 제 1 및 제 2 화소전극라인로부터 인출되어 신호를 인가받고, 상기 공통전극은 그 양 끝이 제 1 및 제 2 공통라인으로부터 인출되어 신호를 인가받는다.
상기 제 1 공통라인과 제 1 화소전극라인은 오버랩되어 제 1 스토리지를 형성하며, 상기 제 2 공통라인과 제 2 화소전극라인은 오버랩되어 제 2 스토리지를 형성할 수 있다.
또한, 상기 액정표시소자는 제 1 공통라인 및 제 2 공통라인에 신호를 인가하는 제 3 공통라인을 추가로 포함할 수 있는데, 상기 데이터라인에 대하여 소정의 경사각을 갖고 형성된 상기 공통전극 및 화소전극이 상기 제 3 공통라인을 기준으로 대칭으로 배치되어 상기 화소영역 내에서 2-도메인을 형성할 수 있다.
이때, 상기 게이트라인은 인접하는 공통전극 또는 화소전극에 평행하게 형성되어 지그재그(zig-zag) 형태로 연장 형성될 수 있으며, 상기 게이트라인을 경계로 인접하는 두 화소영역이 대칭 형태로 형성될 수 있다.
상기 액정표시소자의 화소영역은 데이터라인을 경계로 인접하는 화소영역과 대칭 형태로 형성될 수도 있다.
또한, 상기 액정표시소자는 상기 제 1 및 제 2 화소전극라인으로부터 화소전극이 인출되는 영역에 화소보조전극을 추가로 포함하고, 상기 제 1 및 제 2 공통라 인으로부터 공통전극이 인출되는 영역에 공통보조전극을 추가로 포함할 수 있다.
또한, 본 발명의 액정표시소자는 제 1' 이격거리 및 제 2' 이격거리가 0이 되도록 형성되거나, 상기 제 1 이격거리가 상기 제 1'이격거리보다 작게 되도록 형성될 수도 있다.
또한, 본 발명의 액정표시소자는 수평 2-도트 인버젼방식에 의해 수평 방향으로 인접하는 두개의 화소영역 단위로 데이터 극성패턴들이 반전되도록 구동될 수 있다.
이하, 도면을 참조하여, 본 발명에 따른 액정표시소자에 대하여 보다 상세히 설명한다.
먼저, 도 3은 본 발명의 제 1 실시예에 따른 액정표시소자의 단위 화소를 나타내는 도면이고, 도 4a와 4b는 도 3의 Ⅱ-Ⅱ'선과 Ⅲ-Ⅲ'선에 대한 단면도이다.
도면에 도시된 바와 같이, 액정패널은 제 1 기판(110) 위에 배열되어 단위 화소영역을 정의하는 데이터라인(100) 및 게이트라인(101)과, 상기한 게이트라인(101)과 데이터라인(100)의 교차점에 배치된 스위칭소자인 박막트랜지스터(TFT)와, 상기 화소내에 교대로 평행하게 배열되어 횡전계를 발생시키는 적어도 하나의 화소전극(103)과 공통전극(105)을 포함하여 구성된다. 이때, 상기 화소전극(103) 및 공통전극(105)은 상기 데이터라인(100)에 수직한 방향에 대하여 0°~45°사이의 경사각을 갖도록 형성된다.
박막트랜지스터(TFT)는 제 1 기판(110) 위에 형성되어 상기 게이트라인(101)의 일부로 형성되는 게이트전극(107)과, 상기 게이트전극(107) 위에 적층된 SiNx 또는 SiOx와 같은 물질로 이루어진 게이트절연막(120)과, 상기 게이트절연막(120) 위에 형성된 반도체층(109)과, 상기 반도체층(109) 위에 형성된 오믹컨택트층(111)과, 상기 오믹컨택트층(111) 위에 형성되어 데이터라인(100)과 화소전극(119)에 각각 접속되는 소스전극(113) 및 드레인전극(115)으로 구성된다.
상기 박막트랜지스터(TFT) 위에는 SiNx 또는 SiOx와 같은 물질로 이루어진 보호막(130)이 기판 전체에 걸쳐 적층되어 있으며, 상기 보호막(130) 상에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide) 등의 투명도전체로 이루어진 화소전극(103)이 형성되어 상기 보호막(130)에 형성된 제 1 컨택홀(117)을 통해 상기 박막트랜지스터(TFT)의 드레인전극(115)에 접속되어 데이터신호를 인가받는다.
한편, 상기 단위 화소 내에는 상기 데이터라인(100)과 제 1 이격거리(d1)를 두고 평행하게 배치되는 제 1 화소전극라인(123)과, 게이트라인(101)의 연장방향으로 인접하는 화소의 데이터라인(100')과 제 2 이격거리(d2)를 두고 평행하게 배치되는 제 2 화소전극라인(123')이 형성되어 복수의 화소전극(103)을 전기적으로 연결하며, 상기 데이터라인(100)과 제 1' 이격거리(d1')를 두고 평행하게 배치되는 제 1 공통라인(125)과, 게이트라인(101) 방향으로 인접하는 화소의 데이터라인(100')과 제 2' 이격거리(d2')를 두고 평행하게 배치되는 제 2 공통라인(125')이 형성되어 복수의 공통전극(105)을 전기적으로 연결한다. 여기서, 상기 제 1 공통라인(125)과 제 1 화소전극라인(123) 및 제 2 공통라인(125')과 제 2 화소전극라인(123')은 각각 상기 게이트절연막(120) 및 보호막(130)을 사이에 두고 오버랩되어 제 1 스토리지(Cst1) 및 제 2 스토리지(Cst2)를 형성하게 된다.
한편, 상기 액정표시소자는 제 1 및 제 2 공통라인(125, 125')에 공통신호를 인가하는 제 3 공통라인(125")을 추가로 포함할 수 있는데, 상기 데이터라인(100)에 대하여 소정의 경사각을 갖고 형성된 상기 화소전극(103) 및 공통전극(105)이 상기 제 3 공통라인(125")의 연장방향을 기준으로 대칭으로 배치되어 상기 화소영역 내에서 2-도메인을 형성할 수 있다.
이때, 상기 게이트라인(101)은 인접하는 화소전극(103) 또는 공통전극(105)에 평행하게 형성되어, 액정패널의 전 영역에 걸쳐 지그재그(zig-zag) 형태로 연장될 수 있으며, 상기 게이트라인(101)을 경계로 인접하는 두 화소영역이 대칭 형태로 형성될 수 있다.
상기 액정표시소자의 화소영역은 데이터라인(100')을 경계로 인접하는 화소영역과 대칭 형태로 형성될 수도 있다.
또한, 본 발명의 액정표시소자는 상기 제 1 및 제 2 화소전극라인(123, 123')으로부터 화소전극(103)이 인출되는 영역에 화소보조전극(103')을 추가로 포함하고, 상기 제 1 및 제 2 공통라인(125, 125')으로부터 공통전극(105)이 인출되는 영역에 공통보조전극(105')을 추가로 포함할 수 있다.
여기서, 상기 화소보조전극(103')은 상기 제 1 또는 제 2 공통라인(125, 125')이 상기 공통전극(105)과 예각을 이루며 연결되어 디스클리네이션(disclination)을 유발시킬 수 있는 영역상에 삼각형 또는 평행사변형의 형태로 형성될 수 있으며, 상기 공통보조전극(105')은 상기 제 1 또는 제 2 화소전극라인 (123, 123')이 상기 화소전극(103)과 예각을 이루며 연결되어 디스클리네이션(disclination)을 유발시킬 수 있는 영역상에 삼각형 또는 평행사변형의 형태로 형성될 수 있다.
또한, 상기한 제 1 기판(110)에 대응하는 제 2 기판(미도시) 위에는 광의 누설을 방지하는 차광층과 R, G, B의 칼라필터소자로 이루어진 칼라필터층 및 오버코트층이 차례로 적층되어 형성될 수 있다.
한편, 도 4c 및 4d는 도 3의 영역 Ⅳ에 대한 확대도면으로서, 각각 단위 화소에 전압이 인가될 때와 인가되지 않을 때의 액정분자의 구동특성을 나타낸 것이다.
도면에 도시하지는 않았지만, 화소전극(103) 및 공통전극(105)을 포함하는 제 1 기판(110) 상에는 데이터라인(100)에 대하여 수직한 방향, 즉 상기 데이터라인(100)과 제 1 화소전극라인(123) 간에 형성되는 전계방향(142)과 동일한 방향으로 러빙처리된 배향막이 적층된다.
다시 말해, 본 실시예에서는 액정분자의 초기 배열을 유도하는 러빙 방향과, 전압의 인가시 데이터라인(100)과 제 1 화소전극라인(123) 사이의 전계(142)의 방향이 동일하게 되도록 러빙방향을 형성한다. 즉, 기존에는 데이터라인(100) 방향을 기준으로 약 45°기울어진 방향으로 러빙처리를 하였으나, 본 발명에서는 데이터라인(100)에 수직한 방향으로 러빙처리함에 따라, 전압이 인가되지 않을 경우, 특히 데이터라인(100)과 제 1 화소전극라인(123)의 사이 구간에 위치하는 액정분자(140)가 상기 데이터라인(100)과 직교되는 방향으로 배열되어 잔류전압에 의해 왜곡되지 않도록 하는 것을 특징으로 한다.
도 4d에 도시된 바와 같이, 전압이 인가되는 경우에는 전계 방향(142)과 대응되는 방향으로 액정분자(140)의 방향이 결정된다. 이때, 데이터라인(100)과 제 1 화소전극라인(123) 간에는 데이터라인(100)과 직교되는 방향으로 전계(142)가 형성되기 때문에, 이 구간에 위치하는 액정분자(140)는 움직임이 없고, 공통전극(105)과 화소전극(103) 간에는 횡전계(144)가 형성되어, 전계의 방향에 따라 액정분자(140)가 구동된다.
결국, 본 발명의 제 1 실시예는 배향막의 러빙방향을 데이터라인에 수직한 방향으로 형성하고, 공통전극 및 화소전극을 상기 러빙방향에 대응되도록 배치함으로써, 데이터라인의 잔류전압에 의한 전계의 왜곡을 최소화하고, 그로 인한 액정분자의 비틀림현상을 방지하여 흑백 모드시에도 해당영역에서의 빛샘현상과 같은 불량을 효과적으로 방지할 수 있다.
그런데, 상기한 바와 같은 액정표시소자의 구성에서는 수평 2-도트 인버젼 방식에 의한 구동을 적용할 경우, 데이터라인과 화소전극 간의 기생 커패시턴스에 의해 세로 딤(dim) 현상이 발생하는 단점이 있다. 따라서, 본 발명의 제 2 실시예는 특히 이러한 세로선 현상을 제거하여, 액정패널의 화질을 개선할 수 있는 횡전계방식 액정표시소자를 제공한다.
본 실시예의 구성은 제 1 실시예와 유사하므로 차이점 및 그 효과를 중심으로 상술할 것이며, 참조 도면(도 5)에서 동일 부호는 액정표시소자를 이루는 동일 구성을 의미한다.
도면에 도시된 바와 같이, 액정패널은 제 1 기판 위에 배열되어 단위 화소영역을 정의하는 데이터라인(100) 및 게이트라인(101)과, 상기한 게이트라인(101)과 데이터라인(100)의 교차점에 배치된 스위칭소자인 박막트랜지스터(TFT)와, 상기 화소내에 교대로 평행하게 배열되어 횡전계를 발생시키는 적어도 하나의 화소전극(103)과 공통전극(105)을 포함하여 구성된다. 이때, 상기 화소전극(103) 및 공통전극(105)은 상기 데이터라인(100)에 수직한 방향에 대하여 0°~45°사이의 경사각을 갖도록 형성된다.
박막트랜지스터(TFT)는 상기 게이트라인(101)의 일부로 형성되는 게이트전극(107)과, 반도체층(109)과, 소스전극(113) 및 드레인전극(115)을 포함하여 구성되며, 상기 화소전극(103)은 제 1 컨택홀(117)을 통해 상기 박막트랜지스터(TFT)의 드레인전극(115)에 접속되어 데이터신호를 인가받는다.
또한, 상기 단위 화소 내에는 상기 데이터라인(100)과 제 1 이격거리(d1)를 두고 평행하게 배치되는 제 1 화소전극라인(123)과, 게이트라인(101)의 연장방향으로 인접하는 화소의 데이터라인(100)과 제 2 이격거리(d2)를 두고 평행하게 배치되는 제 2 화소전극라인(123')이 형성되어 복수의 화소전극(103)을 전기적으로 연결하며, 상기 데이터라인(100)과 제 1' 이격거리(d1')를 두고 평행하게 배치되는 제 1 공통라인(125)과, 게이트라인(101) 방향으로 인접하는 화소의 데이터라인(100')과 제 2' 이격거리(d2')를 두고 평행하게 배치되는 제 2 공통라인(125')이 형성되어 복수의 공통전극(105)을 전기적으로 연결한다.
한편, 상기 액정표시소자는 제 1 및 제 2 공통라인(125, 125')에 공통신호를 인가하는 제 3 공통라인(125")을 추가로 포함할 수 있는데, 상기 데이터라인(100')에 대하여 소정의 경사각을 갖고 형성된 상기 화소전극(103) 및 공통전극(105)이 상기 제 3 공통라인(125")을 기준으로 대칭으로 배치되어 상기 화소영역 내에서 2-도메인을 형성할 수 있다.
이때, 상기 게이트라인(101)은 인접하는 화소전극(103) 또는 공통전극(105)에 평행하게 형성되어, 액정패널의 전면적에 걸쳐 지그재그(zig-zag) 형태로 연장될 수 있으며, 상기 게이트라인(101)을 경계로 인접하는 두 화소영역이 대칭 형태로 형성될 수 있다.
상기 액정표시소자의 화소영역은 데이터라인(100')을 경계로 인접하는 화소영역과 대칭 형태로 형성될 수도 있다.
또한, 본 발명의 액정표시소자는 상기 제 1 및 제 2 화소전극라인(123, 123')으로부터 화소전극(103)이 인출되는 영역에 화소보조전극(103')을 추가로 포함하고, 상기 제 1 및 제 2 공통라인(125, 125')으로부터 공통전극(105)이 인출되는 영역에 공통보조전극(105')을 추가로 포함할 수 있다.
여기서, 상기 화소보조전극(103')은 상기 제 1 또는 제 2 공통라인(125, 125')이 상기 공통전극(105)과 예각을 이루며 연결되어 디스클리네이션(disclination)을 유발시킬 수 있는 영역상에 삼각형 또는 평행사변형의 형태로 형성될 수 있으며, 상기 공통보조전극(105')은 상기 제 1 또는 제 2 화소전극라인(123, 123')이 상기 화소전극(103)과 예각을 이루며 연결되어 디스클리네이션(disclination)을 유발시킬 수 있는 영역상에 삼각형 또는 평행사변형의 형태로 형 성될 수 있다.
또한, 상기한 제 1 기판에 대응하는 제 2 기판 위에는 광의 누설을 방지하는 차광층과 R, G, B의 칼라필터소자로 이루어진 칼라필터층 및 오버코트층이 차례로 적층되어 형성될 수 있다.
또한, 본 실시예에서는 상기한 본 발명의 목적을 이루기 위하여, 데이터라인(100)과 제 1 화소전극라인(123)간의 제 1 이격거리(d1)를 게이트라인(101)의 연장방향으로 인접한 화소의 데이터라인(100')과 제 2 화소전극라인(123')간의 제 2 이격거리(d2) 보다 작게 형성한다. 즉, 제 2 화소전극라인(123')을 제 1 화소전극라인(123)에 비하여 상대적으로 화소의 중앙부에 가깝도록 배치함으로써, 상기 데이터라인(100)과 제 1 화소전극라인(123)간의 기생 커패시턴스(Cdp)가 이웃하는 화소의 데이터라인(100')과 제 2 화소전극라인(123')간의 기생 커패시턴스(Cpd)보다 크게 형성됨을 특징으로 한다.
이에 대하여, 도면(도 6a~도 9)을 참조하여 상술하면 다음과 같다.
일반적으로, 액정표시장치에서는 액정패널 상의 화소들을 구동하기 위하여 프레임 인버젼 방식(frame inversion system), 라인 인버젼 방식(line inversion system) 및 도트 인버젼 방식(dot inversion system)과 같은 인버젼 구동방법이 사용되었다. 프레임 인버젼 방식의 액정패널 구동방법은 프레임이 변경될 때마다 액정패널 상의 화소들에 공급되는 데이터신호의 극성을 반전시키고, 라인 인버젼 방식의 액정패널 구동방법에서는 액정패널 상의 라인에 따라 화소들에 공급되는 데이터신호들의 극성을 반전시킨다. 도트 인버젼 방식은 액정 패널 상의 라인에 수직 및 수평 방향들 쪽에서 인접하는 화소들에 공급되는 데이터신호들과 상반된 극성의 데이터신호가 공급되게 함과 함께 프레임마다 액정 패널 상의 모든 화소들에 공급되는 데이터 신호들의 극성이 반전되게 한다. 이러한 인버젼 구동방법들 중 도트 인버젼 방식은 프레임 및 라인 인버젼 방식들에 비하여 뛰어난 화질의 화상을 제공하였다.
그런데, 종래 액정표시장치는 60Hz의 프레임주파수에 의해 구동되는 것이 일반적이었으나, 노트북 컴퓨터와 같이 저소비전력을 필요로 하는 시스템에서는 프레임 주파수를 50~30Hz로 낮추는 것이 요구되었다. 따라서, 프레임 주파수가 낮아짐에 따라 도트 인버젼 방식들 중에서도 저소비전력을 요하는 수평 2-도트 인버젼 방식의 액정패널 구동방법이 제안되었다.
도 6a 및 도 6b는 수평 2-도트 인버젼 방식 중 2,1-도트 인버젼 방식의 구동방법에 의해 액정패널의 화소들에 공급되는 데이터 극성패턴을 홀수 프레임과 짝수 프레임으로 나누어 도시한 것이다. 수평 2,1-도트 인버젼 구동방식에서는 도 6a에 도시된 홀수 프레임과 도 6b에 도시된 짝수 프레임에 있어서 데이터 극성패턴이 수평방향으로는 2개의 화소, 즉 2 도트 단위로 바뀌는 반면에 수직방향으로는 1 도트 단위로 바뀌게 되는 구동된다. 또한, 도면에 도시하지는 않았지만, 수평 2,2-도트 인버젼 구동방식에서는 데이터 극성패턴이 수평, 수직의 화소들에서 모두 2 도트 단위로 변하게 구동된다.
이러한 수평 2-도트 인버젼 방식을 사용하게 되면, R, G, B 화소의 컬러와 데이터 극성패턴이 일치 주기가 수평으로는 12 도트가 되므로 거의 대부분의 상용 화면에서 DC 전압이 데이터라인에 편중되는 현상이 없어, 플리커(flicker) 현항이 감소하게 된다. 그러나, 수평 2-도트 인버젼 방식을 사용할 경우 중간계조 화면에서 데이터라인들 중 홀수라인과 짝수라인의 휘도 차이가 발생하여 세로선 현상이 발생하게 된다.
이러한, 수평 2-도트 인버젼 구동에서 발생되는 세로선은 데이터라인과 화소전극 사이의 기생 커패시턴스의 불균일 현상에 의해 발생되는데, 이를 도면을 참조하여 설명하면 다음과 같다.
도 7은 수평으로 인접하여 동일한 극성의 데이터신호를 인가받는 두 개 화소의 회로도를 나타내는 것으로, 액정표시소자의 단위 화소는 데이터라인(100), 게이트라인(101)의 교차부에 형성된 박막트랜지스터(TFT)와, 박막트랜지스터(TFT)에 접속되는 화소전극을 포함한다.
박막트랜지스터(TFT)는 게이트라인(101)에 접속되는 게이트전극과, 데이터라인(100)에 접속되는 소스전극 및 화소전극에 접속되는 드레인전극을 구비한다. 이러한, 박막트랜지스터(TFT)는 게이트라인(101)으로부터 스캔신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우, 턴-온되어 데이터라인(100)으로부터의 데이터신호를 화소에 공급한다. 그리고, 박막트랜지스터(TFT)는 게이트라인(101')으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 화소에 충전된 데이터 신호를 유지시키게 된다. 그리고, 화소는 충전된 화소전극에 다음 데이터신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 커패시터(Cst)를 구비하는데, 이는 일반적으로 화소전극과 전단 게이트라인(101') 사이에 형성된다.
한편, 이러한 화소에는 데이터라인(100, 100', 100")과 화소전극 사이에 기생 커패시턴스가 발생하게 되는데, 이러한 기생 커패시턴스는 좌측 데이터라인(100)과 화소전극 사이의 제 1 기생 커패시턴스(Cdp)와, 화소전극과 우측 데이터라인(100') 사이의 제 2 기생 커패시턴스(Cpd)로 존재하게 된다. 이때, 제 1 및 제 2 커패시턴스(Cdp, Cpd) 각각은 화소에 데이터신호가 충전된 후, 데이터라인의 전압의 변동과 커패시턴스 커플링(capacitance coupling)을 발생시켜 화소의 전압을 변동시키게 된다.
다시 말해서, 화소가 수평 2-도트 인버젼 방식으로 구동될 경우, 수평 방향으로 동일 극성의 전압이 분포되는 좌측 화소(L)와 우측 화소(R)에 도 8에 도시된 바와 같이 제 1 기생 커패시턴스(Cdp)의 커패시턴스 커플링에 의한 화소전압(A)의 평균 변동치(△Vp-dp)와 제 2 기생 커패시턴스(Cpd)의 커패시턴스 커플링에 의한 화소전압(B)의 평균 변동치(△Vp-pd)가 다르게 나타나게 된다.
이때, 제 1 기생 커패시턴스(Cdp)의 커패시턴스 커플링에 의한 화소전압(A)의 평균 변동치(△Vp-dp)와 제 2 기생 커패시턴스(Cpd)의 커패시턴스 커플링에 의한 화소전압(B)의 평균 변동치(△Vp-pd)는 아래의 수학식 1과 같다.
Figure 112004062546102-PAT00001
여기서, Ctotal은 화소전극의 전체 커패시턴스이다.
이에 따라, 극성이 반대인 화소와 인접하는 우측화소(R)에서는 수평 1-도트 인버젼 구동방식에서와 같이 그 값이 서로 상쇄되는 방향으로 영향을 미치게 된다. 그러나, 좌측화소(L)의 경우에 제 1 기생 커패시턴스(Cdp)의 커패시턴스 커플링에 의한 화소전압(A)의 평균 변동치(△Vp-dp)와 제 2 기생 커패시턴스(Cpd)의 커패시턴스 커플링에 의한 화소전압(B)의 평균변동치((△Vp-pd)가 서로 상쇄되지 않고, 합쳐지게(C) 되어 우측화소(R)이 받는 영향과 달라지게 된다.
즉, 좌측 화소(L)는 제 1 기생 커패시턴스(Cdp)와 제 2 기생 커패시턴스(Cpd)가 같은 경우 우측화소(R)에 비하여 2배의 △Vp-dp 만큼 화소전압의 실효치가 변화되어 나타나게 되고, 따라서, 도 9에 도시된 바와 같이 좌측 화소(L)보다 우측 화소(R)이 더 밝아지는 현상이 나타나게 된다. 이로 인하여, 수평 2-도트 인버젼 구동 방식을 이용한 액정표시소자는 액정패널 상에 휘도차에 의한 세로선(150)이 발생하게 되었다.
그러므로, 본 발명에 따른 액정표시소자의 제 2 실시예는 단위 화소 내에서 제 2 기생 커패시턴스의 영향력을 최소화하기 위해, 제 1 기생 커패시턴스(Cdp)와 제 2 기생 커패시턴스(Cpd)의 크기를 달리 형성함으로써, 기생 커패시턴스의 불균일에 의한 휘도차를 보상하여, 세로선이 발생하지 않도록 하는 것이다.
결국, 도 5에 도시된 바와 같이, 제 1 이격거리(d1)를 제 2 이격거리(d2)에 비하여 작게 형성함으로써, 제 1 기생 커패시턴스(Cdp)가 제 2 기생 커패시턴스(Cpd)에 비해 상대적으로 큰 값을 가지도록 유도하여, 수평으로 동일한 극성을 갖는 좌측화소(L)와 우측화소(R)의 데이터간에 커플링(coupling) 현상을 보상하고, 좌측(L) 및 우측화소(R)의 화소전압의 편차를 상쇄되게 한다. 따라서, 본 발명은 종래에서와 같이 데이터라인과 화소전극 간의 기생 커패시턴스에 의한 세로선이 발 생하지 않는다.
다음은 본 발명의 제 3 실시예에 관한 것으로, 본 실시예의 구성은 제 2 실시예와 유사하므로 차이점만을 설명할 것이며, 참조 도면에서 동일 부호는 액정표시소자를 이루는 동일 구성을 의미한다.
도 10에 도시된 바와 같이, 본 실시예에 따른 액정표시소자에서 데이터라인(100)과 제 1 화소전극라인(123)간의 제 1 이격거리(d1)는 게이트라인(101)의 연장방향으로 인접하는 화소의 데이터라인(100')과 제 2 화소전극라인(123')간의 제 2 이격거리(d2)보다 작게 형성하되, 제 1 및 제 2 공통라인(125, 125')을 각각 인접하는 데이터라인(100, 100')의 경계영역까지 연장하여 형성함으로써, 데이터라인(100)과 상기 제 1 공통라인(125)간의 제 1' 이격거리(d1') 및 인접하는 화소의 데이터라인(100')과 상기 제 2 공통라인(125')간의 제 2' 이격거리(d2')가 0이 되도록 형성함을 특징으로 한다. 이와 같은 구성에서는 데이터라인(100, 100') 주변의 블랙매트릭스(black matrix) 공정에서 공정 마진을 넓히는 효과를 얻어낼 수 있다.
다음은 본 발명의 제 4 실시예에 따른 액정표시소자에 관한 것으로, 본 실시예의 구성은 제 2 실시예와 유사하므로 차이점만을 설명할 것이며, 참조 도면에서 동일 부호는 액정표시소자를 이루는 동일 구성을 의미한다.
도 11에 도시된 바와 같이, 본 실시예에 따른 액정표시소자는 데이터라인(100)과 제 1 화소전극라인(123)간의 제 1 이격거리(d1)를 게이트라인(101')의 연장방향으로 인접하는 화소의 데이터라인(100')과 제 2 화소전극라인(123')간의 제 2 이격거리(d2')보다 작게 형성하여, 제 2 기생 커패시턴스의 영향력을 최소화하 며, 또한 상기 제 1 이격거리(d1)가 데이터라인(100)과 제 1 공통라인(123) 간의 제 1' 이격거리(미도시)보다 짧게 되도록 형성한다. 즉, 제 1 화소전극라인(123)을 상기 제 1 공통라인(125)보다 좌측으로 이동시켜, 상기 제 1 공통라인(125)이 상기 제 1 화소전극라인(123)에 완전히 덮어지며, 결국, 상기 데이터라인(100)과 제 1 화소전극라인(123)간의 제 1 기생 커패시턴스(Cdp)가 이웃하는 데이터라인(100')과 제 2 화소전극라인(123')간의 제 2 기생 커패시턴스(Cpd) 보다 더욱 크게 형성될 수 있도록 유도하는 것이다.
다음은 본 발명의 제 5 실시예에 관한 것으로, 본 실시예의 구성은 제 2 실시예와 유사하므로 차이점만을 설명할 것이며, 참조 도면에서 동일 부호는 액정표시소자를 이루는 동일 구성을 의미한다.
도 12에 도시된 바와 같이, 본 실시예에 따른 액정표시소자는 화소보조전극 (103")을 평행사변형으로 형성한 것을 특징으로 한다.
본 발명의 액정표시소자는 상기 제 1 및 제 2 화소전극라인(123, 123')으로부터 화소전극(103)이 인출되는 영역에 화소보조전극(103")을 추가로 포함하고, 상기 제 1 및 제 2 공통라인(125, 125')으로부터 공통전극(105)이 인출되는 영역에 공통보조전극(105")을 추가로 포함하는데, 이는 동일한 전극이 예각을 이루며 연결되는 영역에서 전계의 왜곡이 발생하여 디스클리네이션 현상이 유발되는 것을 방지하기 위함이었다.
본 실시예에서는 상기 제 1 또는 제 2 공통라인(125, 125')이 상기 공통전극(105)과 예각을 이루며 연결되는 영역 상에 평행사변형의 형태의 화소보조전극 (103")을 형성하고, 제 1 또는 제 2 화소전극라인(123, 123')이 상기 화소전극(103)과 예각을 이루며 연결되는 영역상에 삼각형 혹은 평행사변형의 공통보조전극(105")을 추가로 포함한다.
평행사변형 형태의 화소보조전극(103") 또는 공통보조전극(105")은 전술한 제 1~4 실시예의 삼각형 형태의 화소보조전극(103') 및 공통보조전극(105')에 비하여, 액정표시소자의 개구율을 향상시킬 수 있는 장점이 있다. 즉, 평행사변형의 전극은 삼각형에 비하여, 실질적으로 액정분자가 구동할 수 있는 개구부의 면적을 증가시켜, 개구율의 문제를 개선할 수 있는 것이다.
상술한 바와 같이, 본 발명에 따른 횡전계방식 액정표시소자는 러빙방향을 데이터라인 및 화소전극라인에 대하여 수직하게 형성함으로써, 데이터라인 부근에 위치하는 액정분자가 전압의 인가 여부에 관계없이 초기 배향 방향을 유지할 수 있도록 하여, 전압의 오프 상태에서 데이터라인의 잔류전압으로 인한 액정의 비틀림으로 인한 광누설을 방지하며, 데이터라인의 신호왜곡으로 인한 색감의 변화를 방지하여 화질특성을 개선할 수 있다.
또한, 수평 2-도트 인버젼 구동시 데이터라인과 화소전극 간의 기생 커패시턴스에 의한 세로선 현상이 발생되지 않도록 하여, 액정패널의 화질을 개선할 수 있다.

Claims (24)

  1. 제 1 기판과 제 2 기판;
    상기 제 1 기판 상에 형성되는 게이트라인;
    상기 게이트라인과 교차되어 화소영역을 정의하는 데이터라인;
    상기 게이트라인과 데이터라인이 교차되는 지점에 형성되는 박막트랜지스터;
    실질적으로 평행하게 배열되어 횡전계를 발생시키는 적어도 하나의 화소전극과 공통전극;
    상기 데이터라인과 평행하게 형성되며, 상기 데이터라인과 제 1 이격거리를 두고 형성되는 제 1 화소전극라인과 상기 게이트라인 방향으로 인접하는 화소의 데이터라인과 제 2 이격거리를 갖고 형성되는 제 2 화소전극라인;
    상기 데이터라인과 평행하게 형성되며, 상기 데이터라인과 제 1' 이격거리를 두고 형성되는 제 1 공통라인과 상기 게이트라인 방향으로 인접하는 화소의 데이터라인과 제 2' 이격거리를 갖고 형성되는 제 2 공통라인;
    상기 데이터라인에 대하여 수직한 방향으로 러빙처리된 배향막; 및
    상기 제 1 및 제 2 기판 사이에 형성된 액정층을 포함하여 구성되며, 상기 제 1 이격거리는 상기 제 2 이격거리보다 작게 형성됨을 특징으로 하는 횡전계방식 액정표시소자.
  2. 제 1 항에 있어서, 수평 2-도트 인버젼방식으로 구동됨을 특징으로 하는 횡 전계방식 액정표시소자.
  3. 제 1 항에 있어서, 상기 화소전극 및 공통전극은 상기 데이터라인에 대하여 소정의 경사각을 갖고 형성됨 특징으로 하는 횡전계방식 액정표시소자.
  4. 제 1 항에 있어서, 상기 제 1' 이격거리 및 제 2' 이격거리가 0임을 특징으로 하는 횡전계방식 액정표시소자.
  5. 제 1 항에 있어서, 상기 제 1 이격거리가 상기 제 1'이격거리보다 작게 형성됨을 특징으로 하는 횡전계방식 액정표시소자.
  6. 제 1 항에 있어서, 상기 제 1 화소전극라인 및 제 2 화소전극라인으로부터 화소전극이 인출되는 영역에 화소보조전극을 추가로 포함함을 특징으로 하는 횡전계방식 액정표시소자.
  7. 제 6 항에 있어서, 상기 화소보조전극은 상기 제 1 공통라인 또는 제 2 공통라인이 상기 공통전극과 예각을 이루며 연결되어 디스클리네이션(disclination)의 발생이 예상되는 영역상에 형성됨을 특징으로 하는 횡전계방식 액정표시소자.
  8. 제 6 항에 있어서, 상기 화소보조전극은 삼각형 형태로 형성되는 것을 특징 으로 하는 횡전계방식 액정표시소자.
  9. 제 6 항에 있어서, 상기 화소보조전극은 평행사변형 형태로 형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  10. 제 1 항에 있어서, 상기 제 1 공통라인 및 제 2 공통라인으로부터 공통전극이 인출되는 영역에 공통보조전극을 추가로 포함함을 특징으로 하는 횡전계방식 액정표시소자.
  11. 제 10 항에 있어서, 상기 공통보조전극은 상기 제 1 화소전극라인 또는 제 2 화소전극라인이 상기 화소전극과 예각을 이루며 연결되어 디스클리네이션(disclination)의 발생이 예상되는 영역상에 형성됨을 특징으로 하는 횡전계방식 액정표시소자.
  12. 제 10 항에 있어서, 상기 공통보조전극은 삼각형 형태로 형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  13. 제 10 항에 있어서, 상기 공통보조전극은 평행사변형 형태로 형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  14. 제 1 항에 있어서, 상기 제 1 공통라인과 제 1 화소전극라인이 오버랩되어 제 1 스토리지를 형성함을 특징으로 하는 횡전계방식 액정표시소자.
  15. 제 1 항에 있어서, 상기 제 2 공통라인과 제 2 화소전극라인이 오버랩되어 제 2 스토리지를 형성함을 특징으로 하는 횡전계방식 액정표시소자.
  16. 제 1 항에 있어서, 상기 제 1 공통라인 및 제 2 공통라인에 신호를 인가하는 제 3 공통라인을 추가로 포함함을 특징으로 하는 횡전계방식 액정표시소자.
  17. 제 16 항에 있어서, 상기 공통전극 및 화소전극은 상기 제 3 공통라인을 기준으로 대칭으로 배치되어 상기 화소영역 내에서 2-도메인을 형성함을 특징으로 하는 횡전계방식 액정표시소자.
  18. 제 1 항에 있어서, 상기 게이트라인은 인접하는 상기 공통전극 또는 화소전극과 평행하게 형성되어, 지그재그(zig-zag) 형태로 연장됨을 특징으로 하는 횡전계방식 액정표시소자.
  19. 제 1 항에 있어서, 상기 화소영역은 상기 게이트라인을 경계로 인접하는 화소영역과 대칭 형태로 형성됨을 특징으로 하는 횡전계방식 액정표시소자.
  20. 제 1 항에 있어서, 상기 화소영역은 상기 데이터라인을 경계로 인접하는 화소영역과 대칭 형태로 형성됨을 특징으로 하는 횡전계방식 액정표시소자.
  21. 제 1 항에 있어서, 상기 화소전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)로 구성됨을 특징으로 하는 횡전계방식 액정표시소자.
  22. 제 1 항에 있어서, 상기 박막트랜지스터는 게이트전극, 반도체층, 소스전극 및 드레인전극을 포함하여 구성됨을 특징으로 하는 횡전계방식 액정표시소자.
  23. 제 22 항에 있어서, 제 1 컨택홀을 추가로 포함함을 특징으로 하는 횡전계방식 액정표시소자.
  24. 제 22 항에 있어서, 상기 드레인전극은 상기 제 1 컨택홀을 통해 상기 화소전극라인과 접속됨을 특징으로 하는 횡전계방식 액정표시소자.
KR1020040115628A 2004-12-29 2004-12-29 횡전계모드 액정표시소자 KR101157841B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040115628A KR101157841B1 (ko) 2004-12-29 2004-12-29 횡전계모드 액정표시소자
US11/166,922 US7884910B2 (en) 2004-12-29 2005-06-27 In-plane switching mode liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115628A KR101157841B1 (ko) 2004-12-29 2004-12-29 횡전계모드 액정표시소자

Publications (2)

Publication Number Publication Date
KR20060076997A true KR20060076997A (ko) 2006-07-05
KR101157841B1 KR101157841B1 (ko) 2012-06-22

Family

ID=36611018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115628A KR101157841B1 (ko) 2004-12-29 2004-12-29 횡전계모드 액정표시소자

Country Status (2)

Country Link
US (1) US7884910B2 (ko)
KR (1) KR101157841B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160144526A (ko) * 2015-06-08 2016-12-19 삼성디스플레이 주식회사 액정 표시 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011024338A1 (ja) * 2009-08-28 2011-03-03 シャープ株式会社 液晶表示装置およびその電位設定方法
TWI471643B (zh) * 2011-07-12 2015-02-01 Innolux Corp 影像顯示系統及其製造方法
JP2014074798A (ja) 2012-10-04 2014-04-24 Japan Display Inc 液晶表示装置
KR102092844B1 (ko) * 2013-10-25 2020-04-14 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
KR102410039B1 (ko) * 2015-11-30 2022-06-20 엘지디스플레이 주식회사 표시장치의 화소구조 및 이를 포함한 터치스크린 내장형 표시장치
KR20230008441A (ko) * 2021-07-07 2023-01-16 주식회사 엘엑스세미콘 디스플레이 구동 장치 및 디스플레이 구동 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745207A (en) * 1995-11-30 1998-04-28 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display having electric fields parallel to substrates
KR100236518B1 (ko) * 1996-09-21 2000-01-15 구본준 액정표시장치
KR100293811B1 (ko) * 1998-05-29 2001-10-26 박종섭 아이피에스모드의액정표시장치
KR100306798B1 (ko) * 1998-05-29 2001-11-30 박종섭 컬러쉬프트를방지한고개구율및고투과율액정표시장치
KR100372577B1 (ko) * 2000-08-07 2003-02-17 엘지.필립스 엘시디 주식회사 광시야각 액정 표시 장치
KR100380222B1 (ko) * 2000-10-13 2003-04-16 엘지.필립스 엘시디 주식회사 수평 전계 방식 액정 표시 장치용 어레이 기판
JP2003075869A (ja) * 2001-09-05 2003-03-12 Toshiba Corp 平面表示素子
KR100852807B1 (ko) * 2002-07-29 2008-08-18 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정표시장치
KR100920344B1 (ko) * 2002-12-03 2009-10-07 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 표시판
KR100931488B1 (ko) * 2003-02-26 2009-12-11 엘지디스플레이 주식회사 액정표시패널
KR100928487B1 (ko) * 2003-03-28 2009-11-26 엘지디스플레이 주식회사 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160144526A (ko) * 2015-06-08 2016-12-19 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US7884910B2 (en) 2011-02-08
US20060139543A1 (en) 2006-06-29
KR101157841B1 (ko) 2012-06-22

Similar Documents

Publication Publication Date Title
JP4663622B2 (ja) 液晶表示装置
US7869676B2 (en) Liquid crystal display panel with dual-TFTs pixel units having different TFT channel width/length ratios
US8253903B2 (en) Liquid crystal panel, liquid crystal display device, and television device
TWI402582B (zh) 具廣視角之液晶顯示裝置
KR20040084443A (ko) 액정표시장치
KR20100128803A (ko) 액정 표시 장치
US9897870B2 (en) Liquid crystal display
US10901273B2 (en) Display apparatus
US20090058785A1 (en) Liquid crystal display and driving method thereof
KR101147090B1 (ko) 액정표시소자
US8199266B2 (en) Pixel structure, driving method thereof, pixel array structure, and liquid crystal display panel
US8102348B2 (en) In-plane switching mode liquid crystal display device
KR101122002B1 (ko) 액정 표시 패널 및 그 구동 방법
US8115878B2 (en) Thin film transistor array substrate and liquid crystal display
US9625780B2 (en) Liquid crystal display
KR101157841B1 (ko) 횡전계모드 액정표시소자
US7576823B2 (en) In-plane switching mode liquid crystal display device
US8766888B2 (en) In plane switching mode liquid crystal display device
KR100531478B1 (ko) 액정표시패널 및 그 구동방법
KR101156510B1 (ko) 횡전계방식 액정표시소자
KR101951280B1 (ko) 액정 표시 장치
KR100922296B1 (ko) 액정표시장치
KR100965583B1 (ko) 액정 표시 장치의 정전기 방지 회로 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8