Nothing Special   »   [go: up one dir, main page]

KR20040084443A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20040084443A
KR20040084443A KR1020030019532A KR20030019532A KR20040084443A KR 20040084443 A KR20040084443 A KR 20040084443A KR 1020030019532 A KR1020030019532 A KR 1020030019532A KR 20030019532 A KR20030019532 A KR 20030019532A KR 20040084443 A KR20040084443 A KR 20040084443A
Authority
KR
South Korea
Prior art keywords
pixel electrode
data line
data
liquid crystal
pixel
Prior art date
Application number
KR1020030019532A
Other languages
English (en)
Other versions
KR100928487B1 (ko
Inventor
홍진철
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030019532A priority Critical patent/KR100928487B1/ko
Priority to US10/811,141 priority patent/US7511791B2/en
Publication of KR20040084443A publication Critical patent/KR20040084443A/ko
Priority to US12/379,545 priority patent/US8279364B2/en
Application granted granted Critical
Publication of KR100928487B1 publication Critical patent/KR100928487B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 세로 딤(Dim) 현상을 제거하여 액정패널의 화질을 개선할 수 있도록 한 액정표시장치에 관한 것이다.
본 발명은 데이터가 공급되는 제 1 및 제 2 데이터 라인과, 상기 제 1 데이터라인과 소정 거리를 두고 이격된 제 1 픽셀전극과, 상기 제 1 데이터라인과 제 1 픽셀전극 사이의 거리와 다른 거리만큼 상기 제 2 데이터라인과 이격된 제 2 픽셀전극을 구비하는 것을 특징으로 한다.
이러한 구성에 의하여 본 발명은 수평 2도트 인버젼 방식에서 데이터 라인과 픽셀전극 간의 기생 커패시턴스에 의한 세로선 현상이 발생하지 않게 된다. 따라서, 본 발명은 액정패널의 화질을 개선할 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 특히 세로 딤(Dim) 현상을 제거하여 액정패널의 화질을 개선할 수 있도록 한 액정표시장치에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다. 액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막 트랜지스터(Thin Film Transistor)의 소스 및드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 데이터전압신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들 중 어느 하나에 접속된다. 이에 따라, 액정표시장치는 액정셀별로 공급된 데이터전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이러한 액정표시장치에서는 액정패널 상의 액정셀들을 구동하기 위하여 프레임 인버젼 방식(Frame Inversion System), 라인 칼럼 인버젼 방식(Line Inversion System) 및 도트 인버젼 방식(Dot Inversion System)과 같은 인버젼 구동방법이 사용된다. 프레임 인버젼 방식의 액정패널 구동방법은 프레임이 변경될 때마다 액정패널 상의 액정셀들에 공급되는 데이터신호의 극성을 반전시킨다. 라인 인버젼 방식의 액정패널 구동방법에서는 액정패널 상의 라인(칼럼)에 따라 액정셀들에 공급되는 데이터신호들의 극성을 반전시킨다. 도트 인버젼 방식은 액정 패널상의 액정셀들 각각에 수직 및 수평 방향들 쪽에서 인접하는 액정셀들에 공급되는 데이터신호들과 상반된 극성의 데이터신호가 공급되게 함과 아울러 프레임마다 액정 패널 상의 모든 액정셀들에 공급되는 데이터 신호들의 극성이 반전되게 한다. 이러한 인버젼 구동방법들 중 도트 인버젼 방식은 프레임 및 라인 인버젼 방식들에 비하여 뛰어난 화질의 화상을 제공한다.
이러한 액정표시장치는 60Hz의 프레임주파수에 의해 구동되는 것이 일반적이다. 그러나, 노트북컴퓨터와 같이 저소비전력을 필요로 하는 시스템에서는 프레임주파수를 50∼30Hz로 낮추는 것이 요구된다. 프레임주파수가 낮아짐에 따라 인버젼 방식들 중 뛰어난 화질을 제공하는 도트 인버젼 방식에서도 플리커 현상이 발생하게 됨으로써 도 1a 및 도 1b에 도시된 바와 같은 수평 2도트 인버젼 방식의 액정패널 구동방법이 제안되게 되었다.
도 1a 및 도 1b를 참조하면, 수평 2도트 인버젼 방식의 액정패널 구동방법에 의해 액정패널의 액정셀들에 공급되는 데이터 극성패턴을 오드(Odd) 프레임과 이븐(Even) 프레임으로 나누어 도시한 것이다. 도 1a에 도시된 오드 프레임과 도 1b에 도시된 이븐 프레임에 있어서, 수평 2도트 인버젼 구동방식에서는 데이터 극성패턴이 수평방향으로는 액정셀, 즉 2도트 단위로 바뀌는 반면에 수직방향으로는 1도트 단위로 바뀌게 구동된다.
이러한, 수평 2도트 인버젼 방식을 사용하게 되면 적색(R), 녹색(G) 및 청색(B) 픽셀의 컬러와 데이터 극성패턴의 일치 주기가 수평으로는 12도트가 되므로 거의 대부분의 상용화면에서 DC 전압이 데이터 라인에 편중되는 현상이 없어지게 되므로 플리커 현상이 줄어들게 된다. 그러나, 수평 2 도트 인버젼 방식을 사용할 경우 그레이 화면에서 데이터 라인들 중 오드라인과 이븐라인의 휘도의 차이가 발생하여 세로 딤(Dim) 현상이 발생하게 된다.
이러한, 수평 2 도트 인버젼 구동에서 발생되는 세로선은 데이터 라인과 픽셀전극 사이의 기생 커패시턴스에 의해 발생된다. 이를 도 2와 결부하여 상세히 설명하면 다음과 같다.
도 2 및 도 3을 참조하면, 종래기술에 따른 액정표시장치의 액정셀은 데이터 라인(DL)과 게이트 라인(GL)의 교차부에 형성된 박막 트랜지스터(TFT)와, 액정을사이에 두고 대면하는 공통전극(Vcom)과 박막 트랜지스터(TFT)에 접속된 픽셀전극(ITO)을 포함한다.
박막 트랜지스터(TFT)는 게이트 라인(GL)에 접속되는 게이트 전극과, 데이터 라인(DL)에 접속되는 소스전극 및 픽셀전극(ITO)에 접속되는 드레인 전극을 구비한다. 이러한, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소 신호를 유지시키게 된다.
그리고, 액정셀은 충전된 픽셀전극(ITO)이 다음 화소신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 커패시터(Cst)를 더 구비한다. 이 스토리지 커패시터(Cst)는 픽셀전극(ITO)과 이전단 게이트 라인(GLn-1) 사이에 형성된다. 이러한 액정셀은 박막 트랜지스터(TFT)를 통해 충전되는 화소신호에 따라 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.
이러한 액정셀은 도 3에 도시된 바와 같이 등가적으로 액정용량 커패시터(Clc)로 표현되며, 데이터 라인(DL)과 픽셀전극(ITO) 사이에는 구조상 인접하여 있기 때문에 기생 커패시턴스 발생하게 된다. 이러한, 기생 커패시턴스는 좌측 데이터 라인(DLm-1)과 픽셀전극(ITO) 사이의 제 1 기생 커패시턴스(Cdp)와, 픽셀전극(ITO)과 우측 데이터 라인(DLm) 사이의 제 2 기생 커패시턴스(Cpd)가 존재하게 된다. 제 1 및 제 2 기생 커패시턴스(Cdp, Cpd) 각각은 액정셀에 화소신호가충전된 후 데이터 라인의 전압의 변동과 커패시턴스 커플링(Capacitance Coupling)을 발생시켜 액정셀의 전압을 변동시키게 된다.
다시 말하여, 액정셀이 수평 2 도트 인버젼 방식으로 구동될 경우, 동일한 테이터 신호의 데이터 극성패턴을 가지는 두 개의 픽셀에서 좌측픽셀(10)과 우측픽셀(20)에 대하여 도 4에 도시된 바와 같이 제 1 기생 커패시턴스(Cdp)의 커패시턴스 커플링에 의한 픽셀전압(A)의 평균 변동치(ΔVp-dp)와 제 2 기생 커패시턴스(Cpd)의 커패시턴스 커플링에 의한 픽셀전압(B)의 평균 변동치(ΔVp-pd)가 다르게 나타나게 된다.
이 때, 제 1 기생 커패시턴스(Cdp)의 커패시턴스 커플링에 의한 픽셀전압(A)의 평균 변동치(ΔVp-dp) 또는 제 2 기생 커패시턴스(Cpd)의 커패시턴스 커플링에 의한 픽셀전압(B)의 평균 변동치(ΔVp-pd)는 아래의 수학식 1과 같다.
여기서, Ctotal은 픽셀전극(ITO)의 전체 커패시턴스이다.
이에 따라, 우측픽셀(20)에서는 도트 인버젼 구동방식에서와 같이 그 값이 서로 상쇄되는 방향으로 영향을 미치게 된다. 그러나, 좌측픽셀(10)의 경우에 제 1 기생 커패시턴스(Cdp)의 커패시턴스 커플링에 의한 픽셀전압(A)의 평균 변동치(ΔVp-dp)와 제 2 기생 커패시턴스(Cpd)의 커패시턴스 커플링에 의한 픽셀전압(B)의 평균 변동치(ΔVp-pd)가 서로 상쇄되지 않고 합쳐지게(C) 되어 우측픽셀(20)이 받는 영향과 달라지게 된다.
따라서, 좌측픽셀(10)은 제 1 기생 커패시턴스(Cdp)와 제 2 기생 커패시턴스(Cpd)가 같은 경우 우측픽셀(20)의 비하여 2배의 ΔVp-dp 만큼 픽셀전압의 실효치가 변화되어 나타나게 되고, 그 방향은 픽셀 전압이 포지티브(Positive)일 경우에는 낮아지는 쪽으로 변동되며 네가티브(Negative)일 경우에는 높아지는 쪽으로 나타나게 된다. 따라서, 도 5에 도시된 바와 같이 좌측픽셀(10)보다 우측픽셀(20)이 더 밝아지는 현상이 나타나게 된다. 이로 인하여, 수평 2도트 인버젼 구동 방식을 이용한 액정표시장치는 액정패널 상에 세로선이 발생하게 된다.
따라서, 본 발명의 목적은 세로 딤(Dim) 현상을 제거하여 액정패널의 화질을 개선할 수 있도록 한 액정표시장치를 제공하는데 있다.
도 1a 및 도 1b는 액정패널에 공급되는 수평 2도트 인버젼 방식의 데이터 극성패턴을 나타내는 도면.
도 2는 종래기술에 따른 액정표시장치의 액정셀을 나타내는 평면도.
도 3은 도 2에 도시된 액정셀을 나타내는 회로도.
도 4는 도 3에 도시된 액정셀의 기생 커패시턴스에 의한 픽셀전압의 변동을 나타내는 파형도.
도 5는 도 3에 도시된 데이터 라인과 기생 커패시턴스에 의한 커패시턴스 커플링 효과에 의해 액정패널에 표시되는 세로선 현상을 나타내는 도면.
도 6은 본 발명의 제 1 실시 예에 따른 액정표시장치에서 비대칭 픽셀전극을 가지는 액정셀을 나타내는 도면.
도 7는 도 6에 도시된 액정셀을 나타내는 회로도.
도 8은 본 발명의 제 2 실시 예에 따른 액정표시장치의 액정셀을 나타내는 도면.
도 9는 본 발명의 제 3 실시 예에 따른 액정표시장치의 액정셀을 나타내는 도면.
도 10은 본 발명의 제 4 실시 예에 따른 액정표시장치의 액정셀을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 110 : 좌측픽셀 20, 120 : 우측픽셀
ITO : 픽셀전극 200, 220 : 돌출전극
202, 222 : 부가 커패시턴스
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 데이터가 공급되는 제 1 및 제 2 데이터 라인과, 상기 제 1 데이터라인과 소정 거리를 두고 이격된 제 1 픽셀전극과, 상기 제 1 데이터라인과 제 1 픽셀전극 사이의 거리와 다른 거리만큼 상기 제 2 데이터라인과 이격된 제 2 픽셀전극을 구비하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 2 픽셀전극의 크기는 제 1 픽셀전극보다 큰 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 1 및 제 2 픽셀전극에는 동일한 극성의 데이터가 공급되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 데이터는 수평방향으로 두 개의 픽셀전극 단위로 데이터 극성패턴들이 반전되고, 수직방향으로 하나의 픽셀전극 단위로 데이터 극성패턴이 반전되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 2 픽셀전극과 상기 제 2 데이터 라인 사이의 기생 커패시턴스 값은 상기 제 1 픽셀전극과 상기 제 1 데이터 라인 사이의 기생 커패시턴스 값보다 3배 이상의 값을 가지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치는 데이터가 공급되는 제 1 데이터 라인과, 상기 데이터가 공급되며 상기 제 1 데이터라인과 다른 폭을 가지는 제 2 데이터 라인을 구비하는 것을 특징으로 한다.
상기 액정표시장치는 상기 제 1 데이터라인과 소정 거리를 두고 이격된 제 1 픽셀전극과, 상기 제 2 데이터라인과 소정 거리를 두고 이격된 제 2 픽셀전극을 더 구비하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 1 픽셀전극 및 제 2 픽셀전극은 동일한 크기를 가지는 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 1 및 제 2 픽셀전극에는 동일한 극성의 데이터가 공급되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 데이터는 수평방향으로 두 개의 픽셀전극 단위로 데이터 극성패턴들이 반전되고, 수직방향으로 하나의 픽셀전극 단위로 데이터극성패턴이 반전되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 2 픽셀전극과 상기 제 2 데이터 라인 사이의 기생 커패시턴스 값은 상기 제 1 픽셀전극과 상기 제 1 데이터 라인 사이의 기생 커패시턴스 값보다 3배 이상의 값을 가지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치는 데이터가 공급되는 제 1 데이터 라인과, 상기 데이터가 공급되며 상기 제 1 데이터 라인과 나라한 제 2 데이터 라인과, 상기 제 2 데이터 라인으로부터 돌출되는 돌출전극을 구비하는 것을 특징으로 한다.
상기 액정표시장치는 상기 제 1 데이터라인과 소정 거리를 두고 이격된 제 1 픽셀전극과, 상기 제 2 데이터라인과 소정 거리를 두고 이격되고 일부가 상기 돌출전극에 중첩되는 제 2 픽셀전극을 구비하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 1 픽셀전극 및 제 2 픽셀전극은 동일한 크기를 갖는 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 1 및 제 2 픽셀전극에는 동일한 극성의 데이터가 공급되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 데이터는 수평방향으로 두 개의 픽셀전극 단위로 데이터 극성패턴들이 반전되고, 수직방향으로 하나의 픽셀전극 단위로 데이터 극성패턴이 반전되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 2 픽셀전극과 상기 제 2 데이터 라인 사이의 기생 커패시턴스 값과 상기 돌출전극과 상기 제 2 픽셀전극 사이의 기생 커패시턴스 값은 상기 제 1 픽셀전극과 상기 제 1 데이터 라인 사이의 기생 커패시턴스 값보다 3배 이상의 값을 가지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치는 데이터가 공급되는 제 1 및 제 2 데이터 라인과, 상기 제 1 데이터라인과 소정 거리를 두고 이격된 제 1 픽셀전극과, 상기 제 2 데이터라인과 소정 거리를 두고 이격된 제 2 픽셀전극과, 상기 제 2 픽셀전극으로부터 상기 제 2 데이터 라인 쪽으로 돌출되고 그 일부가 중첩되는 돌출전극을 구비하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 1 픽셀전극 및 제 2 픽셀전극은 동일한 크기를 갖는 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 1 및 제 2 픽셀전극에는 동일한 극성의 데이터가 공급되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 데이터는 수평방향으로 두 개의 픽셀전극 단위로 데이터 극성패턴들이 반전되고, 수직방향으로 하나의 픽셀전극 단위로 데이터 극성패턴이 반전되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 제 2 픽셀전극과 상기 제 2 데이터 라인 사이의 기생 커패시턴스 값과 상기 돌출전극과 상기 제 2 데이터 라인 사이의 기생 커패시턴스 값은 상기 제 1 픽셀전극과 상기 제 1 데이터 라인 사이의 기생 커패시턴스 값보다 3배 이상의 값을 가지는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 10을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 6 및 도 7을 참조하면, 본 발명의 제 1 실시 예에 따른 액정표시장치의 액정셀은 데이터 라인들(DL)과 게이트 라인들(GL)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 인접한 데이터 라인들(DL) 사이에 데이터 라인들(DL)과의 거리가 다르도록 형성된 픽셀전극을 구비한다. 또한, 본 발명의 실시 예에 따른 액정표시장치의 액정셀은 충전된 픽셀전극에 다음 화소신호가 충전될 때까지 안정적으로 유지시키는 스토리지 커패시터(Cst)를 더 구비한다.
박막 트랜지스터(TFT)는 게이트 라인(GL)에 접속되는 게이트 전극과, 데이터 라인(DL)에 접속되는 소스전극 및 픽셀전극(ITO)에 접속되는 드레인 전극을 구비한다. 이러한, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소 신호를 유지시키게 된다.
픽셀전극(ITO)은 액정을 사이에 두고 대면하는 공통전극(Vcom)과 박막 트랜지스터(TFT)에 접속된다. 이러한, 픽셀전극(ITO)은 제 m-1 데이터라인(DLm-1)과 소정 거리를 두고 이격된 제 1 픽셀전극(ITO1)과, 제 m-1 데이터라인(DLm-1)과 제 1 픽셀전극(ITO1) 사이의 거리와 다른 거리만큼 제 m 데이터라인(DLm)과 이격된 제 2 픽셀전극(ITO2)을 구비한다
이러한, 제 1 픽셀전극(ITO1) 및 제 2 픽셀전극(ITO2)은 서로 다른 크기(면적)를 가지며, 제 2 픽셀전극(ITO2)은 제 1 픽셀전극(ITO)보다 더 큰 면적을 가지게 된다.
제 1 픽셀전극(ITO1)은 제 m-1 데이터라인(DLm-1)과 제 m 데이터라인(DLm) 사이에 형성되고, 일측면과 제 m-1 데이터라인(DLm-1)의 거리와 일측 반대측과 제 m 데이터라인(DLm)의 거리가 동일하도록 형성된다. 이에 따라, 데이터 라인(DL)과 픽셀전극(ITO) 사이에는 구조상 인접하여 있기 때문에 기생 커패시턴스 발생하게 된다. 이 기생 커패시턴스는 액정셀에 화소신호가 충전된 후 데이터 라인의 전압의 변동과 커패시턴스 커플링(Capacitance Coupling)을 발생시켜 액정셀의 픽셀전압을 변동시키게 된다.
이러한, 기생 커패시턴스는 제 m-1 데이터라인(DLm-1)과 제 1 픽셀전극(ITO1) 간에는 제 1 기생 커패시턴스(Cdp1)와, 제 1 픽셀전극(ITO1)과 제 m 데이터라인(DLm) 간에는 제 2 기생 커패시턴스(Cpd1)로 나누어진다.
제 2 픽셀전극(ITO2)은 제 m 데이터라인(DLm)과 제 m+1 데이터라인(DLm+1) 사이에 형성되고, 일측면과 제 m 데이터라인(DLm)의 거리와 일측 반대측과 제 m+1 데이터라인(DLm+1)의 거리가 다르도록 형성된다. 즉, 제 m 데이터라인(DLm)에 인접한 제 2 픽셀전극(ITO2)의 일측면은 제 m 데이터라인(DLm) 쪽으로 더 신장된다. 이 때, 제 m 데이터라인(DLm)과 제 2 픽셀전극(ITO2) 간에는 제 3 기생 커패시턴스(Cdp2)가 발생되며, 제 2 픽셀전극(ITO2)과 제 m+1 데이터라인(DLm+1) 간에는 제 4 기생 커패시턴스(Cpd2)가 발생된다. 이에 따라, 제 3 기생 커패시턴스(Cdp2)은 제 1 픽셀전극(ITO1)의 제 1 기생 커패시턴스(Cdp1) 값에 비하여 적어도 3배 이상이 되도록 형성된다. 즉, 제 2 픽셀전극(ITO2)의 일측면과 제 m 데이터라인(DLm) 간의 갭은 제 3 기생 커패시턴스(Cdp2)의 값이 제 1 기생 커패시턴스(Cdp1) 값에 비하여 적어도 3배 이상되도록 형성된다. 또한, 제 4 기생 커패시턴스(Cpd2) 값은 제 1 기생 커패시턴스(Cdp1) 값과 동일하도록 형성된다.
이러한, 제 1 픽셀전극(ITO1)과 제 2 픽셀전극(ITO1)이 형성된 액정셀에는 수평방향으로는 액정셀, 즉 2도트 단위로 바뀌는 반면에 수직방향으로는 1도트 단위로 바뀌는 수평 2도트 인버젼 구동방식의 데이터 극성패턴이 공급된다. 이에 따라, 제 1 픽셀전극(ITO1)과 제 2 픽셀전극(ITO1) 각각에는 동일한 데이터 극성패턴이 공급된다.
이와 같이, 본 발명의 제 1 실시 예에 따른 액정표시장치의 액정셀이 수평 2 도트 인버젼 방식으로 구동될 경우, 동일한 데이터 극성패턴을 가지는 두 개의 픽셀 중 우측픽셀(120)의 제 3 기생 커패시턴스(Cdp2) 값을 제 1 기생 커패시턴스(Cdp1) 값에 비하여 3배가 되도록 형성하게 되면, 좌측픽셀(110)에서는 제 1 기생 커패시턴스(Cdp1)의 커패시턴스 커플링(Capacitance Coupling)에 의한 영향과 제 2 기생 커패시턴스(Cpd1)의 커패시턴스 커플링에 의한 영향이 합쳐지게 되고, 우측픽셀(120)에서는 제 3 기생 커패시턴스(Cdp2)의 커패시턴스 커플링에 의한 영향에서 제 4 기생 커패시턴스(Cpd2)의 커패시턴스 커플링에 의한 영향이 감해지지만 제 3 기생 커패시턴스(Cdp2)의 커패시턴스 커플링에 의한 영향이 크기 때문에 좌측픽셀(110)과 동일한 커패시턴스 커플링에 의한 영향만 남게 된다. 이에 따라, 데이터 극성패턴의 극성에서 좌측 및 우측픽셀(110, 120) 각각의 픽셀전압의 편차가 상쇄되게 된다. 따라서, 본 발명은 종래에서와 같이 데이터 라인과 픽셀전극 간의 기생 커패시턴스에 의한 세로선 현상이 발생하지 않게 된다.
도 8을 참조하면, 본 발명의 제 2 실시 예에 따른 액정표시장치의 액정셀은 서로 다른 폭을 가지는 데이터 라인들(DL)과 게이트 라인들(GL) 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속되는 픽셀전극(ITO)을 구비한다. 또한, 본 발명의 제 2 실시 예에 따른 액정표시장치의 액정셀은 충전된 픽셀전극(ITO)에 다음 화소신호가 충전될 때까지 안정적으로 유지시키는 스토리지 커패시터(Cst)를 더 구비한다.
박막 트랜지스터(TFT)는 게이트 라인(GL)에 접속되는 게이트 전극과, 데이터 라인(DL)에 접속되는 소스전극 및 픽셀전극(ITO)에 접속되는 드레인 전극을 구비한다. 이러한, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소 신호를 유지시키게 된다.
데이터 라인들(DL)은 제 1 폭(W1)을 가지는 제 1 데이터 라인(DLm-1)과, 제 1 데이터 라인(DLm-1)과 나란하게 형성되고 제 1 폭(W1)보다 큰 제 2 폭(W2)을 가지는 제 2 데이터 라인(DLm)을 구비한다. 이러한, 제 1 및 제 2 데이터 라인들(DLm-1, DLm)은 동일한 간격을 가지도록 반복적으로 형성된다.
픽셀전극(ITO)은 데이터 라인들(DL) 사이마다 형성되어 박막 트랜지스터(TFT)에 접속된다.
이러한, 액정셀에서 제 2 데이터 라인(DLm)을 중심으로 좌측에 형성되는 좌측픽셀에서는 제 1 데이터 라인(DLm-1)과 픽셀전극(ITO) 사이에는 제 1 기생 커패시턴스(Cdp1)가 발생되고, 픽셀전극(ITO)과 제 2 데이터 라인(DLm) 사이에는 제 2 기생 커패시턴스(Cpd1)가 발생된다. 또한, 액정셀에서 제 2 데이터 라인(DLm)을 중심으로 우측에 형성되는 우측픽셀에서는 제 2 데이터 라인(DLm)과 픽셀전극(ITO) 사이에는 제 3 기생 커패시턴스(Cdp2)가 발생된다. 또한, 픽셀전극(ITO)과 제 1 데이터 라인(DLm+1) 사이에는 제 4 기생 커패시턴스(Cpd2)가 발생된다.
이에 따라, 우측픽셀의 제 3 기생 커패시턴스(Cdp2) 값은 좌측픽셀의 제 1 기생 커패시턴스(Cdp1) 값보다 3배 이상의 값을 가지게 된다. 이를 위해, 제 2 데이터 라인(DLm)의 폭(W2)은 도시하지 않은 블랙 매트릭스의 폭 범위 내에서 제 1 데이터 라인(DLm-1)의 폭(W1)보다 크도록 형성된다. 이에 따라, 제 2 데이터 라인(DLm)과 픽셀전극(ITO) 간의 거리가 제 1 데이터 라인(DLm-1)과 픽셀전극(ITO) 간의 거리보다 좁기 때문에 제 3 기생 커패시턴스(Cdp2)의 값이 제 1 기생 커패시턴스(Cdp1)보다 3배 이상의 값을 가지게 된다.
이와 같이, 본 발명의 제 2 실시 예에 따른 액정표시장치의 액정셀이 수평 2 도트 인버젼 방식으로 구동될 경우, 동일한 데이터 극성패턴을 가지는 두 개의 픽셀 중 우측픽셀의 제 3 기생 커패시턴스(Cdp2) 값을 제 1 기생 커패시턴스(Cdp1) 값에 비하여 3배가 되도록 형성하게 되면, 좌측픽셀에서는 제 1 기생커패시턴스(Cdp1)의 커패시턴스 커플링에 의한 영향과 제 2 기생 커패시턴스(Cpd1)의 커패시턴스 커플링에 의한 영향이 합쳐지게 되고, 우측픽셀에서는 제 3 기생 커패시턴스(Cdp2)의 커패시턴스 커플링에 의한 영향에서 제 4 기생 커패시턴스(Cpd2)의 커패시턴스 커플링에 의한 영향이 감해지지만 제 3 기생 커패시턴스(Cdp2)의 커패시턴스 커플링에 의한 영향이 크기 때문에 좌측픽셀과 동일한 커패시턴스 커플링에 의한 영향만 남게 된다. 이에 따라, 데이터 극성패턴의 극성에서 좌측 및 우측픽셀 각각의 픽셀전압의 편차가 상쇄되게 된다. 따라서, 본 발명은 종래에서와 같이 데이터 라인과 픽셀전극 간의 기생 커패시턴스에 의한 세로선 현상이 발생하지 않게 된다.
도 9를 참조하면, 본 발명의 제 3 실시 예에 따른 액정표시장치의 액정셀은 데이터 라인들(DL)과 게이트 라인들(GL) 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속되는 픽셀전극(ITO)을 구비한다. 또한, 본 발명의 제 3 실시 예에 따른 액정표시장치의 액정셀은 충전된 픽셀전극(ITO)에 다음 화소신호가 충전될 때까지 안정적으로 유지시키는 스토리지 커패시터(Cst)를 더 구비한다.
박막 트랜지스터(TFT)는 게이트 라인(GL)에 접속되는 게이트 전극과, 데이터 라인(DL)에 접속되는 소스전극 및 픽셀전극(ITO)에 접속되는 드레인 전극을 구비한다. 이러한, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소 신호를 유지시키게 된다.
데이터 라인들(DL)은 제 1 데이터 라인(DLm-1)과, 제 1 데이터 라인(DLm-1)과 나란하게 형성되고 일측에서 픽셀전극(ITO)으로 돌출되어 일부가 픽셀전극(ITO)과 중첩되는 돌출전극(200)을 가지는 제 2 데이터 라인(DLm)을 구비한다. 이러한, 제 1 및 제 2 데이터 라인들(DLm-1, DLm)은 동일한 간격을 가지도록 반복적으로 형성된다.
픽셀전극(ITO)은 데이터 라인들(DL) 사이마다 형성되어 박막 트랜지스터(TFT)에 접속된다.
이러한, 액정셀에서 제 2 데이터 라인(DLm)을 중심으로 좌측에 형성되는 좌측픽셀에서는 제 1 데이터 라인(DLm-1)과 픽셀전극(ITO) 사이에는 제 1 기생 커패시턴스(Cdp1)가 발생되고, 픽셀전극(ITO)과 제 2 데이터 라인(DLm) 사이에는 제 2 기생 커패시턴스(Cpd1)가 발생된다.
또한, 액정셀에서 제 2 데이터 라인(DLm)을 중심으로 우측에 형성되는 우측픽셀에서는 제 2 데이터 라인(DLm)과 픽셀전극(ITO) 사이에는 제 3 기생 커패시턴스(Cdp2)가 발생되고, 픽셀전극(ITO)과 제 1 데이터 라인(DLm+1) 사이에는 제 4 기생 커패시턴스(Cpd2)가 발생된다. 또한, 우측픽셀에서는 픽셀전극(ITO)과 제 2 데이터 라인(DLm)의 돌출전극(200)이 중첩되어 부가 커패시턴스(202)가 발생된다. 이에 따라, 우측픽셀에서 제 2 데이터 라인(DLm)과 픽셀전극(ITO) 사이에 발생되는 제 3 기생 커패시턴스(Cdp2)와 부가 커패시턴스(202)의 값은 제 1커패시턴스(Cdp1)의 값보다 3배 이상의 값을 가지게 된다. 이를 위해, 부가 커패시턴스(202)의 값은 제 3 기생 커패시턴스(Cdp2)의 값과의 합이 제 1 커패시턴스(Cdp1)의 값보다 3배 이상의 값을 가지도록 돌출전극(200)과 픽셀전극(ITO)이 중첩되게 된다.
이와 같이, 본 발명의 제 3 실시 예에 따른 액정표시장치의 액정셀이 수평 2 도트 인버젼 방식으로 구동될 경우, 동일한 데이터 극성패턴을 가지는 두 개의 픽셀 중 우측픽셀의 제 3 기생 커패시턴스(Cdp2) 값을 제 1 기생 커패시턴스(Cdp1) 값에 비하여 3배가 되도록 형성하게 되면, 좌측픽셀에서는 제 1 기생 커패시턴스(Cdp1)의 커패시턴스 커플링에 의한 영향과 제 2 기생 커패시턴스(Cpd1)의 커패시턴스 커플링에 의한 영향이 합쳐지게 되고, 우측픽셀에서는 제 3 기생 커패시턴스(Cdp2)의 커패시턴스 커플링에 의한 영향 및 부가 커패시턴스(202)의 커패시턴스 커플링에 의한 영향에서 제 4 기생 커패시턴스(Cpd2)의 커패시턴스 커플링에 의한 영향이 감해지지만 제 3 기생 커패시턴스(Cdp2)의 커패시턴스 커플링에 의한 영향이 크기 때문에 좌측픽셀과 동일한 커패시턴스 커플링에 의한 영향만 남게 된다. 이에 따라, 데이터 극성패턴의 극성에서 좌측 및 우측픽셀 각각의 픽셀전압의 편차가 상쇄되게 된다. 따라서, 본 발명은 종래에서와 같이 데이터 라인과 픽셀전극 간의 기생 커패시턴스에 의한 세로선 현상이 발생하지 않게 된다.
도 10을 참조하면, 본 발명의 제 4 실시 예에 따른 액정표시장치의 액정셀은 데이터 라인들(DL)과 게이트 라인들(GL) 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속되는 픽셀전극(ITO)을 구비한다. 또한, 본 발명의 제 4 실시 예에 따른 액정표시장치의 액정셀은 충전된 픽셀전극(ITO)에 다음 화소신호가 충전될 때까지 안정적으로 유지시키는 스토리지 커패시터(Cst)를 더 구비한다.
박막 트랜지스터(TFT)는 게이트 라인(GL)에 접속되는 게이트 전극과, 데이터 라인(DL)에 접속되는 소스전극 및 픽셀전극(ITO)에 접속되는 드레인 전극을 구비한다. 이러한, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소 신호를 유지시키게 된다.
픽셀전극(ITO)은 데이터 라인들(DL) 사이마다 형성되어 박막 트랜지스터(TFT)에 접속된다. 이 때, 픽셀전극(ITO)은 제 m-1 데이터 라인(DLm-1)와 게이트 라인(GL) 교차부에 형성된 박막 트랜지스터(TFT)에 접속된 제 1 픽셀전극(ITO1)과, 제 m 데이터 라인(DLm)와 게이트 라인(GL) 교차부에 형성된 박막 트랜지스터(TFT)에 접속된 제 2 픽셀전극(ITO2)을 구비한다. 이 때, 제 1 픽셀전극(ITO1)은 제 m 데이터 라인(DLm)을 중심으로 좌측에 배치되고, 제 2 픽셀전극(ITO2)은 제 m 데이터 라인(DLm)을 중심으로 우측에 배치되게 된다.
제 1 및 제 2 픽셀전극(ITO1, ITO2) 중 제 2 픽셀전극(ITO2)은 측면에서 제 m 데이터 라인(DLm) 쪽으로 돌출되어 일부가 중첩되는 돌출전극(220)을 구비한다.
이러한, 액정셀에서 제 m 데이터 라인(DLm)을 중심으로 좌측에 형성되는 좌측픽셀에서는 제 m-1 데이터 라인(DLm-1)과 제 1 픽셀전극(ITO1) 사이에는 제 1 기생 커패시턴스(Cdp1)가 발생되고, 제 1 픽셀전극(ITO1)와 제 m 데이터 라인(DLm) 사이에는 제 2 기생 커패시턴스(Cpd1)가 발생된다.
또한, 액정셀에서 제 m 데이터 라인(DLm)을 중심으로 우측에 형성되는 우측픽셀에서는 제 m 데이터 라인(DLm)과 제 2 픽셀전극(ITO2) 사이에는 제 3 기생 커패시턴스(Cdp2)가 발생되고, 제 2 픽셀전극(ITO2)과 제 m+1 데이터 라인(DLm+1) 사이에는 제 4 기생 커패시턴스(Cpd2)가 발생된다. 또한, 우측픽셀에서는 제 2 픽셀전극(ITO2)와 제 m 데이터 라인(DLm)의 돌출전극(220)이 중첩되어 부가 커패시턴스(222)가 발생된다. 이에 따라, 우측픽셀에서 제 m 데이터 라인(DLm)과 제 2 픽셀전극(ITO2) 사이에 발생되는 제 3 기생 커패시턴스(Cdp2)와 부가 커패시턴스(222)의 값은 제 1 커패시턴스(Cdp1)의 값보다 3배 이상의 값을 가지게 된다. 이를 위해, 부가 커패시턴스(222)의 값은 제 3 기생 커패시턴스(Cdp2)의 값과의 합이 제 1 커패시턴스(Cdp1)의 값보다 3배 이상의 값을 가지도록 돌출전극(200)과 제 m 데이터라인(DLm)이 중첩되게 된다.
이와 같이, 본 발명의 제 4 실시 예에 따른 액정표시장치의 액정셀이 수평 2 도트 인버젼 방식으로 구동될 경우, 동일한 데이터 극성패턴을 가지는 두 개의 픽셀 중 우측픽셀의 제 3 기생 커패시턴스(Cdp2) 값을 제 1 기생 커패시턴스(Cdp1) 값에 비하여 3배가 되도록 형성하게 되면, 좌측픽셀에서는 제 1 기생 커패시턴스(Cdp1)의 커패시턴스 커플링에 의한 영향과 제 2 기생 커패시턴스(Cpd1)의 커패시턴스 커플링에 의한 영향이 합쳐지게 되고, 우측픽셀에서는 제 3 기생 커패시턴스(Cdp2)의 커패시턴스 커플링에 의한 영향 및 부가 커패시턴스(222)의 커패시턴스 커플링에 의한 영향에서 제 4 기생 커패시턴스(Cpd2)의 커패시턴스 커플링에 의한 영향이 감해지지만 제 3 기생 커패시턴스(Cdp2)의 커패시턴스 커플링에 의한 영향이 크기 때문에 좌측픽셀과 동일한 커패시턴스 커플링에 의한 영향만 남게 된다. 이에 따라, 데이터 극성패턴의 극성에서 좌측 및 우측픽셀 각각의 픽셀전압의 편차가 상쇄되게 된다. 따라서, 본 발명은 종래에서와 같이 데이터 라인과 픽셀전극 간의 기생 커패시턴스에 의한 세로선 현상이 발생하지 않게 된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치는 데이터라인 사이의 기생 커패시턴스 값을 비대칭하도록 설정된 픽셀전극을 구비한다. 또한, 본 발명은 데이터라인 사이의 기생 커패시턴스 값을 비대칭하도록 서로 다른 폭을 가지는 데이터라인을 구비한다. 한편, 본 발명은 데이터라인 사이의 기생 커패시턴스 값을 비대칭하도록 데이터 라인 쪽으로 돌출되어 일부가 중첩되는 픽셀전극을 구비한다. 다른 한편으로, 본 발명은 데이터라인 사이의 기생 커패시턴스 값을 비대칭하도록 픽셀전극 쪽으로 돌출되어 일부가 중첩되는 데이터 라인을 구비한다.
이와 같은, 본 발명은 수평 2도트 인버젼 방식에서 데이터 라인과 픽셀전극 간의 기생 커패시턴스에 의한 세로선 현상이 발생하지 않게 된다. 따라서, 본 발명은 액정패널의 화질을 개선할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (22)

  1. 데이터가 공급되는 제 1 및 제 2 데이터 라인과,
    상기 제 1 데이터라인과 소정 거리를 두고 이격된 제 1 픽셀전극과,
    상기 제 1 데이터라인과 제 1 픽셀전극 사이의 거리와 다른 거리만큼 상기 제 2 데이터라인과 이격된 제 2 픽셀전극을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 2 픽셀전극의 크기는 제 1 픽셀전극보다 큰 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 픽셀전극에는 동일한 극성의 데이터가 공급되는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 데이터는 수평방향으로 두 개의 픽셀전극 단위로 데이터 극성패턴들이 반전되고, 수직방향으로 하나의 픽셀전극 단위로 데이터 극성패턴이 반전되는 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    상기 제 2 픽셀전극과 상기 제 2 데이터 라인 사이의 기생 커패시턴스 값은 상기 제 1 픽셀전극과 상기 제 1 데이터 라인 사이의 기생 커패시턴스 값보다 3배 이상의 값을 가지는 것을 특징으로 하는 액정표시장치.
  6. 데이터가 공급되는 제 1 데이터 라인과,
    상기 데이터가 공급되며 상기 제 1 데이터라인과 다른 폭을 가지는 제 2 데이터 라인을 구비하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 제 1 데이터라인과 소정 거리를 두고 이격된 제 1 픽셀전극과,
    상기 제 2 데이터라인과 소정 거리를 두고 이격된 제 2 픽셀전극을 구비하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 제 1 픽셀전극 및 제 2 픽셀전극은 동일한 크기를 가지는 것을 특징으로 하는 액정표시장치.
  9. 제 7 항에 있어서,
    상기 제 1 및 제 2 픽셀전극에는 동일한 극성의 데이터가 공급되는 것을 특징으로 하는 액정표시장치.
  10. 제 7 항에 있어서,
    상기 데이터는 수평방향으로 두 개의 픽셀전극 단위로 데이터 극성패턴들이 반전되고, 수직방향으로 하나의 픽셀전극 단위로 데이터 극성패턴이 반전되는 것을 특징으로 하는 액정표시장치.
  11. 제 7 항에 있어서,
    상기 제 2 픽셀전극과 상기 제 2 데이터 라인 사이의 기생 커패시턴스 값은 상기 제 1 픽셀전극과 상기 제 1 데이터 라인 사이의 기생 커패시턴스 값보다 3배 이상의 값을 가지는 것을 특징으로 하는 액정표시장치.
  12. 데이터가 공급되는 제 1 데이터 라인과,
    상기 데이터가 공급되며 상기 제 1 데이터 라인과 나라한 제 2 데이터 라인과,
    상기 제 2 데이터 라인으로부터 돌출되는 돌출전극을 구비하는 것을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서,
    상기 제 1 데이터라인과 소정 거리를 두고 이격된 제 1 픽셀전극과,
    상기 제 2 데이터라인과 소정 거리를 두고 이격되고 일부가 상기 돌출전극에 중첩되는 제 2 픽셀전극을 구비하는 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서,
    상기 제 1 픽셀전극 및 제 2 픽셀전극은 동일한 크기를 갖는 것을 특징으로 하는 액정표시장치.
  15. 제 13 항에 있어서,
    상기 제 1 및 제 2 픽셀전극에는 동일한 극성의 데이터가 공급되는 것을 특징으로 하는 액정표시장치.
  16. 제 13 항에 있어서,
    상기 데이터는 수평방향으로 두 개의 픽셀전극 단위로 데이터 극성패턴들이 반전되고, 수직방향으로 하나의 픽셀전극 단위로 데이터 극성패턴이 반전되는 것을 특징으로 하는 액정표시장치.
  17. 제 13 항에 있어서,
    상기 제 2 픽셀전극과 상기 제 2 데이터 라인 사이의 기생 커패시턴스 값과 상기 돌출전극과 상기 제 2 픽셀전극 사이의 기생 커패시턴스 값은 상기 제 1 픽셀전극과 상기 제 1 데이터 라인 사이의 기생 커패시턴스 값보다 3배 이상의 값을 가지는 것을 특징으로 하는 액정표시장치.
  18. 데이터가 공급되는 제 1 및 제 2 데이터 라인과,
    상기 제 1 데이터라인과 소정 거리를 두고 이격된 제 1 픽셀전극과,
    상기 제 2 데이터라인과 소정 거리를 두고 이격된 제 2 픽셀전극과,
    상기 제 2 픽셀전극으로부터 상기 제 2 데이터 라인 쪽으로 돌출되고 그 일부가 중첩되는 돌출전극을 구비하는 것을 특징으로 하는 액정표시장치.
  19. 제 18 항에 있어서,
    상기 제 1 픽셀전극 및 제 2 픽셀전극은 동일한 크기를 갖는 것을 특징으로 하는 액정표시장치.
  20. 제 18 항에 있어서,
    상기 제 1 및 제 2 픽셀전극에는 동일한 극성의 데이터가 공급되는 것을 특징으로 하는 액정표시장치.
  21. 제 18 항에 있어서,
    상기 데이터는 수평방향으로 두 개의 픽셀전극 단위로 데이터 극성패턴들이 반전되고, 수직방향으로 하나의 픽셀전극 단위로 데이터 극성패턴이 반전되는 것을특징으로 하는 액정표시장치.
  22. 제 18 항에 있어서,
    상기 제 2 픽셀전극과 상기 제 2 데이터 라인 사이의 기생 커패시턴스 값과 상기 돌출전극과 상기 제 2 데이터 라인 사이의 기생 커패시턴스 값은 상기 제 1 픽셀전극과 상기 제 1 데이터 라인 사이의 기생 커패시턴스 값보다 3배 이상의 값을 가지는 것을 특징으로 하는 액정표시장치.
KR1020030019532A 2003-03-28 2003-03-28 액정표시장치 KR100928487B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030019532A KR100928487B1 (ko) 2003-03-28 2003-03-28 액정표시장치
US10/811,141 US7511791B2 (en) 2003-03-28 2004-03-29 Liquid crystal display device
US12/379,545 US8279364B2 (en) 2003-03-28 2009-02-24 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030019532A KR100928487B1 (ko) 2003-03-28 2003-03-28 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040084443A true KR20040084443A (ko) 2004-10-06
KR100928487B1 KR100928487B1 (ko) 2009-11-26

Family

ID=33509573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030019532A KR100928487B1 (ko) 2003-03-28 2003-03-28 액정표시장치

Country Status (2)

Country Link
US (2) US7511791B2 (ko)
KR (1) KR100928487B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157841B1 (ko) * 2004-12-29 2012-06-22 엘지디스플레이 주식회사 횡전계모드 액정표시소자
US8223290B2 (en) 2008-09-29 2012-07-17 Samsung Electronics Co., Ltd. Liquid crystal display with one of subpixel electrodes being offset with respect to other
KR20130064510A (ko) * 2011-12-08 2013-06-18 삼성디스플레이 주식회사 표시장치
KR101502118B1 (ko) * 2010-11-01 2015-03-12 삼성디스플레이 주식회사 표시 장치
KR20160017328A (ko) * 2014-08-04 2016-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928487B1 (ko) * 2003-03-28 2009-11-26 엘지디스플레이 주식회사 액정표시장치
JP2006189477A (ja) * 2004-12-28 2006-07-20 Koninkl Philips Electronics Nv カラー液晶表示装置
JP4428255B2 (ja) * 2005-02-28 2010-03-10 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
US7525604B2 (en) * 2005-03-15 2009-04-28 Naxellent, Llc Windows with electrically controllable transmission and reflection
TWI293751B (en) * 2005-10-17 2008-02-21 Innolux Display Corp Display device with low power consumption and high quality and related driving circuits
US7710524B2 (en) * 2006-03-15 2010-05-04 Quanta Display, Inc. Liquid crystal display with compensated pixel arrays
KR101407285B1 (ko) * 2006-05-22 2014-06-13 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
ES2634506T3 (es) * 2007-01-24 2017-09-28 Ravenbrick, Llc Filtro óptico de conversión descendente conmutado térmicamente
US7973998B2 (en) * 2007-05-18 2011-07-05 Serious Materials, Inc. Temperature activated optical films
EP2171520A4 (en) 2007-07-11 2011-09-07 Ravenbrick Llc REFLECTIVE OPTICAL SHUTTER WITH THERMAL SWITCHING
KR101435527B1 (ko) * 2007-07-25 2014-08-29 삼성디스플레이 주식회사 표시 장치
TWI363917B (en) * 2008-02-01 2012-05-11 Au Optronics Corp Thin film transistor array substrate
TW201003269A (en) * 2008-07-04 2010-01-16 Au Optronics Corp Liquid crystal display panel and pixel structure thereof
KR101308164B1 (ko) * 2008-09-23 2013-09-12 엘지디스플레이 주식회사 액정패널 및 이를 구비한 액정표시장치
CN102648436B (zh) * 2009-09-25 2015-04-22 夏普株式会社 液晶显示装置
US9285909B2 (en) * 2010-04-09 2016-03-15 Apple Inc. Equalizing parasitic capacitance effects in touch screens
KR101699901B1 (ko) 2010-07-09 2017-01-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP2013044891A (ja) * 2011-08-23 2013-03-04 Sony Corp 表示装置及び電子機器
JP5588958B2 (ja) * 2011-12-05 2014-09-10 株式会社ジャパンディスプレイ 液晶表示装置および液晶表示装置の駆動方法
JP2014074798A (ja) * 2012-10-04 2014-04-24 Japan Display Inc 液晶表示装置
KR101997745B1 (ko) * 2013-01-25 2019-07-09 삼성디스플레이 주식회사 액정 표시 장치
JP2016004084A (ja) * 2014-06-13 2016-01-12 株式会社ジャパンディスプレイ 液晶表示装置
CN104267551B (zh) * 2014-09-19 2017-06-09 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN209343752U (zh) * 2018-12-05 2019-09-03 惠科股份有限公司 一种显示面板和显示装置
CN111584514B (zh) * 2020-05-14 2022-09-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
JP7451328B2 (ja) * 2020-07-06 2024-03-18 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3650639T2 (de) * 1985-01-25 1998-02-26 Nippon Electric Co Aufbau eines Flüssigkristall-Mehrfarbenanzeigepaneels
JP3155996B2 (ja) * 1995-12-12 2001-04-16 アルプス電気株式会社 カラー液晶表示装置
KR100590741B1 (ko) * 1998-04-03 2006-09-18 삼성전자주식회사 액정 표시 장치
US6356320B1 (en) * 1999-11-03 2002-03-12 Lg. Philips Lcd Co., Ltd. LCD with TFT array having wave-shaped resistance pattern to correct stitching defect
US6633360B2 (en) * 2000-03-30 2003-10-14 Yoshihiro Okada Active matrix type liquid crystal display apparatus
US6559904B1 (en) * 2000-11-01 2003-05-06 Lg Philips Lcd Co, Ltd. Liquid crystal display with high aperture ratio
KR100751172B1 (ko) * 2000-12-29 2007-08-22 엘지.필립스 엘시디 주식회사 2-도트 인버젼 방식 액정 패널 구동 방법 및 그 장치
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR100853230B1 (ko) 2002-06-14 2008-08-20 삼성전자주식회사 액정 표시 장치
KR100928487B1 (ko) * 2003-03-28 2009-11-26 엘지디스플레이 주식회사 액정표시장치
KR101017192B1 (ko) * 2004-06-28 2011-02-25 엘지디스플레이 주식회사 액정표시장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157841B1 (ko) * 2004-12-29 2012-06-22 엘지디스플레이 주식회사 횡전계모드 액정표시소자
US8223290B2 (en) 2008-09-29 2012-07-17 Samsung Electronics Co., Ltd. Liquid crystal display with one of subpixel electrodes being offset with respect to other
KR101502118B1 (ko) * 2010-11-01 2015-03-12 삼성디스플레이 주식회사 표시 장치
US9293649B2 (en) 2010-11-01 2016-03-22 Samsung Display Co., Ltd. Display device having dummy data lines
KR20130064510A (ko) * 2011-12-08 2013-06-18 삼성디스플레이 주식회사 표시장치
KR20160017328A (ko) * 2014-08-04 2016-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치
US9847055B2 (en) 2014-08-04 2017-12-19 Samsung Display Co., Ltd. Organic light emitting display apparatus

Also Published As

Publication number Publication date
US20090167972A1 (en) 2009-07-02
US8279364B2 (en) 2012-10-02
KR100928487B1 (ko) 2009-11-26
US20040252249A1 (en) 2004-12-16
US7511791B2 (en) 2009-03-31

Similar Documents

Publication Publication Date Title
KR100928487B1 (ko) 액정표시장치
US7319448B2 (en) Liquid crystal display device and method for driving the same
US8373633B2 (en) Multi-domain vertical alignment liquid crystal display with charge sharing
US8248336B2 (en) Liquid crystal display device and operating method thereof
KR100788392B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
US6429842B1 (en) Liquid crystal display
KR100741894B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
US7894008B2 (en) Display apparatus and driving method thereof
KR20060106168A (ko) 액정표시장치
KR20110067227A (ko) 액정표시장치 및 그 구동방법
KR20020052137A (ko) 액정표시장치
US7576823B2 (en) In-plane switching mode liquid crystal display device
WO2017096706A1 (zh) 液晶显示面板结构
KR101074381B1 (ko) 횡전계방식 액정표시장치
US6917407B2 (en) Liquid crystal display device and method of fabricating the same
US8766888B2 (en) In plane switching mode liquid crystal display device
KR100531478B1 (ko) 액정표시패널 및 그 구동방법
KR101157841B1 (ko) 횡전계모드 액정표시소자
KR100922296B1 (ko) 액정표시장치
KR101308457B1 (ko) 액정표시장치
KR100923675B1 (ko) 액정 패널의 구조 및 그 구동방법
KR100923678B1 (ko) 액정 표시장치
KR20040038251A (ko) 횡전계형 액정 표시 장치
KR100637062B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20030030272A (ko) 액정표시장치의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 10