Nothing Special   »   [go: up one dir, main page]

KR20060069078A - 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 - Google Patents

유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 Download PDF

Info

Publication number
KR20060069078A
KR20060069078A KR1020040108171A KR20040108171A KR20060069078A KR 20060069078 A KR20060069078 A KR 20060069078A KR 1020040108171 A KR1020040108171 A KR 1020040108171A KR 20040108171 A KR20040108171 A KR 20040108171A KR 20060069078 A KR20060069078 A KR 20060069078A
Authority
KR
South Korea
Prior art keywords
electrode
organic semiconductor
data line
thin film
film transistor
Prior art date
Application number
KR1020040108171A
Other languages
English (en)
Other versions
KR101122231B1 (ko
Inventor
김보성
류민성
홍문표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040108171A priority Critical patent/KR101122231B1/ko
Priority to TW094124515A priority patent/TWI372464B/zh
Priority to US11/186,233 priority patent/US7259392B2/en
Priority to CNB2005100911157A priority patent/CN100563021C/zh
Priority to EP05108029A priority patent/EP1675195A3/en
Priority to JP2005359067A priority patent/JP5132880B2/ja
Publication of KR20060069078A publication Critical patent/KR20060069078A/ko
Application granted granted Critical
Publication of KR101122231B1 publication Critical patent/KR101122231B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 제조 방법에서는, 절연 기판 위에 데이터선을 형성하고, 데이터선을 덮는 층간 절연막을 형성한 다음, 층간 절연막 상부에 게이트선을 형성한다. 이어, 게이트선을 덮으며, 데이터선을 드러내는 제1 접촉 구멍을 가지는 게이트 절연층을 형성하고, 그 위체 접촉 구멍을 통하여 데이터선과 연결되는 소스 전극과 드레인 전극을 가지는 화소 전극을 형성한다. 이어, 유기 반도체를 형성하고, 유기 반도체 위에 보호막을 형성한다.
반도체, 유기, 박막 트랜지스터, 데이터선, 게이트선

Description

유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조 방법{Thin film transistor array panel using organic semiconductor and manufacturing method thereof}
도 1은 본 발명의 한 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 유기 반도체 박막 트랜지스터 표시판을 Ⅱ-Ⅱ' 선을 따라 절단하여 도시한 단면도이고,
도 3, 도 5, 도 7, 도 9 및 도 11은 본 발명의 도 1 및 도 2의 유기 반도체 박막 트랜지스터 표시판을 제조하는 단계를 그 공정 순서에 따라 도시한 배치도이고,
도 4는 도 3의 반도체 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 반도체 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7의 반도체 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도이고,
도 10은 도 9의 반도체 박막 트랜지스터 표시판을 X-X' 선을 따라 잘라 도시 한 단면도이고,
도 12는 도 11의 반도체 박막 트랜지스터 표시판을 XII-XII' 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
121 ; 게이트선 124 ; 게이트 전극
140 ; 게이트 절연층 154 ; 유기 반도체층 164 ; 절연체 83 ; 소스 전극
171 ; 데이터선 160 ; 층간 절연막
180 ; 보호막 141, 142, 143 ; 접촉구
190 ; 화소 전극 81, 82 ; 접촉 보조 부재
본 발명은 유기 반도체 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는, 박막 트랜지스터의 채널이 형성되는 반도체층이 유기 물질로 이루어진 유기 반도체 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
차세대 디스 플레이의 구동 소자로서 유기 반도체를 이용한 전계 효과 트랜지스터에 대한 연구가 활발히 이루어지고 있다. 일반적으로 유기 반도체는 크게 재료적 측면에서 oligothiophene, pentacene, phthalocyanine, C60 등의 저분자 재료와 polythiophene 계열, polythienylenevinylene 등의 고분자 재료로 나뉜다. 저분 자 유기 반도체는 전하 이동도(Mobility)가 0.05 내지 1.5로서 우수하며, 점멸비 등의 특성도 우수하다. 그러나, 섀도우 마스크(Shadow mask)를 이용하여 진공 증착을 통해 유기 반도체를 적층하고 패터닝하여야 하므로 공정이 복잡하고, 생산성이 떨어져 양산 측면에서 문제가 많다. 반면, 고분자 유기 반도체는 전하 이동도가 0.001 내지 0.1로서 다소 낮지만 용매에 녹여 기판 상에 코팅 또는 프린팅이 가능하므로 대면적 표시판에 유리하고 양산성이 높다는 장점이 있다. 이러한 유기 반도체를 이용한 박막 트랜지스터는 가볍고 얇아서, 대면적과 대량으로 생산 가능한 차세대 표시 장치의 구동 소자로서 평가받고 있다.
하지만, 유기 반도체 및 게이트 절연막은 막질의 특성이 약하여 후속 공정에 따른 증착 조건 또는 식각 조건에서 쉽게 박막 특성이 변하거나, 박막이 손상되는 문제점이 발생하며, 이는 박막 트랜지스터의 특성을 저하시키는 원인으로 작용한다.
본 발명은 박막 트랜지스터 특성도 안정적으로 확보할 수 있는 유기 반도체 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 데 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에서는 게이트선 및 데이터선을 게이트 절연막보다 이전에 형성하고, 반도체층을 형성하기 전에 화소 전극을 형성한다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은, 절연 기판, 상기 절연 기판 위에 형성되어 데이터선, 상기 데이터선을 덮는 층간 절연막, 상기 층간 절연 막 위에 형성되어 상기 데이터선과 교차하고 있으며, 게이트 전극을 가지는 게이트선, 상기 게이트선을 덮으며, 상기 층간 절연막과 함께 상기 데이터선을 드러내는 접촉 구멍을 가지는 게이트 절연층, 상기 게이트 절연층 상부에 형성되어 있으며, 상기 제1 접촉구를 통하여 상기 데이터선과 연결되어 있는 소스 전극과 드레인 전극을 가지는 화소 전극, 상기 소스 전극과 상기 드레인 전극 사이의 상기 게이트 절연층의 상부에 형성되어 상기 게이트 전극과 중첩하는 유기 반도체, 상기 유기 반도체 위에 형성되어 있으며, 상기 유기 반도체를 완전히 덮는 보호막을 포함한다.
유기 반도체 상부에 형성되어 있는 절연체를 더 포함할 수 있으며, 파릴렌(parylene)으로 이루어진 것이 바람직하다.
게이트 절연층은 OTS 표면 처리된 산화 규소, 질화 규소, 말레이미드스티렌(maleimide-styrene), 폴리비닐페놀(Polyvinylphenol(PVP)) 및 모디파이드 시아노에틸풀루란(Modified Cyanoethylpullulan(m-CEP)) 중의 적어도 하나로 이루어질 수 있다.
유기 반도체는 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5 위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로엔과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코포리머; 티오펜; 페릴렌 또는 코로렌과 그 들의 치환기를 포함하 는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나일 수 있다.
소스 전극 및 화소 전극은 ITO로 이루어진 것이 바람직하고, 층간 절연막은 질화 규소로 이루어진 것이 바람직하다.
본 발명의 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 제조 방법에서는, 절연 기판 위에 데이터선을 형성하고, 데이터선을 덮는 층간 절연막을 형성한 다음, 층간 절연막 상부에 게이트선을 형성한다. 이어, 게이트선을 덮으며, 데이터선을 드러내는 제1 접촉 구멍을 가지는 게이트 절연층을 형성하고, 그 위체 접촉 구멍을 통하여 데이터선과 연결되는 소스 전극과 드레인 전극을 가지는 화소 전극을 형성한다. 이어, 유기 반도체를 형성하고, 유기 반도체 위에 보호막을 형성한다.
유기 반도체의 상부에 절연체를 형성하는 단계를 더 포함할 수 있으며, 소스 전극과 드레인 전극은 ITO로 형성하는 것이 바람직하며, 보호막은 섬형으로 형성하는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 유기 반도체 박막 트랜지스터 표시판 및 그의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판 구조를 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 구조를 도시한 단면도로서, 도 1의 Ⅱ-Ⅱ' 선을 따라 절단하여 도시한 단면도이다.
본 발명의 실시예에 따른 유기 박막 트랜지스터 표시판은 투명한 절연 기판(110) 위에 복수의 데이터선(data line)(171)이 형성되어 있다.
데이터선(171)은 주로 가로 방향으로 뻗어 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 외부 회로 또는 다른 층과의 접촉을 위하여 폭이 확장되어 있는 확장부(179)를 포함한다.
데이터선(171)은 데이터 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 금, 은, 구리, 알루미늄(Al)이나 이들의 합금의 금속으로 이루어진 도전막을 포함하는 것이 바람직하다. 또한, 물리적 성질이 다른 둘 이상의 도전막을 포함할 수 있는데, 즉 하나의 도전막은 저저항의 도전 물질로 이루어지며, 다른 도전막은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등의 도전 물질로 이루어진 것이 바람직하다.
데이터선(171)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.
데이터선(171) 위에는 질화 규소(silicon nitride, Si3N4 또는 SiNx) 또는 산화 규소(SiOx) 따위의 무기 절연 물질이나 내구성이 우수한 폴리아크릴(polyacryl), 폴리이미드(polyimide), 벤조사이클로부틴(benzocyclobutyne, C10H8) 등을 포함하는 유기 절연 물질로 이루어진 층간 절연막(160)이 형성되어 있다.
층간 절연막(160) 위에는 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 주로 세로 방향으로 뻗은 데이터선(171)과 교차하고 있으며, 각 게이트선(121)의 일부는 위 또는 아래로 돌출되어 복수의 게이트 전극(gate electrode)(124)을 이룬다. 이때, 게이트선(121)의 한쪽 끝 부분(129)은 외부 회로 또는 다른 층과의 연결을 위하여 폭이 확장되어 있다.
게이트선(121)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 금, 은, 알루미늄(Al)이나 이들의 합금 등의 금속으로 이루어진 도전막을 포함하는 것이 바람직하다. 또한, 물리적 성질이 다른 둘 이상의 도전막을 포함할 수 있는데, 즉 하나의 도전막은 저저항의 도전 물질로 이루어지며, 다른 도전막은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등의 도전 물질로 이루어진 것이 바람직하다.
게이트선(121)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.
게이트선(121) 위에는 질화 규소(SiNx) 따위의 무기 절연 물질 또는 유전 물질로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 여기서, 게이트 절연층(140)은 OTS(octadecyl-trichloro-silane: 옥타데실 트리클로로 실란)로 표면 처리된 SiO2막으로 이루어질 수 있으며, 진공 중에서 화학 기상 증착(CVD) 공정에 의해 형성되는 고분자 물질이며 "poly(para-xylylene)"의 약어로 표현되는 파릴렌(Parylene) 또는 플로린 함유 탄화수소계열 고분자(hydrocarbon based polymer comprising fluorine)로 이루어질 수 있다.
파릴렌은 코팅 균일도(Coating Uniformity)가 매우 우수하고, 1000Å 내지 수 um 까지 코팅 두께(Coating Thickness)를 조절하는 것이 용이하고, 유전율이 매우 낮아 절연막으로서의 특성이 우수하다. 파릴렌은 고분자화되면 현존하는 모든 유기 용매에 거의 용해되지 않으며, 내화학성이 우수하다. 파릴렌은 상온에서 증착가능하므로 열 스트레스가 없고, 드라이 코팅 공정으로 진행되므로 솔벤트(Solvent)가 필요없기 때문에 환경친화적이라는 장점이 있다. 또한, 첨가제가 없으므로 가스가 발생하지 않아서 특히 실리콘 반도체를 이용한 박막 트랜지스터 표시판의 제조에 적합하다. 그리고, 공정이 단순하므로 저가의 제조 단가를 실현할 수 있다는 장점도 있다.
게이트 절연막(140)에는 게이트 전극(124)에 인접한 데이터선(171)의 일부 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(143, 142)과 층간 절연막(160)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(141)이 형성되어 있다. 이와 같이, 게이트 절연막(140)이 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)을 드러내는 접촉 구멍(141, 142)을 가지는 실시예는 외부의 구동 회로를 이방성 도전막을 이용하여 게이트선(121) 및 데이터선(171)에 연결하기 위해 게이트선(121) 및 데이터선(171)이 접촉부를 가지는 구조이다. 또한, 기판(110)의 상부에 직접 게이트 구동 회로가 유기 반도체 박막 트랜지스터와 동일한 층으로 형성될 수 있으며, 게이트선(121) 및 데이터선(171)의 끝 부분은 구동 회로의 출력단에 전기적으로 직접 연결된다.
접촉 구멍(185, 181, 182)은 데이터선(171) 일부, 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)을 드러내는데, 접촉 구멍(143, 141, 142)에서는 이후에 형성되는 ITO 또는 IZO의 도전막과 접촉 특성을 확보하기 위해 알루미늄 계열 등과 같이 취약한 접촉 특성을 가지는 도전 물질은 드러나지 않는 것이 바람직하 며, 접촉 구멍(143, 141, 142)에서는 데이터선(171) 일부, 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)의 경계선이 드러날 수 있다.
게이트 절연막(140) 위에는 IZO 또는 ITO 등과 같은 투명한 도전 물질 또는 반사도를 가지는 도전 물질로 이루어진 복수의 소스 전극(source electrode)(83), 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190) 중 게이트 절연막(140)을 사이에 두고 게이트 전극(124) 상부에 위치하는 일부는 드레인 전극을 이루며, 데이터 신호를 인가 받는다.
소스 전극(83)은 게이트 전극(124)을 중심으로 화소 전극(190)의 드레인 전극과 마주하며, 접촉 구멍(143)을 통하여 데이터선(171)과 연결되어 있다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(141, 142)을 통하여 게이트선 및 데이터선의 끝 부분(129, 179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
다음, 소스 전극(83) 및 화소 전극(190)이 형성되어 있는 게이트 절연층(140) 상부에는 유기 반도체(154)가 형성되어 있다. 이때, 유기 반도체(154)는 섬 모양으로 이루어져 있으며, 소스 전극(83)과 화소 전극(190)의 드레인 전극 사이에 위치하여 게이트 전극(124) 상부의 게이트 절연막(140)을 완전히 덮고 있다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 물질이나 저분자 물질이 이용된다. 고분자 유기 반도체는 일반적으로 용매에 잘 용해되므로 프린팅 공정에 적합하다. 그리고, 저분자 유기 반도체중에서도 유기 용매에 잘 용해되는 물질이 있으므로 이를 이용한다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체이거나, 티오펜 링(thiophene ring)의 2, 5 위치를 통하여 4 내지 8개가 연결된 올리고티오펜(oligothiophene) 일 수 있다.
또한, 유기 반도체(154)는 페릴렌테트라 카보실릭 디안하이드라이드(perylenetetracarboxylic dianhydride, PTCDA) 또는 그의 이미드(imide) 유도체이거나 나프탈렌테트라 카보실릭 디안하이드라이드(napthalenetetracarboxylic dianhydride, NTCDA) 또는 그의 이미드(imide) 유도체일 수 있다.
또한, 유기 반도체(154)는 금속화 프타로시아닌(metallized pthalocyanine) 또는 그의 할로겐화 유도체이거나 페릴렌 또는 코로엔과 그의 치환기를 포함하는 유도체일 수 있다. 여기서 프타로시아닌(metallized pthalocyanine)에 첨가되는 금속으로는 구리, 코발트, 아연 등이 바람직하다.
또한, 유기 반도체(154)는 티에닐렌(thienylene) 및 비닐렌(vinylene)의 코올리머(co-oligomer) 또는 코포리머(co-polymer)일 수 있다. 또한, 유기 반도체 층(150)은 티오펜(thiophene)일 수 있다.
또한, 유기 반도체(154)는 페릴렌(perylene) 또는 코로렌(coroene)과 그 들 의 치환기를 포함하는 유도체일 수 있다.
또한, 유기 반도체(154)는 이러한 유도체들의 아로마틱(aromatic) 또는 헤테로아로마틱 링(heteroaromatic ring)에 탄소수 1 내지 30개의 하이드로 카본 체인(hydrocarbon chain)을 한 개 이상 포함하는 유도체일 수 있다.
게이트 전극(124), 소스 전극(83) 및 화소 전극(190)의 드레인 전극은 유기 반도체(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 화소 전극(190)의 드레인 전극 사이의 유기 반도체(154)에 형성된다.
유기 반도체(154) 상부에는 건식 저온 성막 공정이 가능한 절연 물질로 이루어진 절연체(164)가 형성되어 있으며, 이러한 절연체(164)는 유기 반도체(154)를 완전히 덮고 있다. 이러한 절연체(164)는 건식 공정(dry process)으로 상온 또는 저온에서 형성이 가능한 파릴렌(parylene) 또는 플로린 함유 탄화수소계열 고분자(hydrocarbon based polymer comprising fluorine) 등과 같은 절연 물질로 이루어지며, 이를 통하여 이후의 성막 공정, 즉 절연체(164) 또는 이후의 보호막(180)을 형성하는 공정에서 유기 반도체(154)가 손상되는 것을 방지한다. 따라서, 유기 반도체 박막 트랜지스터의 특성을 안정적으로 확보할 수 있다.
화소 전극(190)이 형성되어 있는 게이트 절연막(140)과 유기 반도체(154) 및 절연체(164) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 질화 규소 또는 산화 규소 등으로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
상술한 바와 같이 구성된 본 발명에 따른 유기 반도체 박막 트랜지스터 표시판의의 동작 작용을 설명하면 다음과 같다.
예컨대, P형 반도체의 경우에는, 게이트 전극(124), 소스 전극(83) 및 드레인 전극에 전압이 인가되지 않으면 유기 반도체 층(154) 내의 전하들은 모두 유기 반도체층(154) 내에 고루 퍼져 있게 된다. 소스 전극(83)과 드레인 전극(175)사이에 전압이 인가되면 낮은 전압 하에서는 전압에 비례하여 전류가 흐른다. 이 때, 게이트 전극(124)에 양의 전압을 인가하면 이 인가된 전압에 의한 전계에 의해 정공들은 모두 위로 밀려 올라가게 된다. 따라서, 게이트 절연층(140)에 가까운 부분에는 전도 전하가 없는 층이 생기게 되고, 이 층을 공핍층(depletion layer)이라 한다. 이 경우에 소스 전극(83)과 드레인 전극에 전압을 인가하면 전도 가능한 전하 운반자가 줄어들어 있기 때문에 게이트 전극(124)에 전압을 인가하지 않았을 때 보다 더 적은 전류가 흐르게 된다. 반대로 게이트 전극(124) 음의 전극을 인가하면 이 인가된 전압에 의한 전계에 의해 유기 반도체(154)와 게이트 절연층(140) 사이에 음 양의 전하가 유도되고, 따라서, 게이트 절연층(140)과 가까운 부분에 전하의 양이 많은 층이 생기게 된다. 이 층을 축적층(accumulation layer)이라 부른다. 이 경우에 소스 전극(83)과 드레인 전극에 전압을 인가하면 더 많은 전류가 흐르게 된다. 따라서, 소스 전극(83)과 드레인 전극사이에 전압을 인가한 상태에서 게이트 전극(124)에 양의 전압과 음의 전압을 교대로 인가하여 줌으로써 소스 전극(83)과 드레인 전극 사이에 흐르는 전류의 양을 제어할 수 있다. 이러한 전류량의 비를 점멸비(on/off ratio)라 한다. 점멸비가 클수록 우수한 트랜지스터이다.
그러면, 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 12 및 도 1 및 도 2를 참고로 하여 상세히 설명한다.
도 3, 도 5, 도 7, 도 9 및 도 11은 본 발명의 도 1 및 도 2의 유기 반도체 박막 트랜지스터 표시판을 제조하는 단계를 그 공정 순서에 따라 도시한 배치도이고, 도 4는 도 3의 반도체 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 반도체 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 반도체 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도이고, 도 10은 도 9의 반도체 박막 트랜지스터 표시판을 X-X' 선을 따라 잘라 도시한 단면도이고, 도 12는 도 11의 반도체 박막 트랜지스터 표시판을 XII-XII' 선을 따라 잘라 도시한 단면도이다.
먼저 도 3 및 도 4에 도시된 바와 같이, 투명한 절연 기판(110) 위에 금, 은, 구리, 알루미늄, 크롬 등의 저저항 도전 물질을 포함하는 도전막을 2,000Å 정도의 두께로 진공 열 증착으로 형성한 후 사진 식각 공정으로 패터닝하여 데이터선(171)을 형성한다. 투명한 절연 기판(110)으로는 유리, 실리콘 또는 플라스틱이 가능하다.
이어, 도 5 및 도 6에서 보는 바와 같이, 화학 기상 증착 방법(Chemical Vapor Deposition, CVD)으로 질화 규소(SiNx)를 2,000Å 정도의 두께로 적층하여 게이트 절연층(140)을 형성한다. 게이트 절연층(140)은 산화 규소(SiO2) 등의 절연 물질로 형성할 수 있으며, OTS에 담가 표면 처리할 수 있다. 또한, 게이트 절연층(140)은 말레이미드스티렌(maleimide-styrene), 폴리비닐페놀(Polyvinylphenol(PVP)) 및 모디파이드 시아노에틸풀루란(Modified Cyanoethylpullulan(m-CEP)) 중의 하나로 형성할 수 있다.
이어, 금, 알루미늄 또는 은 또는 이들을 포함하는 합금 등의 도전층을 증착하고 이를 사진 식각 방법으로 패터닝하여 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다. 본 실시예에서 게이트선(121)은 Al-Nd 합금을 1,500Å 정도의 두께로 적층하고, 몰리브덴(Mo) 또는 몰리브덴 합금(Mo alloy)을 300Å 정도의 두께로 적층하여 형성한다.
이어, 도 7 및 도 8에서 보는 바와 같이, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(140) 및 층간 절연막(160을 패터닝하여 데이터선(171), 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)이 노출되도록 접촉구(143, 141, 142)를 형성한다.
다음으로, 도 9 및 도 10에서 보는 바와 같이, ITO를 스퍼터링 방식으로 400Å 정도의 두께로 적층하여 ITO막을 형성한다. 이때, 스퍼터링 공정은 20-35°의 상온 범위에서 실시하여 ITO막은 균일하게 비정질 상태이다. 이어, 마스크를 이용한 사진 공정으로 비정질 ITO막 상부에 감광막 패턴을 형성한 다음, 감광막 패턴을 식각 마스크로 패터닝하여 데이터선(171)과 접촉구(143)를 통해 연결되는 소스 전 극(83)과 소스 전극(83)과 마주하는 드레인 전극을 가지는 화소 전극(190)과 접촉 부재(81, 82) 등을 형성한다. 이때, 식각은 식각액을 이용하는 습식 식각으로 실시하며, 식각액은 크롬을 식각하는데 사용하는 크롬 식각액(HNO3/(NH4)2Ce(NO 3)6/H2O)을 이용한다.
여기서, ITO막은 게이트 절연막(140)과 접하는 하부 계면에서부터 상부 표면까지 비정질이므로 식각 공정에서도 일정하게 식각이 진행되어 ITO막이 유실되지 않는다. 또한, 비정질이므로 염산을 포함하지 않는 크롬 식각액으로 패터닝함으로써 하부의 유기 게이트 절연막(140)이 손상되는 것을 최소화할 수 있다. 이어, 식각 마스크로 사용한 감광막 패턴을 제거한 다음, 어닐링 공정을 실시하여 비정질의 ITO막을 준 결정화하며, 어닐링 공정은 180℃ 이상의 온도가 바람직하고, 1-3시간 동안 진행하는 것이 바람직하다.
다음, 도 11 및 도 12에서 보는 바와 같이, 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유기 반도체층을 형성한 다음, 그 상부에 파릴렌(parylene) 등과 같은 절연 물질을 형성하여 유기 반도체(154)와 절연체(164)를 형성한다. 이때, 유기 반도체(154)는 절연체(164)는 새도우 마스크를 이용한 진공 증착법, 마스크를 이용한 사진 식각 공정, 접촉 인쇄(contact printing) 또는 잉크젯 인쇄(ink-jet printing) 등의 방법으로 형성하거나 패터닝할 수 있다.
다음으로, 도 1 및 도 2에 도시된 바와 같이, 소스 전극(83), 드레인 전극을 포함하는 화소 전극(190)이 형성되어 있는 기판(110)의 상부에 유기 반도체(154)와 절연체(164)를 덮는 절연막을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 보호막(180)을 형성한다. 이때, 절연체(164)로 유기 반도체(164)를 완전히 덮은 다음 보호막(180)을 적층함으로써 보호막(180)의 성막 공정에서 유기 반도체(154)가 손상되는 것을 방지할 수 있다.
이와 같은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 반도체(154)를 형성하기 전에 사진 식각 공정으로 패터닝하는 게이트선(121) 및 데이터선(171)과 소스 전극(83) 및 화소 전극(190)을 형성한다. 이를 통하여 반도체(154)가 제조 공정시에 손상되는 것을 방지할 수 있어 박막 트랜지스터의 특성을 안정적으로 확보할 수 있다.
또한, 데이터선(171) 및 게이트선(121)을 형성한 다음 게이트 절연막(140)을 형성함으로써 식각 조건에 게이트 절연막(140)이 드러나는 것을 최소화하여 박막 트랜지스터의 특성을 안정적으로 확보할 수 있다.
본 실시예에서 소스 전극(83)과 화소 전극(190)의 드레인 전극을 하부의 게이트 절연막(140) 및 유기 반도체(154)와의 우수한 접촉 특성을 가지는 동시에 높은 일 함수를 가지는 ITO(indium tin oxide)로 형성한다. 특히, ITO막은 준 결정(quasi-crystalline) 상태를 이루고 있으며, 특히 게이트 절연막(140)과 접하는 계면도 준 결정을 이루고 있어, 게이트 절연막(140)이 유기 절연 물질로 이루어져 있더라도 우수한 접촉 특성을 확보할 수 있다.
도 13은 본 발명의 다른 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 14는 도 13의 유기 반도체 박막 트랜지스터 표시 판을 XIV-XIV' 선을 따라 절단한 단면도이다.
도 13 및 도 14에서 보는 바와 같이, 본 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 및 도 2에 도시한 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 세로 방향으로 데이터선(171)이 뻗어 있고, 데이터선(171)을 덮는 층간 절연막(160) 상부에는 그 위에는 몰리브덴 및 질소를 포함하는 몰리브덴 질화막(126)이 형성되어 있다. 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 가로 방향으로 뻗어 형성되어 있다. 게이트선(121)을 덮는 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)과 층간 절연막(160)과 함께 데이터선(171) 및 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(141, 142, 143)이 형성되어 있다. 게이트 절연막(140) 상부에는 접촉 구멍(143)을 통하여 데이터선(171)에 연결되어 있는 소스 전극(83)과 게이트 전극(124)을 중심으로 소스 전극(83)과 마주하는 화소 전극(190)이 형성되어 있으며, 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 또한, 소스 전극(83)과 화소 전극(190) 사이의 게이트 절연막(140) 상부에는 복수의 섬형 반도체(154) 및 절연체(164)가 형성되어 있고, 그 상부에는 섬형 반도체(154) 및 절연체(164)를 덮는 섬형의 보호막(180)이 형성되어 있다.
그러나, 본 실시예에 따른 유기 반도체 박막 트랜지스터 표시판은 게이트선(121)과 동일한 층에 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131)이 형성되어 있다. 유지 전극선(131)은 화소 전극(190)과 중첩하여 유지 축전기를 만드는 유지 전극(135)을 가진다. 유지 전극선(131)은 공통 전압 따위의 미리 정 해진 전압을 외부로부터 인가 받으며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.
또한, 데이터선(171)은 소스 전극(83)이 연결되는 접촉 구멍(143)이 위치하는 부분(173)이 다른 부분보다 넓은 폭으로 확장되어 있다.
또한, 화소 전극(190)의 드레인 전극(85)은 돌출되어 소스 전극(83)과 마주한다.
본 발명의 실시예에서는 유기 반도체 및 게이트 절연막이 사진 식각 공정에 노출되는 것을 최소화함으로써 박막 트랜지스터의 특성을 안정적으로 확보할 수 있다. 또한, 유기 반도체의 하부에 소스 전극 및 드레인 전극을 배치하고 ITO로 형성함으로써 게이트 절연막과 소스 전극 및 드레인 전극 사이의 접촉 특성을 안정적으로 확보할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. 기판,
    상기 기판 위에 형성되어 있는 데이터선,
    상기 데이터선 위에 형성되어 있는 층간 절연막,
    상기 층간 절연막 위에 형성되어 있고 상기 데이터선과 교차하며, 게이트 전극을 가지는 게이트선,
    상기 게이트선 위에 형성되어 있으며, 상기 층간 절연막과 함께 상기 데이터선을 드러내는 접촉 구멍을 가지는 게이트 절연층,
    상기 게이트 절연층 위에 형성되어 있으며, 상기 접촉 구멍을 통하여 상기 데이터선과 연결되어 있는 제1 전극,
    상기 게이트 전극을 중심으로 상기 제1 전극과 마주하는 제2 전극,
    상기 제1 전극과 상기 제2 전극 위에 형성되어 있으며, 상기 제1 전극과 상기 제2 전극과 접촉하는 유기 반도체, 그리고
    상기 유기 반도체 위에 형성되어 있는 보호막
    을 포함하는 유기 반도체 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 유기 반도체 상부에 형성되어 있는 절연체를 더 포함하는 유기 반도체 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 제1 전극 및 제2 전극은 ITO로 이루어진 유기 반도체 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제2 전극은 화소 전극을 포함하는 유기 반도체 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 층간 절연막은 질화 규소(silicon nitride, Si3N4 또는 SiNx), 폴리아크릴(polyacryl), 폴리이미드(polyimide), 벤조사이클로부틴(benzocyclobutyne, C10H8)을 포함하는 유기 반도체 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 절연체는 플로린 함유 탄화수소계열 고분자(hydrocarbon based polymer comprising fluorine) 또는 파릴렌(parylene)을 포함하는 유기 반도체 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 게이트 절연층은 OTS 표면 처리된 산화 규소, 질화 규소, 말레이미드스티렌(maleimide-styrene), 폴리비닐페놀[Polyvinylphenol(PVP)] 및 모디파이드 시아노에틸풀루란[Modified Cyanoethylpullulan(m-CEP)] 중의 적어도 하나로 이루어진 유기 반도체 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 유기 반도체는 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5 위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로엔과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코포리머; 티오펜; 페릴렌 또는 코로렌과 그 들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나인 유기 반도체 박막 트랜지스터 표시판.
  9. 절연 기판 위에 데이터선을 형성하는 단계,
    상기 데이터선 위에 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 게이트선을 형성하는 단계,
    상기 데이터선을 드러내는 접촉 구멍을 가지는 게이트 절연층을 형성하는 단계,
    상기 게이트 절연층 위에 상기 접촉 구멍을 통하여 상기 데이터선과 연결되는 제1 전극 및 상기 제1 전극과 분리된 제2 전극을 형성하는 단계, 그리고
    상기 제1 전극 및 상기 제2 전극과 접촉하는 유기 반도체를 형성하는 단계,
    상기 유기 반도체 위에 보호막을 형성하는 단계
    를 포함하는 유기 반도체 박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 유기 반도체 위에 절연체를 형성하는 단계를 더 포함하는 유기 반도체 박막 트랜지스터 표시판의 제조 방법.
  11. 제9항에서,
    상기 제1 전극과 제2 전극은 ITO로 이루어진 유기 반도체 박막 트랜지스터 표시판의 제조 방법.
KR1020040108171A 2004-12-17 2004-12-17 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 KR101122231B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040108171A KR101122231B1 (ko) 2004-12-17 2004-12-17 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
TW094124515A TWI372464B (en) 2004-12-17 2005-07-20 Organic thin film transistor array panel and manufacturing method thereof
US11/186,233 US7259392B2 (en) 2004-12-17 2005-07-20 Organic thin film transistor array panel and manufacturing method thereof
CNB2005100911157A CN100563021C (zh) 2004-12-17 2005-08-08 有机薄膜晶体管阵列板及其制造方法
EP05108029A EP1675195A3 (en) 2004-12-17 2005-09-01 Organic thin film transistor for an OLED display
JP2005359067A JP5132880B2 (ja) 2004-12-17 2005-12-13 有機薄膜トランジスタ表示板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108171A KR101122231B1 (ko) 2004-12-17 2004-12-17 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060069078A true KR20060069078A (ko) 2006-06-21
KR101122231B1 KR101122231B1 (ko) 2012-03-19

Family

ID=35148922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108171A KR101122231B1 (ko) 2004-12-17 2004-12-17 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Country Status (6)

Country Link
US (1) US7259392B2 (ko)
EP (1) EP1675195A3 (ko)
JP (1) JP5132880B2 (ko)
KR (1) KR101122231B1 (ko)
CN (1) CN100563021C (ko)
TW (1) TWI372464B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070014579A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070017762A (ko) 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법
KR100659765B1 (ko) * 2005-09-08 2006-12-19 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101279296B1 (ko) * 2006-04-17 2013-06-26 엘지디스플레이 주식회사 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치
KR20080026989A (ko) * 2006-09-22 2008-03-26 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
KR101499235B1 (ko) * 2008-06-23 2015-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN102148194B (zh) * 2010-11-26 2013-09-18 深圳市华星光电技术有限公司 薄膜晶体管、液晶显示面板及其制造方法
CN102116982B (zh) 2010-11-26 2012-08-22 深圳市华星光电技术有限公司 液晶显示面板及其制造方法
CN108615814A (zh) * 2018-06-05 2018-10-02 孙祎 一种有机薄膜晶体管的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892244A (en) 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
US6136702A (en) * 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
JP2002215065A (ja) * 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
JP2002204012A (ja) * 2000-12-28 2002-07-19 Toshiba Corp 有機トランジスタ及びその製造方法
JP2005513788A (ja) * 2001-12-19 2005-05-12 アベシア・リミテッド 有機誘電体を有する有機電界効果トランジスタ
JP2004006747A (ja) * 2002-04-18 2004-01-08 Konica Minolta Holdings Inc 有機半導体材料、これを用いた有機トランジスタ、電界効果トランジスタ及びスイッチング素子
JP4136482B2 (ja) 2002-06-20 2008-08-20 キヤノン株式会社 有機半導体素子、その製造方法および有機半導体装置
US6821811B2 (en) 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
JP4618990B2 (ja) * 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
JP4217086B2 (ja) * 2003-03-13 2009-01-28 日本放送協会 有機アクティブ素子およびその製造方法、表示デバイス
JP2004327857A (ja) * 2003-04-25 2004-11-18 Pioneer Electronic Corp 有機トランジスタの製造方法および有機トランジスタ
CN103215569A (zh) * 2003-05-16 2013-07-24 纳幕尔杜邦公司 通过原子层沉积形成的塑料基材阻挡层膜

Also Published As

Publication number Publication date
CN100563021C (zh) 2009-11-25
EP1675195A3 (en) 2010-03-10
EP1675195A2 (en) 2006-06-28
US20060131586A1 (en) 2006-06-22
KR101122231B1 (ko) 2012-03-19
JP5132880B2 (ja) 2013-01-30
TWI372464B (en) 2012-09-11
TW200623419A (en) 2006-07-01
US7259392B2 (en) 2007-08-21
CN1790727A (zh) 2006-06-21
JP2006173616A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
US7919778B2 (en) Making organic thin film transistor array panels
KR101090250B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
US7993958B2 (en) Organic thin film transistor array panel and manufacturing method thereof
JP5132880B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
US20070024766A1 (en) Organic thin film transistor display panel
US20050287719A1 (en) Organic thin film transistor array panel and manufacturing method thereof
KR20060104092A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2006216938A (ja) 有機絶縁膜、該有機絶縁膜を含む薄膜トランジスタ表示板及びその製造方法
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
CN1790681B (zh) 有机薄膜晶体管阵列面板及其制造方法
KR100925460B1 (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20060077735A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20060042334A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20080026236A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080006876A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080016192A (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070063170A (ko) 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9