Nothing Special   »   [go: up one dir, main page]

JP2006173616A - 有機薄膜トランジスタ表示板及びその製造方法 - Google Patents

有機薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2006173616A
JP2006173616A JP2005359067A JP2005359067A JP2006173616A JP 2006173616 A JP2006173616 A JP 2006173616A JP 2005359067 A JP2005359067 A JP 2005359067A JP 2005359067 A JP2005359067 A JP 2005359067A JP 2006173616 A JP2006173616 A JP 2006173616A
Authority
JP
Japan
Prior art keywords
electrode
film transistor
thin film
gate
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005359067A
Other languages
English (en)
Other versions
JP5132880B2 (ja
Inventor
Bo-Sung Kim
保 成 金
Min-Seong Ryu
旻 成 柳
Munshaku Ko
洪 ▲ムン▼ 杓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006173616A publication Critical patent/JP2006173616A/ja
Application granted granted Critical
Publication of JP5132880B2 publication Critical patent/JP5132880B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】薄膜トランジスタの特性を安定的に確保できる有機半導体薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】本発明の実施例による有機半導体薄膜トランジスタ表示板の製造方法において、絶縁基板上にデータ線を形成し、データ線を覆う層間絶縁膜を形成した後、層間絶縁膜上にゲート線を形成する。次に、ゲート線を覆い、データ線を露出する第1コンタクトホールを有するゲート絶縁層を形成し、その上にコンタクトホールを通じてデータ線と接続されるソース電極及びドレイン電極を備える画素電極を形成する。次に、有機半導体を形成し、有機半導体上に保護膜を形成する。
【選択図】図2

Description

本発明は、有機半導体薄膜トランジスタ表示板及びその製造方法に関する。
次世代ディスプレイの駆動素子として、有機半導体を用いた電界効果トランジスタに関する研究が盛んに行われている。一般に、有機半導体は、その材料によって、オリゴチオフェン、ペンタセン、フタロシアニン、C60などの低分子材料と、ポリチオフェン系、ポリチエニレン−ビニレン系などの高分子材料とに大別される。
低分子有機半導体は、電荷移動度が0.05〜1.5と優れ、点滅比などの特性も優れている。しかし、通常、遮蔽マスクを用いて真空蒸着によって有機半導体を積層し、パターニングするため、工程が複雑になり、生産性が低下するといった量産面でのデメリットがある。
これに対し、高分子有機半導体は、電荷移動度が0.001〜0.1と多少低いが、溶媒に溶解させて基板上にコーティングまたはプリンティングすることが可能であるため、大面積の表示板への適用が有利であり、量産性が高いというメリットがある。このような有機半導体を用いた薄膜トランジスタは、軽薄であって、大面積及び大量生産が実現できる次世代表示装置の駆動素子として良い評価を受けている。
しかし、有機半導体及びゲート絶縁膜は、膜質の特性が弱く、後続工程における蒸着条件またはエッチング条件によって、薄膜に損傷を受け、薄膜特性が変化するなどの問題点が発生する。これは、薄膜トランジスタの特性を低下させる原因となる。
本発明の目的は、薄膜トランジスタの特性を安定的に確保できる有機半導体薄膜トランジスタ表示板及びその製造方法を提供することである。
前記目的を達成するために、本発明では、ゲート線及びデータ線をゲート絶縁膜よりも先に形成し、半導体層を形成する前に画素電極を形成する。
すなわち、本発明の有機薄膜トランジスタ表示板は、基板、
前記基板上に形成されているデータ線、
前記データ線上に形成されている層間絶縁膜、
前記層間絶縁膜上に形成されて、ゲート電極を有するゲート線、
前記ゲート線及び前記層間絶縁膜上に形成され、前記層間絶縁膜と共に前記データ線を露出するコンタクトホールを有するゲート絶縁層、
前記ゲート絶縁層上に形成され、前記コンタクトホールを通じて前記データ線と接続されている第1電極、
前記ゲート電極を中心に前記第1電極と対向している第2電極、
前記第1電極及び前記第2電極上に形成され、前記第1電極及び前記第2電極と接触する有機半導体、及び
前記有機半導体上に形成されている保護膜
を含むことを特徴とする。
この有機薄膜トランジスタ表示板では、第1電極及び第2電極がITOから構成されていてもよい。
第2電極は画素電極を備えていてもよい。
有機半導体と前記保護膜との間に、絶縁体がさらに形成されていてもよい。
絶縁体は、フッ素含有炭化水素系高分子またはパリレンを含んでいてもよい。なかでも、パリレンが好ましい。
層間絶縁膜は、窒化ケイ素、ポリアクリル、ポリイミドまたはベンゾサイクロブテンを含んでいてもよい。なかでも、窒化ケイ素が好ましい。
ゲート絶縁層は、OTS表面処理された酸化ケイ素、窒化ケイ素、マレイミドスチレン、ポリビニルフェノール及び改質シアノエチルプルランのうちの少なくとも一つから構成されていてもよい。
有機半導体は、
テトラセン、ペンタセン及びそれらの置換基を含有する誘導体、
チオフェン環の2,5位置によって4〜8個が連結されたオリゴチオフェン、
ペリレンテトラカルボキシジアンヒドリドまたはそのイミド誘導体、
ナフタレンテトラカルボキシジアンヒドリドまたはそのイミド誘導体、
金属化フタロシアニンまたはそのハロゲン化誘導体、
ペリレン、コロネン及びそれらの置換基を含有する誘導体、
チエニレン及びビニレンのコオリゴマー又はコポリマー、及び
前記これら物質の芳香族環または複素環式芳香族環に炭素数1〜30個のハイドロカーボン鎖を1個以上含有する誘導体からなる群から選択される少なくとも1種であってもよい。
また、本発明の有機薄膜トランジスタ表示板の製造方法は、絶縁基板上にデータ線を形成する工程、
前記データ線上に層間絶縁膜を形成する工程、
前記層間絶縁膜上にゲート線を形成する工程、
前記データ線を露出するコンタクトホールを有するゲート絶縁層を前記ゲート線及び前記層間絶縁膜上に形成する工程、
前記ゲート絶縁層上に前記コンタクトホールを通じて前記データ線と接続される第1電極、及び前記第1電極と分離された第2電極を形成する工程、
前記第1電極及び前記第2電極と接触する有機半導体を形成する工程、及び
前記有機半導体上に保護膜を形成する工程
を含むことを特徴する。
この有機薄膜トランジスタ表示板の製造方法では、有機半導体上及び前記保護膜下に絶縁体を形成する工程をさらに含んでいてもよい。
第1電極及び第2電極はITOから工程されていてもよい。
絶縁体はフッ素含有炭化水素系高分子またはパリレンを含有していてもよい。
本発明によれば、有機半導体及びゲート絶縁膜がフォトエッチング工程にさらされることを最少化し、薄膜トランジスタの特性を安定的に確保することができる。また、有機半導体の下部にソース電極及びドレイン電極を配置することにより、ゲート絶縁膜とソース電極及びドレイン電極との間の接触特性を安定的に確保することができる。
以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
本発明の実施例による有機半導体薄膜トランジスタ表示板及びその製造方法に関して、図面を参考にして詳細に説明する。
まず、図1及び図2を参照して本発明の一実施例による有機薄膜トランジスタ表示板構造を説明する。
図1は、本発明の一実施例による有機薄膜トランジスタ表示板の構造を示した配置図であり、図2は、本発明の一実施例による有機薄膜トランジスタ表示板の構造を示した断面図で、図1のII-II’線に沿った断面図である。
本発明の実施例による有機薄膜トランジスタ表示板は、透明な絶縁基板110上に複数のデータ線171が形成されている。
データ線171は、主に横方向に延びてデータ電圧を伝達する。各データ線171は、外部回路または他の層との接触のために幅が拡張されている拡張部179を含む。
データ線171は、データ信号の遅延や電圧降下を減らせるように、低い比抵抗の金属、例えば金、銀、銅、アルミニウム(Al)やこれらの合金の金属からなる導電膜を含むのが好ましい。また、物理的な性質が異なる二つ以上の導電膜を備えることができる。即ち、一つの導電膜は低抵抗の導電物質からなり、その他の導電膜は、他の物質、特にIZOまたはITOとの物理的、化学的、電気的な接触特性が優れた物質、例えばモリブデン(Mo)、モリブデン合金(例:モリブデン−タングステン(MoW)合金)、クロム(Cr)などの導電物質からなるのが好ましい。
データ線171の側面はそれぞれ傾斜し、基板110の表面に対して約30〜80度の傾斜角を有する。
データ線171上には、窒化ケイ素(Si34またはSiNx)または酸化ケイ素(SiOx)などの無機絶縁物質や耐久性の優れたポリアクリル(アクリル系ポリマー)、ポリイミド、ベンゾサイクロブテン(C108)などを含有する有機絶縁物質からなる層間絶縁膜160が形成されている。
層間絶縁膜160上にはゲート信号を伝達する複数のゲート線121が形成されている。
ゲート線121は主に縦方向に延びているデータ線171と交差し、各ゲート線121の一部は上または下に突出されて複数のゲート電極124をなす。この時、ゲート線121の一端部129は、外部回路または他の層との連結のために幅が拡張されている。
ゲート線121は、ゲート信号の遅延や電圧降下を減らせるように、低い比抵抗(resistivity)の金属、例えば金、銀、アルミニウムやこれらの合金などの金属からなる導電膜を含むのが好ましい。また、物理的性質の異なる二つ以上の導電膜を含むことができる。即ち、一つの導電膜は低抵抗の導電物質からなり、その他の導電膜は他の物質、特にIZOまたはITOとの物理的、化学的、電気的な接触特性が優れた物質、例えばモリブデン(Mo)、モリブデン合金(例:モリブデン-タングステン(MoW)合金)、クロム(Cr)などの導電物質からなるのが好ましい。
ゲート線121の側面はそれぞれ傾斜しており、基板110の表面に対して約30〜80度の傾斜角を有する。
ゲート線121上には窒化ケイ素などの無機絶縁物質または誘電物質からなるゲート絶縁膜140が形成されている。ここで、ゲート絶縁層140は、OTS(octadecyl-trichloro-silane)によって表面処理されたSiO2膜としてもよいし、真空状態で化学気相蒸着(CVD)工程により形成される高分子物質であり、ポリ(パラ-キシリレン)の略称であるパリレンまたはフッ素含有炭化水素系高分子としてもよい。
パリレンは、コーティング均一度が極めて優れ、コーティングの膜厚を1,000Å〜数μmまで調節することができ、誘電率が非常に低く、絶縁膜としての特性が優れている。パリレンは、高分子化されれば現存する全ての有機溶媒に殆ど溶解されず、耐化学性が優れている。パリレンは、常温で蒸着可能で熱ストレスがなく、ドライコーティング工程が施されるため溶媒が必要なく、環境にやさしいというメリットがある。また、添加剤がなく、ガスの発生がないため、特にシリコン半導体を用いた薄膜トランジスタ表示板の製造に適している。さらに、工程が簡単で安価の製造費用を実現することができる。
ゲート絶縁膜140にはゲート電極124に隣接したデータ線171の一部及びデータ線171の端部179をそれぞれ露出する複数のコンタクトホール143、142と層間絶縁膜160と共にゲート線121の端部129を露出するコンタクトホール141が形成されている。このように、ゲート絶縁膜140がゲート線121及びデータ線171の端部129、179を露出するコンタクトホール141、142を有する実施例において、外部の駆動回路を異方性導電膜を用いてゲート線121及びデータ線171に接続するために、ゲート線121及びデータ線171が接触部を有する構造である。また、基板110上に直接ゲート駆動回路が有機半導体薄膜トランジスタと同一層で形成でき、ゲート線121及びデータ線171の端部は駆動回路の出力端に電気的に直接接続される。
コンタクトホール185、181、182は、データ線171の一部、ゲート線の端部129及びデータ線の端部179を露出するが、コンタクトホール143、141、142からは、後に形成されるITOまたはIZOの導電膜との接触特性を確保するために、アルミニウム系列のような弱い接触特性を有する導電物質は露出されないのが好ましい。また、コンタクトホール143、141、142からデータ線171の一部、ゲート線121及びデータ線171の端部129、179の境界線が露出されてもよい。
ゲート絶縁膜140上には、IZOまたはITOのような透明な導電物質、或いは反射度を有する導電物質からなる複数のソース電極83、複数の画素電極190及び複数の接触補助部材81、82が形成されている。ソース電極及び画素電極はITOからなるのが好ましい。
画素電極190のうちのゲート絶縁膜140を介在してゲート電極124上部に位置する一部は、ドレイン電極をなし、データ信号の印加を受ける。
ソース電極83は、ゲート電極124を中心に画素電極190のドレイン電極と対向し、コンタクトホール143を通じてデータ線171と接続されている。
画素電極190はまた、隣接するゲート線121及びデータ線171とオーバーラップして開口率を向上させるが、重ならなくてもよい。
接触補助部材81、82は、コンタクトホール141、142を通じてゲート線及びデータ線の端部129、179とそれぞれ接続される。接触補助部材81、82は、ゲート線121及びデータ線171の各端部129、179と駆動集積回路のような外部装置との接着性を補完し、これらを保護する役割をするもので、これらの適用は必須ではなく、選択的である。
次に、ソース電極83及び画素電極190が形成されているゲート絶縁層140上には有機半導体154が形成されている。この時、有機半導体154は島状となっており、ソース電極83と画素電極190のドレイン電極のと間に位置して、ゲート電極124上のゲート絶縁膜140を完全に覆っている。
有機半導体154には、水溶液や有機溶媒に溶解される高分子物質や低分子物質が利用される。高分子有機半導体は、一般に、溶媒に溶解され易くプリンティング工程に適している。また、低分子有機半導体の中でも有機溶媒に溶解され易い物質があるときはそれを利用する。
有機半導体154は、テトラセン、ペンタセン又はこれらの置換基を含有する誘導体であるか、チオフェン環の2,5位置で4〜8個が連結されたオリゴチオフェンとすることができる。
また、有機半導体154は、ペリレンテトラカルボキシジアンヒドリド(PTCDA)またはそのイミド誘導体であるか、ナフタレンテトラカルボキシジアンヒドリド(NTCDA)またはそのイミド誘導体とすることができる。
また、有機半導体154は、金属化フタロシアニンまたはそのハロゲン化誘導体であるか、ペリレン、コロネン又はそれらの置換基を含有する誘導体とすることができる。ここで、フタロシアニンに添加される金属としては、銅、コバルト、亜鉛などが好ましい。
また、有機半導体154は、チエニレン及びビニレンのコオリゴマーまたはコポリマーであってもよい。
さらに、有機半導体層150はチオフェンであってもよい。
また、有機半導体154は、これらのような誘導体等の芳香族または複素環式芳香族環に炭素数1〜30個のハイドロカーボン鎖を1個以上含有する誘導体であってもよい。
ゲート電極124、ソース電極83及び画素電極190のドレイン電極は、有機半導体154と共に薄膜トランジスタ(TFT)をなし、薄膜トランジスタのチャンネルは、ソース電極173と画素電極190のドレイン電極間の有機半導体154に形成される。
有機半導体154上には、乾式低温成膜工程が可能な絶縁物質からなる絶縁体164が形成されており、該絶縁体164は、有機半導体154を完全に覆っている。前記絶縁体164は、乾式工程によって常温または低温で形成可能なパリレンまたはフッ素含有炭化水素系高分子のような絶縁物質からなり、これによって、後の成膜工程、つまり絶縁体164または後に保護膜180を形成する工程において有機半導体154が損傷されるのを防ぐ。その結果、有機半導体薄膜トランジスタの特性を安定的に確保することができる。
画素電極190が形成されているゲート絶縁膜140と有機半導体154及び絶縁体164の上には、平坦化特性が優れ、かつ感光性を有する有機物質、またはプラズマ化学気相蒸着(PECVD)で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質、または窒化ケイ素や酸化ケイ素などからなる保護膜180が形成されている。
以下、前記のような構成の本発明による有機半導体薄膜トランジスタ表示板の動作作用について説明する。
例えば、P型半導体において、ゲート電極124、ソース電極83及びドレイン電極に電圧が印加されない場合、有機半導体層154内の電荷等は全て有機半導体層154内に均等に拡散することになる。ソース電極83とドレイン電極175間に電圧が印加されれば、低い電圧下では電圧に比例して電流が流れる。この時、ゲート電極124にプラスの電圧を印加すれば、印加された電圧による電界によって正孔が全て上方に押し上げられる。これにより、ゲート絶縁層140近傍に電導電荷のない層が形成されることになる。これを空乏層と称する。この時、ソース電極83及びドレイン電極に電圧を印加すれば、電導可能な電荷運搬者が減っているため、ゲート電極124に電圧を印加しないときよりも少ない電流が流れる。これに対し、ゲート電極124にマイナス電極を印加すれば、印加された電圧による電界によって有機半導体154とゲート絶縁層140との間にマイナス、プラスの電荷が誘導される。その結果、ゲート絶縁層140近傍に電荷量の多い層が形成されることになる。これを蓄積層と称する。この時、ソース電極83及びドレイン電極に電圧を印加すれば、より多くの電流が流れる。従って、ソース電極83とドレイン電極間に電圧を印加した状態で、ゲート電極124にプラス電圧とマイナス電圧を交互に印加することによって、ソース電極83とドレイン電極間に流れる電流量を制御することができる。このような電流量の比を点滅比(on/off ratio)と言う。点滅比が大きいほど優れたトランジスタである。
以下、図1及び図2に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図3〜図12、図1及び図2を参考にして詳細に説明する。
図3、図5、図7、図9及び図11は、本発明の図1及び図2の有機半導体薄膜トランジスタ表示板を製造する工程をその工程順で示した配置図であり、図4は、図3の半導体薄膜トランジスタ表示板のIV-IV’線による断面図であり、図6は、図5の半導体薄膜トランジスタ表示板のVI-VI’線による断面図であり、図8は、図7の半導体薄膜トランジスタ表示板のVIII-VIII’線による断面図であり、図10は、図9の半導体薄膜トランジスタ表示板のX-X’線による断面図であり、図12は、図11の半導体薄膜トランジスタ表示板のXII-XII’線による断面図である。
まず、図3及び図4に示されるように、透明な絶縁基板110上に金、銀、銅、アルミニウム、クロムなどの低抵抗導電物質を含有する導電膜を2,000Å程度の厚さに真空熱蒸着で形成し、その後フォトエッチング工程でパターニングしてデータ線171を形成する。透明な絶縁基板110としては、ガラス、シリコンまたはプラスチックが用いられる。
次に、図5及び図6のように、化学気相蒸着法(CVD)で窒化ケイ素(SiNx)を2,000Å程度の厚さに積層してゲート絶縁層140を形成する。ゲート絶縁層140は、酸化ケイ素(SiO2)などの絶縁物質で形成することができ、OTSに浸して表面処理を行う。また、ゲート絶縁層140は、マレイミドスチレン(maleimide-styrene)、ポリビニルフェノール(PVP)及び改質シアノエチルプルラン(Modified Cyanoethylpullulan:m−CEP)のうちの一つで形成することができる。
次に、金、アルミニウムまたは銀、またはこれらを含む合金などの導電層を蒸着し、これをフォトエッチングでパターニングしてゲート電極124を含むゲート線121を形成する。本実施例において、ゲート線121は、Al-Nd合金を1,500Å程度の厚さに積層し、モリブデン(Mo)またはモリブデン合金を300Å程度の厚さに積層して形成する。
次に、図7及び図8のように、マスクを用いたフォトエッチング工程でゲート絶縁膜140及び層間絶縁膜160をパターニングして、データ線171、ゲート線の端部129及びデータ線の端部179が露出されるようにコンタクトホール143、141、142を形成する。
次に、図9及び図10のように、ITOをスパッタリングで400Å程度の厚さに積層してITO膜を形成する。この時、スパッタリング工程は、20〜35度範囲の常温で実施し、ITO膜は均一な非晶質状態である。次に、マスクを用いたフォト工程で非晶質ITO膜上に感光膜パターンを形成し、その後感光膜パターンをエッチングマスクとしてパターニングして、データ線171とコンタクトホール143を通じて接続されるソース電極83と、ソース電極83と対向するドレイン電極を備える画素電極190と、接触部材81、82などを形成する。エッチングに際しては、エッチング液を利用する湿式エッチングを施し、エッチング液はクロムをエッチングする時に用いるクロムエッチング液(HNO3/(NH42Ce(NO36/H2O)を利用する。
ここで、ITO膜は、ゲート絶縁膜140と接する下部界面から上部表面まで非晶質となっているため、エッチング工程の際にも、一定にエッチングが実施されてITO膜が流失することがない。また、非晶質であることによって、塩酸を含まないクロムエッチング液でパターニングし、下部の有機ゲート絶縁膜140が損傷を受けるのを最少に抑えられる。次に、エッチングマスクとして用いた感光膜パターンを除去し、その後アニーリング工程を実施して非晶質のITO膜を準結晶化する。アニーリング工程は180℃以上の温度が好ましく、1〜3時間実施するのが好ましい。
次に、図11及び図12のように、テトラセン、ペンタセン又はこれらの置換基を含有する有機半導体層を形成した後、その上にパリレンのような絶縁物質を形成して有機半導体154及び絶縁体164を形成する。この時、有機半導体154及び絶縁体164は、シャドーマスクを用いた真空蒸着法、マスクを用いたフォトエッチング工程、接触印刷またはインクジェット印刷などの方法で形成したり、パターニングすることができる。
次に、図1及び図2に示したように、ソース電極83、ドレイン電極を備える画素電極190が形成されている基板110上に、有機半導体154と絶縁体164を覆う絶縁膜を積層し、マスクを用いたフォトエッチング工程でパターニングして保護膜180を形成する。この時、絶縁体164にて有機半導体164を完全に覆い、その後保護膜180を積層することで、保護膜180の成膜工程において有機半導体154が損傷されるのを防ぐことができる。
このような本発明の実施例による薄膜トランジスタ表示板の製造方法において、半導体154を形成する前にフォトエッチング工程でパターニングするゲート線121及びデータ線171とソース電極83及び画素電極190を形成する。これにより、半導体154が製造工程時に損傷を受けるのを防止し、薄膜トランジスタの特性を安定的に確保することができる。
また、データ線171及びゲート線121を形成した後、ゲート絶縁膜140を形成することで、エッチング条件にゲート絶縁膜140が露出されるのを最少化し、薄膜トランジスタの特性を安定的に確保することができる。
本実施例において、ソース電極83及び画素電極190のドレイン電極を、下部のゲート絶縁膜140及び有機半導体154との優れた接触特性を有し、かつ高い仕事関数を有するITOで形成する。特に、ITO膜は、準結晶(quasi-crystalline)状態であり、特にゲート絶縁膜140と接する界面も準結晶となっており、ゲート絶縁膜140が有機絶縁物質からなるものであっても優れた接触特性を確保することができる。
図13は、本発明の他の実施例による有機半導体薄膜トランジスタ表示板の構造を示した配置図であり、図14は、図13の有機半導体薄膜トランジスタ表示板のXIV-XIV’線による断面図である。
図13及び図14のように、本実施例による有機半導体薄膜トランジスタ表示板の層状構造は、大概図1及び図2に示した薄膜トランジスタ表示板の層状構造と同様である。即ち、基板110上に縦方向にデータ線171が延びており、データ線171を覆う層間絶縁膜160上部には、その上にモリブデン及び窒素を含むモリブデン窒化膜126が形成されている。複数のゲート電極124を含む複数のゲート線121が横方向に延びて設けられている。ゲート線121を覆うゲート絶縁膜140には、ゲート線121の端部129と層間絶縁膜160と共にデータ線171及びデータ線171の端部179を露出するコンタクトホール141、142、143が形成されている。ゲート絶縁膜140上には、コンタクトホール143を通じてデータ線171に接続されているソース電極83とゲート電極124を中心にソース電極83と対向する画素電極190が形成されており、複数の接触補助部材81、82が形成されている。また、ソース電極83と画素電極190間のゲート絶縁膜140上には、複数の島状半導体154及び絶縁体164が形成され、その上部には島状半導体154及び絶縁体164を覆う島状の保護膜180が形成されていることが好ましい。
しかし、本実施例による有機半導体薄膜トランジスタ表示板は、ゲート線121と同一層にゲート線121と電気的に分離された複数の維持電極線131が形成されている。維持電極線131は、画素電極190と重畳してストレージキャパシタ(維持蓄電器)を作る維持電極135を有する。維持電極線131は、共通電圧などの予め定められた電圧の印加を外部から受け、画素電極190とゲート線121の重畳で発生する維持容量が充分なときには維持電極線131は省略することもでき、画素の開口率を極大化するために画素領域の周縁に配置することもできる。
また、データ線171において、ソース電極83が接続されるコンタクトホール143が位置する部分173が他の部分よりも広い幅に拡張されている。
また、画素電極190のドレイン電極85は突出してソース電極83と対向している。
本発明の実施例において、有機半導体及びゲート絶縁膜がフォトエッチング工程に露出されることを最少化し、薄膜トランジスタの特性を安定的に確保することができる。また、有機半導体の下部にソース電極及びドレイン電極を配置し、ITOで形成することによって、ゲート絶縁膜とソース電極及びドレイン電極間の接触特性を安定的に確保することができる。
以上、本発明の好ましい実施例を参照して説明したが、該当技術分野の熟練した当業者は、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更することができる。
本発明の一実施例による有機半導体薄膜トランジスタ表示板の構造を示した配置図である。 図1の有機半導体薄膜トランジスタ表示板のII-II’線による断面図である。 本発明の図1及び図2の有機半導体薄膜トランジスタ表示板を製造する工程をその工程順で示した配置図である。 図3の半導体薄膜トランジスタ表示板のIV-IV’線による断面図である。 本発明の図1及び図2の有機半導体薄膜トランジスタ表示板を製造する工程をその工程順で示した配置図である。 図5の半導体薄膜トランジスタ表示板のVI-VI’線による断面図である。 本発明の図1及び図2の有機半導体薄膜トランジスタ表示板を製造する工程をその工程順で示した配置図である。 図7の半導体薄膜トランジスタ表示板のVIII-VIII’線による断面図である。 本発明の図1及び図2の有機半導体薄膜トランジスタ表示板を製造する工程をその工程順で示した配置図である。 図9の半導体薄膜トランジスタ表示板のX-X’線による断面図である。 本発明の図1及び図2の有機半導体薄膜トランジスタ表示板を製造する工程をその工程順で示した配置図である。 図11の半導体薄膜トランジスタ表示板のXII-XII’線による断面図である。 本発明の他の実施例による有機半導体薄膜トランジスタ表示板の構造を示した配置図である。 図13の有機半導体薄膜トランジスタ表示板のXIV-XIV’線による断面図である。
符号の説明
121 ゲート線
124 ゲート電極
140 ゲート絶縁層
141、142、143 コンタクトホール
154 有機半導体層
164 絶縁体
160 層間絶縁膜
171 データ線
180 保護膜
190 画素電極
81、82 接触補助部材
83 ソース電極

Claims (12)

  1. 基板、
    前記基板上に形成されているデータ線、
    前記データ線上に形成されている層間絶縁膜、
    前記層間絶縁膜上に形成されて、ゲート電極を有するゲート線、
    前記ゲート線及び前記層間絶縁膜上に形成され、前記層間絶縁膜と共に前記データ線を露出するコンタクトホールを有するゲート絶縁層、
    前記ゲート絶縁層上に形成され、前記コンタクトホールを通じて前記データ線と接続されている第1電極、
    前記ゲート電極を中心に前記第1電極と対向している第2電極、
    前記第1電極及び前記第2電極上に形成され、前記第1電極及び前記第2電極と接触する有機半導体、及び
    前記有機半導体上に形成されている保護膜
    を含む、有機薄膜トランジスタ表示板。
  2. 前記第1電極及び第2電極はITOからなる、請求項1に記載の有機薄膜トランジスタ表示板。
  3. 前記第2電極は画素電極を備えている、請求項1又は2に記載の有機薄膜トランジスタ表示板。
  4. 前記有機半導体と前記保護膜との間に形成されている絶縁体をさらに含む、請求項1〜3のいずれか1つに記載の有機薄膜トランジスタ表示板。
  5. 前記絶縁体は、フッ素含有炭化水素系高分子またはパリレンを含む、請求項4に記載の有機薄膜トランジスタ表示板。
  6. 前記層間絶縁膜は、窒化ケイ素、ポリアクリル、ポリイミドまたはベンゾサイクロブテンを含む、請求項1〜5のいずれか1つに記載の有機薄膜トランジスタ表示板。
  7. 前記ゲート絶縁層は、OTS表面処理された酸化ケイ素、窒化ケイ素、マレイミドスチレン、ポリビニルフェノール及び改質シアノエチルプルランのうちの少なくとも一つからなる、請求項1〜6のいずれか1つに記載の有機薄膜トランジスタ表示板。
  8. 前記有機半導体は、
    テトラセン、ペンタセン及びそれらの置換基を含有する誘導体、
    チオフェン環の2,5位置によって4〜8個が連結されたオリゴチオフェン、
    ペリレンテトラカルボキシジアンヒドリドまたはそのイミド誘導体、
    ナフタレンテトラカルボキシジアンヒドリドまたはそのイミド誘導体、
    金属化フタロシアニンまたはそのハロゲン化誘導体、
    ペリレン、コロネン及びそれらの置換基を含有する誘導体、
    チエニレン及びビニレンのコオリゴマー又はコポリマー、及び
    前記物質の芳香族環または複素環式芳香族環に炭素数1〜30個のハイドロカーボン鎖を1個以上含有する誘導体からなる群から選択される少なくとも1種である、請求項1に記載の有機薄膜トランジスタ表示板。
  9. 絶縁基板上にデータ線を形成する工程、
    前記データ線上に層間絶縁膜を形成する工程、
    前記層間絶縁膜上にゲート線を形成する工程、
    前記データ線を露出するコンタクトホールを有するゲート絶縁層を前記ゲート線及び前記層間絶縁膜上に形成する工程、
    前記ゲート絶縁層上に前記コンタクトホールを通じて前記データ線と接続される第1電極、及び前記第1電極と分離された第2電極を形成する工程、
    前記第1電極及び前記第2電極と接触する有機半導体を形成する工程、及び
    前記有機半導体上に保護膜を形成する工程
    を含む、有機薄膜トランジスタ表示板の製造方法。
  10. 前記有機半導体上及び前記保護膜下に絶縁体を形成する工程をさらに含む、請求項9に記載の有機薄膜トランジスタ表示板の製造方法。
  11. 前記第1電極及び第2電極はITOからなる、請求項9又は10に記載の有機薄膜トランジスタ表示板の製造方法。
  12. 前記絶縁体はフッ素含有炭化水素系高分子またはパリレンを含有する、請求項10又は11に記載の有機薄膜トランジスタ表示板の製造方法。
JP2005359067A 2004-12-17 2005-12-13 有機薄膜トランジスタ表示板及びその製造方法 Expired - Fee Related JP5132880B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0108171 2004-12-17
KR1020040108171A KR101122231B1 (ko) 2004-12-17 2004-12-17 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2006173616A true JP2006173616A (ja) 2006-06-29
JP5132880B2 JP5132880B2 (ja) 2013-01-30

Family

ID=35148922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005359067A Expired - Fee Related JP5132880B2 (ja) 2004-12-17 2005-12-13 有機薄膜トランジスタ表示板及びその製造方法

Country Status (6)

Country Link
US (1) US7259392B2 (ja)
EP (1) EP1675195A3 (ja)
JP (1) JP5132880B2 (ja)
KR (1) KR101122231B1 (ja)
CN (1) CN100563021C (ja)
TW (1) TWI372464B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070014579A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070017762A (ko) 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법
KR100659765B1 (ko) * 2005-09-08 2006-12-19 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101279296B1 (ko) * 2006-04-17 2013-06-26 엘지디스플레이 주식회사 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치
KR20080026989A (ko) * 2006-09-22 2008-03-26 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
KR101499235B1 (ko) * 2008-06-23 2015-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN102148194B (zh) * 2010-11-26 2013-09-18 深圳市华星光电技术有限公司 薄膜晶体管、液晶显示面板及其制造方法
CN102116982B (zh) 2010-11-26 2012-08-22 深圳市华星光电技术有限公司 液晶显示面板及其制造方法
CN108615814A (zh) * 2018-06-05 2018-10-02 孙祎 一种有机薄膜晶体管的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203364A (ja) * 1999-11-29 2001-07-27 Lucent Technol Inc 薄膜トランジスタ
JP2002204012A (ja) * 2000-12-28 2002-07-19 Toshiba Corp 有機トランジスタ及びその製造方法
WO2003052841A1 (en) * 2001-12-19 2003-06-26 Avecia Limited Organic field effect transistor with an organic dielectric
JP2004006747A (ja) * 2002-04-18 2004-01-08 Konica Minolta Holdings Inc 有機半導体材料、これを用いた有機トランジスタ、電界効果トランジスタ及びスイッチング素子
JP2004080026A (ja) * 2002-08-02 2004-03-11 Semiconductor Energy Lab Co Ltd 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
JP2004281529A (ja) * 2003-03-13 2004-10-07 Nippon Hoso Kyokai <Nhk> 有機アクティブ素子および表示デバイス
JP2004327857A (ja) * 2003-04-25 2004-11-18 Pioneer Electronic Corp 有機トランジスタの製造方法および有機トランジスタ
WO2004105149A1 (en) * 2003-05-16 2004-12-02 E.I. Dupont De Nemours And Company Barrier films for plastic substrates fabricated by atomic layer deposition

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892244A (en) 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
JP2002215065A (ja) * 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
JP4136482B2 (ja) 2002-06-20 2008-08-20 キヤノン株式会社 有機半導体素子、その製造方法および有機半導体装置
US6821811B2 (en) 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203364A (ja) * 1999-11-29 2001-07-27 Lucent Technol Inc 薄膜トランジスタ
JP2002204012A (ja) * 2000-12-28 2002-07-19 Toshiba Corp 有機トランジスタ及びその製造方法
WO2003052841A1 (en) * 2001-12-19 2003-06-26 Avecia Limited Organic field effect transistor with an organic dielectric
JP2005513788A (ja) * 2001-12-19 2005-05-12 アベシア・リミテッド 有機誘電体を有する有機電界効果トランジスタ
JP2004006747A (ja) * 2002-04-18 2004-01-08 Konica Minolta Holdings Inc 有機半導体材料、これを用いた有機トランジスタ、電界効果トランジスタ及びスイッチング素子
JP2004080026A (ja) * 2002-08-02 2004-03-11 Semiconductor Energy Lab Co Ltd 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
JP2004281529A (ja) * 2003-03-13 2004-10-07 Nippon Hoso Kyokai <Nhk> 有機アクティブ素子および表示デバイス
JP2004327857A (ja) * 2003-04-25 2004-11-18 Pioneer Electronic Corp 有機トランジスタの製造方法および有機トランジスタ
WO2004105149A1 (en) * 2003-05-16 2004-12-02 E.I. Dupont De Nemours And Company Barrier films for plastic substrates fabricated by atomic layer deposition
JP2007516347A (ja) * 2003-05-16 2007-06-21 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 原子層蒸着によって製造されたプラスチック基板用のバリアフィルム

Also Published As

Publication number Publication date
CN100563021C (zh) 2009-11-25
KR20060069078A (ko) 2006-06-21
EP1675195A3 (en) 2010-03-10
EP1675195A2 (en) 2006-06-28
US20060131586A1 (en) 2006-06-22
KR101122231B1 (ko) 2012-03-19
JP5132880B2 (ja) 2013-01-30
TWI372464B (en) 2012-09-11
TW200623419A (en) 2006-07-01
US7259392B2 (en) 2007-08-21
CN1790727A (zh) 2006-06-21

Similar Documents

Publication Publication Date Title
JP4979892B2 (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
JP5132880B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
US7919778B2 (en) Making organic thin film transistor array panels
US20070024766A1 (en) Organic thin film transistor display panel
US7838872B2 (en) Organic thin film transistor array panel
US7993958B2 (en) Organic thin film transistor array panel and manufacturing method thereof
JP2006005352A (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
KR20060104092A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4928926B2 (ja) インクジェットプリンティングシステム及びこれを用いた薄膜トランジスタ表示板の製造方法
US20070152558A1 (en) Organic thin film transistor array panel
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
TWI392095B (zh) 有機薄膜電晶體陣列面板及其製造方法
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
US20080073648A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20060077735A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판
KR20060042334A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120508

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5132880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees