KR20060050639A

KR20060050639A - 증폭 장치

Info

Publication number: KR20060050639A
Application number: KR1020050078154A
Authority: KR
Inventors: 히로시 고지마; 유끼 기리
Original assignee: 산요덴키가부시키가이샤
Priority date: 2004-08-26
Filing date: 2005-08-25
Publication date: 2006-05-19
Also published as: JP2006067166A; KR100646725B1; CN1741374A; JP4573602B2; TWI302054B; TW200608701A; CN1741374B; US20060044062A1; US7224226B2

Abstract

본 발명은, 증폭 이득의 조정을 용이하게 하는 것을 목적으로 한다. 이를 위해, 교류 신호가 입력되는 제1 단자와, 제1 저항 소자를 통해 전원 라인과 접속되는 제2 단자와, 접지용 제3 단자와, 제2 단자와 제3 단자 간을 배선한 신호 라인의 중간에 설치하는 제2 저항 소자와, 한쪽 입력 단자에는 제1 단자로부터 교류 신호가 입력됨과 함께 다른쪽 입력 단자에는 교류 신호에 따른 출력이 제2 단자와 제2 저항 소자 사이의 신호 라인을 통해 귀환되고, 한쪽 입력 단자와 다른쪽 입력 단자 간에는 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압을 미리 발생시킨 차동 증폭기와, 제1 단자와 한쪽 입력 단자 사이의 신호 라인과 제3 단자 간을 배선한 신호 라인의 중간에 설치하는 제3 저항 소자를 가지며, 제1 저항 소자 및 제2 저항 소자의 저항값에 기초하여 증폭시킨 교류 신호의 전압 파형을 제2 단자에 발생시킨다.

N형 실리콘 기판, 3 단자 증폭 장치, P형 MOSFET, 일렉트리트 컨덴서, J-FET

Description

증폭 장치{AMPLIFIER}

도 1은 본 발명의 일 실시예에 따른 ECM 시스템의 구성을 도시하는 도면.

도 2는 본 발명의 일 실시예에 따른 3 단자 증폭 장치의 구성을 도시하는 도면.

도 3은 본 발명의 일 실시예에 따른 3 단자 증폭 장치의 상세한 구성을 도시하는 도면.

도 4는 N형 MOSFET의 구조를 설명하는 도면.

도 5는 본 발명의 일 실시예에 따른 3 단자 증폭 장치의 구성을 도시하는 도면.

도 6은 본 발명의 일 실시예에 따른 3 단자 증폭 장치의 구성을 도시하는 도면.

도 7은 본 발명의 일 실시예에 따른 ECM 시스템의 구성을 도시하는 도면.

도 8은 본 발명의 일 실시예에 따른 4 단자 증폭 장치의 구성을 도시하는 도면.

도 9는 본 발명의 일 실시예에 따른 ECM 시스템의 구성을 도시하는 도면.

도 10은 본 발명의 일 실시예에 따른 4 단자 증폭 장치의 구성을 도시하는 도면.

도 11은 본 발명의 일 실시예에 따른 4 단자 증폭 장치의 구성을 도시하는 도면.

도 12는 종래의 ECM 시스템의 구성을 도시하는 도면.

도 13은 JFET의 Vgs 대 Ids 특성을 나타내는 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : N형 실리콘 기판

11 : 드레인 전극

12 : 소스 전극

13 : 게이트 전극

100, 900 : 3 단자 증폭 장치

105, 406, 507 : 차동 증폭기

104, 107, 108, 109 : 저항 소자

110, 111, 112, 113, 119 : P형 MOSFET

106, 114, 115, 116, 407, 508 : N형 MOSFET

200, 505 : 부하 저항

201, 206 : 전원 라인

202 : Vout 단자

203 : 일렉트리트 컨덴서

101, 401, 501, 901 : Vin 단자

102, 402, 502, 902 : Vdd 단자

103, 403, 503, 903 : Gnd 단자

404 : Vdd 2단자

405, 408 : 저항 소자

504 : Vout 단자

400, 5004 : 단자 증폭 장치

506, 509, 510, 511 : 저항 소자

904 : J-FET

905 : 저항 소자

[특허 문헌 1] 일본 특개 제2003-243944호 공보

본 발명은, 증폭 장치에 관한 것이다.

여러가지 분야의 제어 시스템에서는, 아날로그 센서에서 검출된 단계에서의 아날로그 신호는 미소한 전류/전압 레벨이기 때문에, 해당 제어 시스템 내부에서 처리 가능한 레벨까지 증폭하기 위해, 초단의 증폭 장치(프리 앰프)가 설치된다.

여기서, 증폭 장치를 갖는 제어 시스템의 일례로서, 주로 휴대 전화의 송화측의 마이크로폰으로서 이용되는 일렉트리트 컨덴서 마이크로폰(이하, ECM) 시스템(예를 들면, 이하에 기재하는 특허 문헌 1 참조)을 도 12에 예시한다.

ECM 시스템은, Vin 단자(901), Vdd 단자(902), Gnd 단자(903)를 갖는 증폭 장치로서의 3 단자 증폭 장치(900)에 대하여, Vin 단자(901)에는 도전성 박막을 접지시킨 일렉트리트 컨덴서(203)의 고정 전극과 접속하며, Vdd 단자(902)에는 저항값 Rl의 부하 저항(200)을 통해 전원 라인(201)과 접속하고, Gnd 단자(903)를 접지하여 구성된다.

일렉트리트 컨덴서(203)는, 도전성 박막과 고정 전극을 대향시켜 구성된다. 또한, 도전성 박막은, 미리 직류 전원(수십∼100V 정도)에 의해 대전되어 있으며, 도전성 박막에 대하여 음성 신호가 공기의 소밀파로서 전해지면 막의 진동이 이루어진다. 그리고, 일렉트리트 컨덴서(203)의 용량값 Cmic(3㎊ 정도)가 변화되고, 이 용량값 Cmic의 변화에 따른 교류의 전압 파형(이하, 교류 신호)이 발생한다. 또한, 이 교류 신호는, 통상적으로, 직류 성분이 접지 전위이며, 수십㎷ 정도의 미소한 진폭 레벨을 갖는다.

3 단자 증폭 장치(900)는, 게이트 전극에는 Vin 단자(901)가 접속되며, 드레인 전극에는 Vdd 단자(902)가 접속되고, 소스 전극에는 Gnd 단자(903)가 접속된 소스 접지의 접합형 전계 효과 트랜지스터(이하, J-FET)(904)와, J-FET(904)의 게이트 전극과 소스 전극 간을 배선한 신호 라인의 중간에 설치되고 게이트 전극의 레벨을 접지 전위로 안정화시키기 위한 저항 소자(905)로 구성된다.

여기서, 3 단자 증폭 장치(900)의 입력부의 특성으로서는, 입력 저항(저항 소자(905) 등) 및 입력 용량(J-FET(904)의 기생 용량 등)에 대하여 다음의 점이 요구된다.

먼저, 입력 저항의 경우, 고저항값이 요구된다. 즉, 일렉트리트 컨덴서(203)와, 입력 저항에 의해 고역 통과 필터가 구성되어 있으며, 100㎐ 정도의 가청 대역에 있는 음성 신호를 감쇠시키지 않고, 3 단자 증폭 장치(900)에 입력시키기 위해서는, 저항 소자(905)의 저항값은 수백 M∼수 G(Ω) 정도가 필요하게 된다. 또한, 고역 통과 필터의 컷오프 주파수 f1은, 입력 저항의 저항값을 Rin으로서 나타낸 경우, 다음의 수학식 1에 의해 정해진다.

예를 들면, 일렉트리트 컨덴서(203)의 용량값 Cmic를 3㎊, 컷오프 주파수 f1을 50㎐로 한 경우, 입력 저항의 저항값 Rin은 1061M(Ω)으로 된다.

다음으로, 입력 용량의 경우, 저용량값이 요구된다. 즉, 3 단자 증폭 장치(900)의 입력 용량은, 일렉트리트 컨덴서(203)와 직렬 접속된다. 이 때문에, 입력 용량의 용량값이 큰 경우, 일렉트리트 컨덴서(203)에서 발생한 교류 신호가 분할되고, 3 단자 증폭 장치(900)에 입력하는 단계에서 교류 신호의 레벨이 저하될 우려가 있다. 또한, 입력 저항의 저항값이 크기 때문에, 입력 저항과 입력 용량의 곱에 의해 정해지는 시상수를 억제하는 점으로부터도, 입력 용량은 저용량이 요구된다.

또한, 3 단자 증폭 장치(900)에서 이용되는 증폭 소자로서는, 고입력 저항, 저입력 용량, 저잡음라는 점에서의 밸런스가 우수한 소스 접지형 J-FET(904)이 채용된다. 또한, 소스 접지형 J-FET(904)의 증폭 이득 Av는, J-FET(904)의 컨덕턴스 를 gm, 입력 용량 등에 의한 감쇠량을 ATTin으로서 나타낸 경우, 다음의 수학식 2에 의해 정해진다.

그런데, J-FET의 증폭 이득은, 수학식 2로 나타낸 바와 같이, J-FET의 컨덕턴스 gm에 따라 변화된다. 그러나, J-FET의 컨덕턴스 gm은, 일반적으로, "-50∼200"% 정도의 잠재적인 변동이 있으며, 컨덕턴스 gm의 등급 분류가 이루어져서 관리되는 정도이다. 따라서, 동일한 타입의 J-FET이었다고 하여도, 컨덕턴스 gm의 변동에 따라 J-FET의 증폭 이득에도 변동이 발생하게 되며, 나아가서는, J-FET을 이용한 증폭 장치(3 단자 증폭 장치(900) 등)의 증폭 이득에도 변동이 발생하는 것이다.

또한, 도 13에 도시한 바와 같이, J-FET의 증폭 이득을 증가시키는 경우에는, 드레인 포화 전류 Idss(200㎂ 정도)도 증가시켜야만 한다. 드레인 포화 전류 Idss가 증가함으로써 소비 전류도 증가하기 때문에, J-FET의 증폭 이득의 증가에는 소비 전류의 면에서 제한이 이루어진다. 즉, J-FET의 증폭 이득의 향상과, 소비 전류의 저감화 사이에는 이율 배반의 관계가 성립하는 것이다.

이와 같이, 증폭 장치로서 이용되는 증폭 소자로서, J-FET은 고입력 저항, 저입력 용량, 저잡음이라는 점에서의 밸런스가 우수하지만, 그 증폭 이득을 조정하기 어렵다는 과제가 발생하고 있었다.

전술한 과제를 해결하기 위한 주된 제1의 본 발명은, 교류 신호가 입력되는 제1 단자와, 외부 부착된 제1 저항 소자를 통해 전원 라인과 접속되는 제2 단자와, 접지시키는 제3 단자와, 상기 제2 단자와 상기 제3 단자 간을 배선한 신호 라인의 중간에 설치하는 제2 저항 소자와, 플러스의 전원 단자는 상기 제2 단자와 상기 제2 저항 소자 사이의 신호 라인과 접속됨과 함께, 마이너스의 전원 단자는 상기 제3 단자와 접속되고, 반전/비반전 입력 단자 중, 한쪽 입력 단자에는 상기 제1 단자로부터 상기 교류 신호가 입력됨과 함께, 다른쪽 입력 단자에는 상기 교류 신호에 따른 출력이 상기 제2 단자와 상기 제2 저항 소자 사이의 신호 라인을 통해 귀환되고, 상기 한쪽 입력 단자와 상기 다른쪽 입력 단자 사이에는, 상기 한쪽 입력 단자의 접지 전위를 기준으로 한, 상기 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압을 미리 발생시키고 있는 차동 증폭기와, 상기 제1 단자와 상기 한쪽 입력 단자 사이의 신호 라인과, 상기 제3 단자 간을 배선한 신호 라인의 중간에 설치되고, 상기 한쪽 단자에 입력되는 상기 교류 신호의 직류 성분을 접지 전위로 안정화시키는 제3 저항 소자를 갖고 있으며, 상기 제1 저항 소자 및 상기 제2 저항 소자의 저항값에 기초하여 증폭시킨 상기 교류 신호의 전압 파형을 상기 제2 단자에 발생시키는 것으로 한다.

또한, 전술한 과제를 해결하기 위한 주된 제2의 본 발명은, 교류 신호가 입력되는 제1 단자와, 외부 부착된 제1 저항 소자를 통해 제1 전원 라인과 접속되는 제2 단자와, 접지시키는 제3 단자와, 제2 전원 라인과 접속되는 제4 단자와, 상기 제2 단자와 상기 제3 단자 간을 배선한 신호 라인의 중간에 설치하는 제2 저항 소자와, 플러스의 전원 단자는 상기 제4 단자와 접속됨과 함께, 마이너스의 전원 단자는 상기 제3 단자와 접속되고, 반전/비반전 입력 단자 중, 한쪽 입력 단자에는 상기 제1 단자로부터 상기 교류 신호가 입력됨과 함께, 다른쪽 입력 단자에는 상기 교류 신호에 따른 출력이 상기 제2 단자와 상기 제2 저항 소자 사이의 신호 라인을 통해 귀환되고, 상기 한쪽 입력 단자와 상기 다른쪽 입력 단자 간에는, 상기 한쪽 입력 단자의 접지 전위를 기준으로 한, 상기 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압을 미리 발생시키고 있는 차동 증폭기와, 상기 제1 단자와 상기 한쪽 입력 단자의 사이의 신호 라인과, 상기 제3 단자 간을 배선한 신호 라인의 중간에 설치되고, 상기 한쪽 단자에 입력되는 상기 교류 신호의 직류 성분을 접지 전위로 안정화시키는 제3 저항 소자를 갖고 있으며, 상기 제1 저항 소자 및 상기 제2 저항 소자의 저항값에 기초하여 증폭시킨 상기 교류 신호의 전압 파형을 상기 제2 단자에 발생시키는 것으로 한다.

또한, 전술한 과제를 해결하기 위한 주된 제3의 본 발명은, 교류 신호가 입력되는 제1 단자와, 전원 라인과 접속되는 제2 단자와, 접지시키는 제3 단자와, 상기 제2 단자와 상기 제3 단자 간을 배선한 신호 라인 간에 직렬 접속시킨 제1 저항 소자 및 제2 저항 소자와, 상기 제1 저항 소자와 상기 제2 저항 소자 사이의 신호 라인과 접속되는 제4 단자와, 플러스의 전원 단자는 상기 제2 단자와 접속됨과 함께, 마이너스의 전원 단자는 상기 제3 단자와 접속되고, 반전/비반전 입력 단자 중, 한쪽 입력 단자에는 상기 제1 단자로부터 상기 교류 신호가 입력됨과 함께, 다른 쪽 입력 단자에는 상기 교류 신호에 따른 출력이 상기 제1 저항 소자와 상기 제2 저항 소자 사이의 신호 라인을 통해 귀환되고, 상기 한쪽 입력 단자와 상기 다른쪽 입력 단자 사이에는, 상기 한쪽 입력 단자의 전위를 기준으로 한, 상기 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압을 미리 발생시키고 있는 차동 증폭기와, 상기 제1 단자와 상기 한쪽 입력 단자 사이의 신호 라인과, 상기 제3 단자 간을 배선한 신호 라인의 중간에 설치되고, 상기 한쪽 단자에 입력되는 상기 교류 신호의 직류 성분을 접지 전위로 안정화시키는 제3 저항 소자를 갖고 있으며, 상기 제1 저항 소자 및 상기 제2 저항 소자의 저항값에 기초하여 증폭시킨 상기 교류 신호의 전압 파형을 상기 제4 단자에 발생시키는 것으로 한다.

또한, 전술한 과제를 해결하기 위한 주된 제4의 본 발명은, 교류 신호가 입력되는 제1 단자와, 전원 라인과 접속되는 제2 단자와, 접지시키는 제3 단자와, 플러스의 전원 단자는 상기 제2 단자와 접속됨과 함께, 마이너스의 전원 단자는 상기 제3 단자와 접속되며, 반전/비반전 입력 단자 중, 한쪽 입력 단자에는 상기 제1 단자로부터 상기 교류 신호가 입력됨과 함께, 다른쪽 입력 단자에는 상기 교류 신호에 따른 출력이 제1 저항 소자를 통해 귀환되고, 상기 한쪽 입력 단자와 상기 다른쪽 입력 단자 사이에는, 상기 한쪽 입력 단자의 전위를 기준으로 한, 상기 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압을 미리 발생시키고 있는 차동 증폭기와, 상기 제1 저항 소자와 상기 다른쪽 입력 단자 사이의 신호 라인과, 상기 제3 단자 간을 배선한 신호 라인의 중간에 설치하는 제2 저항 소자와, 상기 차동 증폭기의 출력과 접속되는 제4 단자와, 상기 제1 단자와 상기 한쪽 입력 단자 사이의 신호 라인과, 상기 제3 단자 간을 배선한 신호 라인의 중간에 설치되고, 상기 한쪽 단자에 입력되는 상기 교류 신호의 직류 성분을 접지 전위로 안정화시키는 제3 저항 소자를 갖고 있으며, 상기 제1 저항 소자 및 상기 제2 저항 소자의 저항값에 기초하여 증폭시킨 상기 교류 신호의 전압 파형을 상기 제4 단자에 발생시키는 것으로 한다.

〈실시예〉

=== 3 단자 증폭 장치 ===

<제1실시예>

≪3 단자 증폭 장치의 구성≫

도 1은, 본원의 제1 양태 및 제2 양태의 『증폭 장치』의 일 실시예에 따른 3 단자 증폭 장치(100)를 이용한 ECM 시스템의 구성을 도시하는 도면이다. 또한, 3 단자 증폭 장치(100)의 Vin 단자(101), Vdd 단자(102), Gnd 단자(103)에 외부 부착되는 부품은, 도 12에 도시한 종래의 ECM 시스템과 마찬가지이기 때문에, 동일한 부호를 붙인다.

도 2는, 3 단자 증폭 장치(100)의 구성을 도시하는 도면이다. 또한, 본원의 제1 양태와 대응시킴으로서, Vin 단자(101)는 『제1 단자』, Vdd 단자(102)는 『제2 단자』, Gnd 단자(103)는 『제3 단자』, 부하 저항(200)은 『제1 저항 소자』, 저항 소자(104)는 『제2 저항 소자』, 차동 증폭기(105)는 『차동 증폭기』, 저항 소자(107)는 『제3 저항 소자』에 각각 대응하는 것이다. 또한, N형 MOSFET(106)은, 본원의 제2 양태의 『트랜지스터』와 대응하는 것이다.

Vin 단자(101)는, 직류 성분이 접지 전위(제로 전위)인 교류 신호가 입력되는 단자이다. 또한, 교류 신호는, 일렉트리트 컨덴서(203)에서 발생한 음성 신호에 따른 교류 전압 파형이다. Vdd 단자(102)는, 외부 부착되는 저항값 Rl의 부하 저항(200)을 통해 전원 전압 Vdd의 전원 라인(201)과 접속되는 단자이다. Gnd 단자(103)는, 접지용 단자이다.

즉, 3 단자 증폭 장치(100)는, 종래의 ECM 시스템에서의 종래의 3 단자 증폭 장치(900)와 동일한 단자 구성이며, 종래의 3 단자 증폭 장치(900)의 외부 부착 회로를 변경할 필요가 없이, ECM 시스템에 조립할 수 있다.

저항값 Rs의 저항 소자(104)는, Vdd 단자(102)와 Gnd 단자(103) 간을 배선한 신호 라인의 중간에 설치하는 것이다. 저항 소자(104)는, 부하 저항(200)과의 조합에 따라, N형 MOSFET(106)의 드레인-소스 전류 lds를 설정하기 위해 이용된다.

차동 증폭기(105)는, 다음과 같이 구성된다. 먼저, 플러스의 전원 단자는 Vdd 단자(102)와 저항 소자(104) 사이의 신호 라인과 접속됨과 함께 마이너스의 전원 단자는 Gnd 단자(103)와 접속된다. 또한, 비반전 입력 단자(『한쪽 입력 단자』)에는 Vin 단자(101)로부터 교류 신호가 입력됨과 함께, 반전 입력 단자(『다른쪽 입력 단자』)에는 교류 신호에 따른 출력이 Vdd 단자(102)와 저항 소자(104) 사이의 신호 라인을 통해 귀환된다. 즉, 차동 증폭기(105)는, 증폭 이득이 "1"인 전압 팔로워 구성을 나타낸다.

또한, 비반전 입력 단자와 반전 입력 단자 사이에는, 비반전 입력 단자에 입력되는 교류 신호의 접지 전위(직류 성분)를 기준으로 한, 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압 Vb를 미리 발생시키고 있다. 즉, 비반전 입력 단자와 반전 입력 단자 사이에 플러스의 오프셋 전압 Vb를 발생시키지 않는 경우에는, N형 MOSFET(106)의 소스 전극과 저항 소자(104) 사이에서, 비반전 입력 단자에 입력되는 교류 신호를 그대로 재현할 수 없다. 왜냐하면, 저항 소자(104)의 한쪽 단자는 접지시킨 상태에 있기 때문에, 비반전 입력 단자에 입력되는 교류 신호는 플러스의 진폭만을 갖는 반파 파형으로서 재현되기 때문이다. 이 때문에, 비반전 입력 단자와 반전 입력 단자 사이에 미리 발생시키는 오프셋 전압 Vb로서는, 비반전 입력 단자에 입력되는 교류 신호의 최대 증폭 레벨을 초과하는 것으로 한다.

N형 MOSFET(106)은, 도통/비도통을 제어하기 위한 게이트 전극(『제어 전극』)과, Vdd 단자(102)측의 신호 라인에 접속하는 드레인 전극(『제1 전극』)과, 저항 소자(104)측의 신호 라인에 접속하는 소스 전극(『제2 전극』)을 갖는, Vdd 단자(102)와 저항 소자(104)의 사이의 신호 라인의 중간에 설치하는 것이며, 소위 소스 접지형 구성을 나타낸다. 따라서, N형 MOSFET(106)의 증폭 이득 Av는, 「저항값 Rl/저항값 Rs」에 의해 정할 수 있다. 또한, 차동 증폭기(105)의 출력을 N형 MOSFET(106)의 게이트 전극에 접속시킴과 함께, N형 MOSFET(106)의 소스 전극과 반전 입력 단자 간을 접속시킴으로써, 차동 증폭기(105)의 출력을 비반전 입력 단자에 귀환시키고 있다.

저항값 Rin의 저항 소자(107)는, Vin 단자(101)과 비반전 입력 단자의 사이의 신호 라인과, Gnd 단자(103) 간을 배선한 신호 라인의 중간에 설치하는 것이다. 또한, 저항 소자(107)의 저항값 Rin은, 수백 M∼수 G(Ω) 정도이며, 비반전 입력 단자에 입력되는 교류 신호의 직류 성분을 접지 전위로 안정화시킬 목적으로 이용된다. 이 저항 소자(107)는, 다이오드 소자로 치환하여도 된다. 즉, 다이오드 소자의 애노드/캐소드 전극 간의 전위차가 거의 없으며, 해당 다이오드 소자는 고임피던스 상태로 되기 때문이다. 또한, 저항 소자(107)는, 정상적으로 도통 상태로 된 트랜지스터로 치환하여도 된다. 또한, 도통 상태의 트랜지스터로서는, 예를 들면, 게이트 전극에 전원 전압을 공급한 N형 MOSFET이나, 게이트 전극을 접지시킨 P형 MOSFET 등이며, 등가적으로 저항 소자로서 취급할 수 있다.

이와 같이, 3 단자 증폭 장치(100)는, 종래의 경우와 같이 J-FET을 이용하는 것은 아니며, 차동 증폭기(105)를 이용하여 구성한다. 그리고, 3 단자 증폭 장치(100)는, 부하 저항(200)의 저항값 Rl과 저항 소자(104)의 저항값 Rs에 의해 정해지는 증폭 이득 Av(=저항값 Rl/저항값 Rs)에 따라 증폭시킨 교류 신호의 전압 파형을, Vdd 단자(102)나 Vout 단자(202)에 발생시키는 것이다.

또한, Vdd 단자(102)나 Vout 단자(202)에 나타나는 교류 신호의 전압 파형은, N형 MOSFET(106)이 소스 접지형이기 때문에, 비반전 입력 단자에 입력된 단계의 교류 신호에 비해 위상이 반전하게 된다. 또한, Vdd 단자(102)나 Vout 단자(202)에 나타나는 교류 신호의 직류 성분은, 전원 전압 Vdd로부터 부하 저항(200)의 전압 강하분(=(Rl/Rs)·Vb)을 감산한 것으로 된다.

3 단자 증폭 장치(100)에서는, 종래의 경우와 같이 J-FET을 이용하지 않기 때문에, J-FET의 컨덕턴스 gm의 변동에 대하여 아무것도 고려하지 않게 된다. 또 한, 저항값 Rl, Rs의 변동은, 일반적인 IC 프로세스의 경우, "±20"% 정도로 억제되기 때문에, 종래의 J-FET을 이용한 경우에 비해, 증폭 이득의 변동폭을 저감할 수 있다.

또한, 3 단자 증폭 장치(100)에서는, J-FET의 컨덕턴스 gm의 등급 분류가 불필요해지기 때문에, 그 만큼, 제조 공수의 저감화나 수율을 안정화시킬 수 있다. 또한, J-FET에서는 고온 시에 게이트 누설이 발생되기 쉬워지지만, 그 점도 고량할 필요가 없어진다.

또한, 종래의 J-FET을 이용한 경우에서는, 증폭 이득의 증가에 따라 드레인 포화 전류 Idds도 증가하기 때문에, 소비 전류의 관점으로부터 증폭 이득의 제한이 이루어진다. 한편, 3 단자 증폭 장치(100)에서는, 부하 저항(200)의 저항값 Rl과 저항 소자(104)의 저항값 Rs에 기초하여, 소비 전류의 영향이 적게, 증폭 이득을 조정할 수 있다.

이상, 본 발명에 따른 3 단자 증폭 장치(100)에 따르면, 증폭 이득을 용이하게 조정할 수 있는 것이다.

≪차동 증폭기≫

도 3을 기초로 차동 증폭기(105)의 상세한 구성예를 설명한다.

차동 증폭기(105)는, Vin 단자(101) 및 비반전 입력 단자를 도통/비도통을 제어하기 위한 게이트 전극(『제1 제어 전극』)과 접속시킨 P형 MOSFET(112)(『제1 트랜지스터』)과, N형 MOSFET(106)과 저항 소자(104)의 접속점 및 반전 입력 단자를 도통/비도통을 제어하기 위한 게이트 전극(『제2 제어 전극』)과 접속시킨 P형 MOSFET(113)(『제2 트랜지스터』)에 의해 구성되는 차동 트랜지스터쌍을 갖는다. 또한, 차동 트랜지스터쌍에서, 서로의 소스 전극이 공통으로 접속되어 있으며, 이 공통 소스 접속점에는, 게이트 전극이 바이어스되고 또한 소스 전극이 Vdd 단자(102)에 접속된 P형 MOSFET(110)의 드레인 전극이 접속된다. 또한, 차동 트랜지스터쌍에서, 드레인 전극측에는, N형 MOSFET(114, 115)에 의해 구성되는 전류 미러 회로가 접속된다.

차동 증폭기(105)는, 또한, 게이트 전극이 바이어스되며 또한 소스 전극이 Vdd 단자(102)에 접속된 P형 MOSFET(111)과, 게이트 전극이 전류 미러 회로의 출력(P형 MOSFET(112)과 N형 MOSFET(114)의 접속점)과 접속되고 또한 소스 전극이 Gnd 단자(103)에 접속된 N형 MOSFET(116)이 직렬 접속된다. 또한, P형 MOSFET(111)과 N형 MOSFET(116)의 접속점은, N형 MOSFET(106)의 게이트 전극과 접속된다.

차동 증폭기(105)는, 전술한 바와 같은 구성에 기초하여, 다음과 같은 동작을 나타낸다. 즉, 부하 저항(200)으로부터 Vdd 단자(102)에 유입되는 전류는, N형 MOSFET(106)의 드레인-소스 전류 Ids와, 차동 증폭기(105)에의 바이어스 전류 Is 로 분류되어 있으며, 또한 바이어스 전류 Is는, P형 MOSFET(110, 111) 각각의 드레인-소스 전류 Ids로 분류된다.

여기서, 차동 트랜지스터쌍에서는, 비반전 입력 단자(P형 MOSFET(112)의 게이트 전극)와 반전 입력 단자(P형 MOSFET(113)의 게이트 전극)에 각각 입력되는 신호 레벨의 비율에 따라, P형 MOSFET(110)의 드레인-소스 전류 Ids를 분배하여, P형 MOSFET(112, 113) 각각에 드레인-소스 전류 lds를 흘리는 것으로 된다.

또한, 차동 증폭기(105)는 전압 팔로워 구성이기 때문에, 비반전 입력 단자와 반전 입력 단자에 각각 입력되는 신호의 교류 성분은 동일한 진폭으로 된다. 또한, 비반전 입력 단자와 반전 입력 단자에 각각 입력되는 신호의 직류 성분은, 미리 발생시켜둔 오프셋 전압 Vb분, 반전 입력 단자측이 높아진다.

따라서, 차동 트랜지스터쌍에서는, P형 MOSFET(113)에 비해, P형 MOSFET(112)에는 오프셋 전압 Vb분만큼 적은 드레인-소스 전류 Ids가 흐른다. 그리고, N형 MOSFET(116)에는, 그 드레인-소스 전류 Ids의 차분에 따른 게이트-소스 간 전극 Vgs가 유기된다. 이 결과, N형 MOSFET(106)의 소스 전극과 저항 소자(104) 사이의 접속점에는, 비반전 입력 단자에 입력된 교류 신호와 동일한 신호 진폭이며, 또한, 직류 성분이 접지 전위로부터 오프셋 전압 Vb분 레벨 시프트된 신호가 나타난다.

또한, N형 MOSFET(106)의 소스 전극과 저항 소자(104) 사이의 접속점에 나타난 신호는, 저항 소자(104)에 의해 전류로 변환된다. 여기서, N형 MOSFET(106)의 드레인 전극은 부하 저항(200)을 통해 전원 라인(201)과 접속되어 있으며, 부하 저항(200)에도 저항 소자(104)와 마찬가지의 전류가 흐른다. 이 결과, Vout 단자(202)에는, 비반전 입력 단자에 입력된 교류 신호에 대하여, 위상이 반전되어 있으며, 또한, 증폭 이득 Av(=Rl/Rs)에 의해 진폭의 증폭이 이루어진, 출력 신호가 나타나는 것이다. 또한, 출력 신호의 진폭 레벨은, 물론, 부하 저항(200)의 저항값 Rl에 의해 조정 가능하게 된다.

<오프셋 전압 Vb>

도 4는, 차동 증폭기(105)에서 차동 트랜지스터쌍을 구성하는 P형 MOSFET(112, 113)의 모식도이다.

P형 MOSFET(112, 113)은, N형 실리콘 기판(10) 상에 P형 확산층의 드레인 전극(11) 및 소스 전극(12)이 형성된다. 또한, N형 실리콘 기판(10) 상에서, 드레인 전극(11)과 소스 전극(12)의 사이에는 실리콘 산화막을 통해 게이트 전극(13)이 형성된다. 일반적으로, 게이트 전극(13)은, 게이트 길이 L 및 게이트 폭 W에 의해 해당 사이즈가 설정된다.

따라서, 비반전 입력 단자와 반전 입력 단자 사이의 오프셋 전압 Vb는, 예를 들면, P형 MOSFET(112, 113) 각각의 게이트-소스 간 전극 Vgs 자체에 오프셋 전압을 발생시키도록, 각각의 게이트 전극(13)의 사이즈를 상이하게 해둠으로써, 미리 발생시킬 수 있다. 구체적으로는, 예를 들면, P형 MOSFET(112)에 비해 P형 MOSFET(113)의 게이트-소스 간 전극 Vgs를 미리 낮게 설정하면 된다. 따라서, P형 MOSFET(112)에 비해 P형 MOSFET(113)의 게이트 폭 W를 미리 길게 설정하거나, 게이트 길이 L을 짧게 설정함으로써, 각각의 게이트 전극(13)에서의 전류 밀도에 차를 부여하여, 원하는 오프셋 전압 Vb를 발생시키는 것이다.

<제2 실시예>

도 5에 도시하는 3 단자 증폭 장치(100)는, 도 2에 도시한 3 단자 증폭 장치(100)에 대하여, 저항 소자(108, 109)를 새롭게 설치한 경우이다. 또한, 도 5에 도시하는 3 단자 증폭 장치(100)는, 본원의 제3 양태의 『증폭 장치』에 대응한 것이다. 따라서, 본원의 제3 양태와 대응시킴으로서, 저항 소자(108)는 『제4 저항 소자』, 저항 소자(109)는 『제5 저항 소자』에 각각 대응한다.

저항값 Rb의 저항 소자(108)는, N형 MOSFET(106)의 소스 전극과 반전 입력 단자 간을 배선한 신호 라인의 중간에 설치하는 것이다. 저항값 Ra의 저항 소자(109)는, 저항 소자(108)와 반전 입력 단자 사이의 신호 라인과, Gnd 단자(103) 간을 배선한 신호 라인의 중간에 설치하는 것이다.

즉, 차동 증폭기(105)는, 증폭 이득이 "1"인 전압 팔로워 구성은 아니며, 증폭 이득이 "(Ra+Rb)/Ra"인 비반전 증폭기의 구성을 나타내는 것으로 된다. 따라서, 비반전 입력 단자에 입력되는 교류 신호의 진폭을 X로 한 경우, N형 MOSFET(106)의 소스 전극과 저항 소자(104) 사이의 접속점에 나타나는 신호의 진폭은, "(Ra+Rb)/Ra·X)"로 되어, 도 2에 도시한 3 단자 증폭 장치(100)의 증폭 이득보다도 높아진다.

그런데, 차동 증폭기(105)는, 본래, 차동 트랜지스터쌍 각각의 트랜지스터로의 바이어스가 동일한 것이 바람직하며, 오프셋 전압 Vb의 크기는, 차동 출력의 왜곡을 발생시키지 않도록 사양 상 제한이 이루어진다. 따라서, 오프셋 전압 Vb는 낮을수록 바람직한 것이다. 따라서, 도 5에 도시하는 3 단자 증폭 장치(100)는, 도 2에 도시한 3 단자 증폭 장치(100)의 증폭 이득보다도 높게 할 수 있기 때문에, 반전 입력 단자와 비반전 입력 단자 사이에 필요한 오프셋 전압 Vb를, 저항 소자(108)의 저항값 Rb 및 저항 소자(109)의 저항값 Ra에 기초하여 감소시킬 수 있는 것이다.

<제3 실시예>

도 2나 도 5에 도시한 3 단자 증폭 장치(100)에서, N형 MOSFET(106)을 P형 MOSFET이나, NPN형 바이폴라 트랜지스터, PNP형 바이폴라 트랜지스터로 치환하여도 된다. 도 6은, 도 2에 도시한 3 단자 증폭 장치(100)에서의 N형 MOSFET(106)을 P형 MOSFET(119)로 치환한 경우를 나타낸 것이다. 도 6에 도시한 바와 같이, N형 MOSFET(106)의 경우에 비해 게이트 전극과 드레인 전극이 반전되기 때문에, 차동 증폭기(105)의 극성도 또한 역으로 된다.

=== 4 단자 증폭 장치 ===

<제1 실시예>

도 7은, 본원의 제4 양태 및 제5 양태의 『증폭 장치』의 일 실시예에 따른 4 단자 증폭 장치(400)를 이용한 ECM 시스템의 구성을 도시하는 도면이다.

도 8은, 4 단자 증폭 장치(400)의 구성을 도시하는 도면이다. 또한, 본원의 제4 양태와 대응시킴으로서, Vin 단자(401)는 『제1 단자』, Vdd 단자(402)는 『제2 단자』, Gnd 단자(403)는 『제3 단자』, Vdd2 단자(404)는 『제4 단자』, 부하 저항(200)은 『제1 저항 소자』, 저항 소자(405)는 『제2 저항 소자』, 차동 증폭기(406)는 『차동 증폭기』, 저항 소자(408)는 『제3 저항 소자』에 각각 대응하는 것이다. 또한, N형 MOSFET(407)은, 본원의 제5 양태의 『트랜지스터』와 대응하는 것이다.

Vin 단자(401)는, 직류 성분이 접지 전위(제로 전위)인 교류 신호가 입력되는 단자이다. Vdd 단자(402)는, 외부 부착되는 저항값 Rl의 부하 저항(200)을 통해 전원 전압 Vdd의 전원 라인(201)과 접속되는 단자이다. Gnd 단자(403)는, 접지 용 단자이다. Vdd2 단자(404)는, 전원 전압 Vdd와는 독립된 전원 전압 Vdd2의 전원 라인(206)과 접속된다.

저항값 Rs의 저항 소자(405)는, Vdd 단자(402)와 Gnd 단자(403) 간을 배선한 신호 라인의 중간에 설치하는 것이다.

차동 증폭기(406)는, 다음과 같이 구성된다. 먼저, 플러스의 전원 단자는 Vdd2 단자(404)와 접속됨과 함께 마이너스의 전원 단자는 Gnd 단자(403)와 접속된다. 또한, 비반전 입력 단자(『한쪽 입력 단자』)에는 Vin 단자(401)로부터 교류 신호가 입력됨과 함께, 반전 입력 단자(『다른쪽 입력 단자』)에는 교류 신호에 따른 출력이 Vdd 단자(402)와 저항 소자(405) 사이의 신호 라인을 통해 귀환된다. 즉, 차동 증폭기(406)는, 전압 팔로워 구성을 나타낸다. 또한, 비반전 입력 단자와 반전 입력 단자 사이에는, 비반전 입력 단자에 입력되는 교류 신호의 접지 전위(직류 성분)를 기준으로 한, 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압 Vb를 미리 발생시키고 있다.

N형 MOSFET(407)은, 도통/비도통을 제어하기 위한 게이트 전극(『제어 전극』)과, Vdd 단자(402)측의 신호 라인에 접속하는 드레인 전극(『제1 전극』)과, 저항 소자(405)측의 신호 라인에 접속하는 소스 전극(『제2 전극』)을 갖는, Vdd 단자(402)와 저항 소자(405) 사이의 신호 라인의 중간에 설치하는 것이며, 소위 소스 접지형 구성을 나타낸다. 따라서, N형 MOSFET(407)의 증폭 이득 Av는, 「저항값 Rl/저항값 Rs」에 의해 정할 수 있다. 또한, 차동 증폭기(406)의 출력을 N형 MOSFET(407)의 게이트 전극에 접속시킴과 함께, N형 MOSFET(407)의 소스 전극과 반 전 입력 단자 간을 접속시킴으로써, 차동 증폭기(406)의 출력을 반전 입력 단자에 귀환시키고 있다.

저항값 Rin(수백 M∼수 G(Ω) 정도)의 저항 소자(408)는, Vin 단자(401)과 비반전 입력 단자의 사이의 신호 라인과, Gnd 단자(403) 간을 배선한 신호 라인의 중간에 설치하는 것이며, 비반전 입력 단자에 입력되는 교류 신호의 직류 성분을 접지 전위로 안정화시킬 목적으로 이용된다. 또한, 저항 소자(107)와 마찬가지로, 다이오드 소자나 도통 상태의 트랜지스터로 치환하여도 된다.

여기서, 4 단자 증폭 장치(400)는, 3 단자 증폭 장치(100)와 기본적으로는 마찬가지의 구성이기 때문에, 3 단자 증폭 장치(100)의 경우와 마찬가지로, 증폭 이득의 조정을 용이하게 하는 효과가 얻어진다. 또한, 4 단자 증폭 장치(400)의 구성에서, 3 단자 증폭 장치(100)와 크게 상이한 점은, Vdd2 단자(404)를 설치하며, 또한, 차동 증폭기(406)에 공급하는 전원 전압 Vdd2의 공급 라인을, 부하 저항(200)을 통해 N형 MOSFET(407)에 공급하는 전원 전압 Vdd의 공급 라인과는 독립시킨 점에 있다.

따라서, 3 단자 증폭 장치(100)의 경우, 차동 증폭기(105)에 공급하는 전류 Ib가 부하 저항(200)에 흐르게 되며, 그 결과 발생하는 노이즈 성분이, Vout 단자(202)에 출현하는 파형으로 중첩되어 있는데, 4 단자 증폭 장치(400)의 경우, 전원 라인(206)으로부터 차동 증폭기(406)로 흐르는 전류 Ib가, 부하 저항(200)으로 흐르지 않고 끝난다. 이 때문에, 4 단자 증폭 장치(400)에서는, 원전압 특성이 우수함과 함께, Vout 단자(202)에 출현하는 파형의 S/N 비의 개선이 이루어진다.

<제2 실시예>

도 9는, 본원의 제6 양태 및 제7 양태의 『증폭 장치』의 일 실시예에 따른 4 단자 증폭 장치(500)를 이용한 ECM 시스템의 구성을 도시하는 도면이다.

도 10은, 4 단자 증폭 장치(500)의 구성을 도시하는 도면이다. 또한, 본원의 제6 양태와 대응시킴으로서, Vin 단자(501)는 『제1 단자』, Vdd 단자(502)는 『제2 단자』, Gnd 단자(503)는 『제3 단자』, Vout 단자(504)는 『제4 단자』, 부하 저항(505)은 『제1 저항 소자』, 저항 소자(506)는 『제2 저항 소자』, 차동 증폭기(507)는 『차동 증폭기』, 저항 소자(509)는 『제3 저항 소자』에 각각 대응하는 것이다. 또한, N형 MOSFET(508)은, 본원의 제7 양태의 『트랜지스터』와 대응하는 것이다.

Vin 단자(501)는, 직류 성분이 접지 전위(제로 전위)인 교류 신호가 입력되는 단자이다. Vdd 단자(502)는, 전원 전압 Vdd의 전원 라인(201)과 접속되는 단자이다. Gnd 단자(503)는, 접지용 단자이다. Vout 단자(504)는, 부하 저항(505)과 저항 소자(506)의 접속점과 접속되는 단자이다.

차동 증폭기(507)는, 다음과 같이 구성된다. 먼저, 플러스의 전원 단자는 Vdd 단자(502)와 접속됨과 함께 마이너스의 전원 단자는 Gnd 단자(503)와 접속된다. 또한, 비반전 입력 단자(『한쪽 입력 단자』)에는 Vin 단자(501)로부터 교류 신호가 입력됨과 함께, 반전 입력 단자(『다른쪽 입력 단자』)에는 교류 신호에 따른 출력이 부하 저항(505)과 저항 소자(506) 사이의 신호 라인을 통해 귀환된다. 즉, 차동 증폭기(507)는, 전압 팔로워 구성을 나타낸다. 또한, 비반전 입력 단자 와 반전 입력 단자 사이에는, 비반전 입력 단자에 입력되는 교류 신호의 접지 전위(직류 성분)를 기준으로 한, 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압 Vb를 미리 발생시키고 있다.

N형 MOSFET(508)은, 도통/비도통을 제어하기 위한 게이트 전극(『제어 전극』)과, 부하 저항(505)측의 신호 라인에 접속하는 드레인 전극(『제1 전극』)과, 저항 소자(506)측의 신호 라인에 접속하는 소스 전극(『제2 전극』)을 갖는, 부하 저항(505)과 저항 소자(506) 사이의 신호 라인의 중간에 설치하는 것이고, 소위 소스 접지형 구성을 나타낸다. 따라서, N형 MOSFET(508)의 증폭 이득 Av는, 「저항값 Rl/저항값 Rs」에 의해 정할 수 있다. 또한, 차동 증폭기(507)의 출력을 N형 MOSFET(508)의 게이트 전극에 접속시킴과 함께, N형 MOSFET(508)의 소스 전극과 반전 입력 단자 간을 접속시킴으로써, 차동 증폭기(507)의 출력을 반전 입력 단자에 귀환시키고 있다.

저항값 Rin(수백 M∼수 G(Ω) 정도)의 저항 소자(509)는, Vin 단자(501)와 비반전 입력 단자의 사이의 신호 라인과, Gnd 단자(503) 간을 배선한 신호 라인의 중간에 설치하는 것이며, 비반전 입력 단자에 입력되는 교류 신호의 직류 성분을 접지 전위로 안정화시킬 목적으로 이용된다. 또한, 저항 소자(107)와 마찬가지로, 다이오드 소자나 도통 상태의 트랜지스터로 치환하여도 된다.

여기서, 4 단자 증폭 장치(500)는, 3 단자 증폭 장치(100) 및 4 단자 증폭 장치(400)와 기본적으로는 마찬가지의 구성이기 때문에, 3 단자 증폭 장치(100) 및 4 단자 증폭 장치(400)의 경우와 마찬가지로, 증폭 이득의 조정을 용이하게 하는 효과가 얻어진다. 또한, 4 단자 증폭 장치(500)의 구성에서, 3 단자 증폭 장치(100) 및 4 단자 증폭 장치(400)와 크게 상이한 점은, Vout 단자(504)를 설치하며, 또한, 외부 부착되어 있던 부하 저항(505)을 내장한 점에 있다.

따라서, 4 단자 증폭 장치(500)의 내부에서, 요구되는 증폭 이득에 따라 부하 저항(505)의 저항값 Rl과 저항 소자(506)의 저항값 Rs의 비율을 미리 설정해두는 것이 가능하게 된다. 또한, 부하 저항(505)의 저항값 Rl과 저항 소자(506)의 저항값 Rs의 비율은, CMOS 프로세스에서 부하 저항(505) 및 저항 소자(506)를 인접 배치하는 등에 의해, 변동을 몇 % 정도로 억제하는 것이 가능하게 된다.

<제3 실시예>

도 11은, 본원의 제8 양태의 『증폭 장치』의 일 실시예에 따른 4 단자 증폭 장치(500)의 구성을 도시하는 도면이다.

도 11에 도시하는 4 단자 증폭 장치(500)는, 도 10에 도시한 4 단자 증폭 장치(500)에 대하여, 부하 저항(505), N형 MOSFET(508), 저항 소자(506)를 생략함과 함께, 새롭게, 저항 소자(510, 511)를 설치한 경우이다. 또한, 본원의 제8 양태와 대응시킴으로서, 저항 소자(510)는 『제1 저항 소자』, 저항 소자(511)는 『제2 저항 소자』에 각각 대응한다.

도 11에 도시하는 4 단자 증폭 장치(500)에서, 차동 증폭기(507)는 다음과 같이 구성된다. 먼저, 플러스의 전원 단자는 Vdd 단자(502)와 접속됨과 함께 마이너스의 전원 단자는 Gnd 단자(503)와 접속된다. 또한, 비반전 입력 단자(『한쪽 입력 단자』)에는 Vin 단자(501)로부터 교류 신호가 입력됨과 함께, 반전 입력 단 자(『다른쪽 입력 단자』)에는 교류 신호에 따른 출력이 저항값 Rc의 저항 소자(510)를 통해 귀환된다. 또한, 저항 소자(510)와 반전 입력 단자 사이의 신호 라인을, 저항값 Rd의 저항 소자(511)를 통해 Gnd 단자(503)와 접속한다. 즉, 차동 증폭기(507)는, 증폭 이득이 "(Rc+Rd)/Rc"인 비반전 증폭기의 구성을 나타낸다. 또한, 비반전 입력 단자와 반전 입력 단자 사이에는, 비반전 입력 단자에 입력되는 교류 신호의 접지 전위(직류 성분)를 기준으로 한, 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압 Vb를 미리 발생시키고 있다.

또한, 도 11에 도시하는 4 단자 증폭 장치(500)에서, Vout 단자(504)에는, 차동 증폭기(507)의 출력이 직접 접속된다.

여기서, 도 11에 도시하는 4 단자 증폭 장치(500)는, 저항 소자(510)의 저항값 Rc 및 저항 소자(511)의 저항값 Rd에 기초하여 증폭 이득을 조정할 수 있기 때문에, 전술한 실시예와 마찬가지로 증폭 이득의 조정을 용이하게 하는 효과가 얻어진다. 또한, N형 MOSFET(508)을 설치하지 않는 점 등, 구성 상의 간략화가 도모된다.

<제4 실시예>

도 8에 도시한 4 단자 증폭 장치(400)나, 도 10, 도 11에 도시한 4 단자 증폭 장치(500)에서, 3 단자 증폭 장치(100)인 경우와 마찬가지로, N형 MOSFET(407, 508)을, P형 MOSFET, NPN형 바이폴라 트랜지스터, PNP형 바이폴라 트랜지스터 중 어느 하나로 치환하여도 된다. 또한, P형 MOSFET 또는 PNP형 바이폴라 트랜지스터로 치환하는 경우에는, 차동 증폭기(406, 507)의 극성을 반전시키는 것으로 한다.

이상, 본 발명의 실시예에 대하여 설명하였는데, 전술한 실시예는, 본 발명의 이해를 용이하게 하기 위한 것으로서, 본 발명을 한정하여 해석하는 것은 아니다. 본 발명은, 그 취지를 벗어나지 않는 범위 내에서, 변경/개량이 이루어짐과 함께, 본 발명에는 그 등가물도 포함된다.

예를 들면, 3 단자 증폭 장치(100), 4 단자 증폭 장치(400, 500)는, ECM 시스템의 초단 증폭기라는 용도에 한정되는 것은 아니다. 3 단자 증폭 장치(100), 4 단자 증폭 장치(400, 500)는, 여러가지 제어 시스템에서, 아날로그 센서에 의해 검출된 아날로그 신호를, 해당 제어 시스템 내에서 취급 가능한 레벨까지 증폭하는 초단 증폭기로서 이용할 수 있다.

본 발명에 따르면, 증폭 이득의 조정이 용이한 증폭 장치를 제공할 수 있다.

Claims

교류 신호가 입력되는 제1 단자와,

외부 부착된 제1 저항 소자를 통해 전원 라인과 접속되는 제2 단자와,

접지시키는 제3 단자와,

상기 제2 단자와 상기 제3 단자 사이의 신호 라인의 중간에 설치하는 제2 저항 소자와,

플러스의 전원 단자는 상기 제2 단자와 상기 제2 저항 소자 사이의 신호 라인과 접속됨과 함께, 마이너스의 전원 단자는 상기 제3 단자와 접속되며, 반전/비반전 입력 단자 중, 한쪽 입력 단자에는 상기 제1 단자로부터 상기 교류 신호가 입력됨과 함께, 다른쪽 입력 단자에는 상기 교류 신호에 따른 출력이 상기 제2 단자와 상기 제2 저항 소자 사이의 신호 라인을 통해 귀환되고, 상기 한쪽 입력 단자와 상기 다른쪽 입력 단자 간에는, 상기 한쪽 입력 단자의 접지 전위를 기준으로 한, 상기 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압을 미리 발생시키고 있는 차동 증폭기와,

상기 제1 단자와 상기 한쪽 입력 단자의 사이의 신호 라인과, 상기 제3 단자의 사이의 신호 라인의 중간에 설치되고, 상기 한쪽 단자에 입력되는 상기 교류 신호의 직류 성분을 접지 전위로 안정화시키는 제3 저항 소자

를 갖고 있으며,

상기 제1 저항 소자 및 상기 제2 저항 소자의 저항값에 기초하여 증폭시킨 상기 교류 신호의 전압 파형을 상기 제2 단자에 발생시키는 것을 특징으로 하는 증폭 장치.
제1항에 있어서,

상기 제2 단자와 상기 제2 저항 소자 사이의 신호 라인 간에는, 도통/비도통을 제어하기 위한 제어 전극과, 상기 제2 단자측의 신호 라인에 접속하는 제1 전극과, 상기 제2 저항 소자측의 신호 라인에 접속하는 제2 전극을 갖는 트랜지스터를 가지며,

상기 차동 증폭기의 출력을 상기 제어 전극에 접속시킴과 함께, 상기 제2 전극과 상기 다른쪽 입력 단자 간을 접속시킴으로써, 상기 차동 증폭기의 출력을 상기 다른쪽 입력 단자에 귀환시키고 있고,

상기 제1 저항 소자의 저항값÷상기 제2 저항 소자의 저항값에 의해 정해지는 증폭 이득에 따라 증폭시킨 상기 교류 신호의 전압 파형을 상기 제2 단자에 발생시키는 것을 특징으로 하는 증폭 장치.
제2항에 있어서,

상기 제2 전극과 상기 다른쪽 입력 단자 사이의 신호 라인의 중간에 설치하는 제4 저항 소자와,

상기 제4 저항 소자와 상기 다른쪽 입력 단자 사이의 신호 라인과, 상기 제3 단자의 사이의 신호 라인의 중간에 설치하는 제5 저항 소자

를 갖고 있으며,

상기 한쪽 입력 단자와 상기 다른쪽 입력 단자 간에 필요한 상기 오프셋 전압을, 상기 제4 저항 소자 및 상기 제5 저항 소자의 저항값에 기초하여 감소시키는 것을 특징으로 하는 증폭 장치.
교류 신호가 입력되는 제1 단자와,

외부 부착된 제1 저항 소자를 통해 제1 전원 라인과 접속되는 제2 단자와,

접지시키는 제3 단자와,

제2 전원 라인과 접속되는 제4 단자와,

상기 제2 단자와 상기 제3 단자 사이의 신호 라인의 중간에 설치하는 제2 저항 소자와,

플러스의 전원 단자는 상기 제4 단자와 접속됨과 함께, 마이너스의 전원 단자는 상기 제3 단자와 접속되며, 반전/비반전 입력 단자 중, 한쪽 입력 단자에는 상기 제1 단자로부터 상기 교류 신호가 입력됨과 함께, 다른쪽 입력 단자에는 상기 교류 신호에 따른 출력이 상기 제2 단자와 상기 제2 저항 소자 사이의 신호 라인을 통해 귀환되고, 상기 한쪽 입력 단자와 상기 다른쪽 입력 단자 사이에는, 상기 한쪽 입력 단자의 접지 전위를 기준으로 한, 상기 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압을 미리 발생시키고 있는 차동 증폭기와,

상기 제1 단자와 상기 한쪽 입력 단자의 사이의 신호 라인과, 상기 제3 단자의 사이의 신호 라인의 중간에 설치되고, 상기 한쪽 단자에 입력되는 상기 교류 신 호의 직류 성분을 접지 전위로 안정화시키는 제3 저항 소자

를 갖고 있으며,

상기 제1 저항 소자 및 상기 제2 저항 소자의 저항값에 기초하여 증폭시킨 상기 교류 신호의 전압 파형을 상기 제2 단자에 발생시키는 것을 특징으로 하는 증폭 장치.
제4항에 있어서,

상기 제2 단자와 상기 제2 저항 소자 사이의 신호 라인 간에, 도통/비도통을 제어하기 위한 제어 전극과, 상기 제2 단자측의 신호 라인에 접속하는 제1 전극과, 상기 제2 저항 소자측의 신호 라인에 접속하는 제2 전극을 갖는 트랜지스터를 가지며,

상기 차동 증폭기의 출력을 상기 제어 전극에 접속시킴과 함께, 상기 제2 전극과 상기 다른쪽 입력 단자 간을 접속시킴으로써, 상기 차동 증폭기의 출력을 상기 다른쪽 입력 단자에 귀환시키고 있고,

상기 제1 저항 소자의 저항값÷상기 제2 저항 소자의 저항값에 의해 정해지는 증폭 이득에 따라 증폭시킨 상기 교류 신호의 전압 파형을 상기 제2 단자에 발생시키는 것을 특징으로 하는 증폭 장치.
교류 신호가 입력되는 제1 단자와,

전원 라인과 접속되는 제2 단자와,

접지시키는 제3 단자와,

상기 제2 단자와 상기 제3 단자의 사이의 신호 라인 간에 직렬 접속시킨 제1 저항 소자 및 제2 저항 소자와,

상기 제1 저항 소자와 상기 제2 저항 소자 사이의 신호 라인과 접속되는 제4 단자와,

플러스의 전원 단자는 상기 제2 단자와 접속됨과 함께, 마이너스의 전원 단자는 상기 제3 단자와 접속되고,

반전/비반전 입력 단자 중, 한쪽 입력 단자에는 상기 제1 단자로부터 상기 교류 신호가 입력됨과 함께, 다른쪽 입력 단자에는 상기 교류 신호에 따른 출력이 상기 제1 저항 소자와 상기 제2 저항 소자 사이의 신호 라인을 통해 귀환되고, 상기 한쪽 입력 단자와 상기 다른쪽 입력 단자 사이에는, 상기 한쪽 입력 단자의 전위를 기준으로 한, 상기 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압을 미리 발생시키고 있는 차동 증폭기와,

상기 제1 단자와 상기 한쪽 입력 단자 사이의 신호 라인과, 상기 제3 단자의 사이의 신호 라인의 중간에 설치되고, 상기 한쪽 단자에 입력되는 상기 교류 신호의 직류 성분을 접지 전위로 안정화시키는 제3 저항 소자

를 갖고 있으며,

상기 제1 저항 소자 및 상기 제2 저항 소자의 저항값에 기초하여 증폭시킨 상기 교류 신호의 전압 파형을 상기 제4 단자에 발생시키는 것을 특징으로 하는 증폭 장치.
제6항에 있어서,

상기 제1 저항 소자와 상기 제2 저항 소자 사이의 신호 라인 간에, 도통/비도통을 제어하기 위한 제어 전극과, 상기 제1 저항 소자측의 신호 라인에 접속하는 제1 전극과, 상기 제2 저항 소자측의 신호 라인에 접속하는 제2 전극을 갖는 트랜지스터를 가지며,

상기 차동 증폭기의 출력을 상기 제어 전극에 접속시킴과 함께, 상기 제2 전극과 상기 다른쪽 입력 단자 간을 접속시킴으로써, 상기 차동 증폭기의 출력을 상기 다른쪽 입력 단자에 귀환시키고 있고,

상기 제1 저항 소자의 저항값÷상기 제2 저항 소자의 저항값에 의해 정해지는 증폭 이득에 따라 증폭시킨 상기 교류 신호의 전압 파형을 상기 제4 단자에 발생시키는 것을 특징으로 하는 증폭 장치.
교류 신호가 입력되는 제1 단자와,

전원 라인과 접속되는 제2 단자와,

접지시키는 제3 단자와,

플러스의 전원 단자는 상기 제2 단자와 접속됨과 함께, 마이너스의 전원 단자는 상기 제3 단자와 접속되며, 반전/비반전 입력 단자 중, 한쪽 입력 단자에는 상기 제1 단자로부터 상기 교류 신호가 입력됨과 함께, 다른쪽 입력 단자에는 상기 교류 신호에 따른 출력이 제1 저항 소자를 통해 귀환되고, 상기 한쪽 입력 단자와 상기 다른쪽 입력 단자 사이에는, 상기 한쪽 입력 단자의 전위를 기준으로 한, 상기 교류 신호의 최대 진폭 레벨을 초과하는 플러스의 오프셋 전압을 미리 발생시키고 있는 차동 증폭기와,

상기 제1 저항 소자와 상기 다른쪽 입력 단자 사이의 신호 라인과, 상기 제3 단자의 사이의 신호 라인의 중간에 설치하는 제2 저항 소자와,

상기 차동 증폭기의 출력과 접속되는 제4 단자와,

상기 제1 단자와 상기 한쪽 입력 단자 사이의 신호 라인과, 상기 제3 단자의 사이의 신호 라인의 중간에 설치되고, 상기 한쪽 단자에 입력되는 상기 교류 신호의 직류 성분을 접지 전위로 안정화시키는 제3 저항 소자

를 갖고 있으며,

상기 제1 저항 소자 및 상기 제2 저항 소자의 저항값에 기초하여 증폭시킨 상기 교류 신호의 전압 파형을 상기 제4 단자에 발생시키는 것을 특징으로 하는 증폭 장치.
제1항 내지 제8항 중 어느 한 항에 있어서,

상기 차동 증폭기는, 상기 한쪽 입력 단자를 도통/비도통을 제어하기 위한 제1 제어 전극과 접속시킨 제1 트랜지스터와, 상기 다른쪽 입력 단자를 도통/비도통을 제어하기 위한 제2 제어 전극과 접속시킨 제2 트랜지스터에 의해 구성되는 차동 트랜지스터쌍을 갖고 있으며,

상기 오프셋 전압을, 상기 제1 및 상기 제2 제어 전극 각각의 사이즈를 상이 하게 하여 미리 발생시켜둔 것을 특징으로 하는 증폭 장치.
제1항, 제4항, 제6항 및 제8항 중 어느 한 항에 있어서,

상기 제3 저항 소자를, 다이오드 소자 또는 도통 상태의 트랜지스터로 치환하는 것을 특징으로 하는 증폭 장치.
제1항에 있어서,

상기 제1 단자를, 일렉트리트 컨덴서 마이크로폰에서의 한쪽 전극을 미리 대전시킨 일렉트리트 컨덴서의 다른쪽 전극과 접속시키며,

음성 신호에 기초하는 상기 일렉트리트 컨덴서의 용량값의 변화에 따른 교류 신호가, 상기 제1 단자에 입력되는 것을 특징으로 하는 증폭 장치.