JP2001102875A - 半導体増幅回路及び半導体エレクトレットコンデンサマイクロホン - Google Patents
半導体増幅回路及び半導体エレクトレットコンデンサマイクロホンInfo
- Publication number
- JP2001102875A JP2001102875A JP28142099A JP28142099A JP2001102875A JP 2001102875 A JP2001102875 A JP 2001102875A JP 28142099 A JP28142099 A JP 28142099A JP 28142099 A JP28142099 A JP 28142099A JP 2001102875 A JP2001102875 A JP 2001102875A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- semiconductor
- signal
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/01—Electrostatic transducers characterised by the use of electrets
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Abstract
(57)【要約】
【目的】 バーストノイズの影響を受け難いようにす
る。 【構成】 微小信号αが入力されており当該信号を電圧
信号βとして出力する電圧変換回路１０と、電圧信号β
が入力されており当該信号を増幅して出力するアンプ回
路２０とを備えており、電圧変換回路１０及びアンプ回
路２０が同一の半導体チップＣ内において作成されてい
る。即ち、アンプ回路２０の入力端子が半導体チップＣ
内に隠されることから、アンプ回路２０にバーストノイ
ズが入力され難くなる。
る。 【構成】 微小信号αが入力されており当該信号を電圧
信号βとして出力する電圧変換回路１０と、電圧信号β
が入力されており当該信号を増幅して出力するアンプ回
路２０とを備えており、電圧変換回路１０及びアンプ回
路２０が同一の半導体チップＣ内において作成されてい
る。即ち、アンプ回路２０の入力端子が半導体チップＣ
内に隠されることから、アンプ回路２０にバーストノイ
ズが入力され難くなる。
Description
【０００１】
【発明が属する技術分野】本発明はバーストノイズの影
響を受け難い半導体増幅回路及び携帯電話等に用いられ
る半導体エレクトレットコンデンサマイクロホンに関す
る。
響を受け難い半導体増幅回路及び携帯電話等に用いられ
る半導体エレクトレットコンデンサマイクロホンに関す
る。
【０００２】
【従来の技術】デジタル携帯電話等のマイクとしては半
導体エレクトレットコンデンサマイクロホンが用いられ
ることが多い。
導体エレクトレットコンデンサマイクロホンが用いられ
ることが多い。
【０００３】従来の半導体エレクトレットコンデンサマ
イクロホンは図１０に示すように、エレクトレット化さ
れた高分子フィルムであってリング１に貼着された振動
膜２と、振動膜２に対向して配置された背極３と、背極
３とリング１との間に介在されており振動膜２と背極３
との間に空間を開けるためのスペーサ４と、背極３を保
持する背極ホルダ５と、プリント基板８上に取り付けら
れたＩＣチップ６１、６２と、これらを収納するケース
７とを備えた基本構造となっている。なお、図中９は前
面クロスである。
イクロホンは図１０に示すように、エレクトレット化さ
れた高分子フィルムであってリング１に貼着された振動
膜２と、振動膜２に対向して配置された背極３と、背極
３とリング１との間に介在されており振動膜２と背極３
との間に空間を開けるためのスペーサ４と、背極３を保
持する背極ホルダ５と、プリント基板８上に取り付けら
れたＩＣチップ６１、６２と、これらを収納するケース
７とを備えた基本構造となっている。なお、図中９は前
面クロスである。
【０００４】振動膜２と背極３とでコンデンサが形成さ
れており、振動膜２の振動によりコンデンサの容量が変
化することを利用して音声を音声信号に変換し、同信号
を増幅して出力するようになっている。同信号を増幅す
る回路としては、図１１に示すような半導体増幅回路が
使用されることが多い。
れており、振動膜２の振動によりコンデンサの容量が変
化することを利用して音声を音声信号に変換し、同信号
を増幅して出力するようになっている。同信号を増幅す
る回路としては、図１１に示すような半導体増幅回路が
使用されることが多い。
【０００５】同回路は、音声信号を電圧信号に変換して
出力する電圧変換回路Ａと、電圧変換回路Ａから入力さ
れた電圧信号を増幅して出力するアンプ回路Ｂとから構
成されている。ＩＣチップ６１には電圧変換回路Ａが、
ＩＣチップ６２にはアンプ回路Ｂが各々作成されてい
る。なお、Ｖｄｄは電源電圧端子、ＧＮＤは接地電圧端
子、Ｖｏｕｔ１は電圧変換回路Ａの出力端子、Ｖｏｕｔ
はアンプ回路Ｂの出力端子を各々示している。
出力する電圧変換回路Ａと、電圧変換回路Ａから入力さ
れた電圧信号を増幅して出力するアンプ回路Ｂとから構
成されている。ＩＣチップ６１には電圧変換回路Ａが、
ＩＣチップ６２にはアンプ回路Ｂが各々作成されてい
る。なお、Ｖｄｄは電源電圧端子、ＧＮＤは接地電圧端
子、Ｖｏｕｔ１は電圧変換回路Ａの出力端子、Ｖｏｕｔ
はアンプ回路Ｂの出力端子を各々示している。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来例による場合、半導体増幅回路がバーストノイズの影
響を受け易いという欠点がある。即ち、デジタル携帯電
話（ＴＤＭＡ方式）に備えられた高周波発振器がバース
トノイズ（ＲＦバースト信号）の発生源となっており、
高周波発振器から輻射したバーストノイズが電源ライン
や配線ラインに入り込み、その結果、半導体増幅回路の
出力信号に大きなバーストノイズ成分（バースト動作周
波数：２００〜４００Ｈｚ）が現われる。特に、アンプ
回路Ｂの入力信号ラインが露出しており、同ラインに入
り込んだバーストノイズがアンプ回路Ｂにより増幅され
ることから、半導体エレクトレットコンデンサマイクロ
ホン、ひいては携帯電話等の低ノイズ化を図る上で大き
な問題となっている。
来例による場合、半導体増幅回路がバーストノイズの影
響を受け易いという欠点がある。即ち、デジタル携帯電
話（ＴＤＭＡ方式）に備えられた高周波発振器がバース
トノイズ（ＲＦバースト信号）の発生源となっており、
高周波発振器から輻射したバーストノイズが電源ライン
や配線ラインに入り込み、その結果、半導体増幅回路の
出力信号に大きなバーストノイズ成分（バースト動作周
波数：２００〜４００Ｈｚ）が現われる。特に、アンプ
回路Ｂの入力信号ラインが露出しており、同ラインに入
り込んだバーストノイズがアンプ回路Ｂにより増幅され
ることから、半導体エレクトレットコンデンサマイクロ
ホン、ひいては携帯電話等の低ノイズ化を図る上で大き
な問題となっている。
【０００７】もっとも、アンプ回路２０の出力段にノイ
ズ阻止用のコンデンサを設けるようにすると、低レベル
のバーストノイズに対しては有効であるものの、ノイズ
対策として必ずしも十分ではなく、部品点数の増加とい
う点で低コスト化を図る上で障害となる。
ズ阻止用のコンデンサを設けるようにすると、低レベル
のバーストノイズに対しては有効であるものの、ノイズ
対策として必ずしも十分ではなく、部品点数の増加とい
う点で低コスト化を図る上で障害となる。
【０００８】本発明は上記した背景の下で創作されたも
のであり、その目的とするところは、バーストノイズの
影響を受け難い半導体増幅回路及び半導体エレクトレッ
トコンデンサマイクロホンを提供することにある。
のであり、その目的とするところは、バーストノイズの
影響を受け難い半導体増幅回路及び半導体エレクトレッ
トコンデンサマイクロホンを提供することにある。
【０００９】
【課題を解決するための手段】本発明に係る半導体増幅
回路は、微小信号を増幅して出力する回路であって、微
小信号が入力されており当該信号を電圧信号として出力
する電圧変換回路と、電圧変換回路から出力された電圧
信号が入力されており当該信号を増幅して出力するアン
プ回路とを備えており、電圧変換回路及びアンプ回路が
同一の半導体チップ内において作成されていることを特
徴としている。
回路は、微小信号を増幅して出力する回路であって、微
小信号が入力されており当該信号を電圧信号として出力
する電圧変換回路と、電圧変換回路から出力された電圧
信号が入力されており当該信号を増幅して出力するアン
プ回路とを備えており、電圧変換回路及びアンプ回路が
同一の半導体チップ内において作成されていることを特
徴としている。
【００１０】このような構成による場合、アンプ回路の
入力端子が半導体チップ内に隠されることから、アンプ
回路にバーストノイズが入力され難くなる。
入力端子が半導体チップ内に隠されることから、アンプ
回路にバーストノイズが入力され難くなる。
【００１１】電圧変換回路としては、ソース接地されて
おり前記微小信号がゲートに入力された接合型又はＭＯ
Ｓ型のＦＥＴと、ＦＥＴのドレインと電源ラインとの間
に接続されておりＦＥＴのドレイン電流を電圧に変換し
電圧信号として出力する抵抗とを有した構成のものを用
いるようにすると良い。
おり前記微小信号がゲートに入力された接合型又はＭＯ
Ｓ型のＦＥＴと、ＦＥＴのドレインと電源ラインとの間
に接続されておりＦＥＴのドレイン電流を電圧に変換し
電圧信号として出力する抵抗とを有した構成のものを用
いるようにすると良い。
【００１２】電圧変換回路として、より好ましくは、微
小信号がゲートに入力されており且つソース接地された
接合型又はＭＯＳ型の第１のＦＥＴと、第１のＦＥＴの
ドレインと電源ラインとの間にソース・ドレイン間が接
続されておりソース電圧を電圧信号として出力する第２
のＦＥＴと、電源ライン上の電源電圧を入力として基準
電圧を生成し第２のＦＥＴのゲートに出力する基準電圧
生成回路とを有した構成のものを用いるようにすること
が望ましい。
小信号がゲートに入力されており且つソース接地された
接合型又はＭＯＳ型の第１のＦＥＴと、第１のＦＥＴの
ドレインと電源ラインとの間にソース・ドレイン間が接
続されておりソース電圧を電圧信号として出力する第２
のＦＥＴと、電源ライン上の電源電圧を入力として基準
電圧を生成し第２のＦＥＴのゲートに出力する基準電圧
生成回路とを有した構成のものを用いるようにすること
が望ましい。
【００１３】このような構成による場合、電源ライン等
に入り込んだバーストノイズにより電源電圧が変動する
と、第２のＦＥＴのソース電圧が変動するものの、第２
のＦＥＴのゲートに入力される基準電圧も同時に変動す
ることから、第２のＦＥＴのソース電圧の変動の度合い
は電源電圧のそれに比べて小さい。それ故、電源ライン
等にバーストノイズが入り込んでも、アンプ回路に入力
されるバーストノイズは小さくなる。
に入り込んだバーストノイズにより電源電圧が変動する
と、第２のＦＥＴのソース電圧が変動するものの、第２
のＦＥＴのゲートに入力される基準電圧も同時に変動す
ることから、第２のＦＥＴのソース電圧の変動の度合い
は電源電圧のそれに比べて小さい。それ故、電源ライン
等にバーストノイズが入り込んでも、アンプ回路に入力
されるバーストノイズは小さくなる。
【００１４】アンプ回路には、当該回路のゲインを外部
から調整可能にするためのゲイン調整回路を設けるよう
にすることが望ましい。なぜなら、電圧変換回路の特性
上のバラツキをアンプ回路のゲイン調整により吸収する
ことが可能だからである。
から調整可能にするためのゲイン調整回路を設けるよう
にすることが望ましい。なぜなら、電圧変換回路の特性
上のバラツキをアンプ回路のゲイン調整により吸収する
ことが可能だからである。
【００１５】より好ましくは、アンプ回路の出力と電源
ライン及び／又は接地ラインとの間にトランジスタを用
いて作成したサージ保護用のキャパシタンスを設けるよ
うにすることが望ましい。なぜなら、バーストノイズの
影響を受けてアンプ回路の出力に大きなバーストノイズ
成分が現われても、これがキャパシタンスにより阻止さ
れるからである。
ライン及び／又は接地ラインとの間にトランジスタを用
いて作成したサージ保護用のキャパシタンスを設けるよ
うにすることが望ましい。なぜなら、バーストノイズの
影響を受けてアンプ回路の出力に大きなバーストノイズ
成分が現われても、これがキャパシタンスにより阻止さ
れるからである。
【００１６】本発明の半導体エレクトレットコンデンサ
マイクロホンは、振動膜と背極とでコンデンサが形成さ
れており、振動膜の振動によりコンデンサの容量が変化
することを利用して音声を音声信号に変換し、当該信号
を増幅して出力するデバイスであって、音声信号を増幅
するに当たり、上記半導体増幅回路を用いたことを特徴
としている。
マイクロホンは、振動膜と背極とでコンデンサが形成さ
れており、振動膜の振動によりコンデンサの容量が変化
することを利用して音声を音声信号に変換し、当該信号
を増幅して出力するデバイスであって、音声信号を増幅
するに当たり、上記半導体増幅回路を用いたことを特徴
としている。
【００１７】半導体エレクトレットコンデンサマイクロ
ホンとしては、上記半導体増幅回路が作成された半導体
チップの上面側に前記背極としての役目を果たす電極層
が設けられている構造のものを用いると良い。
ホンとしては、上記半導体増幅回路が作成された半導体
チップの上面側に前記背極としての役目を果たす電極層
が設けられている構造のものを用いると良い。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は半導体増幅回路の回路図、
図２は半導体増幅回路の変形例を説明するための回路
図、図３は半導体エレクトレットコンデンサマイクロホ
ンの概略的断面図、図４は同マイクロホンのケースの概
略的分解斜視図、図５（Ａ）は同ケースの概略的断面
図、（Ｂ）は同ケースの概略的底面図、図６は同マイク
ロホンのスペーサ層の概略的平面図、図７は同マイクロ
ホンの振動膜の概略的断面図、図８は図２に示す回路に
おいて、マイクロホンとの電気接続関係を示した回路
図、図９は同回路の出力信号に含まれるバーストノイズ
のレベルと周波数との関係を示すグラフである。
を参照して説明する。図１は半導体増幅回路の回路図、
図２は半導体増幅回路の変形例を説明するための回路
図、図３は半導体エレクトレットコンデンサマイクロホ
ンの概略的断面図、図４は同マイクロホンのケースの概
略的分解斜視図、図５（Ａ）は同ケースの概略的断面
図、（Ｂ）は同ケースの概略的底面図、図６は同マイク
ロホンのスペーサ層の概略的平面図、図７は同マイクロ
ホンの振動膜の概略的断面図、図８は図２に示す回路に
おいて、マイクロホンとの電気接続関係を示した回路
図、図９は同回路の出力信号に含まれるバーストノイズ
のレベルと周波数との関係を示すグラフである。
【００１９】ここに例として掲げる半導体増幅回路は、
携帯電話用の半導体エレクトレットコンデンサマイクロ
ホンにおいて検出された微小な音声信号γを増幅して出
力する回路であって、図１に示すように音声信号が入力
されており当該信号を電圧信号として出力する電圧変換
回路１０と、電圧信号が入力されており当該信号を増幅
し音声信号γとして出力するアンプ回路２０とを備えた
基本構成となっている。この半導体増幅回路において最
も特徴的であるのは、電圧変換回路１０及びアンプ回路
２０が同一の半導体チップＣ内において作成されている
点である。
携帯電話用の半導体エレクトレットコンデンサマイクロ
ホンにおいて検出された微小な音声信号γを増幅して出
力する回路であって、図１に示すように音声信号が入力
されており当該信号を電圧信号として出力する電圧変換
回路１０と、電圧信号が入力されており当該信号を増幅
し音声信号γとして出力するアンプ回路２０とを備えた
基本構成となっている。この半導体増幅回路において最
も特徴的であるのは、電圧変換回路１０及びアンプ回路
２０が同一の半導体チップＣ内において作成されている
点である。
【００２０】なお、半導体チップＣの外面には、電源電
圧を入力するための電源電圧端子Ｖｄｄ、接地電圧端子
ＧＮＤ、音声信号αを入力するための入力端子Ｖｉｎ、
音声信号γを出力するための出力端子Ｖｏｕｔが各々設
けられている。図中Ｌは電源ライン、Ｇは接地ライン
（ベタアースパターン）を示している。以下、各構成回
路について説明する。
圧を入力するための電源電圧端子Ｖｄｄ、接地電圧端子
ＧＮＤ、音声信号αを入力するための入力端子Ｖｉｎ、
音声信号γを出力するための出力端子Ｖｏｕｔが各々設
けられている。図中Ｌは電源ライン、Ｇは接地ライン
（ベタアースパターン）を示している。以下、各構成回
路について説明する。
【００２１】電圧変換回路１０はソース接地されており
音声信号αがゲートに入力されたＦＥＴ１１と、ＦＥＴ
１１のドレインと電源ラインＬとの間に接続されており
ＦＥＴ１１のドレイン電流を電圧に変換し電圧信号βと
して出力する抵抗１２と、ＦＥＴ１１のゲート電圧を０
Ｖにバイアスするためのバイアス回路１３とを有した構
成となっている。ＦＥＴ１１としてはＮチャンネルのテ
ィプレッションタイプの接合型ＦＥＴを用いているが、
ＣＭＯＳ型ＦＥＴを用いても良い。また、バイアス回路
１３としてはダイオード又はギガオーダーの抵抗を用い
ている。
音声信号αがゲートに入力されたＦＥＴ１１と、ＦＥＴ
１１のドレインと電源ラインＬとの間に接続されており
ＦＥＴ１１のドレイン電流を電圧に変換し電圧信号βと
して出力する抵抗１２と、ＦＥＴ１１のゲート電圧を０
Ｖにバイアスするためのバイアス回路１３とを有した構
成となっている。ＦＥＴ１１としてはＮチャンネルのテ
ィプレッションタイプの接合型ＦＥＴを用いているが、
ＣＭＯＳ型ＦＥＴを用いても良い。また、バイアス回路
１３としてはダイオード又はギガオーダーの抵抗を用い
ている。
【００２２】アンプ回路２０としては、高入力インピー
ダンス・低出力インピーダンスのオペアンプ２１を用い
ており、電圧信号βを非反転増幅して音声信号γを生成
するようになっている。
ダンス・低出力インピーダンスのオペアンプ２１を用い
ており、電圧信号βを非反転増幅して音声信号γを生成
するようになっている。
【００２３】以上のように構成された半導体増幅回路の
動作について説明する。ＦＥＴ１１のゲートにはバイア
ス回路１３が設けられていることから、ＦＥＴ１１のゲ
ート・ソース間電圧ＶGSのバイアスは０Ｖとなる。ＶGS
＝０のときのＦＥＴ１１のドレイン電流ＩD をＩDSS と
して表すと、ＩDSS とＦＥＴ１１のピンチオフ電圧Ｖ P
との関係は次式に示す通りとなる。なお、βはＦＥＴ１
１のゲートサイズによって決まる定数である。
動作について説明する。ＦＥＴ１１のゲートにはバイア
ス回路１３が設けられていることから、ＦＥＴ１１のゲ
ート・ソース間電圧ＶGSのバイアスは０Ｖとなる。ＶGS
＝０のときのＦＥＴ１１のドレイン電流ＩD をＩDSS と
して表すと、ＩDSS とＦＥＴ１１のピンチオフ電圧Ｖ P
との関係は次式に示す通りとなる。なお、βはＦＥＴ１
１のゲートサイズによって決まる定数である。
【００２４】
【数１】
【００２５】また、ＶGS＝０のときの音声信号αの電圧
変化ΔＶINとＦＥＴ１１のドレイン電流ＩD の電流変化
ΔＩD との関係は次式に示す通りとなる。
変化ΔＶINとＦＥＴ１１のドレイン電流ＩD の電流変化
ΔＩD との関係は次式に示す通りとなる。
【００２６】
【数２】
【００２７】よって、ΔＩD は数２と数１により次式で
表される。
表される。
【００２８】
【数３】
【００２９】即ち、音声信号αがΔＶINだけ変化する
と、ＦＥＴ１１のドレイン電流ＩD がΔＩD だけ変化す
る。オペアンプ２１の入力インピーダンスは非常に高
く、ドレイン電流ＩD は抵抗Ｒ１２に流れることから、
オペアンプ２１の入力電圧Ｖａは次のように変化する。
なお、抵抗Ｒ１２の抵抗値をＲとして表している。
と、ＦＥＴ１１のドレイン電流ＩD がΔＩD だけ変化す
る。オペアンプ２１の入力インピーダンスは非常に高
く、ドレイン電流ＩD は抵抗Ｒ１２に流れることから、
オペアンプ２１の入力電圧Ｖａは次のように変化する。
なお、抵抗Ｒ１２の抵抗値をＲとして表している。
【００３０】
【数４】
【００３１】ＶGS＝０のときのＦＥＴ１１のドレイン電
流ＩD はＩDSS であることから、Ｖａの直流成分は次式
で表される。なお、電源電圧をＶDDとしても表してい
る。
流ＩD はＩDSS であることから、Ｖａの直流成分は次式
で表される。なお、電源電圧をＶDDとしても表してい
る。
【００３２】
【数５】
【００３３】音声信号αが電圧変換回路１０が入力され
ると、同回路において図４及び図５に示すように同信号
に比例した電圧Ｖａが生成され、これが電圧信号βとし
てアンプ回路２０に入力され、音声信号γが生成され
る。
ると、同回路において図４及び図５に示すように同信号
に比例した電圧Ｖａが生成され、これが電圧信号βとし
てアンプ回路２０に入力され、音声信号γが生成され
る。
【００３４】このような半導体増幅回路においては、従
来例による場合とは異なり、アンプ回路２０の入力端子
が半導体チップＣ内に隠されることから、携帯電話の高
周波発振器を発生源とするバーストノイズが電圧信号β
に入り込むことが少ない。この結果、アンプ回路２０に
より電圧信号βが増幅されても、増幅後の音声信号γに
含まれるバーストノイズ成分は非常に小さくなる。
来例による場合とは異なり、アンプ回路２０の入力端子
が半導体チップＣ内に隠されることから、携帯電話の高
周波発振器を発生源とするバーストノイズが電圧信号β
に入り込むことが少ない。この結果、アンプ回路２０に
より電圧信号βが増幅されても、増幅後の音声信号γに
含まれるバーストノイズ成分は非常に小さくなる。
【００３５】ところで、電圧変換回路１０に使用される
部品、特にＦＥＴ１１のピンチオフ電圧（ＶＰ）は製品
毎にバラツキがあるのが通例である。電圧信号βの直流
成分は、７５に示すようにＦＥＴ１１ピンチオフ電圧
（ＶＰ）の２乗に比例することから、音声信号γのレベ
ルは製品毎に大きくバラツクことになる。電圧変換回路
１０及びアンプ回路２０は同一の半導体チップＣ内にお
いて作成されていることから、部品の選定という手法に
より音声信号γのレベルの調整を行うことは不可能であ
る。
部品、特にＦＥＴ１１のピンチオフ電圧（ＶＰ）は製品
毎にバラツキがあるのが通例である。電圧信号βの直流
成分は、７５に示すようにＦＥＴ１１ピンチオフ電圧
（ＶＰ）の２乗に比例することから、音声信号γのレベ
ルは製品毎に大きくバラツクことになる。電圧変換回路
１０及びアンプ回路２０は同一の半導体チップＣ内にお
いて作成されていることから、部品の選定という手法に
より音声信号γのレベルの調整を行うことは不可能であ
る。
【００３６】この対策としては、図中点線で示すように
アンプ回路２０に当該回路のゲインを外部から調整可能
にするためのゲイン調整回路３０を設けるようにすると
良い。同回路は、半導体チップＣの外表面に設けたゲイ
ン調整端子Ｇａｄｊを介して入力された電圧に応じてア
ンプ回路２０の帰還量を調整し、アンプ回路２０のゲイ
ンを変化させるような構成となっている。また、アンプ
回路２０の入力動作範囲を広くとるようにしても良い。
アンプ回路２０に当該回路のゲインを外部から調整可能
にするためのゲイン調整回路３０を設けるようにすると
良い。同回路は、半導体チップＣの外表面に設けたゲイ
ン調整端子Ｇａｄｊを介して入力された電圧に応じてア
ンプ回路２０の帰還量を調整し、アンプ回路２０のゲイ
ンを変化させるような構成となっている。また、アンプ
回路２０の入力動作範囲を広くとるようにしても良い。
【００３７】図１に示す半導体増幅回路においては、携
帯電話の高周波発振器から輻射してきたバーストノイズ
に対しては非常に有効であるものの、電源ラインＬ、接
地ラインＧ等を介して入り込むバーストノイズに対して
は有効であるとは言えない。電源ラインＬ等に入り込む
バーストノイズも問題にするときには、図２に示す半導
体増幅回路を用いるようにすると良い。
帯電話の高周波発振器から輻射してきたバーストノイズ
に対しては非常に有効であるものの、電源ラインＬ、接
地ラインＧ等を介して入り込むバーストノイズに対して
は有効であるとは言えない。電源ラインＬ等に入り込む
バーストノイズも問題にするときには、図２に示す半導
体増幅回路を用いるようにすると良い。
【００３８】図１に示す回路と大きく異なるのは電圧変
換回路１０’である。同回路は、ソース接地されており
音声信号αがゲートに入力されたＦＥＴ１１（第１のＦ
ＥＴに相当する）と、ＦＥＴ１１のドレインと電源ライ
ンＬとの間にソース・ドレイン間が接続されておりソー
ス電圧を電圧信号βとして出力するＦＥＴ１３（第２の
ＦＥＴに相当する）と、電源ラインＬ上の電源電圧（Ｖ
ｄｄ）を入力として基準電圧Ｖｒｅｆを生成しＦＥＴ１
３のゲートに出力する基準電圧生成回路１４とを有した
構成となっている。ＦＥＴ１１とＦＥＴ１３とは同一の
半導体製造プロセス上において作成されており、両ＦＥ
Ｔは同一の構造となっている。
換回路１０’である。同回路は、ソース接地されており
音声信号αがゲートに入力されたＦＥＴ１１（第１のＦ
ＥＴに相当する）と、ＦＥＴ１１のドレインと電源ライ
ンＬとの間にソース・ドレイン間が接続されておりソー
ス電圧を電圧信号βとして出力するＦＥＴ１３（第２の
ＦＥＴに相当する）と、電源ラインＬ上の電源電圧（Ｖ
ｄｄ）を入力として基準電圧Ｖｒｅｆを生成しＦＥＴ１
３のゲートに出力する基準電圧生成回路１４とを有した
構成となっている。ＦＥＴ１１とＦＥＴ１３とは同一の
半導体製造プロセス上において作成されており、両ＦＥ
Ｔは同一の構造となっている。
【００３９】なお、同回路と半導体エレクトレットコン
デンサマイクロホンとの接続関係は図８に示す通りであ
る。この点は図１に示す回路についても同様である。
デンサマイクロホンとの接続関係は図８に示す通りであ
る。この点は図１に示す回路についても同様である。
【００４０】基準電圧生成回路１４は、電源電圧（Ｖｄ
ｄ）を抵抗Ｒ１４１と抵抗Ｒ１４２とにより分圧して基
準電圧Ｖｒｅｆを生成する構成となっている。
ｄ）を抵抗Ｒ１４１と抵抗Ｒ１４２とにより分圧して基
準電圧Ｖｒｅｆを生成する構成となっている。
【００４１】また、アンプ回路２０の出力と電源ライン
Ｌ、接地ラインＧとの各間には、トランジスタを用いて
作成したサージ保護用のキャパシタンス４１、４２が各
々設けられている。キャパシタンス４１、４２として
は、エンハンスメントタイプの接合型ＦＥＴを用いてお
り、図示のように接続して、そのゲート面積を大きくと
り、その寄生容量が２ＰＦ以上になるようにしている。
これ以外については図１に示す回路と全く同様である。
Ｌ、接地ラインＧとの各間には、トランジスタを用いて
作成したサージ保護用のキャパシタンス４１、４２が各
々設けられている。キャパシタンス４１、４２として
は、エンハンスメントタイプの接合型ＦＥＴを用いてお
り、図示のように接続して、そのゲート面積を大きくと
り、その寄生容量が２ＰＦ以上になるようにしている。
これ以外については図１に示す回路と全く同様である。
【００４２】以上のように構成された半導体増幅回路の
動作について説明する。上記回路と同様に、ＶGS＝０の
ときの音声信号αの電圧変化ΔＶINとＦＥＴ１１のドレ
イン電流ＩD の電流変化ΔＩD との関係は次式に示す通
りとなる。なお、β１はＦＥＴ１１のゲートサイズによ
って決まる定数である。
動作について説明する。上記回路と同様に、ＶGS＝０の
ときの音声信号αの電圧変化ΔＶINとＦＥＴ１１のドレ
イン電流ＩD の電流変化ΔＩD との関係は次式に示す通
りとなる。なお、β１はＦＥＴ１１のゲートサイズによ
って決まる定数である。
【００４３】
【数６】
【００４４】ＦＥＴ１１のドレイン電流ＩD が変化する
と、ＦＥＴ１３のドレイン電流ＩDも同様に変化する
が、ＦＥＴ１３のゲートには基準電圧Ｖｒｅｆが入力さ
れていることから、ＦＥＴ１３のゲート・ソース間電圧
ＶGSは、ＦＥＴ１１のドレイン電流ＩD に応じて変化す
る。両者の関係は次式の通りである。なお、β2 はＦＥ
Ｔ１３のゲートサイズによって決まる定数である。
と、ＦＥＴ１３のドレイン電流ＩDも同様に変化する
が、ＦＥＴ１３のゲートには基準電圧Ｖｒｅｆが入力さ
れていることから、ＦＥＴ１３のゲート・ソース間電圧
ＶGSは、ＦＥＴ１１のドレイン電流ＩD に応じて変化す
る。両者の関係は次式の通りである。なお、β2 はＦＥ
Ｔ１３のゲートサイズによって決まる定数である。
【００４５】
【数７】
【００４６】オペアンプ２１の入力電圧の変化をΔＶa
とすると、ΔＶa は数６、７により次式で表される。
とすると、ΔＶa は数６、７により次式で表される。
【００４７】
【数８】
【００４８】また、Ｖａの直流成分は次式で表される。
【００４９】
【数９】
【００５０】Ｖｒｅｆ＝ＶDD／２、β１＝β２に設定し
ていることから、ＦＥＴ１３のゲート・ソース間電圧Ｖ
GSは零となる。そのため、電圧信号β及び音声信号γは
ＶDD／２を中心として変化する。この点を除いては図１
に示す回路と基本的に同一の動作となる。ただ、電源ラ
インＬ等にバーストノイズが入り込んでも、以下に述べ
る理由により音声信号γには大きなバーストノイズ成分
が現われない。
ていることから、ＦＥＴ１３のゲート・ソース間電圧Ｖ
GSは零となる。そのため、電圧信号β及び音声信号γは
ＶDD／２を中心として変化する。この点を除いては図１
に示す回路と基本的に同一の動作となる。ただ、電源ラ
インＬ等にバーストノイズが入り込んでも、以下に述べ
る理由により音声信号γには大きなバーストノイズ成分
が現われない。
【００５１】ＶDDがバーストノイズの影響を受けて変動
すると、これに応じてＶｒｅｆが同様に変動する。た
だ、数９に示すように、ＶDDとＶｒｅｆとはその符号が
逆であることから、ＶDDが変動してもＶａはそれほど変
動しない。しかもバーストノイズによってＶDDにサージ
が乗っても、サージ保護用のキャパシタンス４１、４２
によりサージが吸収される。その結果、音声信号γには
大きなバーストノイズ成分が現われない。
すると、これに応じてＶｒｅｆが同様に変動する。た
だ、数９に示すように、ＶDDとＶｒｅｆとはその符号が
逆であることから、ＶDDが変動してもＶａはそれほど変
動しない。しかもバーストノイズによってＶDDにサージ
が乗っても、サージ保護用のキャパシタンス４１、４２
によりサージが吸収される。その結果、音声信号γには
大きなバーストノイズ成分が現われない。
【００５２】さて、携帯電話においては電波を送受信す
るための高周波発振器が備えられており、従来、これが
バーストノイズの発生源となって半導体エレクトレット
コンデンサマイクロホンに大きな影響を及ぼしていた。
図５に示す半導体エレクトレットコンデンサマイクロホ
ンに図１又は図２に示す半導体増幅回路を用いた場合、
半導体増幅回路自体がバーストノイズに非常に強いこと
から、同マイクロホン、ひいては携帯電話の低ノイズ化
を図ることが可能になる。
るための高周波発振器が備えられており、従来、これが
バーストノイズの発生源となって半導体エレクトレット
コンデンサマイクロホンに大きな影響を及ぼしていた。
図５に示す半導体エレクトレットコンデンサマイクロホ
ンに図１又は図２に示す半導体増幅回路を用いた場合、
半導体増幅回路自体がバーストノイズに非常に強いこと
から、同マイクロホン、ひいては携帯電話の低ノイズ化
を図ることが可能になる。
【００５３】図１又は図２に示す半導体増幅回路は図３
乃至図７に示す半導体エレクトレットコンデンサマイク
ロホンであっても同様に適用可能である。以下、同マイ
クロホンの構造について図面を参照して説明する。
乃至図７に示す半導体エレクトレットコンデンサマイク
ロホンであっても同様に適用可能である。以下、同マイ
クロホンの構造について図面を参照して説明する。
【００５４】図３に示すように同マイクロホンは、図１
又は図２に示す半導体増幅回路が作成された半導体チッ
プ１００と、半導体チップ１００の表面に絶縁層１３０
を介して積層された電極層１４０と、電極層１４０上に
形成された絶縁層１５０と、リング２３０に取り付けら
れた振動膜２００と、リング２３０と絶縁膜１５０との
間に介在されており振動膜２００と絶縁膜１５０との間
に空間１８０を開けるためのスペーサ層１７０と、これ
らを収納するケース３００とを備えた基本構造となって
いる。
又は図２に示す半導体増幅回路が作成された半導体チッ
プ１００と、半導体チップ１００の表面に絶縁層１３０
を介して積層された電極層１４０と、電極層１４０上に
形成された絶縁層１５０と、リング２３０に取り付けら
れた振動膜２００と、リング２３０と絶縁膜１５０との
間に介在されており振動膜２００と絶縁膜１５０との間
に空間１８０を開けるためのスペーサ層１７０と、これ
らを収納するケース３００とを備えた基本構造となって
いる。
【００５５】振動膜２００に対向する電極層１４０は図
１１で示す半導体エレクトレットコンデンサマイクロホ
ンの背極３としての役目を果たしている。振動膜２００
は後述する方法により接地されており、一方、電極層１
４０は、絶縁層１３０に形成された配線（図示せず）、
半導体チップ１００の表面に形成された電極（入力端子
Ｖｉｎ：図示せず）に接続されている。要するに、振動
膜２００が振動すると、電極層１４０に帯電した電荷が
変化し、このときの電圧が音声信号αとなっている
１１で示す半導体エレクトレットコンデンサマイクロホ
ンの背極３としての役目を果たしている。振動膜２００
は後述する方法により接地されており、一方、電極層１
４０は、絶縁層１３０に形成された配線（図示せず）、
半導体チップ１００の表面に形成された電極（入力端子
Ｖｉｎ：図示せず）に接続されている。要するに、振動
膜２００が振動すると、電極層１４０に帯電した電荷が
変化し、このときの電圧が音声信号αとなっている
【００５６】ケース３００は、半導体チップ１００が嵌
まり込む凹部３３０が形成されたケース本体３１０と、
ケース本体３１０を閉塞する蓋体３２０とを有してい
る。
まり込む凹部３３０が形成されたケース本体３１０と、
ケース本体３１０を閉塞する蓋体３２０とを有してい
る。
【００５７】ケース本体３１０は図４に示すように４つ
の略額縁状部材、即ち、第１層３１１、第２層３１２、
第３層３１３及び第４層３１４を積層して構成されたも
のである。第１層３１１、第２層３１３及び第４層３１
４はその外形寸法が等しく設定されており、これらを積
層すると、１つの略直方体が形作られるようになってい
る。第１層３１１は導電性接着材、第２層３１３、第３
層３１３及び第４層３１４はセラミックである。
の略額縁状部材、即ち、第１層３１１、第２層３１２、
第３層３１３及び第４層３１４を積層して構成されたも
のである。第１層３１１、第２層３１３及び第４層３１
４はその外形寸法が等しく設定されており、これらを積
層すると、１つの略直方体が形作られるようになってい
る。第１層３１１は導電性接着材、第２層３１３、第３
層３１３及び第４層３１４はセラミックである。
【００５８】最下層の第４層３１４の表面側には、ニッ
ケルメッキ又はアルミニウムメッキ等の接地用導電層３
１４Ｂが形成されている。第４層３１４の側面に形成さ
れた２つの凹部３１４Ｃ、３１４Ｄとその表面側及び裏
面側には、信号出力用端子導電層３１４Ｅ、電源用端子
導電層３１４Ｆが各々形成されている。
ケルメッキ又はアルミニウムメッキ等の接地用導電層３
１４Ｂが形成されている。第４層３１４の側面に形成さ
れた２つの凹部３１４Ｃ、３１４Ｄとその表面側及び裏
面側には、信号出力用端子導電層３１４Ｅ、電源用端子
導電層３１４Ｆが各々形成されている。
【００５９】なお、第４層３１４の中央部には、背室３
５０となる凹部３１４Ａが形成されている。凹部３１４
Ａの寸法は、半導体チップ１００が入り込まないように
半導体チップ１００より小さく設定されている。
５０となる凹部３１４Ａが形成されている。凹部３１４
Ａの寸法は、半導体チップ１００が入り込まないように
半導体チップ１００より小さく設定されている。
【００６０】第４層３１４上に積層される第３層３１３
の中央部には、開口３１３Ａが開設されており、第３層
３１３を第４層３１４の上に積層すると、第３層３１３
の開口３１３Ａからは、第４層３１４の導電層３１４Ｂ
が覗けるようになっている。そして、第３層３１３の表
面側には、開口３１３Ａを除いて、ニッケルメッキ又は
アルミニウムメッキ等の接地用導電層３１３Ｂが形成さ
れている。第３層３１２の側面に形成された２つの凹部
３１３Ｃ、３１３Ｄとその表面側及び裏面側には、信号
出力用端子導電層３１３Ｅ、電源用端子導電層３１３Ｆ
が各々形成されている。これらは、第４層３１４の信号
出力用端子導電層３１４Ｅと電源用端子導電層３１４Ｆ
とに接続されるようになっている。
の中央部には、開口３１３Ａが開設されており、第３層
３１３を第４層３１４の上に積層すると、第３層３１３
の開口３１３Ａからは、第４層３１４の導電層３１４Ｂ
が覗けるようになっている。そして、第３層３１３の表
面側には、開口３１３Ａを除いて、ニッケルメッキ又は
アルミニウムメッキ等の接地用導電層３１３Ｂが形成さ
れている。第３層３１２の側面に形成された２つの凹部
３１３Ｃ、３１３Ｄとその表面側及び裏面側には、信号
出力用端子導電層３１３Ｅ、電源用端子導電層３１３Ｆ
が各々形成されている。これらは、第４層３１４の信号
出力用端子導電層３１４Ｅと電源用端子導電層３１４Ｆ
とに接続されるようになっている。
【００６１】なお、第３層３１３の開口３１３Ａは、半
導体チップ１００が嵌まり込むように、半導体チップ１
００より若干大きいサイズに設定されている。
導体チップ１００が嵌まり込むように、半導体チップ１
００より若干大きいサイズに設定されている。
【００６２】第３層３１３上に積層される第２層３１２
の中央部には、開口３１３Ａより大きな開口３１２Ａが
開設されており、第２層３１２を第３層３１３上に積層
すると、第２層３１２の開口３１２Ａからは、第３層３
１３の導電層３１３Ｂが覗けるようになっている。そし
て、第２層３１２の表面には、半導体チップ１００の電
極１９１と、ボンディングワイヤ１９０で接続される３
つのパッドが形成されている。
の中央部には、開口３１３Ａより大きな開口３１２Ａが
開設されており、第２層３１２を第３層３１３上に積層
すると、第２層３１２の開口３１２Ａからは、第３層３
１３の導電層３１３Ｂが覗けるようになっている。そし
て、第２層３１２の表面には、半導体チップ１００の電
極１９１と、ボンディングワイヤ１９０で接続される３
つのパッドが形成されている。
【００６３】この３つのパッドは、導電層３１３Ｂ、３
１４Ｂと接続される接地用パッド３１２Ｇ、信号出力用
端子導電層３１３Ｅ、３１４Ｅが接続される信号出力用
パッド３１２Ｅと、電源用端子導電層３１３Ｆ、３１４
Ｆと接続される電源用パッド３１２Ｆである。接地用パ
ッド３１２Ｇは角の凹部３１２Ｋに、信号出力用パッド
３１２Ｅと電源用パッド３１２Ｆとは側面の２つの凹部
３１２Ｃ、３１２Ｄとその表面側及び裏面側とに各々形
成されている。
１４Ｂと接続される接地用パッド３１２Ｇ、信号出力用
端子導電層３１３Ｅ、３１４Ｅが接続される信号出力用
パッド３１２Ｅと、電源用端子導電層３１３Ｆ、３１４
Ｆと接続される電源用パッド３１２Ｆである。接地用パ
ッド３１２Ｇは角の凹部３１２Ｋに、信号出力用パッド
３１２Ｅと電源用パッド３１２Ｆとは側面の２つの凹部
３１２Ｃ、３１２Ｄとその表面側及び裏面側とに各々形
成されている。
【００６４】また、第２層３１２上に積層される第１層
３１１の中央部には、開口３１２Ａより大きな開口３１
１Ａが開設されている。
３１１の中央部には、開口３１２Ａより大きな開口３１
１Ａが開設されている。
【００６５】図３、図４及び図５に示すようにケース本
体３１０は、第１層３１１、第２層３１２、第３層３１
３及び第４層３１４を積層して焼成することにより作成
されている。ケース本体３１０の凹部３３０の一側面
は、第１層３１１の開口３１１Ａ、第２層３１２の開口
３１２Ａ及び第３層３１３の開口３１３Ａの寸法関係か
ら段々状になっている。なお、第２層３１２と第３層３
１３とを一体化して全体としてた３層構造とすることも
可能である。
体３１０は、第１層３１１、第２層３１２、第３層３１
３及び第４層３１４を積層して焼成することにより作成
されている。ケース本体３１０の凹部３３０の一側面
は、第１層３１１の開口３１１Ａ、第２層３１２の開口
３１２Ａ及び第３層３１３の開口３１３Ａの寸法関係か
ら段々状になっている。なお、第２層３１２と第３層３
１３とを一体化して全体としてた３層構造とすることも
可能である。
【００６６】図３に示すようにケース本体３１０を閉塞
する蓋体３２０の裏面側には、振動膜２００が取り付け
られたリング２３０を押さえ込むリング状凸脈３２１が
形成されており、蓋体３２０の中央部近辺には音孔３２
２が開設されている。
する蓋体３２０の裏面側には、振動膜２００が取り付け
られたリング２３０を押さえ込むリング状凸脈３２１が
形成されており、蓋体３２０の中央部近辺には音孔３２
２が開設されている。
【００６７】半導体チップ１００、絶縁層１３０、電極
層１４０、絶縁膜１５０及びスペーサ層１７０は、既存
の半導体プロセス技術を用いて作成されたものである。
電極層１４０はアルミニウム、絶縁膜１５０はＴｉＮで
あり、蒸着等により作成されている。スペーサ層１７０
はポリイミド樹脂であり、エッチング等により作成され
ている。なお、電極層１４０として耐腐食性の高い材質
のものを用いた場合には、絶縁膜１５０は特に設ける必
要はない。図３中１１０は、半導体チップ１００内に作
成された電圧変換回路１０等を構成する素子を示してい
る。
層１４０、絶縁膜１５０及びスペーサ層１７０は、既存
の半導体プロセス技術を用いて作成されたものである。
電極層１４０はアルミニウム、絶縁膜１５０はＴｉＮで
あり、蒸着等により作成されている。スペーサ層１７０
はポリイミド樹脂であり、エッチング等により作成され
ている。なお、電極層１４０として耐腐食性の高い材質
のものを用いた場合には、絶縁膜１５０は特に設ける必
要はない。図３中１１０は、半導体チップ１００内に作
成された電圧変換回路１０等を構成する素子を示してい
る。
【００６８】絶縁膜１５０上には図６に示すように略リ
ング状のスペーサ層１７０が作成されている。スペーサ
層１７０には図中示すように切れ目１７１が形成されて
いる。空間１８０と背室３５０とは、スペーサ層１７０
の切れ目１７１、連通路３６０を介して連通している
（図３参照）。
ング状のスペーサ層１７０が作成されている。スペーサ
層１７０には図中示すように切れ目１７１が形成されて
いる。空間１８０と背室３５０とは、スペーサ層１７０
の切れ目１７１、連通路３６０を介して連通している
（図３参照）。
【００６９】図３に示すように半導体チップ１００の表
面のうち絶縁層１３０等が積層されていない部分には、
図電極１９１（図中一つしか接地電圧端子ＧＮＤ、出力
端子Ｖｏｕｔ、電源電圧端子Ｖｄｄに相当する）が形成
されており、これらの電極が、ボンディングワイヤ１９
０等を用いて、ケース本体３１０に形成された接地用パ
ッド３１２Ｇ、信号出力用パッド３１２Ｅ、電源用パッ
ド３１２Ｆと電気接続されている。
面のうち絶縁層１３０等が積層されていない部分には、
図電極１９１（図中一つしか接地電圧端子ＧＮＤ、出力
端子Ｖｏｕｔ、電源電圧端子Ｖｄｄに相当する）が形成
されており、これらの電極が、ボンディングワイヤ１９
０等を用いて、ケース本体３１０に形成された接地用パ
ッド３１２Ｇ、信号出力用パッド３１２Ｅ、電源用パッ
ド３１２Ｆと電気接続されている。
【００７０】振動膜２００としては、ここでは図２に示
すように片面に電極膜２２０を形成した高分子ＦＥＰフ
ィルム２１０をエレトレット化したものを用いている。
厚さが５μｍ〜１２．５μｍの高分子ＦＥＰフィルム２
１０の表面側にニッケルを厚さ４００Å程度に蒸着して
電極膜２２０としている。そして、電極膜２２０が形成
されていない側、即ち、裏面側にコロナ照射、ＥＢ照射
その他の分極処理を施すことにより、高分子ＦＥＰフィ
ルム２１０に半永久的に電荷をチャージしてエレクトレ
ット化している。
すように片面に電極膜２２０を形成した高分子ＦＥＰフ
ィルム２１０をエレトレット化したものを用いている。
厚さが５μｍ〜１２．５μｍの高分子ＦＥＰフィルム２
１０の表面側にニッケルを厚さ４００Å程度に蒸着して
電極膜２２０としている。そして、電極膜２２０が形成
されていない側、即ち、裏面側にコロナ照射、ＥＢ照射
その他の分極処理を施すことにより、高分子ＦＥＰフィ
ルム２１０に半永久的に電荷をチャージしてエレクトレ
ット化している。
【００７１】なお、電極１２２０として、アルミニウム
を厚さ４００Å程度に蒸着するとともに、ポリイミド等
の絶縁コートを積層することで耐環境的に強化するよう
にしても良い。また、アルミニウムとニッケルとを蒸着
するようにしても良い。
を厚さ４００Å程度に蒸着するとともに、ポリイミド等
の絶縁コートを積層することで耐環境的に強化するよう
にしても良い。また、アルミニウムとニッケルとを蒸着
するようにしても良い。
【００７２】このような振動膜２００は、真鍮やステン
レス等のリング２３０に取り付けられている。振動膜２
００上の電極膜２２０は、リング２３０、ケース３００
の蓋体３２０、ケース本体３１０の接地用導電層等を介
して接地されるようになっている。リング２３０、蓋体
３２０、ケース本体３１０との各間は導電性の接着材に
より導電性が確保されている。
レス等のリング２３０に取り付けられている。振動膜２
００上の電極膜２２０は、リング２３０、ケース３００
の蓋体３２０、ケース本体３１０の接地用導電層等を介
して接地されるようになっている。リング２３０、蓋体
３２０、ケース本体３１０との各間は導電性の接着材に
より導電性が確保されている。
【００７３】上記したような構造の半導体エレクトレッ
トコンデンサマイクロホンにおいては、振動膜２００と
電極層１４０とでコンデンサが形成されており、振動膜
２００の振動によりコンデンサの容量が変化することを
利用して音声を音声信号αに変換するようになってい
る。そして、音声信号αを増幅するに当たり、図１又は
図２の半導体増幅回路を用いている。図１０に示す半導
体エレクトレットコンデンサマイクロホンと比べると、
部品点数が少なく、小型化を図ることができる等の種々
のメリットがある。
トコンデンサマイクロホンにおいては、振動膜２００と
電極層１４０とでコンデンサが形成されており、振動膜
２００の振動によりコンデンサの容量が変化することを
利用して音声を音声信号αに変換するようになってい
る。そして、音声信号αを増幅するに当たり、図１又は
図２の半導体増幅回路を用いている。図１０に示す半導
体エレクトレットコンデンサマイクロホンと比べると、
部品点数が少なく、小型化を図ることができる等の種々
のメリットがある。
【００７４】図３乃至図７に示す半導体エレクトレット
コンデンサマイクロホンをＰＷ( Parallel Wired) セル
内に設置して、９００ＭＨｚ、約１０Ｖ／ｍ（連続波
時）の４００Ｈｚバースト電界下において、図２に示す
半導体増幅回路から出力された音声信号γをＦＥＴアナ
ライザで測定した。図９（Ａ）のグラフは同回路につい
ての測定結果を示している。図９（Ｂ）は同マイクロホ
ンで図１１に示す半導体増幅回路についての測定結果を
示している。なお、図１に示す半導体増幅回路について
も同様の特性が得られている。
コンデンサマイクロホンをＰＷ( Parallel Wired) セル
内に設置して、９００ＭＨｚ、約１０Ｖ／ｍ（連続波
時）の４００Ｈｚバースト電界下において、図２に示す
半導体増幅回路から出力された音声信号γをＦＥＴアナ
ライザで測定した。図９（Ａ）のグラフは同回路につい
ての測定結果を示している。図９（Ｂ）は同マイクロホ
ンで図１１に示す半導体増幅回路についての測定結果を
示している。なお、図１に示す半導体増幅回路について
も同様の特性が得られている。
【００７５】図１１に示す従来の半導体増幅回路では、
４００Ｈｚ及びその高調波に明らかなピークが見られ
る。３５ｐＦのコンデンサを外付けしても、ノイズの低
減化は見られなかった。一方、図８に示す本案の半導体
増幅回路では、このようなノイズのピークは見られな
い。１９００ＭＨｚ、約１０Ｖ／ｍ（連続波時）の４０
０Ｈｚバースト電界下において測定しても同様の結果と
なった。それ故、携帯電話だけでなく、ＰＨＳ用途でも
ＲＦバーストノイズに関しては何ら問題がないことが実
験により確かめられた。
４００Ｈｚ及びその高調波に明らかなピークが見られ
る。３５ｐＦのコンデンサを外付けしても、ノイズの低
減化は見られなかった。一方、図８に示す本案の半導体
増幅回路では、このようなノイズのピークは見られな
い。１９００ＭＨｚ、約１０Ｖ／ｍ（連続波時）の４０
０Ｈｚバースト電界下において測定しても同様の結果と
なった。それ故、携帯電話だけでなく、ＰＨＳ用途でも
ＲＦバーストノイズに関しては何ら問題がないことが実
験により確かめられた。
【００７６】なお、本発明の半導体増幅回路は半導体エ
レクトレットコンデンサマイクロホンだけの適用に止ま
らず、他の用途にも当然に適用可能である。また、電圧
変換回路及びアンプ回路についても同一の機能を果たす
限り、如何なる回路構成のものを使用してもかまわな
い。
レクトレットコンデンサマイクロホンだけの適用に止ま
らず、他の用途にも当然に適用可能である。また、電圧
変換回路及びアンプ回路についても同一の機能を果たす
限り、如何なる回路構成のものを使用してもかまわな
い。
【００７７】本発明の半導体エレクトレットコンデンサ
マイクロホンは、振動膜と背極とでコンデンサが形成さ
れており、振動膜の振動によりコンデンサの容量が変化
することを利用して音声を音声信号に変換し、当該信号
を増幅して出力する構成である限り、どのような構成の
ものであっても同様に適用することができる。
マイクロホンは、振動膜と背極とでコンデンサが形成さ
れており、振動膜の振動によりコンデンサの容量が変化
することを利用して音声を音声信号に変換し、当該信号
を増幅して出力する構成である限り、どのような構成の
ものであっても同様に適用することができる。
【００７８】
【発明の効果】以上、本発明の請求項１又は２に係る半
導体増幅回路による場合、アンプ回路の信号入力端子が
半導体チップ内に隠され、アンプ回路にバーストノイズ
が入力され難い構成となっているので、バーストノイズ
の影響を受け難くなり、低ノイズ化を図る上でメリット
がある。
導体増幅回路による場合、アンプ回路の信号入力端子が
半導体チップ内に隠され、アンプ回路にバーストノイズ
が入力され難い構成となっているので、バーストノイズ
の影響を受け難くなり、低ノイズ化を図る上でメリット
がある。
【００７９】本発明の請求項３に係る半導体増幅回路に
よる場合、電源ライン等にバーストノイズが入り混んで
も、アンプ回路に入力されるバーストノイズは小さくな
る構成となっているので、バーストノイズの影響を一層
受け難くなる。
よる場合、電源ライン等にバーストノイズが入り混んで
も、アンプ回路に入力されるバーストノイズは小さくな
る構成となっているので、バーストノイズの影響を一層
受け難くなる。
【００８０】本発明の請求項４に係る半導体増幅回路に
よる場合、電圧変換回路の特性上のバラツキをアンプ回
路のゲイン調整により吸収することが可能な構成となっ
ているので、回路の調整を簡単に行うことができ、この
点でメリットがある。
よる場合、電圧変換回路の特性上のバラツキをアンプ回
路のゲイン調整により吸収することが可能な構成となっ
ているので、回路の調整を簡単に行うことができ、この
点でメリットがある。
【００８１】本発明の請求項５に係る半導体増幅回路に
よる場合、バーストノイズの影響を受けてアンプ回路の
出力に大きなバーストノイズ成分が現われたとしても、
キャパシタンスにより阻止する構成となっているので、
コンデンサを外付けしなくても、ノイズを除去すること
ができ、回路の低ノイズ化及び低コスト化を図る上でメ
リットがある。
よる場合、バーストノイズの影響を受けてアンプ回路の
出力に大きなバーストノイズ成分が現われたとしても、
キャパシタンスにより阻止する構成となっているので、
コンデンサを外付けしなくても、ノイズを除去すること
ができ、回路の低ノイズ化及び低コスト化を図る上でメ
リットがある。
【００８２】本発明の請求項６又と７に係る半導体エレ
クトレットコンデンサマイクロホンによる場合、音声信
号を増幅するに当たり、上記半導体増幅回路を用いた構
成となっているので、同回路の上記メリットを同様に奏
し、低ノイズ化及び低コスト化を図る上で大きな意義が
ある。
クトレットコンデンサマイクロホンによる場合、音声信
号を増幅するに当たり、上記半導体増幅回路を用いた構
成となっているので、同回路の上記メリットを同様に奏
し、低ノイズ化及び低コスト化を図る上で大きな意義が
ある。
【図１】本発明の半導体増幅回路の実施の形態を説明す
るための図であって、同回路の回路図である。
るための図であって、同回路の回路図である。
【図２】同回路の変形例を説明するための回路図であ
る。
る。
【図３】本発明の半導体エレクトレットコンデンサマイ
クロホンの実施の形態を説明するための図であって、同
マイクロホンの概略的断面図である。
クロホンの実施の形態を説明するための図であって、同
マイクロホンの概略的断面図である。
【図４】同マイクロホンのケースの概略的分解斜視図で
ある。
ある。
【図５】（Ａ）は同ケースの概略的断面図、（Ｂ）は同
ケースの概略的底面図である。
ケースの概略的底面図である。
【図６】同マイクロホンのスペーサ層の概略的平面図で
ある。
ある。
【図７】同マイクロホンの振動膜の概略的断面図であ
る。
る。
【図８】図２に示す回路において、マイクロホンとの電
気接続関係を示した回路図である。
気接続関係を示した回路図である。
【図９】同半導体増幅回路から出力された音声信号に含
まれるバーストノイズのレベルと周波数との関係を示す
グラフである。
まれるバーストノイズのレベルと周波数との関係を示す
グラフである。
【図１０】従来の半導体エレクトレットコンデンサマイ
クロホンを説明するための図であって、同マイクロホン
の概略的断面図である。
クロホンを説明するための図であって、同マイクロホン
の概略的断面図である。
【図１１】従来の半導体増幅回路を説明するための図で
あって、同回路の回路図である。
あって、同回路の回路図である。
１０ 電圧変換回路 ２０ アンプ回路 Ｃ 半導体チップ α 音声信号 β 電圧信号 γ 音声信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大林 義昭 大阪府八尾市北久宝寺１丁目４番33号 ホ シデン株式会社内 (72)発明者 安田 護 大阪府八尾市北久宝寺１丁目４番33号 ホ シデン株式会社内 (72)発明者 佐伯 真一 大阪府八尾市北久宝寺１丁目４番33号 ホ シデン株式会社内 (72)発明者 大澤 周治 大阪府八尾市北久宝寺１丁目４番33号 ホ シデン株式会社内 Ｆターム(参考） 5D021 CC03 CC15 5J092 AA02 AA11 CA41 CA91 HA01 HA25 KA64 QA03 QA04 SA13 TA01 UR14
Claims (7)
- 【請求項１】 微小信号を増幅して出力する半導体増幅
回路において、微小信号が入力されており当該信号を電
圧信号として出力する電圧変換回路と、電圧変換回路か
ら出力された電圧信号が入力されており当該信号を増幅
して出力するアンプ回路とを備えており、電圧変換回路
及びアンプ回路が同一の半導体チップ内において作成さ
れていることを特徴とする半導体増幅回路。 - 【請求項２】 請求項１記載の半導体増幅回路におい
て、前記電圧変換回路は、ソース接地されており前記微
小信号がゲートに入力された接合型又はＭＯＳ型のＦＥ
Ｔと、ＦＥＴのドレインと電源ラインとの間に接続され
ておりＦＥＴのドレイン電流を電圧に変換し電圧信号と
して出力する抵抗とを有した構成となっていることを特
徴とする半導体増幅回路。 - 【請求項３】 請求項１記載の半導体増幅回路におい
て、前記電圧変換回路は、前記微小信号がゲートに入力
されており且つソース接地された接合型又はＭＯＳ型の
第１のＦＥＴと、第１のＦＥＴのドレインと電源ライン
との間にソース・ドレイン間が接続されておりソース電
圧を電圧信号として出力する第２のＦＥＴと、電源ライ
ン上の電源電圧を入力として基準電圧を生成し第２のＦ
ＥＴのゲートに出力する基準電圧生成回路とを有した構
成となっていることを特徴とする半導体増幅回路。 - 【請求項４】 請求項１、２又は３記載の半導体増幅回
路において、前記アンプ回路には、当該回路のゲインを
外部から調整可能にするためのゲイン調整回路が設けら
れていることを特徴とする半導体増幅回路。 - 【請求項５】 請求項１、２、３又は４記載の半導体増
幅回路において、アンプ回路の出力と電源ライン及び／
又は接地ラインとの間にトランジスタを用いて作成した
サージ保護用のキャパシタンスを設けるようにしたこと
を特徴とする半導体増幅回路。 - 【請求項６】 振動膜と背極とでコンデンサが形成され
ており、振動膜の振動によりコンデンサの容量が変化す
ることを利用して音声を音声信号に変換し、当該信号を
増幅して出力する半導体エレクトレットコンデンサマイ
クロホンにおいて、前記音声信号を増幅するに当たり、
請求項１、２、３、４又は５の半導体増幅回路を用いた
ことを特徴とする半導体エレクトレットコンデンサマイ
クロホン。 - 【請求項７】 請求項６記載の半導体エレクトレットコ
ンデンサマイクロホンにおいて、請求項１、２、３、４
又は５の半導体増幅回路が作成された半導体チップの上
面側に前記背極としての役目を果たす電極層が設けられ
ていることを特徴とする半導体エレクトレットコンデン
サマイクロホン。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28142099A JP2001102875A (ja) | 1999-10-01 | 1999-10-01 | 半導体増幅回路及び半導体エレクトレットコンデンサマイクロホン |
| CN 00104109 CN1290998A (zh) | 1999-10-01 | 2000-03-09 | 半导体放大电路和半导体驻极体电容扩音器 |
| EP20000307278 EP1096831A2 (en) | 1999-10-01 | 2000-08-23 | Semiconductor amplifying circuit and semiconductor electret condenser microphone |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28142099A JP2001102875A (ja) | 1999-10-01 | 1999-10-01 | 半導体増幅回路及び半導体エレクトレットコンデンサマイクロホン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001102875A true JP2001102875A (ja) | 2001-04-13 |
Family
ID=17638921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28142099A Pending JP2001102875A (ja) | 1999-10-01 | 1999-10-01 | 半導体増幅回路及び半導体エレクトレットコンデンサマイクロホン |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1096831A2 (ja) |
| JP (1) | JP2001102875A (ja) |
| CN (1) | CN1290998A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067924A1 (fr) * | 2002-02-06 | 2003-08-14 | Hosiden Corporation | Microphone a condensateurs electret |
| JP2006067166A (ja) * | 2004-08-26 | 2006-03-09 | Sanyo Electric Co Ltd | 増幅装置 |
| WO2006033269A1 (ja) * | 2004-09-24 | 2006-03-30 | Hosiden Corporation | 信号増幅回路及びこれを備えた加速度センサ |
| JP2008028946A (ja) * | 2006-07-25 | 2008-02-07 | Star Micronics Co Ltd | コンデンサマイクロホン |
| JP2008035109A (ja) * | 2006-07-27 | 2008-02-14 | Star Micronics Co Ltd | マイクロホンの筐体及びコンデンサマイクロホン |
| JP2008035310A (ja) * | 2006-07-31 | 2008-02-14 | Star Micronics Co Ltd | エレクトレットコンデンサマイクロホン |
| JP2008092365A (ja) * | 2006-10-03 | 2008-04-17 | Sony Corp | ヘッドホン、ノイズ低減処理システム、ノイズ低減処理方法及びノイズ低減処理プログラム |
| EP2237414A2 (en) | 2009-04-03 | 2010-10-06 | Sanyo Electric Co., Ltd. | Amplifier circuit of capacitor microphone |
| US8600079B2 (en) | 2009-04-03 | 2013-12-03 | Sanyo Semiconductor Co., Ltd. | Amplifier circuit of capacitor microphone |
| US9332342B2 (en) | 2012-07-05 | 2016-05-03 | Semiconductor Components Industries, Llc | Microphone amplifier circuit |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002345092A (ja) | 2001-05-15 | 2002-11-29 | Citizen Electronics Co Ltd | コンデンサマイクロホンの製造方法 |
| JP2005340741A (ja) * | 2004-05-31 | 2005-12-08 | Renesas Technology Corp | 半導体装置 |
| JP4440121B2 (ja) * | 2005-01-06 | 2010-03-24 | Ｎｅｃエレクトロニクス株式会社 | 電圧供給回路およびマイクユニット |
| US7978863B2 (en) | 2006-06-26 | 2011-07-12 | Nokia Corporation | Apparatus and method to provide advanced microphone bias |
| CN101287304B (zh) | 2006-12-18 | 2013-02-06 | 桑尼奥公司 | 具有厚氧化物输入级晶体管的深亚微米mos前置放大器 |
| US20100073079A1 (en) * | 2008-09-24 | 2010-03-25 | Sony Ericsson Mobile Communications Ab | Bias arrangement and apparatus |
| CN103179323A (zh) * | 2011-12-26 | 2013-06-26 | 广明光电股份有限公司 | 数字信号传输接收装置及方法 |
-
1999
- 1999-10-01 JP JP28142099A patent/JP2001102875A/ja active Pending
-
2000
- 2000-03-09 CN CN 00104109 patent/CN1290998A/zh active Pending
- 2000-08-23 EP EP20000307278 patent/EP1096831A2/en not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7292696B2 (en) | 2002-02-06 | 2007-11-06 | Hosiden Corporation | Electret capacitor microphone |
| WO2003067924A1 (fr) * | 2002-02-06 | 2003-08-14 | Hosiden Corporation | Microphone a condensateurs electret |
| JP4573602B2 (ja) * | 2004-08-26 | 2010-11-04 | 三洋電機株式会社 | 増幅装置 |
| JP2006067166A (ja) * | 2004-08-26 | 2006-03-09 | Sanyo Electric Co Ltd | 増幅装置 |
| WO2006033269A1 (ja) * | 2004-09-24 | 2006-03-30 | Hosiden Corporation | 信号増幅回路及びこれを備えた加速度センサ |
| JP2008028946A (ja) * | 2006-07-25 | 2008-02-07 | Star Micronics Co Ltd | コンデンサマイクロホン |
| JP2008035109A (ja) * | 2006-07-27 | 2008-02-14 | Star Micronics Co Ltd | マイクロホンの筐体及びコンデンサマイクロホン |
| JP2008035310A (ja) * | 2006-07-31 | 2008-02-14 | Star Micronics Co Ltd | エレクトレットコンデンサマイクロホン |
| JP2008092365A (ja) * | 2006-10-03 | 2008-04-17 | Sony Corp | ヘッドホン、ノイズ低減処理システム、ノイズ低減処理方法及びノイズ低減処理プログラム |
| EP2237414A2 (en) | 2009-04-03 | 2010-10-06 | Sanyo Electric Co., Ltd. | Amplifier circuit of capacitor microphone |
| US8374363B2 (en) | 2009-04-03 | 2013-02-12 | Sanyo Semiconductor Co., Ltd. | Amplifier circuit of capacitor microphone |
| US8600079B2 (en) | 2009-04-03 | 2013-12-03 | Sanyo Semiconductor Co., Ltd. | Amplifier circuit of capacitor microphone |
| US9332342B2 (en) | 2012-07-05 | 2016-05-03 | Semiconductor Components Industries, Llc | Microphone amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1096831A2 (en) | 2001-05-02 |
| CN1290998A (zh) | 2001-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001102875A (ja) | 半導体増幅回路及び半導体エレクトレットコンデンサマイクロホン | |
| US6870938B2 (en) | Semiconductor electret capacitor microphone | |
| US7978863B2 (en) | Apparatus and method to provide advanced microphone bias | |
| TW595237B (en) | Electret capacitor microphone | |
| US6366678B1 (en) | Microphone assembly for hearing aid with JFET flip-chip buffer | |
| KR101293284B1 (ko) | Ｐ-타입 전치증폭기 입력단을 구비한 마이크로폰 어셈블리 | |
| US4993072A (en) | Shielded electret transducer and method of making the same | |
| US10173892B2 (en) | Integrated MEMS transducer and circuitry | |
| US20130044899A1 (en) | Dual Backplate Microphone | |
| US20110255228A1 (en) | Balance signal output type sensor | |
| US20120076322A1 (en) | Microphone | |
| WO2002073792A2 (en) | An electret condensor microphone preamplifier that is insensitive to leakage currents at the input | |
| US20070217628A1 (en) | Two-wire microphone circuit | |
| US20110158450A1 (en) | Microphone unit | |
| US20050196010A1 (en) | Electret condenser microphone for noise isolation and electrostatic discharge protection | |
| WO2003023421A1 (en) | Capacitance measuring circuit, capacitance measuring instrument, and microphone device | |
| US7352876B2 (en) | Method and apparatus for substantially improving power supply rejection performance in a miniature microphone assembly | |
| JP4057212B2 (ja) | マイクロフォン装置 | |
| US20040156520A1 (en) | Miniature digital transducer with reduced number of external terminals | |
| GB2466776A (en) | Bootstrapping to reduce the effect of bond pad parasitic capacitance in a MEMS microphone circuit | |
| US8085956B2 (en) | Filter circuit for an electret microphone | |
| JP2000236596A (ja) | 半導体エレクトレットコンデンサマイクロホン | |
| KR200438928Y1 (ko) | 듀얼 마이크로폰 모듈 | |
| KR100486868B1 (ko) | 증폭기를 내장한 콘덴서 마이크로폰 | |
| KR200216291Y1 (ko) | 콘덴서 마이크로폰 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |