KR20050039167A - Cmos image sensor and method for fabricating the same - Google Patents
Cmos image sensor and method for fabricating the same Download PDFInfo
- Publication number
- KR20050039167A KR20050039167A KR1020030074583A KR20030074583A KR20050039167A KR 20050039167 A KR20050039167 A KR 20050039167A KR 1020030074583 A KR1020030074583 A KR 1020030074583A KR 20030074583 A KR20030074583 A KR 20030074583A KR 20050039167 A KR20050039167 A KR 20050039167A
- Authority
- KR
- South Korea
- Prior art keywords
- photodiode
- trench
- ion implantation
- type ion
- image sensor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 28
- 238000005468 ion implantation Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000009271 trench method Methods 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 요철모양의 포토다이오드를 구비하여 포토다이오드의 용량을 증가시킨 시모스 이미지센서 및 그 제조방법에 관한 것으로 이를 위한 본 발명은 포토다이오드를 구비한 시모스 이미지센서에 있어서, 반도체 기판; 상기 반도체 기판 상에 형성된 트랜스퍼 트랜지스터의 게이트 전극; 상기 게이트 전극의 일측면에 정렬되되, 상기 포토다이오드의 표면에 형성된 트렌치의 단차를 따라 상기 반도체 기판 내부에 형성된 포토다이오드용 n형 이온주입 영역; 상기 포토다이오드의 표면에 형성된 트렌치의 단차를 따라 상기 포토다이오드용 n형 이온주입 영역과 상기 반도체 기판 표면 사이에 형성된 포토다이오드용 p형 이온주입 영역; 및 상기 트렌치의 측벽에 형성된 스페이서를 포함하여 이루어 진다. The present invention relates to a CMOS image sensor having a concave-convex photodiode and an increase in the capacity of the photodiode, and a method of manufacturing the same, comprising: a semiconductor substrate having a photodiode; A gate electrode of a transfer transistor formed on the semiconductor substrate; An n-type ion implantation region for photodiode aligned within one side of the gate electrode and formed inside the semiconductor substrate along a step of a trench formed on a surface of the photodiode; A p-type ion implantation region for photodiodes formed between the n-type ion implantation region for the photodiode and the surface of the semiconductor substrate along a step of a trench formed on the surface of the photodiode; And a spacer formed on the sidewall of the trench.
Description
본 발명은 시모스 이미지센서 및 그 제조방법에 관한 것으로 특히, 요철모양의 포토다이오드를 구비하여 포토다이오드의 용량을 증가시킨 시모스 이미지센서 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CMOS image sensor and a method of manufacturing the same, and more particularly, to a CMOS image sensor having a concave-convex photodiode and an increased capacity of the photodiode and a method of manufacturing the same.
일반적으로, 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 장치로서, 대표적인 이미지센서 소자로는 전하결합소자(Charge Coupled Device; CCD)와 시모스 이미지센서를 들 수 있다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and representative image sensor devices include a charge coupled device (CCD) and a CMOS image sensor.
그 중에서 전하결합소자는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소(pixel)수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다.Among them, the charge-coupled device is a device in which charge carriers are stored and transported in the capacitor while individual metal-oxide-silicon (MOS) capacitors are located very close to each other, and the CMOS image sensor is a control circuit and a signal processing circuit. It is a device that adopts a switching method that uses a CMOS technology that uses a signal processing circuit as a peripheral circuit to make MOS transistors by the number of pixels and sequentially detects the output using the same.
도1a는 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 플로팅확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.FIG. 1A is a circuit diagram showing a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor, and includes a photodiode 100 for generating photocharges by receiving light. The transfer transistor 101 for transporting the photocharges collected from the photodiode 100 to the floating diffusion region 102 and resets the floating diffusion region 102 by setting the potential of the floating diffusion region to a desired value and discharging electric charges. A reset transistor 103 for supplying a voltage to the floating diffusion region, a drive transistor 104 serving as a source follower buffer amplifier, and an addressing role for switching. It consists of a select transistor 105 that performs the following. Outside the unit pixel, a load transistor 106 is formed to read an output signal.
도1b는 이러한 구조를 갖는 단위화소에서 포토다이오드, 플로팅 확산영역, 트랜스퍼 트랜지스터 및 리셋 트랜지스터를 도시한 평면도면으로, 이를 참조하면 정방형의 포토다이오드(100)가 개시되어 있으며, 포토다이오드(100)의 일측면에는 트랜스퍼 트랜지스터의 게이트 전극(101)(이하, 트랜스퍼 게이트라 한다.)가 도시되어 있다. FIG. 1B is a plan view illustrating a photodiode, a floating diffusion region, a transfer transistor, and a reset transistor in a unit pixel having such a structure. Referring to FIG. 1B, a square photodiode 100 is disclosed. On one side, a gate electrode 101 (hereinafter referred to as a transfer gate) of the transfer transistor is shown.
또한, 트랜스퍼 게이트(101)의 타측면에는 y축 방향으로 확장되다가 x축 방향으로 꺽어지는 플로팅 확산영역(102)이 도시되어 있으며, 플로팅 확산영역(102)은 리셋 트랜지스터의 게이트(103)와 접하고 있다. 도1b에서 드라이브 트랜지스터와 셀렉트 트랜지스터는 도시되어 있지 않다. 또한 도1b에는 게이트 전극의 측벽에 형성된 게이트 스페이서 역시 도시되어 있지 않다.On the other side of the transfer gate 101, there is shown a floating diffusion region 102 that extends in the y-axis direction and is bent in the x-axis direction. The floating diffusion region 102 is in contact with the gate 103 of the reset transistor. have. In Fig. 1B, the drive transistor and the select transistor are not shown. In addition, the gate spacer formed on the sidewall of the gate electrode is not shown in FIG. 1B.
도1c는 도1b에 도시된 A-A' 라인에 따른 단면을 도시한 도면으로, 포토다이오드(100)를 p/n/p형 포토다이오드로 구성한 경우를 도시한 도면이다. FIG. 1C is a diagram illustrating a cross section taken along the line AA ′ of FIG. 1B, and illustrates the case where the photodiode 100 is formed of a p / n / p type photodiode.
도1c를 참조하면 고농도의 p형 기판(10) 상에 비교적 저농도인 p형 에피층(11)이 형성되어 있으며, 에피층 표면의 일정영역에는 필드절연막(12)과 트랜스퍼 트랜지스터의 게이트 전극(13)이 형성되어 있다.Referring to FIG. 1C, a relatively low concentration p-type epi layer 11 is formed on a high concentration p-type substrate 10, and a field insulating film 12 and a gate electrode 13 of a transfer transistor are formed in a predetermined region of the epi layer surface. ) Is formed.
이와같이 고농도의 기판(10) 상에 저농도의 에피층(11)을 사용하는 이유는, 포토다이오드의 공핍층 깊이를 증가시켜 특성을 향상시킬 수 있으며, 또한 고농도의 기판은 단위화소간의 크로스토크(cross talk)를 방지할 수 있기 때문이다.The reason why the low concentration epi layer 11 is used on the high concentration substrate 10 is that the depth of the depletion layer of the photodiode can be increased to improve characteristics, and the high concentration substrate has crosstalk between unit pixels. This can prevent talk.
또한, 상기 p형 에피층(11) 내부에는 포토다이오드용 n형 이온주입영역(14)이 형성되고, 포토다이오드용 n형 이온주입영역(14)의 상부와 p형 에피층(11) 표면 하부에 포토다이오드용 p형 이온주입영역(16)이 형성되어 구성된다.In addition, an n-type ion implantation region 14 for a photodiode is formed inside the p-type epi layer 11, and an upper portion of the n-type ion implantation region 14 for a photodiode and a lower surface of the p-type epilayer 11 are formed. The p-type ion implantation region 16 for photodiodes is formed in this structure.
그리고 트랜스퍼 트랜지스터의 게이트(13)는 그 측벽에 스페이서(15)를 구비하고 있으며, 상기 게이트(13)의 일측면에는 플로팅확산영역(Floating Diffusion : FD)(17)이 형성된다. 도1b에는 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터는 도시되어 있지 않다.In addition, the gate 13 of the transfer transistor includes a spacer 15 on a sidewall thereof, and a floating diffusion region (FD) 17 is formed on one side of the gate 13. 1B does not show a reset transistor, a drive transistor, and a select transistor.
상기한 구조의 단위화소에서 포토다이오드용 n형 이온주입영역(14)과 p영역[포토다이오드용 p형 이온주입영역(16), p형 에피층(11)] 간에 역바이어스가 걸리면, 포토다이오드용 n형 이온주입영역(14)과 포토다이오드용 p형 이온주입영역(16)의 이온주입 농도가 적절히 배합되었을 때 포토다이오드용 n형 이온주입영역(14)이 완전공핍(Fully Depletion) 되면서 p형 에피층(11)과 포토다이오드용 p형 이온주입영역(16)으로 공핍영역이 확장되는 바, 도펀트농도가 상대적으로 낮은 p형 에피층(11)으로 보다 많은 공핍층 확장이 일어난다. 이와같은 공핍영역은 입사하는 빛에 의해 생성된 광전하를 축적, 저장할 수 있어 이를 이용하여 이미지 재현에 사용하게 된다.If a reverse bias is applied between the n-type ion implantation region 14 for photodiodes and the p region (the p-type ion implantation region 16 and p-type epilayer 11 for photodiodes) in the unit pixel of the above structure, the photodiode When the ion implantation concentration of the n-type ion implantation region 14 for photodiode and the p-type ion implantation region 16 for photodiode is properly blended, the p-type n-type ion implantation region 14 for photodiode becomes fully depletion As the depletion region extends into the type epi layer 11 and the p-type ion implantation region 16 for the photodiode, more depletion layer expansion occurs into the p-type epi layer 11 having a relatively low dopant concentration. Such a depletion region can accumulate and store photocharges generated by incident light and use the same to reproduce an image.
이러한 구조의 시모스 이미지센서에 다이내믹 레인지(danamic range)를 확보하기 위해서는 포토다이오드의 용량을 증가시키거나 또는 플로팅 확산영역의 용량(capacitance)을 감소시켜야 한다. In order to secure a dynamic range in the CMOS image sensor having this structure, it is necessary to increase the capacity of the photodiode or reduce the capacitance of the floating diffusion region.
여기서, 다이내믹 레인지란, 시모스 이미지센서의 출력값이 변화할 수 있는 최대 범위를 의미하는 것이며, 다이내믹 레인지가 크면 클 수록, 고 화질의 이미지를 재현할 수 있기 때문에, 다이내믹 레인지의 확보가 중요한 요소가 되고 있다.Here, the dynamic range means the maximum range in which the output value of the CMOS image sensor can change, and the larger the dynamic range, the higher the image quality can be reproduced, so securing the dynamic range becomes an important factor. have.
종래에는 다이내믹 레인지를 확보하기 위해 포토다이오드의 용량을 증가시키거나 또는 플로팅 확산영역의 용량(capacitance)을 감소시켜 왔다.Conventionally, in order to secure a dynamic range, the capacity of a photodiode has been increased or the capacity of a floating diffusion region has been reduced.
즉, 센싱영역인 플로팅 확산영역은, 포토다이오드에서 생성된 광전하를 트랜스퍼 게이트를 통해 전달받고 있기 때문에, 포토다이오드의 용량 자체가 커지거나 또는 플로팅확산영역의 용량이 작을 수록, 플로팅 확산영역의 전위변화량이 크게 된다. That is, since the floating diffusion region, which is a sensing region, receives photocharges generated by the photodiode through the transfer gate, the larger the capacitance of the photodiode itself or the smaller the capacitance of the floating diffusion region is, the higher the potential of the floating diffusion region is. The amount of change becomes large.
종래에는 포토다이오드의 용량을 증가시키기 위해, 단순히 포토다이오드의 평면적 면적을 증가시키거나 또는 포토다이오드를 형성하는 이온주입 공정시 도판트의 양이나 또는 이온주입 각도를 변경하는 방법을 사용하였다. Conventionally, in order to increase the capacity of the photodiode, a method of simply increasing the planar area of the photodiode or changing the amount of the dopant or the ion implantation angle in the ion implantation process of forming the photodiode has been used.
하지만 전술한 방법들은 고 집적 소자로 가면서 적용이 힘들어 지게 되었다. 즉, 이미지센서가 점차로 소형화되어감에 따라 포토다이오드 자체도 크기가 줄어들게 되어 종래의 방법을 적용하는데 많은 제한을 갖게 되었다. However, the above-described methods have become difficult to apply to the high integrated device. In other words, as the image sensor is gradually miniaturized, the size of the photodiode itself is also reduced, which has many limitations in applying the conventional method.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 포토다이오드의 평면적 크기는 증가시키지 않으면서 포토다이오드의 용량을 증가시킬 수 있는 시모스 이미지센서 및 그 제조방법을 제공하는 것을 목적으로 한다. The present invention has been made to solve the problems of the prior art, and an object of the present invention is to provide a CMOS image sensor and a manufacturing method that can increase the capacity of the photodiode without increasing the planar size of the photodiode.
상기의 목적을 달성하기 위한 본 발명의 이미지센서는 반도체 기판; 상기 반도체 기판 상에 형성된 트랜스퍼 트랜지스터의 게이트 전극; 상기 게이트 전극의 일측면에 정렬되되, 상기 포토다이오드의 표면에 형성된 트렌치의 단차를 따라 상기 반도체 기판 내부에 형성된 포토다이오드용 n형 이온주입 영역; 상기 포토다이오드의 표면에 형성된 트렌치의 단차를 따라 상기 포토다이오드용 n형 이온주입 영역과 상기 반도체 기판 표면 사이에 형성된 포토다이오드용 p형 이온주입 영역; 및 상기 트렌치의 측벽에 형성된 스페이서를 포함하여 이루어짐을 특징으로 한다.An image sensor of the present invention for achieving the above object is a semiconductor substrate; A gate electrode of a transfer transistor formed on the semiconductor substrate; An n-type ion implantation region for photodiode aligned within one side of the gate electrode and formed inside the semiconductor substrate along a step of a trench formed on a surface of the photodiode; A p-type ion implantation region for photodiodes formed between the n-type ion implantation region for the photodiode and the surface of the semiconductor substrate along a step of a trench formed on the surface of the photodiode; And a spacer formed on the sidewall of the trench.
그리고, 본 발명의 이미지센서의 제조 방법은, 반도체 기판 상에 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 단계; 포토다이오드 영역의 일 부분에 일정깊이를 갖는 트렌치를 형성하는 단계; 상기 게이트 전극의 일측면에 정렬되되, 상기 트렌치의 단차를 따라 상기 반도체 기판 내부에 형성된 포토다이오드용 n형 이온주입 영역을 형성하는 단계; 상기 트렌치의 단차를 따라 상기 포토다이오드용 n형 이온주입 영역과 상기 반도체 기판 표면 사이에 포토다이오드용 p형 이온주입 영역을 형성하는 단계; 및 상기 게이트 전극의 측벽 및 상기 트렌치의 측벽에 스페이서를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.In addition, the manufacturing method of the image sensor of the present invention, forming a gate electrode of the transfer transistor on the semiconductor substrate; Forming a trench having a predetermined depth in a portion of the photodiode region; Forming an n-type ion implantation region for photodiode in the semiconductor substrate, wherein the n-type ion implantation region is aligned with one side of the gate electrode and is formed along the trench; Forming a p-type ion implantation region for a photodiode between the n-type ion implantation region for the photodiode and a surface of the semiconductor substrate along the step difference of the trench; And forming a spacer on sidewalls of the gate electrode and sidewalls of the trench.
또한, 본 발명의 이미지센서의 제조 방법은, 반도체 기판 상에 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 단계; 상기 포토다이오드 영역의 일 부분에 일정깊이를 갖는 트렌치를 형성하는 단계; 상기 게이트 전극의 일측면에 정렬되되, 상기 트렌치의 단차를 따라 상기 반도체 기판 내부에 형성된 포토다이오드용 n형 이온주입 영역을 형성하는 단계; 상기 게이트 전극의 측벽 및 상기 트렌치의 측벽에 스페이서를 형성하는 단계; 및 상기 트렌치의 단차를 따라 상기 포토다이오드용 n형 이온주입 영역과 상기 반도체 기판 표면 사이에 포토다이오드용 p형 이온주입 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 한다. In addition, the manufacturing method of the image sensor of the present invention, forming a gate electrode of the transfer transistor on the semiconductor substrate; Forming a trench having a predetermined depth in a portion of the photodiode region; Forming an n-type ion implantation region for photodiode in the semiconductor substrate, wherein the n-type ion implantation region is aligned with one side of the gate electrode and is formed along the trench; Forming a spacer on sidewalls of the gate electrode and sidewalls of the trench; And forming a p-type ion implantation region for the photodiode between the n-type ion implantation region for the photodiode and the surface of the semiconductor substrate along the step difference of the trench.
본 발명에서는 요철을 갖는 포토다이오드를 구비하여 포토다이오드의 용량을 증가시킬 수 있었으며, 또한 요철의 측벽에도 스페이서를 구비할 수 있어, 암전류 발생의 원인이 되는 결함을 줄일 수 있었다. In the present invention, a photodiode having unevenness can be provided to increase the capacity of the photodiode, and a spacer can also be provided on the sidewall of the unevenness, thereby reducing defects causing dark current.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
먼저, 도2a는 본 발명의 제 1 실시예에 따른 시모스 이미지센서의 단위화소를 도시한 평면도로서, 포토다이오드(200), 트랜스퍼 게이트(202)를 도시하고 있다. 도2a를 참조하면, 포토다이오드에 요철을 형성하기 위하여 트렌치(201)가 형성되어 있다. 이때의, 트렌치 모양은 마치 바둑판의 줄 처럼 형성되어 있음을 알 수 있다. First, FIG. 2A is a plan view illustrating a unit pixel of a CMOS image sensor according to a first exemplary embodiment of the present invention, and illustrates a photodiode 200 and a transfer gate 202. Referring to FIG. 2A, a trench 201 is formed to form irregularities in the photodiode. At this time, it can be seen that the trench shape is formed like a checkerboard line.
즉, 트랜스퍼 게이트를 패터닝한 이후, 적절한 마스크를 이용하여 포토다이오드가 형성될 활성영역을 일정깊이로 식각하여 트렌치를 형성하고, 그 이후에 이온주입공정을 진행하여 포토다이오드를 형성하였다.That is, after the transfer gate is patterned, a trench is formed by etching an active region in which the photodiode is to be formed using a suitable mask to a certain depth, and then an ion implantation process is performed to form a photodiode.
도2b는 본 발명의 제 2 실시예에 따른 시모스 이미지센서의 단위화소를 도시한 평면도로서, 트렌치의 형태가 격자무늬 형태를 갖고 있다. 본 발명에서는 제 1 실시예와 제 2 실시예에서 도시된 트렌치 형태만을 예로 들어 설명하였지만, 그 이외에도 포토다이오드의 일정영역에 트렌치를 형성함으로써, 포토다이오드의 용량을 증가시키는 형태는 얼마든지 가능하다.2B is a plan view showing a unit pixel of a CMOS image sensor according to a second exemplary embodiment of the present invention, in which the trench has a lattice pattern. Although the present invention has been described using only the trench shapes shown in the first and second embodiments as an example, other forms of increasing the capacity of the photodiode are possible by forming trenches in a predetermined region of the photodiode.
도3a는 도2a에 도시된 B-B' 라인에 따른 단면을 도시한 도면으로 아직 포토다이오드는 형성되지 않은 상태이며, 트렌치를 형성하기 위한 패터닝 공정을 도시한 공정단면도이다.FIG. 3A is a cross-sectional view taken along the line B-B 'shown in FIG. 2A, and a photodiode has not been formed yet, and is a process sectional view showing a patterning process for forming a trench.
도3a를 참조하면, 고농도의 기판(20) 상에 에피택셜 층(21)이 형성되어 있으며, 에피택셜 층의 일부분에는 활성영역과 필드영역을 정의하는 필드절연막(22)이 형성되어 있다. 도3a에는 트렌치 소자분리막(shallow trench isolation : STI)(22)이 도시되어 있으나, 이외에도 열산화법을 이용한 LOCOS(Local Oxidation of Silicon)산화막도 적용가능하다.Referring to FIG. 3A, an epitaxial layer 21 is formed on a high concentration substrate 20, and a field insulating film 22 defining an active region and a field region is formed on a portion of the epitaxial layer. Although a trench trench isolation (STI) 22 is illustrated in FIG. 3A, a LOCOS (Local Oxidation of Silicon) oxide film using a thermal oxidation method is also applicable.
이와같이 필드절연막을 형성한 이후에, 게이트 폴리실리콘을 도포하고 이를 적절히 패터닝하여 트랜지스터의 게이트 전극을 형성한다. 참고로, 도3a에는 트랜스퍼 게이트(23)만 도시되어 있다.After the field insulating film is formed in this manner, the gate polysilicon is coated and appropriately patterned to form the gate electrode of the transistor. For reference, only the transfer gate 23 is shown in FIG. 3A.
트랜스퍼 게이트(23)를 형성한 이후에, 포토다이오드의 일 부분만을 노출시키는 제 1 마스크(24)를 형성하고 이를 이용한 식각공정을 진행하여 포토다이오드의 일정표면에 트렌치(25)를 형성한다. 여기서, 상기 트렌치(25)의 평면적 형태는 도2a 및 도2b에 도시된 형태를 갖는다.After the transfer gate 23 is formed, the first mask 24 exposing only a part of the photodiode is formed and an etching process using the same is performed to form the trench 25 on a predetermined surface of the photodiode. Here, the planar shape of the trench 25 has the shape shown in Figs. 2a and 2b.
도3b는 측벽이 경사진 측벽을 갖는 트렌치(25)를 도시한 도면으로, 제 1 마스크(24)를 이용하여 트렌치(25)를 형성할 때, 식각조건을 조절하여 트렌치(25)의 측벽이 경사지도록 만들 수도 있는데, 이와같은 경우에는 포토다이오드의 용량을 더욱 더 증가시킬 수 있으며 이에 대해선 후술한다.3B illustrates a trench 25 having sidewalls having sloped sidewalls. When the trenches 25 are formed using the first mask 24, the sidewalls of the trenches 25 may be adjusted by adjusting etching conditions. In this case, the capacity of the photodiode can be further increased, which will be described later.
도3a 내지 도3b에 도시된 형태의 트렌치를 포토다이오드의 표면에 형성한 이후의 공정은 도4 내지 도6을 참조하여 설명하면 다음과 같다.The process after forming the trench of the type shown in Figures 3a to 3b on the surface of the photodiode will be described with reference to Figures 4 to 6 as follows.
먼저, 도4에 도시된 바와같이 포토다이오드의 표면에 트렌치를 형성한 이후에, 포토다이오드용 n형 이온주입영역(27)을 형성하기 위한 이온주입공정이 진행된다. First, as shown in FIG. 4, after the trench is formed on the surface of the photodiode, an ion implantation process for forming the n-type ion implantation region 27 for the photodiode is performed.
즉, 제 2 마스크(26)를 형성하고, 이를 이온주입 마스크로 사용하여 n형 이온주입 공정을 진행하면, 에피층(21)내에 포토다이오드용 n형 이온주입영역(27)이 형성된다. That is, when the n-type ion implantation process is performed using the second mask 26 as the ion implantation mask, the n-type ion implantation region 27 for photodiode is formed in the epi layer 21.
이때, 포토다이오드의 표면에는 요철진 트렌치가 형성되어 있으므로, 포토다이오드용 n형 이온주입영역(27) 역시 수직적으로 요철진 형태를 갖게 된다. 즉, 요철의 밑부분에서는 더욱 깊게 이온주입되며, 요철이 없는 부분에서는 이온주입된 깊이가 얕다. 이를 도4에 도시하였다.At this time, since the concave-convex trench is formed on the surface of the photodiode, the n-type ion implantation region 27 for the photodiode also has a concave-convex form vertically. That is, ion implantation is deeper at the bottom of the unevenness, and ion implantation depth is shallow at the portion without the unevenness. This is shown in FIG.
다음으로, 도5에 도시된 바와같이 포토다이오드용 p형 이온주입영역(29)을 형성하기 위한 이온주입 공정이 진행된다. 즉, 제 3 마스크(28)를 형성하고 이를 이용하여 p형 이온주입공정을 진행하면, 기 형성된 포토다이오드용 n형 이온주입 영역(27)과 에피층(21)의 표면 사이에 포토다이오드용 p형 이온주입영역(29)이 형성된다. 이때, 제 3 마스크(28)로는 전술한 제 2 마스크(26)를 그대로 사용할 수도 있으며, 또는 별도의 마스크를 사용할 수도 있다.Next, as shown in FIG. 5, an ion implantation process for forming the p-type ion implantation region 29 for the photodiode is performed. That is, when the third mask 28 is formed and the p-type ion implantation process is performed using the third mask 28, the photodiode p is formed between the n-type ion implantation region 27 for photodiode and the surface of the epi layer 21. A type ion implantation region 29 is formed. In this case, the second mask 26 may be used as the third mask 28 as it is, or a separate mask may be used.
도5를 참조하면, 포토다이오드용 p형 이온주입영역(29) 역시, 요철의 단차를 따라 형성되고 있음을 알 수 있다. 결과적으로, 포토다이오드용 n형 이온주입 영역(27)과 포토다이오드용 p형 이온주입 영역(29)의 모양이 도5에 도시된 바와 같으므로, Area Capacitance 및 Edge Capacitance 가 증가하여 전체적인 포토다이오드의 용량을 증가시킬 수 있다.Referring to FIG. 5, it can be seen that the p-type ion implantation region 29 for photodiode is also formed along the step of irregularities. As a result, the shapes of the n-type ion implantation region 27 for the photodiode and the p-type ion implantation region 29 for the photodiode are as shown in Fig. 5, so that the area capacitance and edge capacitance are increased to Dose can be increased.
만일, 트렌치의 측벽이 경사진 형태를 갖는 경우라면(도2b 참조), Area Capacitance 와 Edge Capacitance 가 더욱 증가하기 때문에, 전체적인 포토다이오드의 용량 역시 좀 더 증가된다. If the sidewalls of the trench have an inclined shape (see Fig. 2b), since the area capacitance and the edge capacitance further increase, the overall photodiode capacity also increases.
다음으로 도6에 도시된 바와같이 스페이서를 형성하기 위한 공정이 진행된다. 즉, 전체 구조상에 스페이서용 절연막을 증착한 후, 전면 에치벡공정을 적용하면, 트랜스퍼 게이트(23)의 양 측면에 게이트 스페이서(30)가 형성되며, 또한 요철을 이루는 트렌치의 양 측벽에도 스페이서(31)가 형성된다.Next, as shown in FIG. 6, a process for forming a spacer is performed. That is, when the insulating film for the spacer is deposited on the entire structure and then the front etch back process is applied, the gate spacers 30 are formed on both sides of the transfer gate 23, and the spacers are formed on both sidewalls of the trench forming the unevenness. 31) is formed.
종래에는 트랜스퍼 게이트의 측벽에 스페이서를 형성하기 위한 전면 에치벡 공정에서 포토다이오드의 표면이 손상을 받게 되어 암전류 소스가 되는 경우가 많았다.Conventionally, the surface of the photodiode is damaged in the front etch back process for forming the spacers on the sidewalls of the transfer gate, which is often a dark current source.
하지만 도6에 도시된 본 발명의 일실시예에서와 같이 포토다이오드의 표면에 요철을 형성하고 나서, 스페이서 형성공정을 진행하게 되면, 트렌치의 양 측벽에도 스페이서(31)가 형성된다. However, as shown in FIG. 6, when the unevenness is formed on the surface of the photodiode and then the spacer forming process is performed, spacers 31 are formed on both sidewalls of the trench.
따라서, 이러한 스페이서(31)의 존재로 인해, 전면에치벡 공정시 포토다이오드의 표면이 손상을 받는 면적이 감소하게 되므로, 암전류 증가를 억제할 수 있는 효과가 있다.Therefore, due to the presence of the spacer 31, since the area of the surface of the photodiode damaged during the front etching process is reduced, there is an effect that can suppress the increase in the dark current.
이와같이 스페이서를 형성한 이후에, 적절한 마스크(미도시)를 이용하여 트랜스퍼 게이트(23)의 타 측면에 플로팅 확산영역(32)을 형성한다.After the spacer is formed in this manner, the floating diffusion region 32 is formed on the other side of the transfer gate 23 by using an appropriate mask (not shown).
전술한 본 발명에서는, 포토다이오드용 p형 이온주입영역(29) 형성 후에 스페이서 형성공정을 진행하였지만, 공정순서를 바꿀 수도 있다. In the present invention described above, the spacer formation step is performed after the formation of the p-type ion implantation region 29 for the photodiode, but the order of the steps may be changed.
즉, 스페이서를 먼저 형성하고 나서, 포토다이오드용 p형 이온주입영역(29)을 형성할 수 도 있으며, 또는 스페이서 형성 공정 전/후로 2번에 걸쳐 포토다이오드용 p형 이온주입영역(29)을 형성함으로써 최적의 포토다이오드 특성을 얻을 수도 있다.That is, the spacer may be formed first, and then the p-type ion implantation region 29 for the photodiode may be formed, or the p-type ion implantation region 29 for the photodiode may be formed twice before and after the spacer formation process. By forming, optimal photodiode characteristics can also be obtained.
본 발명에서는 포토다이오드를 구성하는 n형 이온주입 영역 및 p형 이온주입영역을 요철형태로 형성함으로써, 포토다이오드의 용량을 증가시킬 수 있었으며, 결과적으로 시모스 이미지센서의 다이내믹 레인지를 충분히 확보하는 동시에 포토다이오드의 스케일링 다운에 따른 포화레벨의 저하역시 방지할 수 있었다.In the present invention, by forming the n-type ion implantation region and the p-type ion implantation region constituting the photodiode in the form of irregularities, the capacity of the photodiode can be increased, and as a result, the dynamic range of the CMOS image sensor is sufficiently secured and the photo The reduction in saturation level due to the scaling down of the diode was also prevented.
또한, 본 발명에 따르면, 포토다이오드 영역에 형성된 요철의 측면에도 스페이서가 형성되므로, 암전류 소스가 될 수 있는 결함등을 방지할 수 있어 암전류 특성도 향상시킬 수 있었다. In addition, according to the present invention, since the spacer is formed on the side surface of the unevenness formed in the photodiode region, it is possible to prevent defects, etc., which may become a dark current source, thereby improving the dark current characteristics.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.
상술한 본 발명을 적용할 경우, 포토다이오드의 평면적 면적 증가 없이도 포토다이오드의 용량을 증가시킬 수 있어, 이미지센서의 다이내믹 레인지를 확보할 수 있는 효과가 있으며, 소자가 고집적화되어 포토다이오드의 면적이 감소하더라도 이에 따른 포화레벨의 저하를 방지할 수 있는 효과가 있다. When the present invention described above is applied, the capacity of the photodiode can be increased without increasing the planar area of the photodiode, so that the dynamic range of the image sensor can be secured, and the device is highly integrated to reduce the area of the photodiode. Even if this has the effect of preventing the reduction of the saturation level.
또한, 본 발명에서는 포토다이오드에 형성된 요철의 측면에도 스페이서가 구비되므로, 암전류 소스로 작용하는 결함을 억제할 수 있어 암전류 특성이 향상된다. In addition, in the present invention, since the spacer is provided on the side surface of the unevenness formed in the photodiode, the defect acting as the dark current source can be suppressed, and the dark current characteristic is improved.
도1a는 종래기술에 따른 CMOS 이미지센서의 단위화소 회로도,1A is a unit pixel circuit diagram of a CMOS image sensor according to the prior art;
도1b는 종래기술에 따른 CMOS 이미지센서의 단위화소에서 포토다이오드, 플로팅 확산영역, 트랜스퍼 게이트 및 리셋 게이트를 도시한 평면도,1B is a plan view showing a photodiode, a floating diffusion region, a transfer gate and a reset gate in a unit pixel of a CMOS image sensor according to the prior art;
도1c는 도1b의 A-A' 라인에 따른 단면을 도시한 단면도,1C is a cross-sectional view illustrating a cross section taken along the line AA ′ of FIG. 1B;
도2a는 본 발명의 제 1 실시예에 따른 시모스 이미지센서에서 포토다이오드와 트랜스퍼 게이트를 도시한 평면도,2A is a plan view illustrating a photodiode and a transfer gate in a CMOS image sensor according to a first embodiment of the present invention;
도2b는 본 발명의 제 2 실시예에 따른 시모스 이미지센서에서 포토다이오드와 트랜스퍼 게이트를 도시한 평면도,2B is a plan view illustrating a photodiode and a transfer gate in a CMOS image sensor according to a second embodiment of the present invention;
도3a 또는 도3b는 도2a의 B-B' 라인에 따른 단면을 도시한 단면도,Figure 3a or Figure 3b is a cross-sectional view showing a section along the line B-B 'of Figure 2a,
도4는 내지 도6은 본 발명의 일 실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도. 4 to 6 is a process cross-sectional view showing a manufacturing process of the CMOS image sensor according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
20 : 기판 21 : 에피택셜 층 20 substrate 21 epitaxial layer
22 : 필드절연막 23 : 트랜스퍼 게이트22: field insulating film 23: transfer gate
24 : 제 1 마스크 25 : 트렌치24: first mask 25: trench
26 : 제 2 마스크 27 : 포토다이오드용 n형 이온주입영역26 second mask 27 n-type ion implantation region for photodiode
28 : 제 3 마스크 29 : 포토다이오드용 p형 이온주입영역28. Third mask 29 p-type ion implantation region for photodiode
30 : 게이트 스페이서 31 : 스페이서30: gate spacer 31: spacer
32 : 플로팅 확산영역 32: floating diffusion region
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030074583A KR20050039167A (en) | 2003-10-24 | 2003-10-24 | Cmos image sensor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030074583A KR20050039167A (en) | 2003-10-24 | 2003-10-24 | Cmos image sensor and method for fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050039167A true KR20050039167A (en) | 2005-04-29 |
Family
ID=37241442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030074583A KR20050039167A (en) | 2003-10-24 | 2003-10-24 | Cmos image sensor and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050039167A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007021106A1 (en) * | 2005-08-13 | 2007-02-22 | Siliconfile Technologies Inc. | Image sensor pixel and method of fabricating the same |
| JP2007221121A (en) * | 2006-02-14 | 2007-08-30 | Internatl Business Mach Corp <Ibm> | Pixel sensor cell and method of manufacturing the same (photodiode of cmos imaging device having increased capacitance) |
| KR100761829B1 (en) * | 2005-12-15 | 2007-09-28 | 삼성전자주식회사 | semiconductor device, CMOS image sensor, method for manufacturing the semiconductor device and method for manufacturing the CMOS image sensor |
| KR100778858B1 (en) * | 2005-10-12 | 2007-11-22 | 동부일렉트로닉스 주식회사 | CMOS image sensor and method for manufacturing the same |
| KR100792342B1 (en) * | 2006-08-23 | 2008-01-07 | 동부일렉트로닉스 주식회사 | Image sensor fabricating method |
| KR100851755B1 (en) * | 2007-06-25 | 2008-08-11 | 주식회사 동부하이텍 | Image sensor and method for manufacturing thereof |
| KR20150004598A (en) * | 2013-07-03 | 2015-01-13 | 에스케이하이닉스 주식회사 | Image sensor having the 3d photoelectric conversion device |
| CN113725246A (en) * | 2021-09-08 | 2021-11-30 | 上海集成电路研发中心有限公司 | Image sensor with a plurality of pixels |
-
2003
- 2003-10-24 KR KR1020030074583A patent/KR20050039167A/en not_active Application Discontinuation
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100718880B1 (en) * | 2005-08-13 | 2007-05-17 | (주)실리콘화일 | Image sensor pixel and fabrication Method thereof |
| WO2007021106A1 (en) * | 2005-08-13 | 2007-02-22 | Siliconfile Technologies Inc. | Image sensor pixel and method of fabricating the same |
| KR100778858B1 (en) * | 2005-10-12 | 2007-11-22 | 동부일렉트로닉스 주식회사 | CMOS image sensor and method for manufacturing the same |
| KR100761829B1 (en) * | 2005-12-15 | 2007-09-28 | 삼성전자주식회사 | semiconductor device, CMOS image sensor, method for manufacturing the semiconductor device and method for manufacturing the CMOS image sensor |
| US8106432B2 (en) | 2006-02-14 | 2012-01-31 | International Business Machines Corporation | CMOS imager photodiode with enhanced capacitance |
| US7659564B2 (en) * | 2006-02-14 | 2010-02-09 | International Business Machines Corporation | CMOS imager photodiode with enhanced capacitance |
| JP2007221121A (en) * | 2006-02-14 | 2007-08-30 | Internatl Business Mach Corp <Ibm> | Pixel sensor cell and method of manufacturing the same (photodiode of cmos imaging device having increased capacitance) |
| US8440490B2 (en) | 2006-02-14 | 2013-05-14 | International Business Machines Corporation | CMOS imager photodiode with enhanced capacitance |
| KR100792342B1 (en) * | 2006-08-23 | 2008-01-07 | 동부일렉트로닉스 주식회사 | Image sensor fabricating method |
| JP2008053707A (en) * | 2006-08-23 | 2008-03-06 | Dongbu Hitek Co Ltd | Image sensor, and manufacturing method thereof |
| KR100851755B1 (en) * | 2007-06-25 | 2008-08-11 | 주식회사 동부하이텍 | Image sensor and method for manufacturing thereof |
| KR20150004598A (en) * | 2013-07-03 | 2015-01-13 | 에스케이하이닉스 주식회사 | Image sensor having the 3d photoelectric conversion device |
| US9202950B2 (en) | 2013-07-03 | 2015-12-01 | SK Hynix Inc. | Image sensor having 3D photoelectric conversion device |
| CN113725246A (en) * | 2021-09-08 | 2021-11-30 | 上海集成电路研发中心有限公司 | Image sensor with a plurality of pixels |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100461975B1 (en) | Method for forming trench isolation layer in image sensor | |
| US9087757B2 (en) | Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus | |
| KR20070019452A (en) | Image sensor and method for fabricating the same | |
| JP2012199560A (en) | Cmos image sensor and manufacturing method thereof | |
| KR101009091B1 (en) | CMOS image sensor with reduced crosstalk and method for fabricating thereof | |
| KR20050106937A (en) | Cmos image sensor with reduced etch damage | |
| JP2006041538A (en) | Image sensor having enhanced charge transmission efficiency and its fabrication process | |
| KR20050039167A (en) | Cmos image sensor and method for fabricating the same | |
| KR100696995B1 (en) | Solid-state imaging device | |
| KR100748318B1 (en) | Image sensor and method for fabricating the same | |
| KR20030001116A (en) | Image sensor and fabricating method of the same | |
| KR20040058692A (en) | CMOS image sensor with shield layer protecting surface of photo diode and method for fabricating thereof | |
| KR20040058689A (en) | Fabricating method of cmos image sensor | |
| KR20040003981A (en) | Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof | |
| KR100813800B1 (en) | Image sensor with improved dark current and saturation characteristic and the method for fabricating the same | |
| KR20040065332A (en) | CMOS image sensor with ion implantation region as isolation layer and method for fabricating thereof | |
| US12142620B2 (en) | Complementary metal-oxide semiconductor (CMOS) image sensors with saddle-gate source follower for imaging pixels | |
| KR20040058697A (en) | CMOS image sensor with curing photo diode's surface defects and method for fabricating thereof | |
| KR20040059759A (en) | CMOS image sensor with new shape isolation layer and method for fabricating the same | |
| US20220199663A1 (en) | Saddle-gate source follower for imaging pixels | |
| KR100873812B1 (en) | Image sensor with improved charge capacity and fabricating method of the same | |
| KR20050062143A (en) | Isolation method of cmos image sensor in pixel area | |
| KR100790286B1 (en) | Fabricating method of image sensor | |
| KR100788483B1 (en) | Pixel structure of image sensor and manufacturing method | |
| KR20030056060A (en) | Image sensor with improved charge capacity and fabricating method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |