KR20040032542A

KR20040032542A - 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법

Info

Publication number: KR20040032542A
Application number: KR1020020061733A
Authority: KR
Inventors: 황준
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-10-10
Filing date: 2002-10-10
Publication date: 2004-04-17
Also published as: KR100619408B1

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 인접 화소간의 크로스 토크를 감소시킬 수 있는 이미지센서 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 고농도의 제1도전형의 기판; 상기 기판 상의 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층; 및 상기 에피층 표면으로부터 상기 기판 영역까지 확장되어 형성된 포토다이오드를 포함하는 이미지센서를 제공한다.

또한, 본 발명은, 고농도의 제1도전형의 기판; 상기 기판 상의 제1도전형의 에피층; 상기 에피층 표면으로부터 상기 기판 영역까지 확장되어 형성된 포토다이오드; 상기 포토다이오드의 일측에 접하는 상기 에피층에 배치된 필드절연막; 및 상기 필드절연막 하부에 상기 필드절연막의 폭을 가지고 상기 기판 영역까지 확장되어 형성된 제1도전형의 채널 스탑 영역을 포함하는 이미지센서를 제공한다.

또한, 본 발명은, 고농도의 제1도전형의 기판에 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층을 형성하는 단계; 및 이온주입을 실시하여 에피층 표면으로부터 상기 기판 영역까지 확장된 포토다이오드를 형성하는 단계를 포함하는 이미지센서 제조방법을 제공한다.

Description

크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법{Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof}

본 발명은 이미지센서에 관한 것으로, 더욱 상세하게는 인접 화소(Pixel)간의 크로스 토크(Crosstalk)를 방지할 수 있는 이미지센서 및 그 제조방법에 관한 것이다.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율 즉, 필팩터(Fill factor)를 크게 하려는 노력이 진행되고 있다.

도 1은 종래기술에 따른 이미지센서를 도시한 단면도인 바, 여기서 반도체층(10)은 고농도인 P++ 층(10a) 및 P-Epi층(10b)이 적층된 것으로, 이하 반도체층(10)이라 한다.

도 1을 참조하면, 반도체층(10)에 국부적으로 얕은트렌치구조(Shallow Trench Isolation; 이하 STI라 함)의 필드절연막(11)이 형성되어 있으며, 필드 절연막(11)과 떨어진 영역에 게이트산화막(12)과 게이트전극용 전도막(13)으로 이루어진 게이트전극 예컨대, 트랜스퍼 게이트(Transfer gate)가 형성되어 있다. 이는 포토다이오드에서 플로팅 센싱 노드(Floating sensing node; 이하 FD라 함)로 광전자를 운반하기 위한 역할을 한다.

필드절연막(11)과 게이트전극에 접하는 포토다이오드용 불순물 영역(이하 n-영역이라 함)이 반도체층(10) 내부에 소정의 깊이로 형성되어 있으며, 이는 저농도의 불순물을 예컨대, 160KeV ∼ 180KeV의 고에너지를 이용하여 이온주입한 것이다.

게이트전극 측벽에 스페이서(14)가 형성되어 후속 이온주입을 통한 얕은 드레인 접합(Lightly Doped Drain; 이하 LDD라 함)을 형성하여 핫 캐리어(Hot carrier) 효과 등을 억제하도록 하며, FD 형성을 위한 고농도의 N형 불순물을 이온주입에 의한 고농도의 n형 불순물 영역(소스/드레인; 이하 n+영역이라 함)이 형성되어 있으며, n-영역의 상부와 반도체층(10) 표면에 접하는 포토다이오드용 P형 불순물 영역(이라 P0영역이라 함)이 형성되어 있다.

CMOS 이미지센서의 제조 공정이 점차 고집적화되어 감에 따라 많은 문제점을 야기하고 있다. 그 중에 하나가 광에너지에의 광전효과에 의해 발생한 전자를 이용하여 데이타를 코드화하고 있는 이미지센서에서 인접된 화소간의 데이타 믹스(Data mix) 즉, 크로스 토크 문제로서 반드시 해결해야 할 과제이다.

광전효과는 광에너지가 실리콘 격자 사이로 침투하여 광에너지에 의해 실리콘 격자에서의 전자를 탈리시켜 전자 정공 쌍(Electron Hole Pair; 이하 EHP라 함)을 생성시키는 것이다. 이러한 광전효과는 전하공핍영역애서 가장 많이 발생하며 전자가 많거나(예컨대, n+영역) 또는 정공이 과잉(예컨대, p+영역) 일수록 그 발생빈도가 작다.

한편, 전술한 광전효과에 의한 이미지센서의 포토다이오드에서의 EHP의 거동을 도 1을 살펴보면 'A'와 같이 P-Epi층(10b)으로 입사된 광은 P-Epi층(10b)의 실리콘 격자에서 전자(e)를 탈리시켜 전자(e)가 비어있는 정공(H)을 생성하는 즉, EHP를 형성한다. 이 경우 정공(H)은 하부의 고농도의 P형 기판 즉, P++ 층(10a)으로 흡수가 이루어지나, 전자(e)는 인접 화소 영역으로의 이동이 매우 용이해지는 바, 크로스 토크를 유발하게 된다.

한편, 'B'와 같이 포토다이오드의 n-영역으로 입사된 광은 실리콘 격자에서 전자(e')를 탈리시켜 전자(e')가 비어있는 정공(H')을 생성하는 즉, EHP를 형성한다. 이 경우 정공(H')은 하부의 고농도의 P형 기판 즉, P++ 층(10a)으로 흡수가 이루어지며, 전자(e')는 포토다이오드 영역 내에 갇히게 되어 인접 화소 영역으로의 이동이 불가능한 바, 크로스 토크의 주요인은 P-Epi층(10b)으로 입사하는 광에 의한 광전효과를 차단하거나 이러한 광전효과에 의해 생성된 전자를 인접 화소 영역으로 이동하지 못하도록 하는 것일 것이다. 그 중 하나의 방법으로 포토다이오드의n-영역을 충분히 깊게 형성하는 방법을 강구할 수 있다.

그러나, 상술한 바와 같은 종래의 이미지센서에서는 포토다이오드 상부에 있는 P0 영역의 불순물 확산으로 인해 포토다이오드에서 트랜스터 게이트를 지나 FD에 이르는 전하운송 통로에 P형에 의한 장벽인 전위장벽(Potential barrier)을 형성하여 전하 운송을 방해하게 되며, 이온주입을 통해 형성되는 포토다이오드의 n-영역의 불순물 농도는 포토다이오드 표면에서의 농도가 내부에 비해 낮으므로 n-영역의 최고 농도를 갖는 지점에 비해 트랜스퍼 게이트에 가까운 표면의 n-영역이 포토다이오드의 내부보다 빨리 공핍되기 때문에 전하 운송을 위해 트랜스터 게이트를 동작시킬 때, n-영역에서의 전하 운송에 도움을 구는 전위구배(Fringing field)가 발달하지 못하게 되어 완전한 전하 운송에 방해가 된다. 따라서, 포토다이오드의 용량을 충분히 확보하기 위해 n- 영역을 더욱 깊게 할 수 없게 되며, 크로스 토크에 의한 동작 특성 열화가 발생하게 된다.

이러한 광전효과에 의한 크로스 토크의 발생은 그 파장이 길어 침투 깊이가 다른 색광에 비해 상대적으로 깊은 적색광에 의해 주로 발생하며, 이는 통상적으로 사용되는 n-영역의 저면과 P-Epi층(10b)간의 거리는 1㎛ ∼ 3㎛ 정도이며, 적색광의 침투 깊이가 반도체층(10) 표면으로부터 2㎛ ∼ 3㎛의 깊이 까지 깊게 침투하기 때문이다.

따라서, 이러한 광전효과에 의한 인접 화소간의 크로스 토크를 방지할 수 있는 근본적인 대책이 필요한 실정이다.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 인접 화소간의 크로스 토크를 최소화할 수 있는 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다.

도 1은 종래기술에 따른 이미지센서를 도시한 단면도.

도 2는 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도.

도 3a 내지 도 3c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

20a : 고농도 P형 기판20b : P형 에피층

21 : 필드절연막22 : 게이트산화막

23 : 게이트 전도막24 : 스페이서

P+ : 채널 스탑 영역n+ : 플로팅 센싱 노드

PD : 포토다이오드

상기 목적을 달성하기 위하여 본 발명은, 고농도의 제1도전형의 기판; 상기 기판 상의 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층; 및 상기 에피층 표면으로부터 상기 기판 영역까지 확장되어 형성된 포토다이오드를 포함하는 이미지센서를 제공한다.

또한, 상기 목적을 달성하기 위한 본 발명은, 고농도의 제1도전형의 기판; 상기 기판 상의 제1도전형의 에피층; 상기 에피층 표면으로부터 상기 기판 영역까지 확장되어 형성된 포토다이오드; 상기 포토다이오드의 일측에 접하는 상기 에피층에 배치된 필드절연막; 및 상기 필드절연막 하부에 상기 필드절연막의 폭을 가지고 상기 기판 영역까지 확장되어 형성된 제1도전형의 채널 스탑 영역을 포함하는 이미지센서를 제공한다.

또한, 상기 목적을 달성하기 위한 본 발명은, 고농도의 제1도전형의 기판에 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층을 형성하는 단계; 및 이온주입을 실시하여 에피층 표면으로부터 상기 기판 영역까지 확장된 포토다이오드를 형성하는 단계를 포함하는 이미지센서 제조방법을 제공한다.

본 발명은 포토다이오드 영역이 아닌 P형 에피층 등에 광이 입사하여 광전효과에 의해 발생된 전자가 인접 화소로 침투하여 발생하는 크로스 토크를 방지하기 위해 포토다이오드의 하부 영역(n-영역)이 고농도의 기판 영역(P++영역)과 접하도록 즉, 포토다이오드 하부와 P++영역 사이에 P-에피층이 없도록 P-에피층의 두께를 종래에 비해 얇게(1㎛ ∼ 3㎛) 함으로써, P-에피층에 비해 장파장의 적색광이 입사하도라도 광전효과가 적게 발생하는 P++영역의 특성으로 인해 인접 화소간의 크로스 토크를 감소시킬 수 있으며, 아울러 필드절연막 하부의 P형의 불순물을 이온주입하여 P++영역까지 확장된 채널 스탑 영역을 형성함으로써 크로스 토크를 더욱 더 감소시킬 수 있도록 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도이다.

도 2를 참조하면, 이미지센서는 고농도 P형(P++)의 기판(20a)과, 기판(20a) 상에 배치된 P형의 에피층(P-Epi, 20b)과, 에피층(20b)에 국부적으로 배치된 필드절연막(Fox, 21)과, 필드절연막(21) 하부에 필드절연막(21)의 폭을 가지고 기판(20a)에 접하도록 기판(20a) 영역까지 확장되어 형성된 P형의 채널 스탑 영역(P+)과, 에피층(20b) 상에 배치되며 게이트산화막(22)과 게이트전도막(23) 및 그 측벽에 스페이서(24)를 갖는 게이트전극 예컨대, 트랜스퍼 트랜지스터의게이트(Tx)와, 게이트전극의 일측과 필드절연막(21) 사이에 얼라인 되며 에피층(20b) 표면으로부터 기판(20a) 영역까지 확장되어 형성된 포토다이오드(PD)와, 게이트전극의 타측에 접하는 에피층(20b) 표면으로부터 확장되어 형성된 고농도 N형의 플로팅 센싱 노드(n+)를 구비하여 구성된다.

포토다이오드(PD)는 기판(20a)에 접하는 N형의 불순물 영역(n-)과 N형의 불순물 영역(n-)에서 에피층(20b) 표면에 접하며 스페이서(24)에 얼라인된 P형의 불순물 영역(P0)를 포함한다.

한편, 통상의 에피층(20b)의 두께는 7㎛로 사용하는 것이 보통이나, 본 발명에서는 이러한 에피층(20b)의 두께(D)를 3㎛ ∼ 5㎛로 비교적 얇게 함으로 인해 포토다이오드(PD)의 N형 불순물 영역(n-)의 깊이를 깊게하지 않으면서도 포토다이오드(PD)의 N형 불순물 영역(n-)이 기판(20a) 영역에 접하도록 즉, 포토다이오드(PD)와 기판(20a) 사이에 에피층(20b)이 존재하지 않도록 함으로써, 적색광과 같이 그 침투 깊이가 깊은 광으로 인한 크로스 토크를 감소시킬 수 있다.

이는 에피층(20b)에 비해 그 불순물 농도가 높은 기판(20a) 영역의 경우 광전효과에 의해 생성되는 전자를 P형 불순물에 의한 정공(Hole)을 통해 거의 모두 포획할 수 있으므로 가능한 것이다.

또한, 트렌치 형상의 필드절연막(21) 하부에 이온주입 등의 공정을 통해 P형 불순물을 도핑한 다음, 열확산을 통해 P형의 채널 스탑 영역(P+)을 형성한다. 이 때, 채널 스탑 영역(P+)의 깊이를 전술한 포토다이오드(PD)의 깊이(에피층(20b)의 깊이 'D')와 실질적으로 동일하게 함으로써, 만일의 경우 광전효과에 의해 발생한전자가 기판(20a)의 P형 불순물에 의해 거의 소멸되고 그 일부가 남는다 하더라도 채널 스탑 영역(P+)에 의해 포획되어 인접 화소 영역으로 전달되는 것을 거의 차단할 수 있게 된다.

전술한 도 2의 이미지센서 구조에서는 P형의 기판(20a)과 P형의 에피층(20b) 및 PNP 구조의 포토다이오드(PD)를 그 일예로 하였고 통상적으로 이러한 도전형을 사용하고 있으나, 그 반대의 극성 즉, 기판과 에피층을 N형으로 하고 포토다이오드를 NPN 구조로 하는 것 역시 가능할 것이다.

한편, 전술한 도 2의 이미지센서 제조 공정을 도 3a 내지 도 3c를 참조하여 상세히 살펴본다.

도 3a 내지 도 3c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도이다.

통상의 이미지센서에서는 고농도인 P형(P++)의 기판(20a) 및 P형 에피층(P-Epi, 20b)이 적층된 것을 이용하는 바, P형 기판(20a)에 에피택셜 성장(Epitaxial growth)을 통해 에피층(20b)을 형성한다.

한편, 전술한 바와 같이 본 발명에서는 이러한 에피층(20b)의 두께를 통상적인 7㎛ 정도의 두께보다 얇은 3㎛ ∼ 5㎛ 정도의 두께(D)가 되도록 한다.

에피층(20b) 형성 후, 예컨대, 4개의 트랜지스터 구조의 이미지센서를 제조하는 경우, 이후 열공정에 의한 측면 확산(Lateral diffusion)을 통해 소스 팔로워(Source follower) 역할을 하는 드라이브 트랜지스터의 게이트(Drive gate, Dx)와 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터의 게이트(Select gate, Sx)를 내포할 수 있도록 P웰(P-well, 도시하지 않음)을 형성시키는 공정을 실시한다.

이어서, 도 3a에 도시된 바와 같이, 에피층(20a) 상에 패드산화막(25)을 증착한 다음, 패드산화막(25) 상에 트렌치 형성용 포토레지스트 패턴(26)을 형성한다.

이어서 도 2b에 도시된 바와 같이, 포토레지스트 패턴(26)을 마스크로 하여 패드산화막(25)과 에피층(20b)을 선택적으로 식각하여 트렌치(t)를 형성한다.

이 때, 트렌치(t)의 깊이는 통상적인 깊이인 0.2㎛ ∼ 0.5㎛ 정도로 형성함으로써 이후 형성되는 필드절연막이 STI 구조가 되도록 한다.

이어서, 포토레지스트 패턴(26)과 패드산화막(25)을 이온주입 마스크로 하여 고농도의 P형 불순물을 트렌치(t) 하부에 이온주입함으로써, 채널 스탑 영역(P+)을 형성하는 바, 트렌치(t) 내부는 물론 하부를 뚫고 에피층(20b) 내부로 깊은 채널 스탑 영역(P+)을 형성한다. 따라서, 채널 스탑 영역(P+)은 채널 스탑 역할을 함과 동시에 포토다이오드 P/N/P 간의 PN 접합에 의한 공핍(Depletion) 영역을 형성하여 포토다이오드의 전극 역할도 겸하게 되며, 입사광(Incident light)에 의해 EHP를 유용하게 형성할 수 있게 한다.

이 때, 이온주입 공정을 통해 보론(Boron) 등의 P형 불순물을 트렌치(t) 하부에 도핑한 다음, 열확산을 통해 P형의 채널 스탑 영역(P+)을 형성하며 이 때, 채널 스탑 영역(P+)의 깊이를 전술한 포토다이오드(PD)의 깊이(에피층(20b)의 깊이 'D')와 실질적으로 동일하게 함으로써, 만일의 경우 광전효과에 의해 발생한 전자가 기판(20a)의 P형 불순물에 의해 거의 소멸되고 그 일부가 남는다 하더라도 채널 스탑 영역(P+)에 의해 포획되어 인접 화소 영역으로 전달되는 것을 거의 차단할 수 있게 된다.

다음으로 도 2c에 도시된 바와 같이, 산화막 또는 질화막 계열의 물질을 증착하여 트렌치(t)를 충분히 매립하도록 한 다음, 에피층(20b) 표면이 노출될 때까지 화학적 기계적 연마(Chemical Mechanical Polishing; 이하 CMP라 함) 또는 전면식각(Etch back) 등의 평탄화 공정을 실시함으로써, 에피층(20b)에 국부적으로 STI 구조의 필드절연막(21)을 형성한다.

이어서, 필드 절연막(21)과 떨어진 영역에 게이트전극 예컨대, 트랜스퍼 트랜지스터의 게이트(Tx)를 형성하는 바, 이는 포토다이오드에서 FD로 광전자를 운반하기 위한 역할을 한다.

게이트전극의 형성은 게이트산화막(22)의 증착과 텅스텐, 폴리실리콘 또는 금속 실리사이드 등의 게이트전도막(23)의 형성과 패터닝(Patterning) 공정을 통해 이루어진다.

이어서, 이온주입 마스크(도시하지 않음)를 이용하여 필드절연막(21)과 게이트전극에 접하는 포토다이오드용 N형 불순물 영역(n-)을 에피층(20b)의 깊이로 형성하는 바, 높은 에너지를 이용하여 저농도로 도핑한 다음, 피알 스트립을 통해 이온주입 마스크(도시하지 않음)를 제거하고, 열처리를 통해 이온주입된 불순물을 확산시켜 N형 불순물 영역(n-)이 기판(20a)과 접하도록 한다.

이어서, 질화막 등을 전면에 증착한 후 전면식각을 통해 게이트전극 측벽에스페이서(24)를 형성한다. 여기서, 스페이서(24)는 후속 이온주입을 통한 LDD를 형성하여 핫 캐리어 효과를 억제하기 위한 것이다. 이어서, FD 형성을 위한 고농도의 N형 불순물의 이온주입을 실시하여 게이트전극 타측에 접하는 에피층(20b)에 플로팅 센싱 노드(n+)를 형성한다.

다음으로, 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 N형 불순물 영역(n-)의 상부와 에피층(20b) 표면에 접하는 P형 불순물 영역(P0)을 형성함으로써, P/N/P 구조의 포토다이오드(PD)가 형성된다.

전술한 바와 같이 이루어지는 본 발명은, 포토다이오드의 하부 영역(n-)이 저농도인 에피층(P-Epi)이 아닌 고농도인 기판(P++)이 되도록 즉, 포토다이오드의 하부 영역(n-)이 기판과 접하도로 하면서도 이를 포토다이오드의 깊은 이온주입으로 형성하지 않고 에피층의 두께를 통상적인 두께에 비해 얇게 함으로써, 적색광에 의해 포토다이오드 이외의 영역에서 광전효과가 유발되어 발생되는 전자를 고농도의 기판에 의한 정공으로 소멸시킴으로써, 크로스 토크 발생 가능성을 감소시킬 수 있다.

또한, 채널 스탑 영역의 깊이를 전술한 포토다이오드의 깊이와 실질적으로 동일하게 함으로써, 만일의 경우 광전효과에 의해 발생한 전자가 기판의 고농도 불순물에 의해 거의 소멸되고 그 일부가 남는다 하더라도 채널 스탑 영역에 의해 포획되어 인접 화소 영역으로 전달되는 것을 차단할 수 있음을 실시예를 통해 알아 보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은, 포토다이오드의 크로스 토크를 방지할 수 있어, 궁극적으로 이미지센서의 성능 및 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims

고농도의 제1도전형의 기판;

상기 기판 상의 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층; 및

상기 에피층 표면으로부터 상기 기판 영역까지 확장되어 형성된 포토다이오드

를 포함하는 이미지센서.
제 1 항에 있어서,

상기 포토다이오드의 일측에 접하는 상기 에피층에 배치된 필드절연막; 및

상기 필드절연막 하부에 상기 필드절연막의 폭을 가지고 상기 기판 영역까지 확장되어 형성된 제1도전형의 채널 스탑 영역

을 더 포함하는 것을 특징으로 하는 이미지센서.
제 1 항에 있어서,

상기 포토다이오드는,

상기 기판에 접하는 제2도전형의 제1불순물 영역; 및

상기 제1불순물 영역에서 상기 에피층 표면에 접하는 제1도전형의 제2불순물영역을 포함하는 것을 특징으로 하는 이미지센서.
고농도의 제1도전형의 기판;

상기 기판 상의 제1도전형의 에피층;

상기 에피층 표면으로부터 상기 기판 영역까지 확장되어 형성된 포토다이오드;

상기 포토다이오드의 일측에 접하는 상기 에피층에 배치된 필드절연막; 및

상기 필드절연막 하부에 상기 필드절연막의 폭을 가지고 상기 기판 영역까지 확장되어 형성된 제1도전형의 채널 스탑 영역

을 포함하는 이미지센서.
제 4 항에 있어서,

상기 포토다이오드는,

상기 기판에 접하는 제2도전형의 제1불순물 영역과, 상기 제1불순물 영역에서 상기 에피층 표면에 접하는 제1도전형의 제2불순물 영역을 포함하는 것을 특징으로 하는 이미지센서.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서.
고농도의 제1도전형의 기판에 3㎛ 내지 5㎛의 두께를 갖는 제1도전형의 에피층을 형성하는 단계; 및

이온주입을 실시하여 에피층 표면으로부터 상기 기판 영역까지 확장된 포토다이오드를 형성하는 단계

를 포함하는 이미지센서 제조방법.
제 7 항에 있어서,

상기 에피층을 형성하는 단계 후,

상기 에피층 상에 소정의 깊이로 트렌치를 형성하는 단계;

이온주입을 실시하여 상기 트렌치 하부의 상기 반도체층 내부에 상기 기판 영역까지 확장된 제1도전형의 채널 스탑 영역을 형성하는 단계;

상기 트렌치에 매립된 필드절연막을 형성하는 단계; 및

상기 에피층 상에 상기 필드절연막과 간격을 두고 게이트전극을 형성하는 단계

를 더 포함하는 것을 특징으로 하는 이미지센서 제조방법.
제 8 항에 있어서,

상기 포토다이오드를 형성하는 단계에서,

상기 포토다이오드가 상기 게이트전극과 상기 채널 스탑 영역 사이에 얼라인되도록 하는 것을 특징으로 하는 이미지센서 제조방법.