KR20030071112A - Build-up printed circuit board and process for making the same - Google Patents
Build-up printed circuit board and process for making the same Download PDFInfo
- Publication number
- KR20030071112A KR20030071112A KR1020020010655A KR20020010655A KR20030071112A KR 20030071112 A KR20030071112 A KR 20030071112A KR 1020020010655 A KR1020020010655 A KR 1020020010655A KR 20020010655 A KR20020010655 A KR 20020010655A KR 20030071112 A KR20030071112 A KR 20030071112A
- Authority
- KR
- South Korea
- Prior art keywords
- printed circuit
- circuit board
- copper
- blind via
- via hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 100
- 229910052802 copper Inorganic materials 0.000 claims abstract description 51
- 239000010949 copper Substances 0.000 claims abstract description 51
- 239000011889 copper foil Substances 0.000 claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000007747 plating Methods 0.000 claims abstract description 13
- 238000010030 laminating Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 57
- 239000012790 adhesive layer Substances 0.000 claims description 7
- 238000003475 lamination Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 7
- 238000005553 drilling Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000011888 foil Substances 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 239000011342 resin composition Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 빌드업 인쇄회로기판 및 이의 제조공정에 관한 것으로, 좀 더 상세하게는 다층 인쇄회로기판을 제조하는 공정에 있어서, 윈도우 오프닝 공정을 통해 제1동박적층판의 상단에서 제1블라인드 비아 홀이 형성될 위치의 동박을 제거하는 단계, 상기 동박이 제거된 제1적층판에 제1블라인드 비아 홀을 형성시키는 단계, 상기 제1블라인드 비아 홀 내벽에 동도금층을 형성시키는 단계, 에칭 공정을 통해 상기 제1동박적층판의 불필요한 부분의 동박을 제거하여 상단에 회로를 형성시키고 하단에 랜드를 형성시키는 단계, 상기 제조된 인쇄회로기판의 상하를 뒤집어 역상으로 놓은 후, 그 상단에 제2동박적층판을 적층시키는 단계, 윈도우 오프닝 공정을 통해 상기 제2동박적층판에서 상기 제1블라인드 비아 홀과 상하 대칭이 되도록 제2블라인드 비아 홀이 형성될 위치의 동박을 제거하는 단계, 상기 동박이 제거된 제2적층판에 제2블라인드 비아 홀을 형성시키는 단계, 상기 제2블라인드 비아 홀 내벽에 동도금층을 형성시키는 단계, 및 에칭 공정을 통해 상기 제2동박적층판의 불필요한 부분의 동박을 제거하여 회로를 형성시키는 단계를 포함하는 빌드업 인쇄회로기판 및 이의 제조공정에 관한 것이다. 본 발명에 따르면, 인쇄회로기판에 엇갈린 형태가 아닌 상하 대칭 형태의 블라인드 비아 홀을 형성시킴으로써 새로운 설비 및 장비를 적용하지 않고도 고밀도 실장이 요구되는 HDI(high density interconnect) 제품 등에 고밀도 회로 자유도를 구현시킨 빌드업 인쇄회로기판을 제공할 수 있다.The present invention relates to a build-up printed circuit board and a manufacturing process thereof, and more particularly, to manufacturing a multilayer printed circuit board, in which a first blind via hole is formed at an upper end of the first copper-clad laminate through a window opening process. Removing the copper foil at the position to be formed, forming a first blind via hole in the first laminated plate from which the copper foil has been removed, and forming a copper plating layer on an inner wall of the first blind via hole, wherein the first process is performed through an etching process. (1) forming a circuit at the top and forming a land at the bottom by removing the copper foil of the unnecessary portion of the copper-clad laminate, inverting the top and bottom of the manufactured printed circuit board in reverse, and then laminating the second copper laminate on the top The second blind via is formed to be symmetrical with the first blind via hole in the second copper clad laminate through a window opening process. Removing the copper foil at the position to be formed, forming a second blind via hole in the second laminated plate from which the copper foil has been removed, forming a copper plating layer on an inner wall of the second blind via hole, and an etching process It relates to a build-up printed circuit board and a manufacturing process thereof comprising the step of forming a circuit by removing the copper foil of the unnecessary portion of the second copper-clad laminate. According to the present invention, a blind via hole of symmetrical shape rather than staggered shape is formed on a printed circuit board to realize high-density circuit freedom in high density interconnect (HDI) products requiring high-density mounting without applying new equipment and equipment. Build-up printed circuit boards can be provided.
Description
본 발명은 빌드업 인쇄회로기판 및 이의 제조공정에 관한 것으로, 좀 더 상세하게는 인쇄회로기판에 엇갈린 형태가 아닌 상하 대칭 형태의 블라인드 비아 홀을 형성시킴으로써 새로운 설비 및 장비를 적용하지 않고도 고밀도 회로 자유도를 구현시킬 수 있는 빌드업 인쇄회로기판 및 이의 제조공정에 관한 것이다.The present invention relates to a build-up printed circuit board and a manufacturing process thereof, and more particularly, to form a blind via hole having a vertically symmetrical blind via hole instead of a staggered form in a printed circuit board without applying new equipment and equipment. It relates to a build-up printed circuit board and a manufacturing process thereof that can be implemented.
최근 들어, 전자 신호처리의 고속화 및 고밀도 실장요구에 따라 고주파수에 따른 고절연 특성이 요구되는 비아 뿐만 아니라, HDI(high density interconnect) 제품 등에 고밀도 회로 자유도를 구현시킬 수 있는 빌드업(build-up) 인쇄회로기판(PCB)의 형성방법에 관심이 집중되고 있다. 특히, MLB 기판의 경우 전층을 통과하는 관통홀로만 이루어지나, 빌드업 인쇄회로기판의 경우 고밀도 배선을 위해 층간 선택적인 도통이 가능한 블라인드 비아 홀이 형성된다.In recent years, build-up that can realize high-density circuit freedom in high density interconnect (HDI) products as well as vias requiring high insulation characteristics according to high frequency in accordance with high-speed electronic signal processing and high density mounting requirements. Attention is focused on the formation of printed circuit boards (PCBs). In particular, in the case of the MLB substrate, only the through-hole passes through the entire layer, but in the case of the build-up printed circuit board, a blind via hole capable of selectively conducting interlayers for high density wiring is formed.
현재 일반적으로 적용되고 있는 빌드업 인쇄회로기판의 제조공정에 따라 형성된 인쇄회로기판의 단면도를 도 1a∼1i에 나타내었다. 도 1a∼1i에 도시한 바와 같이, 예를 들어 6층 빌드업 인쇄회로기판을 제조하는 경우, 윈도우 오프닝 공정(도 1a 및 1b) → 제1적층 공정(도 1c) → 윈도우 오프닝 공정 및 제1레이저드릴 가공 공정(도 1d) → 동도금 및 에칭 공정(도 1e) → 제2적층 공정(도 1f) → 윈도우 오프닝 공정 및 제2레이저드릴 가공 공정(도 1g) → 동도금 및 회로형성 공정(도 1h 및 도 1i)을 순차적으로 수행한다.1A to 1I are cross-sectional views of a printed circuit board formed according to a manufacturing process of a buildup printed circuit board which is generally applied. As shown in Figs. 1A to 1I, for example, when manufacturing a six-layer build-up printed circuit board, the window opening process (Figs. 1A and 1B) → the first lamination process (Fig. 1C) → the window opening process and the first Laser drilling process (FIG. 1D) → copper plating and etching process (FIG. 1E) → second lamination process (FIG. 1F) → window opening process and second laser drill process (FIG. 1G) → copper plating and circuit forming process (FIG. 1H) And FIG. 1i) sequentially.
상기 윈도우 오프닝 공정에서는 제1동박적층판(1)에 드라이 필름(3)을 도포하고 노광, 현상 및 에칭 공정을 통해 일부 동박을 제거한다. 한편, 상기 제1적층 공정(도 1c)에서는 회로가 형성된 제1동박적층판(1)에 제2동박적층판(4)을 적층시킨 후, 제1레이저드릴 가공 공정(도 1d)을 통해 제1블라인드 비아 홀(6)을 형성시킨다. 또한, 상기 제2적층 공정에서(도 1f)는 상기 제1블라인드 비아 홀(6)이 형성된 인쇄회로기판에 제3동박적층판(8)을 적층시킨 후, 제2레이저드릴 가공 공정(도 1g)을 통해 제2블라인드 비아 홀(9)을 형성시킨다. 특히, 상기 제1블라인드 비아 홀(6) 및 제2블라인드 비아 홀(9)이 동일 수직선상에 위치하지 않고 서로 엇갈린 구조로 형성된 경우에는 상기 각각의 블라인드 비아 홀(6, 9)에 대하여 캐패시터 및 레지스터와 같은 전기 부재를 인쇄회로기판에 연결시키기 위한 랜드(5, 13)가 상기 블라인드 비아 홀 하단에 각각 형성되어야 한다. 따라서, 랜드가 차지하는 면적으로 인해 인접하는 비아 홀을 형성하기 위한 회로 자유도가 제한되는 단점이 있다.In the window opening process, the dry film 3 is applied to the first copper clad laminate 1, and some copper foil is removed through an exposure, development, and etching process. Meanwhile, in the first lamination process (FIG. 1C), the second copper lamination plate 4 is laminated on the first copper lamination plate 1 on which the circuit is formed, and then the first blind is processed through the first laser drilling process (FIG. 1D). The via hole 6 is formed. In the second lamination process (FIG. 1F), after laminating the third copper-clad laminate 8 to the printed circuit board on which the first blind via hole 6 is formed, the second laser drill process (FIG. 1G) is performed. Through the second blind via hole (9) is formed. In particular, when the first blind via hole 6 and the second blind via hole 9 are not formed on the same vertical line and are staggered with each other, a capacitor and a capacitor may be formed for each of the blind via holes 6 and 9. Lands 5 and 13 for connecting electrical members such as resistors to the printed circuit board should be formed at the bottom of the blind via hole, respectively. Thus, the area occupied by the land has a disadvantage in that circuit freedom for forming adjacent via holes is limited.
한편, 전술한 문제점을 해결하고 최근 절실히 요구되고 있는 고밀도 실장 특성을 충족시키기 위하여, 연속적으로 형성되는 블라인드 비아 홀을 동일 수직선상에 위치시키기 위해서는 범프를 형성하여 비아 필(via fill)을 도금하는 등의 복잡한 신규 공정이 더욱 요구되어 경제적으로 불리할 뿐만 아니라, 신뢰성이 저하되는 단점이 있다.On the other hand, in order to solve the above-mentioned problems and to meet the high-density mounting characteristics, which are recently desperately required, in order to position the continuously formed blind via holes on the same vertical line, bumps are formed to plate via fills. The complicated new process is further required economically disadvantageous, but also has the disadvantage that the reliability is lowered.
이에 본 발명에서는 전술한 문제점들을 해결하고 전자 신호처리의 고속화에 따른 고밀도 실장요구에 부합하기 위하여 광범위한 연구를 거듭한 결과, 인쇄회로기판에 엇갈린 형태가 아닌 상하 대칭 형태의 블라인드 비아 홀을 형성시킴으로써 새로운 설비 및 장비를 적용하지 않고도 고밀도 회로 자유도를 구현시킬 수 있는 빌드업 인쇄회로기판 및 이의 제조방법을 발견하였으며, 본 발명은 이에 기초하여 완성되었다.Accordingly, in the present invention, as a result of extensive research in order to solve the above-mentioned problems and to meet the high-density mounting demands due to the high speed of the electronic signal processing, a new method is formed by forming a blind via hole having a vertical symmetrical shape rather than a staggered shape on a printed circuit board. A build-up printed circuit board and a method of manufacturing the same have been found that can realize high-density circuit freedom without applying equipment and equipment, and the present invention has been completed based on this.
본 발명의 목적은 새로운 설비 및 장비를 적용하지 않고 고밀도 회로 자유도를 갖는 빌드업 인쇄회로기판의 경제적인 제조공정을 제공하는데 있다.An object of the present invention is to provide an economical manufacturing process of a build-up printed circuit board having a high density of circuit freedom without applying new equipment and equipment.
본 발명의 다른 목적은 고밀도 회로 자유도가 구현된 빌드업 인쇄회로기판을 제공하는데 있다.Another object of the present invention is to provide a build-up printed circuit board with high density circuit freedom.
상기 목적을 달성하기 위한 본 발명의 공정은 다층 인쇄회로기판을 제조하는 공정에 있어서, 윈도우 오프닝 공정을 통해 제1동박적층판의 상단에서 제1블라인드 비아 홀이 형성될 위치의 동박을 제거하는 단계, 상기 동박이 제거된 제1적층판에 제1블라인드 비아 홀을 형성시키는 단계, 상기 제1블라인드 비아 홀 내벽에 동도금층을 형성시키는 단계, 에칭 공정을 통해 상기 제1동박적층판의 불필요한 부분의 동박을 제거하여 상단에 회로를 형성시키고 하단에 랜드를 형성시키는 단계, 상기 제조된 인쇄회로기판의 상하를 뒤집어 역상으로 놓은 후, 그 상단에 제2동박적층판을 적층시키는 단계, 윈도우 오프닝 공정을 통해 상기 제2동박적층판에서 상기 제1블라인드 비아 홀과 상하 대칭이 되도록 제2블라인드 비아 홀이 형성될 위치의 동박을 제거하는 단계, 상기 동박이 제거된 제2적층판에 제2블라인드 비아 홀을 형성시키는 단계, 상기 제2블라인드 비아 홀 내벽에 동도금층을 형성시키는 단계, 및 에칭 공정을 통해 상기 제2동박적층판의 불필요한 부분의 동박을 제거하여 회로를 형성시키는 단계를 포함한다.In the process of the present invention for achieving the above object, in the process of manufacturing a multilayer printed circuit board, removing the copper foil at the position where the first blind via hole is to be formed on the upper end of the first copper-clad laminate through a window opening process, Forming a first blind via hole in the first laminated plate from which the copper foil has been removed, forming a copper plating layer on an inner wall of the first blind via hole, and removing an unnecessary portion of the copper foil of the first copper laminated plate by an etching process. Forming a circuit at the upper end and forming a land at the lower end, inverting the upper and lower sides of the manufactured printed circuit board and inverting the upper and lower parts of the printed circuit board, and laminating a second copper-clad laminate on the upper end thereof; A step of removing the copper foil at the position where the second blind via hole is to be formed so as to be symmetrical with the first blind via hole in the copper clad laminate. Forming a second blind via hole in the second laminated plate from which the copper foil has been removed, forming a copper plating layer on an inner wall of the second blind via hole, and etching an unnecessary portion of the second copper laminated laminate. Removing the copper foil to form a circuit.
상기 다른 목적을 달성하기 위한 본 발명의 빌드업 인쇄회로기판은 상기 방법에 따라 제조되어 구성된다.Build-up printed circuit board of the present invention for achieving the above another object is manufactured and configured according to the above method.
도 1a∼1i는 종래기술에 따른 빌드업 인쇄회로기판 제조공정에 따라 형성된 인쇄회로기판을 나타낸 단면도이다.1A to 1I are cross-sectional views illustrating a printed circuit board formed according to a build-up printed circuit board manufacturing process according to the prior art.
도 2a는 본 발명에 따른 윈도우 오프닝 공정을 통해 제1동박적층판의 상단에서 제1블라인드 비아 홀이 형성될 위치의 동박이 제거된 인쇄회로기판을 나타낸 단면도이다.FIG. 2A is a cross-sectional view illustrating a printed circuit board from which copper foil is removed at a position where a first blind via hole is to be formed at an upper end of a first copper clad laminate through a window opening process according to the present invention.
도 2b는 본 발명에 따른 레이저드릴 가공을 통해 제1블라인드 비아 홀이 형성된 인쇄회로기판을 나타낸 단면도이다.2B is a cross-sectional view illustrating a printed circuit board on which a first blind via hole is formed through a laser drilling process according to the present invention.
도 2c는 본 발명에 따라 제1블라인드 비아 홀 내벽에 동도금층이 형성된 인쇄회로기판을 나타낸 단면도이다.2C is a cross-sectional view illustrating a printed circuit board having a copper plating layer formed on an inner wall of a first blind via hole according to the present invention.
도 2d는 본 발명에 따른 에칭 공정을 통해 제1동박적층판의 불필요한 부분의 동박이 제거되고, 회로 및 랜드가 형성된 인쇄회로기판을 나타낸 단면도이다.FIG. 2D is a cross-sectional view of a printed circuit board on which an unnecessary portion of the copper foil of the first copper clad laminate is removed and a circuit and land are formed through an etching process according to the present invention.
도 3은 본 발명에 따라 도 2d의 인쇄회로기판의 상하를 뒤집은 역상의 상단에 제2동박적층판이 적층된 인쇄회로기판을 나타낸 단면도이다.3 is a cross-sectional view illustrating a printed circuit board on which a second copper clad laminate is stacked on an upper end of an inverted top and bottom of the printed circuit board of FIG. 2D according to the present invention.
도 4a는 본 발명에 따른 윈도우 오프닝 공정을 통해 상기 제2동박적층판에서 상기 제1블라인드 비아 홀과 상하 대칭이 되도록 제2블라인드 비아 홀이 형성될 위치의 동박이 제거된 인쇄회로기판을 나타낸 단면도이다.4A is a cross-sectional view illustrating a printed circuit board on which a copper foil is removed at a position where a second blind via hole is to be formed to be symmetrical with the first blind via hole in the second copper laminated laminate through a window opening process according to the present invention. .
도 4b는 본 발명에 따른 레이저드릴 가공을 통해 제2블라인드 비아 홀이 형성된 인쇄회로기판을 나타낸 단면도이다.4B is a cross-sectional view illustrating a printed circuit board on which a second blind via hole is formed through a laser drill process according to the present invention.
도 4c는 본 발명에 따라 제2블라인드 비아 홀 내벽에 동도금층이 형성된 인쇄회로기판을 나타낸 단면도이다.4C is a cross-sectional view illustrating a printed circuit board having a copper plating layer formed on an inner wall of a second blind via hole according to the present invention.
도 4d는 본 발명에 따른 에칭 공정을 통해 제2동박적층판의 불필요한 부분의 동박이 제거되고, 회로가 형성된 인쇄회로기판을 나타낸 단면도이다.4D is a cross-sectional view illustrating a printed circuit board on which an unnecessary portion of the copper foil of the second copper clad laminate is removed and a circuit is formed through an etching process according to the present invention.
도 5a 및 5b는 본 발명에 따른 2개의 3층 빌드업 인쇄회로기판을 적층시켜 얻은 6층 빌드업 인쇄회로기판을 나타낸 단면도이다.5A and 5B are cross-sectional views illustrating a six-layer build-up printed circuit board obtained by stacking two three-layer build-up printed circuit boards according to the present invention.
※ 도면의 주요부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※
1: 제1동박적층판2, 11: 동박1: first copper clad laminate 2, 11: copper foil
3: 드라이 필름4: 제2동박적층판3: dry film 4: second copper clad laminate
5, 13: 랜드6: 제1블라인드 비아 홀5, 13: Land 6: First blind via hole
7, 12: 동도금층8: 제3동박적층판7, 12: copper plated layer 8: third copper clad laminate
9: 제2블라인드 비아 홀10: 접착층9: second blind via hole 10: adhesive layer
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
전술한 바와 같이, 본 발명은 빌드업 인쇄회로기판 및 이의 제조공정에 관한 것으로, 좀 더 상세하게는 인쇄회로기판에 엇갈린 형태가 아닌 상하 대칭 형태의 블라인드 비아 홀을 형성시킴으로써 새로운 설비 및 장비를 적용하지 않고도 고밀도 회로 자유도를 구현시킬 수 있는 빌드업 인쇄회로기판 및 이의 제조공정에 관한 것이다.As described above, the present invention relates to a build-up printed circuit board and a manufacturing process thereof, and more particularly, to apply a new facility and equipment by forming a blind via hole of a vertical symmetrical shape rather than a staggered shape in the printed circuit board. The present invention relates to a build-up printed circuit board and a manufacturing process thereof capable of realizing high-density circuit freedom.
인쇄회로기판은 통상적으로 산업 분야에서 패널이라고 칭명되는 하나 이상의 기본 구조 블록으로부터 제조된다. 패널은 유전층의 한면 또는 양면을 완전히 덮고 있고, 여기에 부착되어 있는 전도층을 포함하는 특정 크기의 쉬이트(sheet)이다. 패널은 통상적으로 한쪽 면이 길이가 300 내지 700mm이고 두께가 0.3mm 미만인 치수를 갖는 얇은 정사각형 또는 직사각형 형태를 취한다. 연속 전도층은 피복재로서 통칭된다. 패널 유전층은 기재층으로서 통칭된다. 피복 두께는 통상적으로 17 내지 50㎛ 범위이며, 피복재로서 일반적으로 구리가 사용된다. 기재층의 두께는 통상적으로 75 내지 150㎛ 범위이며, 기재로서 일반적으로 에폭시가 함침된 제직 유리 매트(유리-에폭시)가 사용된다.Printed circuit boards are typically manufactured from one or more basic structural blocks called panels in the industry. The panel is a sheet of a particular size that completely covers one or both sides of the dielectric layer and includes a conductive layer attached thereto. Panels typically take the form of thin squares or rectangles with dimensions one side 300-700 mm long and less than 0.3 mm thick. The continuous conductive layer is collectively referred to as the covering material. The panel dielectric layer is collectively referred to as the substrate layer. The coating thickness is usually in the range of 17 to 50 mu m, and copper is generally used as the coating material. The thickness of the base layer is usually in the range of 75 to 150 mu m, and a woven glass mat (glass-epoxy) impregnated with epoxy is generally used as the base material.
인쇄회로기판은 특정 크기 및 특정 형태의 쉬이트로서, 전기 부재들을 장착시켜 기능성 전자 장치, 예를 들면, 컴퓨터 기억 부품을 제공할 수 있다. 인쇄회로기판은 캐패시터, 레지스터 및 집적회로칩(IC)과 같은 조립된 전기 부재에 기계적 지지체로서 제공되어 이들을 전기적으로 접속시킨다. 2개 이상의 IC를 포함하는 인쇄회로기판은 멀티칩 부품(MCM)으로 칭명된다.A printed circuit board is a sheet of a particular size and shape, and may be equipped with electrical members to provide a functional electronic device, for example, a computer storage component. The printed circuit board is provided as a mechanical support to the assembled electrical members such as capacitors, resistors and integrated circuit chips (ICs) to electrically connect them. Printed circuit boards containing two or more ICs are referred to as multichip components (MCMs).
인쇄회로기판은 단면화, 이면화 및 다층화된 3가지 형태의 것들이 있다. 단면화 인쇄회로기판은 하나의 유전 기재층과 하나의 회로층으로 이루어져 있다. 회로층은 조립 부품들을 접지시키거나, 또는 컴퓨터와 같은 대형 장치를 발전 및 접지시키는 하나 이상의 전기 회로를 함유하는 인쇄회로기판의 전도층이다. 이면화 인쇄회로기판은 하나의 유전 기재층과 2개의 회로판을 포함한다. 다층 인쇄회로기판은 유전층(여기서, 유전층은 유전 기재층이거나, 유전 접착층일 수 있음)과 회로층의 적층체이다. 유전 접착층은 일반적으로 다층 인쇄회로기판을 제작하는데 사용되는 다수의 층들을 함께 결합시키는데 사용된다. 적층시키기 전, 필름 형태로 존재하는 유전 접착층은 프리프레그(prepreg)로 통칭된다.There are three types of printed circuit boards: single sided, double sided, and multilayered. The cross-sectional printed circuit board is composed of one dielectric substrate layer and one circuit layer. The circuit layer is a conductive layer of a printed circuit board that contains one or more electrical circuits that ground assembly parts, or that generate and ground large devices such as computers. A backside printed circuit board includes one dielectric substrate layer and two circuit boards. The multilayer printed circuit board is a laminate of a dielectric layer, where the dielectric layer may be a dielectric substrate layer or a dielectric adhesive layer and a circuit layer. Dielectric adhesive layers are generally used to join together multiple layers used to fabricate multilayer printed circuit boards. Before lamination, the dielectric adhesive layer, which is in film form, is commonly referred to as prepreg.
회로층은 인쇄 회로를 형성하는 전도체로서 칭명되는 형태(즉, 전기 회로)를 포함한다. 전도체는 인쇄회로기판의 회로층의 전기 전도 영역이다. 전도체의 예에는 라인(line), 랜드(land)(IC, 캐패시터 및 레지스터와 같은 전기 부재가 인쇄회로기판에 연결되어 있는 영역), 비아(via)(2개 이상의 회로층을 접속시키는 금속 도금된 홀) 및 환형 링(ring)이 포함된다. 환형 링은 회로층에서 비아를 에워싸고 있는 전도체이다. 일반적으로, 인쇄회로기판의 회로층은 감광성 내식막/에칭 공정으로 패널의 피복재에 생성시킨다. 하나 이상의 인쇄회로기판 회로층을 표면에 포함하는 유전층을 이후로는 처리된 패널로서 언급할 것이다.The circuit layer includes a form (ie, an electrical circuit) named as a conductor that forms a printed circuit. The conductor is the electrically conductive region of the circuit layer of the printed circuit board. Examples of conductors include lines, lands (areas where electrical members such as ICs, capacitors, and resistors are connected to a printed circuit board), vias (metal plated to connect two or more circuit layers). Holes) and annular rings. The annular ring is the conductor surrounding the via in the circuit layer. Generally, the circuit layer of a printed circuit board is produced in the coating material of a panel by the photoresist / etching process. A dielectric layer comprising at least one printed circuit board circuit layer on its surface will be referred to hereinafter as a treated panel.
통상의 다층 인쇄회로기판은 양면에 회로층을 포함하는 2개의 처리된 패널을 적층시켜 형성시킨다. 이러한 처리된 패널은 통상적으로 프리프레그를 사용하여 함께 적층시킨다. 유리-에폭시 기재를 함유하는 인쇄회로기판을 제작하는데 있어서, 프리프레그는 통상적으로 부분적으로 경화된 유리-에폭시 필름이다. 처리된 패널은, 회로층을 프리프레그에의 접착을 촉진시키는 화합물로 처리함으로써 적층을 위해 추가로 제조된다. 처리된 패널과 프리프레그의 교호층을 다이에 위치시킨다. 처리된 패널과 프리프레그 뿐만 아니라, 다이에서 바닥층과 최상층으로서 프리프레그, 및 이어서 금속 호일층(통상적으로, 구리층)을 포함하는 것이 통상적이다. 프리프레그, 처리된 패널 및 금속 호일을 열 및 압력을 다이에 가하여 적층시킨다. 적층시키고 나면, 프리프레그와 금속 호일은 적층체의 외부 피복재를 제공한다. 이어서, 적층체를 상기한 이면화 인쇄회로기판 공정 또는 이와 유사한 공정을 이용하여 가공 처리하여 다층 인쇄회로기판을 형성시킨다.Conventional multilayer printed circuit boards are formed by stacking two treated panels comprising circuit layers on both sides. Such treated panels are typically laminated together using prepregs. In making printed circuit boards containing a glass-epoxy substrate, the prepreg is typically a partially cured glass-epoxy film. Treated panels are further prepared for lamination by treating the circuit layer with a compound that promotes adhesion to the prepreg. An alternating layer of treated panel and prepreg is placed on the die. In addition to treated panels and prepregs, it is common to include a prepreg as the bottom and top layers in the die, followed by a layer of metal foil (usually a copper layer). The prepreg, treated panel and metal foil are laminated by applying heat and pressure to the die. Once laminated, the prepreg and metal foil provide the outer coating of the laminate. Subsequently, the laminate is processed by using the above-described backside printed circuit board process or a similar process to form a multilayer printed circuit board.
한편, 컴퓨터 및 셀 방식의 전화와 같은 전자 장치는 컴퓨팅 속도와 용량이 계속 증가하면서 크기가 감소함에 따라, 인쇄회로기판의 회로 밀도는 증가하고 용적은 감소한다. 인쇄회로기판 회로 밀도는 인쇄회로기판 표면적에 접착할 수 있는 도선을 접속하는 부재의 수로서 정의되고 이러한 수에 비례한다. 인쇄회로기판의 회로 밀도가 증가하고 용적의 감소가 요구됨에 따라서, 보다 얇은 유전 기재층, 보다 얇은 피복층, 보다 좁은 전도체 간격 및 보다 좁은 전도체 폭 등이 필요하다. 특히, 전자 신호처리의 고속화에 따른 고밀도 실장요구에 부합하기 위하여, 빌드업 인쇄회로기판을 제작하는데 있어서 요구되는 중요한 일면 중 하나는 빌드업 인쇄회로기판의 다른 특징적 양태에 대하여 목적하는 위치로의 회로의 특징적 양태, 예를 들어, 비아의 적합도 등이 있다.On the other hand, electronic devices, such as computers and cellular telephones, are decreasing in size as computing speed and capacity continue to increase, resulting in increased circuit density and reduced volume of printed circuit boards. The printed circuit board circuit density is defined as and is proportional to the number of members connecting conductors that can adhere to the printed circuit board surface area. As the circuit density of printed circuit boards increases and a decrease in volume is required, thinner dielectric substrate layers, thinner cladding layers, narrower conductor spacings and narrower conductor widths are required. In particular, in order to meet the high-density mounting demands of high speed electronic signal processing, one of the important aspects required for fabricating a build-up printed circuit board is a circuit to a desired position with respect to other characteristic aspects of the build-up printed circuit board. Characteristic aspects of, for example, the goodness of fit of vias and the like.
현재 인쇄회로기판의 비아 홀을 형성하기 위하여 가장 널리 사용되는 방법으로는 엑시머, Nd;YAG 및 CO2타입의 레이저드릴 가공법 등이 있으며, 본 발명에서는 CO2타입의 레이저드릴 가공법이 바람직하지만, 특별히 이에 한정되는 것은 아니다.Currently, the most widely used methods for forming via holes in printed circuit boards include excimer, Nd; YAG, and CO 2 type laser drills. In the present invention, CO 2 type laser drills are preferred, It is not limited to this.
본 발명에 사용 가능한 동박적층판은 열경화성 수지 조성물로 함침된 유리섬유 기재(열경화성 수지 조성물로 함침된 유리섬유 강화 프리플레그) 및 그 양면에 접합된 동박으로 형성된 양면 동박적층판, 상기 적층판의 다층 기판, 내층으로서 유리섬유 기재 강화 동박적층판을 제공하고 그 적층판의 각 표면상에 감광 자외선 수지 조성물을 배열하고 구리 도금을 반복함으로써 형성된 다층 기판, 동박을 접착제로 폴리이미드 필름에 접합시킴으로써 형성된 기판 또는 필름, 및 기재로서 유기물 섬유를 갖는 동박적층판과 같은 일반적으로 공지된 동박적층판을 포함한다.Copper foil laminated plate which can be used for this invention is a glass fiber base material (glass fiber reinforced preflag impregnated with a thermosetting resin composition) impregnated with the thermosetting resin composition, and the double-sided copper foil laminated board formed from the copper foil bonded to both surfaces, the multilayer board of the said laminated board, an inner layer A multilayer substrate formed by providing a glass fiber substrate-reinforced copper clad laminate and arranging a photosensitive ultraviolet resin composition on each surface of the laminate and repeating copper plating, a substrate or film formed by bonding copper foil to a polyimide film with an adhesive, and a substrate And commonly known copper clad laminates such as copper clad laminates with organic fibers.
본 발명의 빌드업 인쇄회로기판의 제조공정은 윈도우 오프닝 공정을 통해 제1동박적층판의 상단에서 제1블라인드 비아 홀이 형성될 위치의 동박을 제거하는 단계, 상기 동박이 제거된 제1적층판에 제1블라인드 비아 홀을 형성시키는 단계, 상기 제1블라인드 비아 홀 내벽에 동도금층을 형성시키는 단계, 및 에칭 공정을 통해 상기 제1동박적층판의 불필요한 부분의 동박을 제거하여 상단에 회로를 형성시키고 하단에 랜드를 형성시키는 단계를 포함한다.In the manufacturing process of the build-up printed circuit board of the present invention, removing the copper foil at the position where the first blind via hole is to be formed at the upper end of the first copper-clad laminate through a window opening process, wherein the copper foil is removed from the first laminate. Forming a blind via hole, forming a copper plating layer on an inner wall of the first blind via hole, and removing an unnecessary portion of the copper foil of the first copper clad laminate through an etching process to form a circuit on the top and Forming a land.
도 2a 및 2b를 참조하면, 제1블라인드 비아 홀을 형성시키기 위하여 부가적인 적층공정 없이, 윈도우 오프닝 공정을 통해 인쇄회로기판의 원자재로 사용되는 제1동박적층판(1)의 상단에서 제1블라인드 비아 홀(6)이 형성될 위치의 동박(2)을제거한 다음, 레이저드릴 가공을 통해 상기 제1적층판(1)의 동박(2)이 제거된 위치에 제1블라인드 비아 홀(6)을 형성시킨다.2A and 2B, the first blind via is formed at the top of the first copper-clad laminate 1 used as a raw material of the printed circuit board through a window opening process, without an additional lamination process to form the first blind via hole. After removing the copper foil 2 at the position where the hole 6 is to be formed, the first blind via hole 6 is formed at the position where the copper foil 2 of the first laminated plate 1 is removed by laser drilling. .
도 2c 및 도 2d를 참조하면, 상기 제1블라인드 비아 홀(6)의 내벽을 동으로 도금(7)함으로써 각층에 형성된 배선패턴을 전기적으로 접속할 수 있도록 한 다음, 에칭 공정을 통해 상기 제1동박적층판(1)의 불필요한 부분의 동박을 제거하여 상단의 동박에 배선패턴을 형성시키고, 하단에 랜드(5)를 형성시킨다.Referring to FIGS. 2C and 2D, the inner wall of the first blind via hole 6 is plated with copper so that the wiring patterns formed on each layer can be electrically connected, and then the first copper foil is etched. The copper foil of the unnecessary part of the laminated board 1 is removed, the wiring pattern is formed in the upper copper foil, and the land 5 is formed in the lower end.
그 다음, 본 발명의 빌드업 인쇄회로기판의 제조공정은 또한 상기 제조된 인쇄회로기판의 상하를 뒤집어 역상으로 놓은 후, 그 상단에 제2동박적층판을 적층시키는 단계, 윈도우 오프닝 공정을 통해 상기 제2동박적층판에서 상기 제1블라인드 비아 홀과 상하 대칭이 되도록 제2블라인드 비아 홀이 형성될 위치의 동박을 제거하는 단계, 상기 동박이 제거된 제2적층판에 제2블라인드 비아 홀을 형성시키는 단계, 상기 제2블라인드 비아 홀 내벽에 동도금층을 형성시키는 단계, 및 에칭 공정을 통해 상기 제2동박적층판의 불필요한 부분의 동박을 제거하여 회로를 형성시키는 단계를 포함한다.Then, the manufacturing process of the build-up printed circuit board of the present invention is also inverted up and down of the manufactured printed circuit board, and then reversed, and then laminating a second copper-clad laminate on the top, through the window opening process Removing the copper foil at the position where the second blind via hole is to be formed to be symmetrical with the first blind via hole in the copper clad laminate; forming a second blind via hole in the second laminated plate from which the copper foil is removed; Forming a copper plating layer on an inner wall of the second blind via hole, and forming a circuit by removing an unnecessary portion of the copper foil of the second copper clad laminate through an etching process.
도 3을 참조하면, 도 2d에서 제조된 인쇄회로기판의 상하를 뒤집어 역상으로 놓은 후, 그 상단에 제2동박적층판(4)을 놓고 온도와 압력을 이용하여 층과 층이 결합력을 갖도록 적층시킨다.Referring to FIG. 3, after the top and bottom of the printed circuit board manufactured in FIG. 2D are turned upside down, the second copper clad laminate 4 is placed on the top thereof, and the layers and layers are laminated to have a bonding force using temperature and pressure. .
도 4a 및 4b를 참조하면, 제2블라인드 비아 홀을 형성시키기 위하여 윈도우 오프닝 공정을 통해 상기 제2동박적층판(4)에서 상기 제1블라인드 비아 홀(6)과 상하 대칭이 되도록 제2블라인드 비아 홀(9)이 형성될 위치의 동박(11)을 제거한 다음, 레이저드릴 가공을 통해 상기 제2적층판(4)의 상기 동박(11)이 제거된 위치에 제2블라인드 비아 홀(9)을 형성시킨다.4A and 4B, a second blind via hole is vertically symmetrical with the first blind via hole 6 in the second copper clad laminate 4 through a window opening process to form a second blind via hole. After removing the copper foil 11 at the position where the 9 is to be formed, the second blind via hole 9 is formed at the position where the copper foil 11 of the second laminated plate 4 is removed by laser drilling. .
도 4c 및 도 4d를 참조하면, 상기 제2블라인드 비아 홀(9)의 내벽을 동으로 도금(12)함으로써 각층에 형성된 배선패턴을 전기적으로 접속할 수 있도록 한 다음, 에칭 공정을 통해 제2동박적층판(4)의 불필요한 부분의 동박(11)을 제거하여 동박에 배선패턴을 형성시킨다.Referring to FIGS. 4C and 4D, the inner wall of the second blind via hole 9 is plated with copper so that the wiring patterns formed on each layer can be electrically connected, and then the second copper laminated sheet is formed through an etching process. The copper foil 11 of the unnecessary part of (4) is removed, and a wiring pattern is formed in copper foil.
한편, 상기 제1동박적층판은 단면 동박적층판 또는 양면 동박적층판인 것이 바람직하며, 상기 제2동박적층판은 단면 동박적층판인 것이 바람직하다.On the other hand, it is preferable that the said 1st copper foil laminated board is a single-sided copper foil laminated board, or it is preferable that the said 2nd copper foil laminated board is a single-side copper foil laminated board.
본 발명에 따른 공정은 또한 6층 이상의 다층 빌드업 인쇄회로기판의 제조에 적용될 수 있다. 일례로서, 도 5a 및 5b를 참조하면 상술한 바와 같이 제조된 양면에 회로층을 포함하는 2개의 3층 빌드업 인쇄회로기판 사이에 접착층(10)을 적용하여 온도와 압력을 가해 층과 층이 결합력을 갖도록 적층시켜 6층 빌드업 인쇄회로기판을 제조할 수 있다.The process according to the invention can also be applied to the production of multi-layer build-up printed circuit boards of six or more layers. As an example, referring to FIGS. 5A and 5B, an adhesive layer 10 is applied between two three-layer build-up printed circuit boards including a circuit layer on both surfaces manufactured as described above to apply a temperature and pressure to the layer and the layer. By stacking to have a bonding force it can be produced a six-layer build-up printed circuit board.
또한, 본 발명에 따르면 전술한 바와 같이 제조된 적어도 2개 이상의 빌드업 인쇄회로기판을 공지된 적층공정에 따라 접착층을 사용하여 적층시켜 하나의 랜드를 사이에 두고 서로 엇갈린 형태가 아닌 상하 대칭 형태의 구조를 갖는 고밀도 블라인드 비아 홀들을 형성시킴으로써 HDI(high density interconnect) 제품 등에 고밀도 회로 자유도가 구현된 다층 빌드업 인쇄회로기판을 제공할 수 있다.Further, according to the present invention, at least two or more build-up printed circuit boards manufactured as described above are laminated using an adhesive layer according to a known lamination process, so that one land is sandwiched therebetween, not in the form of staggered vertically. By forming high-density blind via holes having a structure, a multilayer build-up printed circuit board having high-density circuit freedom can be provided in high density interconnect (HDI) products and the like.
전술한 바와 같이, 본 발명에 따르면 부가적인 적층공정 없이 인쇄회로기판의 원자재로 사용되는 동박적층판에 엇갈린 형태가 아닌 상하 대칭 형태의 블라인드 비아 홀을 형성시킴으로써 새로운 설비 및 장비를 적용하지 않고도 고밀도 회로 자유도를 구현시킬 수 있는 빌드업 인쇄회로기판을 경제적으로 제공할 수 있다.As described above, according to the present invention, by forming a blind via hole of a vertically symmetrical, rather than staggered, shape in a copper laminated board used as a raw material of a printed circuit board without an additional lamination process, a high-density circuit freedom can be achieved without applying new equipment and equipment. It is possible to economically provide a build-up printed circuit board that can be implemented.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020010655A KR20030071112A (en) | 2002-02-27 | 2002-02-27 | Build-up printed circuit board and process for making the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020010655A KR20030071112A (en) | 2002-02-27 | 2002-02-27 | Build-up printed circuit board and process for making the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030071112A true KR20030071112A (en) | 2003-09-03 |
Family
ID=32222894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020010655A KR20030071112A (en) | 2002-02-27 | 2002-02-27 | Build-up printed circuit board and process for making the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030071112A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909849B1 (en) * | 2006-09-27 | 2009-07-29 | 엔이씨 일렉트로닉스 가부시키가이샤 | Semiconductor device |
| CN103974562A (en) * | 2013-01-31 | 2014-08-06 | 北大方正集团有限公司 | Multilayer printed circuit board and manufacturing method thereof |
| CN114286530A (en) * | 2022-01-05 | 2022-04-05 | 江西景旺精密电路有限公司 | HDI board layer increasing method and circuit board |
| CN114698234A (en) * | 2022-03-30 | 2022-07-01 | 深圳市信维通信股份有限公司 | Method for combining multi-layer LCP material substrate |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000013019A (en) * | 1998-06-23 | 2000-01-14 | Sharp Corp | Built-up multilayer printed wiring board and its manufacture |
| KR100346400B1 (en) * | 1999-12-16 | 2002-08-01 | 엘지전자주식회사 | Multi-layer pcb and the manufacturing method the same |
| KR100353355B1 (en) * | 1999-04-30 | 2002-10-09 | 엘지전자주식회사 | The manufacturing method for multi-layer pcb |
| KR100366411B1 (en) * | 2000-04-11 | 2002-12-31 | 엘지전자 주식회사 | Multi layer PCB and making method the same |
-
2002
- 2002-02-27 KR KR1020020010655A patent/KR20030071112A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000013019A (en) * | 1998-06-23 | 2000-01-14 | Sharp Corp | Built-up multilayer printed wiring board and its manufacture |
| KR100353355B1 (en) * | 1999-04-30 | 2002-10-09 | 엘지전자주식회사 | The manufacturing method for multi-layer pcb |
| KR100346400B1 (en) * | 1999-12-16 | 2002-08-01 | 엘지전자주식회사 | Multi-layer pcb and the manufacturing method the same |
| KR100366411B1 (en) * | 2000-04-11 | 2002-12-31 | 엘지전자 주식회사 | Multi layer PCB and making method the same |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909849B1 (en) * | 2006-09-27 | 2009-07-29 | 엔이씨 일렉트로닉스 가부시키가이샤 | Semiconductor device |
| CN103974562A (en) * | 2013-01-31 | 2014-08-06 | 北大方正集团有限公司 | Multilayer printed circuit board and manufacturing method thereof |
| CN103974562B (en) * | 2013-01-31 | 2017-08-25 | 北大方正集团有限公司 | The preparation method of multilayer printed circuit board |
| CN114286530A (en) * | 2022-01-05 | 2022-04-05 | 江西景旺精密电路有限公司 | HDI board layer increasing method and circuit board |
| CN114698234A (en) * | 2022-03-30 | 2022-07-01 | 深圳市信维通信股份有限公司 | Method for combining multi-layer LCP material substrate |
| CN114698234B (en) * | 2022-03-30 | 2024-05-31 | 深圳市信维通信股份有限公司 | Method for combining multilayer LCP (liquid crystal display) material substrates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100567087B1 (en) | Method for manufacturing parallel multilayer printed circuit boards with improved interlayer electrical connections | |
| KR100570856B1 (en) | Method for manufacturing parallel multilayer printed circuit board | |
| KR100632560B1 (en) | Parallel printed circuit board manufacturing method | |
| CN102387672A (en) | Method for manufacturing multilayer circuit board | |
| KR100601483B1 (en) | Parallel multilayer printed circuit board imparted interlayer conductivity by via post and its manufacturing method | |
| KR100536315B1 (en) | Semiconductor packaging substrate and manufacturing method thereof | |
| KR101023372B1 (en) | Manufacturing method of multi-layered printed circuit board and printed circuit board | |
| US11903146B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| TWI778356B (en) | Rigid-flexible circuit board and method of manufacturing the same | |
| CN110798972A (en) | Soft and hard combined circuit board with offset structure and manufacturing method thereof | |
| KR20030071112A (en) | Build-up printed circuit board and process for making the same | |
| KR100975927B1 (en) | Package Board Manufacturing Method | |
| CN112351600A (en) | High-speed ATE test board and manufacturing method thereof | |
| CN1993018A (en) | Printed circuit board and manufacturing method thereof | |
| KR20030071391A (en) | Method for creating bump and making printed circuit board using the said bump | |
| JP3179572B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| KR100298896B1 (en) | A printed circuit board and a method of fabricating thereof | |
| KR100477258B1 (en) | Method for creating bump and making printed circuit board using the said bump | |
| KR20030042339A (en) | Method for creating through holes in printed wiring board | |
| KR100722605B1 (en) | Method for manufacturing full layer inner via hole printed circuit board using peel plating | |
| CN113038689B (en) | Manufacturing method of circuit board embedded with copper block and circuit board embedded with copper block | |
| JPH01140698A (en) | Manufacture of multi-layered printed circuit board | |
| KR102104185B1 (en) | Multilayer wiring board and its manufacturing method | |
| JPH1140949A (en) | Multilayered wiring board and mounting structure of surface mounting components with surface | |
| KR100567088B1 (en) | Processing method of part insertion hole in printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20020227 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20031030 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20040305 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20031030 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |