KR20030055125A - 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

Abstract

우선, 기판 위에 게이트선을 형성하고, 게이트 절연막, 반도체층, 중간층 및 데이터 도전층을 연속 적층한 그 상부에 감광막을 도포한다. 이어, 소스 전극과 드레인 전극 사이에 위치한 제1 부분, 데이터선 및 드레인 전극이 형성될 부분에 위치하며 제1 부분보다 두꺼운 제2 부분 및 감광막이 제거된 기타 부분을 포함하는 감광막 패턴을 형성한다. 다음, 기타 부분의 노출되어 있는 데이터 도전층, 중간층 및 그 하부의 반도체층을 식각하여 게이트 절연막을 노출시켜 반도체 패턴을 완성하고, 이때, 감광막 패턴의 제1 부분과 데이터 도전층 및 그 하부의 중간층도 함께 식각하여 데이터선과 드레인 전극 및 그 하부의 저항성 접촉 부재를 완성한다. 이어, 적색, 녹색, 청색의 색 필터와 함께 드레인 전극 일부를 드러내는 개구부를 형성한 다음, 이들을 덮는 보호막을 평탄화가 우수한 아크릴계의 유기 물질로 형성한다. 이어, 보호막 상부에 접촉 구멍을 통하여 드레인 전극, 게이트선의 끝 부분 및 데이터선의 끝 부분과 각각 연결되는 화소 전극, 게이트 보조 부재 및 데이터 보조 부재를 형성한다. 여기서, 드레인 전극을 드러내는 접촉 구멍을 개구부의 안쪽으로 형성한다.

Description

표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE PANEL}

본 발명은 표시 장치용 박막 트랜지스터 표시판의 그 제조 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어진다. 두 전극에 전압을 인가하여 액정층에 전계를 생성하고 전기장의 세기를 변화시켜 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 투과율을 조절하여 화상을 표시한다.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 표시판에 전극이 각각형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 두 기판 중 하나에는 게이트선 및 데이터선과 같은 다수의 배선, 화소 전극 및 화소 전극에 전달되는 데이터 신호를 제거하는 박막 트랜지스터가 형성되어 있으며(이하 박막 트랜지스터 표시판이라 함), 나머지 다른 표시판에는 화소 전극과 마주하는 공통 전극 및 적(R), 녹(G), 청(B)의 색 필터가 형성되는 것이 일반적이다.

이러한 각각의 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이며, 박막 트랜지스터가 형성되어 있는 기판은 통상 5장 또는 6장의 마스크를 이용한 사진 식각 공정으로 제조하며, 색 필터가 형성되어 있는 기판은 3장 또는 4장의 마스크를 이용한 사진 식각 공정으로 제조한다.

이러한 액정 표시 장치의 제조 방법은 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 제조 공정은 단순화하는 것이 바람직하다.

또한, 이러한 액정 표시 장치의 휘도를 향상하기 위해서는 높은 개구율을 확보하는 것이 중요한 과제이다. 이를 위하여 색 필터를 박막 트랜지스터와 동일한 기판에 형성하는 것으로서, 두 기판 사이의 공정 마진(margin)을 최소화하여 개구율을 향상시키는 방법이 제시되었으며, 이때 색 필터의 상부에는 이후에 형성되는 다른 막의 프로파일(profile)을 양호하게 형성하기 위하여 평탄화 특성이 우수한 유기 절연막을 형성한다.

그러나, 이러한 액정 표시 장치의 제조 방법에서, 박막 트랜지스터의 드레인 전극과 화소 전극을 연결하기 위한 색 필터 및 유기 절연막에 접촉 구멍을 형성해야 하는데, 색 필터 및 유기 절연막은 모두 유기막이며 이들의 두께가 너무 두껍기 때문에, 식각 공정에서 양호한 프로파일을 가지는 접촉 구멍을 형성하기 어려운 문제점이 있고, 이러한 문제점을 해결하기 위해서는 사진 식각 공정을 추가할 수 있지만, 이러한 방법은 제조 공정이 매우 복잡하다.

본 발명이 이루고자 하는 기술적 과제는 제조 공정을 단순화할 수 있는 액정 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,

도 2는 도 1에 도시한 박막 트랜지스터 표시판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이고,

도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 번째 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 3b는 도 3a에서 Ⅲb-Ⅲb' 선을 따라 잘라 도시한 단면도이며,

도 4a는 본 발명의 제1 실시예에 따라 제조하는 두 번째 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 4b는 도 4a에서 Ⅳb-Ⅳb' 선을 따라 잘라 도시한 단면도이며,

도 5a는 본 발명의 제1 실시예에 따라 제조하는 세 번째 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 5b는 도 5a에서 Ⅴb-Ⅴb' 선을 따라 잘라 도시한 단면도이며,

도 6a는 본 발명의 제1 실시예에 따라 제조하는 네 번째 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 6b는 도 6a에서 Ⅵb-Ⅵb' 선을 따라 잘라 도시한 단면도이며,

도 7a는 본 발명의 제1 실시예에 따라 제조하는 다섯 번째 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 7b는 도 7a에서 Ⅶb-Ⅶb' 선을 따라 잘라 도시한 단면도이고,

도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,

도 9 및 도 10은 도 8에 도시한 박막 트랜지스터 표시판을 VIII-VIII' 선 및 IX-IX'선을 따라 잘라 도시한 단면도이고,

도 11a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 11b 및 11c는 각각 도 11a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도이며,

도 12a 및 12b는 각각 도 11a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도로서, 도 11b 및 도 11c 다음 단계에서의 단면도이고,

도 13a는 도 12a 및 12b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 13b 및 13c는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도이며,

도 14a, 15a, 16a와 도 14b, 15b, 16b는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도로서 도 13b 및 13c 다음 단계들을공정 순서에 따라 도시한 것이고,

도 17a는 도 16a 및 16b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 17b 및 17c는 각각 도 17a에서 XVIIb-XVIIb' 선 및 XVIIc-XVIIc' 선을 따라 잘라 도시한 단면도이고,

도 18a는 도 17a 내지 17c의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 18b 및 18c는 각각 도 18a에서 XVIIIb-XVIIIb' 선 및 XVIIIc-XVIIIc' 선을 따라 잘라 도시한 단면도이다.

이러한 과제를 달성하게 위해 본 발명에서는, 색 필터를 형성할 때 드레인 전극을 드러내는 개구부를 형성한다. 이때, 이후에 적층하는 보호막에 드레인 전극을 드러내는 접촉 구멍을 형성할 때 접촉 구멍은 개구부의 안쪽으로 형성하거나 개구부보다 크게 형성할 수 있다.

본 발명에 따르면, 먼저 절연 기판 위에 게이트선을 형성한다. 이어, 게이트선을 덮는 게이트 절연막, 반도체 및 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 데이터선 및 드레인 전극을 형성한다. 다음, 기판 위에 드레인 전극을 드러내는 개구부를 가지는 복수의 색 필터를 형성한다. 이어, 기판의 상부에 보호막을 적층하고 패터닝하여 드레인 전극을 드러내는 접촉 구멍을 형성하고, 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 보호막의 상부에 형성한다.

이때, 접촉 구멍을 개구부보다 크게 개구부가 드러나도록 형성하여 개구부 및 접촉 구멍의 측벽이 계단 모양을 가지도록 형성할 수 있다.

여기서, 색 필터 형성 단계 이전에 질화 규소로 이루어진 절연막을 추가로 형성할 수 있으며, 보호막은 평탄화가 우수한 아크릴계의 유기 물질 또는 4.0이하의 SiOC, SiOF 등과 같이 낮은 유전율을 가지며 화학 기상 증착으로 형성되는 저유전율 절연 물질인 것이 바람직하다.

또한, 소스 및 드레인 전극의 분리는 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 감광막 패턴은 데이터선의 소스 전극 및 드레인 전극 사이에 위치하며 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분 및 제1 및 제2 두께보다 얇은 제3 부분을 포함하는 것이 바람직하다.

이러한 제조 방법을 통하여 형성된 본 발명에 따른 액정 표시 장치에는, 게이트선이 절연 기판 위에 형성되어 있다. 게이트선을 덮는 게이트 절연막 위에는 반도체가 형성되어 있으며, 그 위에는 서로 분리되어 있으며 동일한 층으로 만들어진 데이터선 및 드레인 전극이 형성되어 있다. 게이트선 및 데이터선으로 둘러싸인 각각의 화소에는 적, 녹, 청의 색 필터가 드레인 전극을 드러내는 개구부를 가지고 형성되어 있다. 색 필터의 상부에는 개구부와 함께 드레인 전극을 드러내는 접촉 구멍을 가지는 보호막이 형성되어 있으며, 그 상부에는 접촉 구멍을 통하여 드레인 전극과 연결되는 있는 화소 전극이 형성되어 있다.

이때, 채널부를 제외한 반도체 패턴은 데이터선 및 드레인 전극과 실질적으로 동일한 모양을 가질 수 있다.

여기서, 접촉 구멍을 개구부보다 크게 개구부가 드러나도록 형성하여 개구부 및 접촉 구멍의 측벽이 계단 모양을 가질 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

먼저, 도 1 내지 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.먼저, 도 1 내지 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 표시판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이다.

절연 기판(10) 위에 주로 가로 방향으로 뻗어 있는 복수의 게이트선(gateline)(22)이 형성되어 있다. 게이트선(22)은 비저항(resistivity)이 낮은 은(Ag) 또는 은 합금(Ag alloy) 또는 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 단일막으로 이루어질 수도 있고, 이러한 단일막에 더하여 물리적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위의 물질로 이루어진 다른 막을 포함하는 다층막으로 이루어질 수도 있다. 각 게이트선(22)의 일부는 복수의 가지가 뻗어 나와 박막 트랜지스터의 게이트 전극(26)을 이룬다. 이때, 게이트선(22)은 측면은 경사져 있으며, 경사각은 수평면으로부터 30-80° 범위이다.

본 발명의 다른 실시예에 따르면, 액정 축전기의 전하 보존 능력을 향상시키는 유지 축전기의 한 전극을 이루는 복수의 유지 전극(storage electrode)(도시하지 않음)이 기판(10) 위에 형성되어 있다. 유지 전극은 공통 전극 전압(줄여서 “공통 전압”이라고도 함) 따위의 미리 정해진 전압을 외부로부터 인가 받는다. 공통 전압은 또한 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)에도 인가된다.

게이트선(22) 및 유지 전극 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(30)이 형성되어 있다.

게이트 절연막(30) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위로 이루어진 복수의 선형 반도체(silicon island)(40)가 형성되어 있다. 각 선형 반도체(40)의 복수의 가지가 해당하는 게이트 전극(24) 위로 뻗어 박막 트랜지스터의 채널을 이룬다. 반도체(40)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위로 만들어진 복수 벌의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(55, 56)가 형성되어 있다. 각 섬형 저항성 접촉 부재(56)는 게이트 전극(24)을 중심으로 선형 저항성 접촉 부재(55)의 반대쪽에 위치하며 이와 분리되어 있다. 반도체(40)와 저항성 접촉 부재(55, 56)의 측면은 테이퍼 구조를 가지며, 경사각은 30-80° 범위이다.

저항성 접촉 부재(55, 56) 및 게이트 절연막(30) 위에는 복수의 데이터선(data line)(62) 과 박막 트랜지스터의 복수 드레인 전극(drain electrode)(66) 및 복수의 유지 축전기용 도전체(64)이 형성되어 있다. 데이터선(62)과 드레인 전극(66)은 비저항이 낮은 Al 또는 Ag 따위로 이루어질 수 있으며, 게이트선(22)과 같이 다른 물질과 접촉 특성이 우수한 도전 물질을 포함할 수 있다. 데이터선(62)은 주로 세로 방향으로 뻗어 게이트선(22)과 교차하며 각 데이터선(62)에서 뻗은 복수의 가지는 소스 전극(source electrode)(65)을 이룬다. 한 쌍의 소스 전극(65)과 드레인 전극(66)은 각각 해당 저항성 접촉 부재(55, 56)의 상부에 적어도 일부분 위치하고, 서로 분리되어 있으며 게이트 전극(26)에 대하여 서로 반대쪽에 위치한다.

유지 축전기용 도전체(64)는 게이트선(22)의 돌출부와 중첩되어 있다.

데이터선(62), 드레인 전극(66) 및 유지 축전기용 도전체(64)의 측면은 30-80° 범위의 경사각을 가지는 테이퍼 구조를 가질 수 있다.

반도체(40)와 데이터선(62) 및 드레인 전극(66) 사이에 위치한 저항성 접촉 부재(55, 56)는 이들 사이의 접촉 저항을 낮추어 준다.

데이터선(62), 드레인 전극(65) 및 유지 축전기용 도전체(64)와 이들로부터 가려지지 않은 반도체(40) 및 게이트 절연막(30) 상부에는 적, 녹, 청의 색 필터(R, G, B)가 형성되어 있다. 각 색 필터(R, G, B)는 세로 방향으로 뻗어 있으며, 드레인 전극(65)과 유지 축전기용 도전체(64)의 일부를 드러내는 복수의 개구부(C1, C2)를 가진다. 본 실시예에서, 색 필터(R, G, B)의 경계는 데이터선(62) 위에 위치하며 일치하지만, 본 발명의 다른 실시예에 따르면, 색 필터(R, G, B)가 데이터선(62) 상부에서 서로 중첩되어 누설되는 빛을 차단하는 기능을 가질 수 있다. 색 필터(R, G, B)는 게이트선(22) 및 데이터선(62)의 끝 부분(24, 68)이 위치하는 패드부에는 형성되어 있지 않다.

색 필터(R, G, B)의 아래에는 산화 규소 또는 질화 규소 등의 절연 물질로 이루어진 층간 절연막(도시하지 않음)이 형성될 수 있다.

색 필터(81, 82, 83) 위에는 평탄화 특성이 우수하며 유전율이 낮은 아크릴계의 유기 절연 물질 또는 SiOC 또는 SiOF 등과 같이 화학 기상 증착으로 형성되며 4.0 이하의 낮은 유전율을 가지는 저유전율 절연 물질로 이루어진 보호막(70)이 형성되어 있다. 이러한 보호막(90)은 드레인 전극(66) 및 유지 축전기용 도전체(64)를 드러내는 접촉 구멍(76, 72)을 가지고 있다. 이때, 드레인 전극(66) 및 유지 축전기용 도전체(64)를 드러내는 접촉 구멍(76, 72)은 색 필터(R, G, B)의 개구부(C1, C2) 안쪽에 위치한다. 앞에서 설명한 바와 같이 색 필터(R, G, B)의 하부에 층간 절연막이 추가된 경우에는 층간 절연막과 동일한 평면 모양을 가진다. 보호막(70)은 또한 데이터선(62)의 끝 부분(68)을 드러내는 복수의 접촉 구멍(78)을 가지고 있으며, 게이트 절연막(30)과 함께 게이트선(22)의 끝 부분(24)을 드러내는 복수의 접촉 구멍(74)을 가지고 있다. 접촉 구멍(74, 78)은 게이트선(22) 및 데이터선(62) 과 그 구동 회로(도시하지 않음)의 전기적 연결을 위한 것이다.

이때, 보호막(70)의 접촉 구멍(72, 74, 76, 78) 및 개구부(C1, C2)의 측벽은 경사가 져 있으며, 그 경사각(taper angle)은 서로 다를 수 있는데, 상부 또는 안쪽에 위치하는 측벽의 경사각이 하부 또는 밖에 위치하는 측벽의 경사각보다 완만한 것이 바람직하며, 특히 이들 경사각은 30-70° 범위인 것이 바람직하다.본 발명의 다른 실시예에서는 보호막(70)의 접촉 구멍(76, 72)이 색 필터(R, G, B)의 개구부(C1, C2)보다 커서 접촉 구멍(72, 76) 및 개구부(C1, C2)의 측벽이 계단 모양을 가진다. 이러한 구조는 접촉 구멍(72, 74, 76, 78) 상부막의 프로파일을 양호하게 한다.

보호막(70) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되며, 접촉 구멍(72)을 통하여 유지 축전기용 도전체(64)와도 연결되어 있다.게이트선(22)의 돌출부와 유지 축전기용 도전체(64)는 유지 축전기를 이룬다.

화소 전극(82)은 박막 트랜지스터로부터 데이터 전압을 받아 다른 표시판의 공통 전극과 함께 전기장을 생성하며, 인가 전압을 변화시키면 두 전계 생성 전극 사이의 액정층의 분자 배열이 변화한다. 전기 회로의 관점에서 화소 전극(82)과 공통 전극은 전하를 저장하는 액정 유전체 축전기를 이룬다.

화소 전극(82)은 게이트선(22) 및 데이터선(62)과 중첩되어 개구율(aperture)을 높이고, 액정 축전기와 병렬로 연결된 복수의 유지 축전기를 이루어 전하 보존 능력을 강화한다.

한편, 보호막(70)의 위에는 복수의 접촉 부재(contact assistant)(84, 88)가 형성되어 있다. 접촉 보조 부재(84, 88)는 각각 접촉 구멍(74, 78)을 통하여 게이트선(22) 및 데이터선(62)의 노출된 끝 부분(24, 68)과 연결되어 있다. 접촉 보조 부재(84, 88)는 게이트선(22) 및 데이터선(62)의 노출된 끝 부분(24, 68)을 보호하고 박막 트랜지스터 표시판과 구동 회로의 접착성을 보완하기 위한 것이며 필수적인 것은 아니다. 접촉 보조 부재(84, 88)는 화소 전극(82)과 동일한 층으로 형성된다.

본 발명의 다른 실시예에 따르면 게이트선(22) 및/또는 데이터선(62)의 끝 부분(24, 68)에 인접하게 게이트선(22) 또는 데이터선(62)과 동일한 층으로 고립된 금속편(metal island)을 형성하고, 그 위의 게이트 절연막(30) 및/또는 하부 절연막(70)에 접촉 구멍을 뚫은 후 접촉 보조 부재(84, 88)와 연결한다.

그러면, 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 3a 내지 7b와 앞서의 도 1 및 도 2를 참고로 하여 상세히 설명한다.

도 3a 내지 도 7a는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법의 각 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 3b 내지 7b는 각각 도 3a 내지 도 7a의 박막 트랜지스터 표시판을IIIb-IIIb, IVb-IVb, Vb-Vb, VIb-VIb, VIIb-VIIb을 따라 잘라 도시한 단면도이다.

먼저, 도 3a 내지 3b에 도시한 바와 같이, 절연 기판(10) 위에 게이트선(22)을 사진 식각 공정으로 형성한다. 다음, 도 4a 및 4b에 도시한 바와 같이, 게이트 절연막(30), 비정질 규소층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 위의 두 층을 사진 식각하여 게이트 절연막(30) 상부에 복수의 선형 반도체(40)와 복수의 선형 도핑된 비정질 규소(doped amorphous silicon island)(50)를 형성한다.

이어, 도 5a 및 도 5b에서 보는 바와 같이, 복수의 소스 전극(65)을 포함하는 복수의 데이터선(62), 복수의 드레인 전극(66) 및 복수의 유지 축전기용 도전체(64)을 사진 식각 공정으로 형성한다. 이어, 데이터선(62) 및 드레인 전극(66)으로 가려지지 않은 도핑된 비정질 규소(50) 부분을 제거하여, 도핑된 비정질 규소(50) 각각을 선형 및 섬형 저항성 접촉 부재(55, 56)로 분리하는 한편, 둘 사이의 반도체(40) 부분을 노출시킨다. 이어, 노출된 반도체(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.

다음, 층간 절연막(도시하지 않음)을 형성한 후, 도 6a 내지 6b에 도시한 바와 같이 적, 녹, 청의 안료를 포함하는 감광성 유기 물질을 각각 차례로 도포하고 사진 공정을 통하여 개구부(C1, C2)를 가지는 적, 녹, 청의 색 필터(R, G, B)를 차례로 형성한다.

이어, 도 7a 및 도 7b에서 보는 바와 같이, 보호막(70)을 적층하고 사진 식각 공정으로 게이트 절연막(30)과 함께 패터닝하여, 접촉 구멍(72, 74, 76, 78)을테이퍼 구조로 형성한다. 드레인 전극(66)과 유지 축전기용 도전체 패턴(64)을 드러내는 접촉 구멍(76, 72)은 컬러 필터(R, G, B)에 형성되어 있는 개구부(C1, C2)의 안쪽에 위치한다. 이와 같이, 본 실시예에서는 컬러 필터(R, G, B)에 미리 개구부(C1, C2)를 형성한 다음, 보호막(70)을 패터닝하여 접촉 구멍(76, 72)을 형성함으로써 접촉 구멍(76, 72)의 프로파일을 양호하게 할 수 있다.

또한, 접촉 구멍(76, 72)의 크기를 개구부(C1, C2)보다 크게 하여 접촉 구멍(76, 72) 및 개구부(C1, C2)의 측벽을 계단 모양으로 만들어 이후에 형성되는 다른 막의 프로파일을 양호하게 할 수도 있다.

마지막으로, 도 1 및 도 2에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO 또는 IZO층을 증착하고 사진 식각하여 복수의 화소 전극(82) 및 복수의 접촉 보조 부재(84, 88)를 형성한다.

도 8 내지 도 10을 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세히 설명한다.

도 8은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 9 및 도 10은 각각 도 8에 도시한 박막 트랜지스터 표시판을 IX-IX' 선 및 X-X' 선을 따라 잘라 도시한 단면도이다.

도 8 내지 도 10에서 보는 바와 같이, 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(10) 위에 형성되어 있는 복수의 유지 전극선(28)을 포함하며, 복수의 게이트선(22)에는 확장부가 존재하지 않는 것이 그 특징 중 하나이다. 유지 전극선(28)은 게이트선(22)과 동일한 층으로 만들어지고,게이트선(22)과 거의 평행하며 게이트선(22)으로부터 전기적으로 분리되어 있다. 유지 전극선(28)은 공통 전압 따위의 전압을 인가 받으며, 복수의 화소 전극(82)과 연결된 복수의 드레인 전극(66)과 게이트 절연막(30)을 중심으로 서로 마주 보고 있어 복수의 유지 축전기를 이룬다. 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(28)은 생략할 수도 있으며, 화소 영역의 개구율을 고려하여 화소 영역의 가장자리에 배치할 수도 있다.

또한, 복수의 선형 및 섬형 반도체(42, 48) 및 복수의 저항성 접촉 부재(55, 56, 58)가 구비되어 있다.

선형 반도체(42)는 박막 트랜지스터의 채널 영역(C)을 제외하면 복수의 데이터선(62) 및 복수의 드레인 전극(66)과 거의 동일한 평면 모양이다. 즉, 채널 영역(C)에서 데이터선(62)과 드레인 전극(66)은 서로 분리되어 있으나, 선형 반도체(42)는 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 이룬다. 섬형 반도체(48)는 유지 축전기용 도전체(64)와 실질적으로 동일한 평면 모양을 가지며, 저항성 접촉 부재(55, 56, 58)는 각각 데이터선(62), 드레인 전극(66) 및 유지 도전체(68)와 동일한 모양이다.

게이트선(22), 유지 전극선(28), 반도체(42, ) 및 저항성 접촉 부재(55, 56)는 테이퍼 구조를 가진다.

접촉 구멍(76)은 개구부(C1)보다 커 접촉 구멍(76) 및 개구부(C1)의 측벽이 경사지므로 테이퍼 구조의 계단 모양을 가질 수 있다.

그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 11a 내지 18c와 앞서의 도 8 내지 도 10을 참고로 하여 상세히 설명한다.

도 11a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 11b 및 11c는 각각 도 11a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도이며, 도 12a 및 12b는 각각 도 11a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도로서, 도 11b 및 도 11c 다음 단계에서의 단면도이고, 도 13a는 도 12a 및 12b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 13b 및 13c는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도이며, 도 14a, 15a, 16a와 도 14b, 15b, 16b는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도로서 도 13b 및 13c 다음 단계들을 공정 순서에 따라 도시한 것이고, 도 17a는 도 16a 및 16b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 17b 및 17c는 각각 도 17a에서 XVIIb-XVIIb' 선 및 XVIIc-XVIIc' 선을 따라 잘라 도시한 단면도이고, 도 18a는 도 17a 내지 17c의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 18b 및 18c는 각각 도 18a에서 XVIIIb-XVIIIb' 선 및 XVIIIc-XVIIIc' 선을 따라 잘라 도시한 단면도이다.

먼저, 도 11a 내지 11c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 사진 및 식각 공정으로 패터닝하여 복수의 게이트선(22) 및 복수의 유지 전극선(28)을 형성한다.

다음, 도 12a 및 12b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착한다. 이어 금속 따위의 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다.

그 후, 광마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 13b 및 13c에 도시한 바와 같이, 두께가 서로 다른 제1 부분(112)과 제2부분(114)을 포함하는 감광막 패턴(112, 114)을 형성한다. 이때, 박막 트랜지스터의 채널 영역(C)에 위치한 제2 부분(114)은 데이터 영역(A)에 위치한 제1 부분(112)보다 두께가 작게 되도록 하며, 기타 영역(B)의 감광막(110) 부분은 모두 제거하거나 매우 작은 두께를 가지도록 한다. 이 때, 채널 영역(C)에 남아 있는 제2 부분(114)의 두께와 데이터 영역(A)에 남아 있는 제1 부분(112)의 두께의 비는 후에 후술할 식각 단계에서의 식각 조건에 따라 다르게 하되, 제2 부분(114)의 두께를 제1 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.

이와 같이, 위치에 따라 감광막 패턴의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투명 영역(transparent area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.

먼저, 도 14a 및 14b에 도시한 것처럼, 기타 영역(B)의 노출되어 있는 도전체층(60) 부분을 제거하여 그 하부의 도핑된 비정질 규소층(50)을 노출시킨다. 알루미늄 또는 알루미늄 합금을 포함하는 도전체층(60)에 대해서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있다. 크롬에 대해서는 CeNHO3 따위를 식각제로 하는 습식 식각이 바람직하다. 건식 식각의 경우 감광막 패턴(112, 114)도 함께 식각되어 두께가 줄어들 수 있다. 도면 부호 67은 도전체층(60) 중 남아 있는 부분을 가리키며 앞으로는 각각 “도전체”라 한다.

이어, 도 15a 및 15b에 도시한 바와 같이, 기타 영역(B)의 노출된 도핑된 비정질 규소층(50) 부분 및 그 하부의 반도체층(40) 부분을 건식 식각으로 제거하여 아래의 도전체(67)를 노출시킨다. 감광막 패턴의 제2 부분(114)은 노출된 도핑된 비정질 규소층(50) 부분 및 반도체층(40) 부분과 동시에, 또는 따로 제거한다. 채널 영역(C)에 남아 있는 제2부분(114) 찌꺼기는 애싱(ashing)으로 제거한다. 도면 부호 42는 반도체층(40)의 남아 있는 부분을 가리키며, 도면 부호 57은 도핑된 비정질 규소층(50)의 남아 있는 부분을 나타낸다.

다음, 도 16a 및 16b에 도시한 바와 같이 채널 영역(C)의 노출된 도전체(67) 부분 및 그 하부의 도핑된 비정질 규소(57) 부분을 제거한다. 이때, 도 16b에 도시한 것처럼 채널 영역(C)의 반도체(42)의 상부 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제1 부분(112)도 이때 어느 정도의 두께로 식각된다.

이렇게 하면, 채널 영역(C)의 도전체(67) 각각이 데이터선(62)과 복수의 드레인 전극(66)으로 분리되면서 완성되고, 채널 영역(C)의 도핑된 비정질 규소(57) 각각이 하나의 선형 저항성 접촉 부재(55)와 복수의 섬형 저항성 접촉 부재(56)로 나뉘어 완성된다.

데이터 영역(A)에 남아 있는 감광막 패턴의 제1 부분(112)은 채널 영역(C)의 노출된 도전체(67) 부분을 제거한 후 또는 그 밑의 도핑된 비정질 규소(57)를 제거한 후에 제거한다.

이와 같이 하여 데이터선(62)과 드레인 전극(66)을 완성한 후, 도 17a 내지 17c에 도시한 바와 같이 적, 녹, 청의 안료를 포함하는 감광성 물질을 도포하고 노광 및 현상 공정을 통한 사진 공정으로 패터닝하여 적, 녹, 청의 색 필터(R, G, B)를 차례로 형성한다.

이때, 박막 트랜지스터의 채널부(C) 상부에 적 또는 녹의 색 필터로 이루어진 광차단층을 형성할 수 있으며, 이는 박막 트랜지스터의 채널부(C)로 입사하는 단파장의 가시 광선을 보다 완전히 차단하거나 흡수하기 위함이다.

이어, 기판(10)의 상부에 적, 녹, 청의 색 필터(R, G, B)를 덮는 보호막(70)을 화학 기상 증착으로 적층하고 사진 식각 공정으로 게이트 절연막(30)과 함께 패터닝하여 게이트선(22) 및 데이터선(62)의 끝 부분(24, 68) 및 드레인 전극(66)을 각각 드러내는 접촉 구멍(74, 78, 76)을 형성한다.

마지막으로, 도 8 내지 도 10에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 화소 전극(82) 및 접촉 보조 부재(84, 88)를 형성한다.

이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터선(62) 및 드레인 전극(66)과 그 하부의 접촉층 패턴(55, 56) 및 반도체 패턴(42)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)이 분리하여 제조 공정을 단순화할 수 있다.

이러한 박막 트랜지스터 표시판은 이외에도 여러 가지 변형된 형태 및 방법으로 제조할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이와 같은 본 발명에 따르면 적, 녹, 청의 색 필터를 가지는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 공정에서 색 필터에 개구부를 형성한 다음 보호막의 접촉 구멍을 형성함으로써 마스크의 수를 효과적으로 줄일 수 있으며, 제조 공정을 단순화할 수 있다. 또한, 공정을 추가하지 않고 색 필터를 형성할 때 개구부를 형성한 다음, 개구부 안쪽 또는 개구부보다 크게 드레인 전극 또는 유지 축전기용 도전체를 드러내는 접촉 구멍을 형성함으로써 접촉 구멍을 통하여 드레인 전극 및 유지 축전기용 도전체와 연결되는 도전막의 프로파일을 완만하게 유도할 수있다.

Claims (11)

1. 절연 기판 위에 형성되어 있는 게이트선,

   게이트선을 덮고 있는 게이트 절연막,

   상기 게이트 절연막 위에 형성되어 있는 반도체,

   상기 게이트 절연막 상부에 형성되어 있으며, 상기 게이트선과 교차하는 데이터선 및 상기 데이터선과 분리되어 있는 드레인 전극,

   상기 게이트선과 상기 데이터선으로 둘러싸인 화소 영역에 각각 형성되어 있고 상기 드레인 전극을 드러내는 제1 개구부를 가지는 복수의 색 필터,

   상기 적, 녹, 청 색 필터를 덮고 상기 제1 개구부의 안쪽 또는 상기 제1 개구부보다 크며 상기 드레인 전극을 드러내는 제1 접촉 구멍을 가지는 보호막,

   상기 보호막 상부에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 있는 화소 전극

   을 포함하는 박막 트랜지스터 표시판.
2. 제1항에서,

   상기 데이터선과 동일한 층에 형성되어 있으며, 상기 게이트선에 연결되어 있거나 상기 게이트선과 동일한 층에 형성되어 있는 유지 전극과 중첩되어 유지 축전기를 이루는 유지 축전기용 도전체를 더 포함하며,

   상기 적, 녹, 청의 색 필터는 상기 유지 축전기용 도전체를 드러내는 제2 개구부를 가지며,

   상기 보호막은 상기 제2 개구부와 중첩되어 상기 유지 축전기용 도전체를 드러내는 제2 접촉 구멍을 가지는 박막 트랜지스터 표시판.
3. 제1항에서,

   상기 게이트전과 동일한 층으로 형성되어 있는 유지 전극선을 더 포함하며, 상기 드레인 전극은 상기 유지 전극선과 중첩되어 있는 박막 트랜지스터 표시판.
4. 제1항에서,

   상기 보호막은 아크릴계의 유기 물질 또는 4.0 이하의 유전율을 가지는 화학 기상 증착막으로 이루어진 박막 트랜지스터 표시판.
5. 제1항에서,

   상기 데이터선의 일부인 소스 전극과 상기 드레인 전극 사이의 채널부를 제외한 상기 반도체는 상기 데이터선 및 상기 드레인 전극과 실질적으로 동일한 모양을 가지는 박막 트랜지스터 표시판.
6. 제1항에서,

   상기 제1 접촉 구멍 및 상기 제1 개구부를 정의하는 상기 보호막 및 상기 색 필터의 측벽은 계단 모양을 가지는 박막 트랜지스터 표시판.
7. 절연 기판 위에 게이트선을 형성하는 단계,

   상기 게이트선을 덮는 게이트 절연막을 형성하는 단계,

   상기 게이트 절연막 위에 반도체를 형성하는 단계,

   상기 게이트 절연막 상부에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 데이터선과 드레인 전극을 형성하는 단계,

   상기 기판 위에 적, 녹, 청의 안료를 포함하는 감광성 물질을 이용하여 적, 녹, 청 색 필터를 형성하면서, 상기 드레인 전극을 드러내는 제1 개구부를 형성하는 단계,

   상기 적, 녹, 청 색 필터를 덮는 보호막을 적층하는 단계,

   상기 보호막을 패터닝하여 상기 드레인 전극을 드러내는 제1 접촉 구멍을 상기 제1 개구부 안쪽에 또는 상기 제1 개구부보다 크게 형성하는 단계,

   상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계

   를 포함하는 박막 트랜지스터 표시판의 제조 방법.
8. 제7항에서,

   상기 데이터선과 동일한 층에 상기 게이트선에 연결되어 있거나 상기 게이트선과 동일한 층에 위치하는 유지 전극과 중첩되어 유지 축전기를 유지 축전기용 도전체를 형성하는 단계를 더 포함하며,

   상기 적, 녹, 청의 색 필터는 상기 유지 축전기용 도전체를 드러내는 제2 개구부를 가지며,

   상기 보호막에 상기 제2 개구부의 안쪽에 또는 상기 제2 개구부보다 크게 상기 유지 축전기용 도전체를 드러내는 제2 접촉 구멍을 형성하는 박막 트랜지스터 표시판의 제조 방법.
9. 제7항에서,

   상기 보호막은 아크릴계의 유기 물질을 도포하거나 또는 4.0 이하의 유전율을 가지는 절연 물질을 화학 기상 증착을 적층하여 형성하는 박막 트랜지스터 표시판.
10. 제7항에서,

    상기 색 필터 형성 단계 이전에, 질화 규소 또는 산화 규소를 이용하여 층간 절연막을 형성하는 단계를 더 포함하는 표시 장치용 박막 트랜지스터 표시판의 제조 방법.
11. 제7항에서,

    상기 데이터선 및 드레인 전극의 분리는 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 상기 감광막 패턴은 상기 데이터선의 일부인 소스 전극 및 드레인 전극 사이에 위치하며 제1 두께를 가지는 제1 부분과 상기 제1 두께보다두꺼운 제2 두께를 가지는 제2 부분 및 상기 제1 및 제2 두께보다 얇은 제3 부분을 포함하는 박막 트랜지스터 표시판의 제조 방법.