Nothing Special   »   [go: up one dir, main page]

KR20030049900A - 불화아르곤 노광원을 이용한 패턴 형성 방법 - Google Patents

불화아르곤 노광원을 이용한 패턴 형성 방법 Download PDF

Info

Publication number
KR20030049900A
KR20030049900A KR1020010080233A KR20010080233A KR20030049900A KR 20030049900 A KR20030049900 A KR 20030049900A KR 1020010080233 A KR1020010080233 A KR 1020010080233A KR 20010080233 A KR20010080233 A KR 20010080233A KR 20030049900 A KR20030049900 A KR 20030049900A
Authority
KR
South Korea
Prior art keywords
layer
pattern
argon fluoride
exposure source
photoresist
Prior art date
Application number
KR1020010080233A
Other languages
English (en)
Inventor
이성권
김상익
이민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010080233A priority Critical patent/KR20030049900A/ko
Publication of KR20030049900A publication Critical patent/KR20030049900A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 패턴의 변형을 최소화하며 좁은 패턴 형성을 가능하게 할 수 있는 불화아르곤용 노광원을 이용한 패턴 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상에 피식각층과 반사방지층을 차례로 형성하는 단계; 불화아르곤 노광원을 이용한 사진식각 공정을 실시하여 상기 반사방지층 상에 불화아르곤용 포토레지스트 패턴을 형성하는 단계; 상기 반사방지층을 선택적으로 식각하여 상기 피식각층 표면을 노출시키는 단계; 상기 노출된 피식각층을 포함한 기판 전면에 감광성 물질층을 도포하는 단계; 상기 감광성 물질층과 상기 포토레지스트 패턴이 반응하도록 열처리를 실시하여, 상기 감광성 물질층과 상기 포토레지스트 패턴의 계면에 가교층을 형성하는 단계; 반응하지 않은 상기 감광성 물질층을 제거하는 단계; 및 상기 가교층을 마스크로 해서 상기 피식각층을 선택적으로 식각하는 단계를 포함하는 불화아르곤 노광원을 이용한 패턴 형성 방법을 제공한다.

Description

불화아르곤 노광원을 이용한 패턴 형성 방법{A forming method of pattern using ArF photolithography}
본 발명은 반도체 기술에 관한 것으로 특히, 불화아르곤(ArF) 노광원을 이용한 패턴 형성 방법에 관한 것이다.
반도체 소자의 진전을 지지해 온 미세 가공 기술은 사진식각(Photo lithography) 기술인 바, 이 기술의 해상력 향상이 반도체 소자의 고집적화의 장래와 직결된다고 해도 과언은 아니다
이러한 사진식각 공정은 주지된 바와 같이, 포토레지스트 패턴을 형성하는 공정과 상기 포토레지스트 패턴을 식각 마스크로 하는 식각 공정을 통해 피식각층을 식각해서 원하는 형태의 패턴 예컨대, 콘택홀 등을 형성하는 공정을 포함하는 바, 여기서 포토레지스트 패턴은 피식각층 상에 포토레지스트를 도포하는 공정과 준비된 노광 마스크를 이용해 포토레지스트를 노광하는 공정 및 소정의 화학용액으로 노광되거나, 또는 노광되지 않은 포토레지스트 부분을 제거하는 현상 공정을 통해 이루어진다.
DRAM(Dynamic Random Access Memory)을 핵심으로 하는 반도체 제품의 대량생산이 시작된 이후로 사직식각 기술 개발이 비약적으로 이루어져 왔다.
광학 사진식각 기술에서의 해상력은 노광원의 파장에 반비례 하는데 “단계와 반복” 의 노광방식을 채택한 초기의 스테퍼(Stepper)에서 사용한 광원의 파장은 436㎚ (g-line)에서 365㎚(i-line)을 거쳐 현재는 248㎚(KrF Excimer Laser) 파장의 DUV(Deep Ultra-violet)를 이용하는 스테퍼나 스캐너 타입의 노광장비를 주로 사용하고 있다.
광 사진식각 기술은 그동안 0.6 mm 이상의 높은 구경수(Numerical Aperture) 렌즈와 하드웨어, 즉 구경, 마춤, 등과 같은 노광장비 자체의 발전은 물론이고 CAR(Chemically Amplified Resist) 타입 포토레지스트와 같은 재료의 개발 그리고 공정 측면에서의 TLR(Tri Layer Resist), BLR(Bi-Layer Resist), TSI(Top Surface Imaging), ARC(Anti Reflective Coating), 마스크 면에선 PSM(Phase Shift Mask)과 OPC (Optical Proximity Correction) 등의 많은 기술개발들이 이루어져 왔다.
248㎚의 DUV 사진식각 기술은 초기에 시간 지연 효과, 기질 의존성 등과 같은 많은 문제들이 발생하여 0.18㎛ 디자인의 제품을 개발하였다. 그러나 0.15㎛ 이하의 디자인을 갖는 제품을 개발하기 위해서는 새로운 193㎚(ArF Excimer Laser)의 파장을 갖는 새로운 DUV 사진식각 기술로의 기술개발이 필수적이다. 그러나, 이러한 DUV 사진식각 기술에서 해상력을 높이기 위한 여러 기술을 조합한다 하여도 0.1㎛ 이하의 패턴은 불가능하므로 새로운 광원을 갖는 사진식각 기술의 개발이 활발히 진행되고 있다.
현재 가장 근접한 기술로는 전자 빔과 X-선을 광원으로 하는 노광장비 개발이 이루어져 있고, 그외에 약한 X-선을 S광원으로 하는 EUV (Extreme Ultraviolet) 기술이 개발되고 있다.
초기의 노광장비는 접촉프린터로서 기판 위에 바로 마스크를 대고 눈으로 마춘 후 노광하는 방식이였다. 이 기술이 조금 더 발전하여 마스크와 기판간의 갭을줄여 해상력을 높였는데 갭의 차이에 따라 연접촉(Soft contact)과 경접촉(Hard contact)(10㎛ 이하) 등의 근접 프린터로 노광하게 된다.
그후, 꾸준한 발전을 통해, 최근에는 KrF 레이저(λ=248㎚)를 광원으로 하는 노광장비의 개발과 포토레지스트의 발전 그리고 기타 부대기술의 향상으로 인하여 0.15㎛ 이하의 패턴도 가능하게 되었다.
현재는 ArF(불화아르곤) 레이저(λ=193㎚)로 하는 장비를 0.11㎛까지의 패턴을 목표로 개발하고 있다. DUV 사진식각 기술은 i-선 대비 해상도 및 DOF 등의 성능면에서 우수하지만, 공정제어가 쉽지 않다. 이러한 문제는 짧은 파장에서 기인된 광학적인 원인과 화학증폭형 포토레지스트의 사용에 의한 화학적인 원인으로 구분할 수 있다. 파장이 짧아지면 정지파 효과에 의한 CD 흔들림 현상과 기질 위상에 의한 반사광의 새김현상이 심해진다. CD 흔들림이란 입사광과 반사광의 간섭 정도가 포토레지스트의 미소한 두께 차이 또는 기질 필름의 두께차이에 따라 변함으로써 결과적으로 선 두께가 주기적으로 변하는 현상을 말한다. DUV 공정에서는 민감도 향상을 위해서 화학증폭형 포토레지스트를 사용할 수밖에 없는데, 그 반응메카니즘과 관련하여 PED(Post Exposure Delay) 안정성, 기질 의존성 등의 문제점이 발생하는 바, ArF 노광기술의 핵심 과제 중의 하나는 ArF용 포토레지스트의 개발이다. ArF는 KrF와 같은 화학 증폭형이지만 재료를 근본적으로 개량해야 하는 필요가 있기 때문인데, ArF용 포토레지스트 재료 개발이 어려운 것은 벤젠고리를 사용할 수 없기 때문이다. 벤젠고리는 건식 식각(Dry etching) 내성을 확보하기 위해 i-선 및 KrF용 포토레지스트에 사용되어 왔다. 그러나, ArF용 포토레지스트에 벤젠고리가 도입될 경우 ArF 레이저의 파장영역인 193nm에서 흡광도가 크기 때문에 투명성이 떨어져 포토레지스트 하부까지 노광이 불가능한 문제가 발생한다. 이 때문에, 벤젠고리를 가지지 않고 건식 식각 내성을 확보할 수 있으며, 접착력이 좋고 2.38% TMAH에 현상할 수 있는 재료의 연구가 진행 되고 있다. 현재까지 세계적으로 많은 회사 및 연구소에서 연구성과를 발표하고 있는 상태이나, 현재 상용화 되어 있는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태의 포토레지스트는 상기한 바와 같은 벤젠 구조를 가지고 있다.
따라서, 도 1에 도시된 바와 같이 ArF 노광원을 이용한 사진식각을 통해 랜딩 플러그 콘택(Landing Plug Contact; 이하 LPC라 함) 등의 공정 시 줄무늬 모양 형태의 패턴의 변형(Striation)이 일어나거나, 도 1b에 도시된 바와 같이, SAC 식각 도중 PR이 뭉치거나(Cluster) 성형 변형(Plastic deformation)되는 현상과 SAC 식각 도중 PR의 내성이 약하여 한쪽으로 몰리는 현상이 발생하는 바, ArF용 포토레지스트의 약한 내구성과 불소계 기체에서의 약한 물성적 특성을 보완하는 것이 시급한 과제이다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 패턴의 변형을 최소화하며 좁은 패턴 형성을 가능하게 할 수 있는 불화아르곤용 노광원을 이용한 패턴 형성 방법을 제공하는데 그 목적이 있다.
도 1은 ArF 사진식각 공정을 사용하여 랜딩 플러그 콘택 형성시 줄무늬 모양 형태의 패턴 변형을 도시한 사진,
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 ArF 노광원을 이용한 패턴 형성 공정을 도시한 단면도,
도 3은 본 발명의 ArF 사진식각 공정을 통한 패턴 형성 공정 적용 후, 패턴을 도시한 사진.
* 도면의 주요 부분에 대한 부호의 설명
10 : 기판 11 : 게이트전극
12 : 하드마스크 절연막 13 : 스페이서
14 : 피식각층 15 : 반사방지층
16 : 포토레지스트 패턴 17 : 감광성 물질층
18 : 가교층
상기와 같은 문제점을 해결하기 위해 본 발명은, 기판 상에 피식각층과 반사방지층을 차례로 형성하는 단계; 불화아르곤 노광원을 이용한 사진식각 공정을 실시하여 상기 반사방지층 상에 불화아르곤용 포토레지스트 패턴을 형성하는 단계; 상기 반사방지층을 선택적으로 식각하여 상기 피식각층 표면을 노출시키는 단계; 상기 노출된 피식각층을 포함한 기판 전면에 감광성 물질층을 도포하는 단계; 상기 감광성 물질층과 상기 포토레지스트 패턴이 반응하도록 열처리를 실시하여, 상기 감광성 물질층과 상기 포토레지스트 패턴의 계면에 가교층을 형성하는 단계; 반응하지 않은 상기 감광성 물질층을 제거하는 단계; 및 상기 가교층을 마스크로 해서 상기 피식각층을 선택적으로 식각하는 단계를 포함하는 불화아르곤 노광원을 이용한 패턴 형성 방법을 제공한다.
본 발명은, COMA 또는 아크릴레이드 등의 ArF용 포토레지스트 패턴을 이용하여 패턴 형성할 때, 그 하부에 불소계열에 대해 어느 정도의 식각 내성을 갖는 유기계열의 반사방지층을 소정의 두께로 형성한 후, 불소 또는 산소계열의 플라즈마를 통해 반사방지층을 먼저 식각한 다음, 그 상부에 감광성 물질층을 도포하고 열처리하여 상기 포토레지스트 패턴과 반응시켜 내화학약품성 및 내열성이 강한 가교층을 상기 감광성 물질층과 포토레지스트 패턴 사이에 형성시킨 후 상기 포토레지스트 패턴을 보호하는 가교층을 마스크로 하여 하부의 피식각층을 선택적으로 식각하여 소정의 패턴을 형성함으로써, 패턴 변형을 방지할 수 있도록 하는데 그 특징이 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 ArF 노광원을 이용한 패턴 형성 공정을 도시한 단면도로서, 이를 참조하여 상세히 설명한다.
먼저 도 2a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(10) 상에 폴리실리콘과 텅스텐 실리사이드 등의 실리사이드가 적층된 다수의 게이트전극(11) 예컨대, 워드라인 또는 비트라인 등을 형성한다.
즉, 기판(10)과 게이트전극(11)의 접촉 계면에 게이트 산화막(도시하지 않음)을 형성하며, 게이트전극(11) 상에 후속의 자기 정렬 식각(Self align contact) 등에 의한 게이트전극의 손실을 방지하기 위한 질화막 등의 하드마스크(12)을 형성한다.
이어서, 게이트전극(11)을 포함한 기판 전면에 질화막 등의 스페이서용 절연막을 증착한 후 전면식각 공정을 통해 게이트전극(11) 측벽에 스페이서(13)를 형성한 다음, 전체 구조 상부에 예컨대, APL(Advanced Planarization Layer) 산화막, BPSG(Boro Phospho Silicate Glass), SOG(Spin On Glass) 또는 HDP(High Density Plasma) 산화막 등의 산화막으로 이루어진 피식각층(14)을 형성한다.
이어서, 피식각층(14) 상에 유기계열의 반사방지층(Organic Anti-RefrectiveCoating)(15)을 1000Å 내지 3000Å의 두께로 두껍게 형성한 후, 반사방지층(15) 상에 ArF용 포토레지스트를 도포한 다음, ArF 노광원을 이용한 사진식각 공정을 통해 포토레지스트 패턴(16)을 형성한다.
구체적으로, 반사방지층(25) 상에 COMA 또는 아크릴레이드 등의 ArF용 포토레지스트를 2000Å 내지 5000Å의 두께가 되도록 도포한 다음, 이 때, 식각에 따른 포토레지스트 패턴(16)의 내성을 강화시키기 위한 추가 공정으로 전자빔(Electron beam) 조사 또는 Ar 이온주입(Ion implantation) 등을 실시한 다음, 불화아르곤 노광원(도시하지 않음)과 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정을 통해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(16)을 형성한다.
이어서, 추가의 고온 열처리 즉, 하드베이크를 실시할 수도 있는 바, 이것은 110℃ 내지 120℃에서 80초 내지 90초 동안 실시함으로써, 후속 감광성 물질층 도포시 도포 불량이 발생하는 것을 최소화하기 위해 포토레지스트 패턴(16)을 경화시키는 것이다.
계속해서, 기판(10)의 온도를 적절히 조절하며 반사방지층(15)을 선택적으로 식각하여 피식각층(14) 표면을 노출시키는 바, 구체적으로 기판(10) 온도를 저온으로 유지하며 불소계 또는 산소계 플라즈마를 이용하여 반사방지층(15)을 선택적으로 식각하며, 포토레지스트 패턴(16)의 손상을 최소화할 수 있도록 시간을 적절히 조절한다.
다음으로 도 2b에 도시된 바와 같이, 포토레지스트 패턴(16)이 형성된 반사방지층(15) 상에 포토레지스트 패턴(16) 사이의 홀이 완전히 매립될 정도의 충분한 두께로 감광성 물질층(17)을 도포한 다음, 감광성 물질층(17)과 포토레지스트 패턴(16)이 반응하도록 120℃ ∼ 220℃의 온도에서 10분 내지 1000분 동안 고온열처리 즉, 하드베이크하거나 UV(Ultra Violet) 베이크를 실시하고, 이 결과로, 감광성 물질층(17)과 포토레지스트 패턴(16)의 계면에 소정 두께의 가교층(Crosslinked layer, 18)을 형성시킨다.
여기서, 가교층(18)은 고온의 열처리가 수행되는 동안 포토레지스트 패턴(16)의 내부에서 발생된 수소 이온(H+)이 확산되면서, 상이한 물질 특성을 갖는 감광성 물질층(17)과 반응하는 것에 의해 형성된 것으로, 그 두께는 대략 10Å 내지 500Å 정도이며, 이 때 그 두께는 고온 처리 온도 및 시간으로 제어한다. 한편, 가교층(18)은 내화학약품성 및 내열성 등이 우수하기 때문에, 어떠한 유기용매에도 잘 녹지 않는 성질을 갖는다.
상기한 바와 같은 특성에 의해 감광성 물질층(17)은 RELACS(Resolution Enhancement Lithography Assist Chemical Supplies)층 이라고 한다. 한편, RELACS 공정에서 감광성 물질층(17)이 포토레지스트 패턴(16)과 섞이지 않도록 하기 위해 물에 용해되는 성질 즉, 수용성 레진(Water-soluble resin)이 포함되도록 한다.
다음으로, 도 2c에 도시된 바와 같이 현상 공정을 실시하여 반응하지 않은 감광성 물질층(17)을 제거한다. 이 때, 전술한 바와 같이, 가교층(18)은 현상 용액에 대해 불용이므로, 반응되지 않은 감광성 물질층(17) 부분만 현상 용액에 의해 제거되고, 가교층(18)은 잔류된다.
다음으로, 도 2d에 도시된 바와 같이 기판(10)의 온도를 적절히 조절하며 가교층(18)을 포함한 포토레지스트 패턴(16)을 식각마스크로 하는 식각 공정으로 피식각층(14)을 선택적으로 식각한다.
이 때, 기판(10)의 온도를 30℃ 내지 80℃로 유지하여 실시하며, 불소계 가스는를 이용하는 바, 불소계 가스는 CH2F2, CF4, C2F6, C4F6및 C4F8로 이루어진 그룹으로부터 선택된 적어도 하나를 이용하는 바, 여기에 아르곤 가스를 더 포함할 수도 있다.
여기서, 피식각층(14)의 일부를 식각할 때, 식각 타겟 선정은 게이트전극(11), 여기서는 하드마스크(12) 상에 형성된 피식각층(14)의 두께를 고려하여 결정하는 바, 본 발명의 실시예에서는 피식각층(14)을 선택적으로 식각하여 게이트전극(11) 사이의 기판(10) 표면을 노출시키는 콘택홀(19)이 형성된다.
이어서, 도 2e에 도시된 바와 같이 세정 공정을 통해 상기한 SAC 공정시 발생한 부산물인 폴리머 등을 제거한 다음, 반사방지층(15)과 포토레지스트 패턴(16) 및 가교층(18) 제거를 통해 패턴 형성 공정이 완료된다.
따라서, 도 3에 각각 도시된 본 발명의 ArF 사진식각 공정을 통한 패턴 형성 공정 적용 후의 사진에 도시된 바와 같이 패턴 변형이 최소화 됨을 알 수 있다.
한편, 상기한 본 발명의 일실시에에서의 패턴은 I형의 고립된 패턴 또는 홀형태의 패턴 등을 모두 포함할 수 있으며, 피식각층은 개시된 산화막 외에 폴리실리콘 등을 포함할 수 있다.
상기한 바와 같은 본 발명은, ArF 노광원을 이용한 사진식각 공정을 통한 패턴 형성시 ArF용 포토레지스트 패턴을 형성한 후 RELACS 공정을 적용하여 포토레지스트 패턴 주변에 가교층을 형성하여 가교층을 통해 후속 식각 공정에 따른 포토레지스트 패턴의 손상을 방지할 수 있으며, 보다 미세한 패턴을 형성할 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, ArF 사진식각 공정에 따른 PR 패턴의 변형과 손실을 방지할 수 있게 함으로써, 소자의 집적도 및 공정 마진을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (10)

  1. 기판 상에 피식각층과 반사방지층을 차례로 형성하는 단계;
    불화아르곤 노광원을 이용한 사진식각 공정을 실시하여 상기 반사방지층 상에 불화아르곤용 포토레지스트 패턴을 형성하는 단계;
    상기 반사방지층을 선택적으로 식각하여 상기 피식각층 표면을 노출시키는 단계;
    상기 노출된 피식각층을 포함한 기판 전면에 감광성 물질층을 도포하는 단계;
    상기 감광성 물질층과 상기 포토레지스트 패턴이 반응하도록 열처리를 실시하여, 상기 감광성 물질층과 상기 포토레지스트 패턴의 계면에 가교층을 형성하는 단계;
    반응하지 않은 상기 감광성 물질층을 제거하는 단계; 및
    상기 가교층을 마스크로 해서 상기 피식각층을 선택적으로 식각하는 단계
    를 포함하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 피식각층은 산화막을 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 포토레지스트 패턴과 상기 감광성 물질층을 반응시키기 위한 열처리는 하드베이크 또는 UV(Ultra Violet) 베이크를 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  4. 제 3 항에 있어서,
    상기 하드베이크는 120℃ 내지 220℃에서 10분 내지 1000분 동안 실시하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 가교층은 10Å 내지 500Å 두께로 형성하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 가교층의 두께는 열처리 온도 및 시간으로 제어하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  7. 제 1 항에 있어서,
    상기 반사방지층을 식각하는 단계에서, 산소계 플라즈마 또는 불소계 플라즈마를 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  8. 제 1 항에 있어서,
    상기 불화아르곤용 포토레지스트 패턴은 2000Å 내지 5000Å의 두께로 형성하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  9. 제 1 항에 있어서,
    상기 불화아르곤용 포토레지스트 패턴을 형성하는 단계는,
    상기 반사방지층 상에 불화아르곤용 포토레지스트를 도포하는 단계;
    상기 불화아르곤용 포토레지스트의 식각 내성을 향상시키기 위해 전자빔 조사 또는 아르곤 이온주입을 실시하는 단계;
    불화아르곤 노광원을 이용한 사진식각 공정을 실시하여 상기 포토레지스트 패턴을 형성하는 단계
    를 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  10. 제 9 항에 있어서,
    상기 불화아르곤용 포토레지스트는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate)를 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
KR1020010080233A 2001-12-17 2001-12-17 불화아르곤 노광원을 이용한 패턴 형성 방법 KR20030049900A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010080233A KR20030049900A (ko) 2001-12-17 2001-12-17 불화아르곤 노광원을 이용한 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010080233A KR20030049900A (ko) 2001-12-17 2001-12-17 불화아르곤 노광원을 이용한 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20030049900A true KR20030049900A (ko) 2003-06-25

Family

ID=29575685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010080233A KR20030049900A (ko) 2001-12-17 2001-12-17 불화아르곤 노광원을 이용한 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20030049900A (ko)

Similar Documents

Publication Publication Date Title
KR100479600B1 (ko) 콘택 형성 방법
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
TWI387998B (zh) 微影方法
US8153350B2 (en) Method and material for forming high etch resistant double exposure patterns
KR100550640B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
CN108231548B (zh) 半导体装置的制作方法
KR100489360B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
JP4081793B2 (ja) フォトレジストパターンを利用した半導体素子の製造方法
KR100808050B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100533967B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
CN108231550B (zh) 半导体装置的制作方法
KR20030049900A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100527398B1 (ko) 불화아르곤 전사법을 이용한 자기 정렬 콘택 형성 방법
KR20030001134A (ko) 자기 정렬 콘택 형성 방법
KR100399061B1 (ko) 반도체소자의 패턴 형성 방법
KR20030049245A (ko) 불화아르곤 노광원을 이용한 비트라인 형성 방법
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100791213B1 (ko) 반사방지막을 사용한 미세패턴 형성방법
KR20030041044A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20030001129A (ko) 불화아르곤 전사법을 이용한 자기 정렬 콘택 형성 방법
KR20020043784A (ko) 반도체소자의 미세패턴 제조방법
KR20030094627A (ko) 반도체소자 제조방법
KR20030042879A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
CN117795647A (zh) 形成图案的方法
KR20030044473A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination