KR20020044988A - 칩스케일 패키지 및 웨이퍼 레벨에서의 칩스케일 패키지제조방법 - Google Patents

Abstract

본 발명은 신뢰성이 높은 와이어 본딩 방식을 이용하여 웨이퍼 레벨에서 제조되도록 하므로써 생산성을 향상시키는 한편, 열방출이 용이하게 이루어지도록 한 것이다.

이를 위해, 본 발명은 히트싱크(10)와, 상기 히트싱크(10) 일면에 부착되는 센터패드 타입의 칩(1)과, 상기 칩(1) 상면의 센터패드 양측에 부착되는 LOC 테이프(6)와, 상기 LOC 테이프(6) 상에 부착되는 다운-셋 구조의 리드(5)와, 상기 칩(1)의 센터패드(1a)와 리드(5)를 전기적으로 연결하는 와이어(9)와, 상기 리드(5)의 선단면만이 노출되도록 하면서 리드(5)와 와이어(9) 및 칩(1)의 상면을 봉지하는 몰드바디(7)를 포함하여서 됨을 특징으로 하는 칩스케일 패키지가 제공된다.

Description

칩스케일 패키지 및 웨이퍼 레벨에서의 칩스케일 패키지 제조방법{chip scale package and method for fabricating the same in wafer level}

본 발명은 칩스케일 패키지 및 웨이퍼 레벨에서의 칩 스케일 패키지 제조방법에 관한 것으로서, 더욱 상세하게는 칩스케일의 패키지 제조에 신뢰성이 높은 와이어 본딩 방식을 이용하는 한편, 열방출이 용이하게 이루어지도록 하며 웨이퍼 레벨에서의 제조가 가능한 새로운 구조의 칩스케일 패키지를 제공하기 위한 것이다.

일반적으로, 칩스케일 패키지의 일종인 마이크로 비·지·에이(μ-BGA)는 도 1에 나타낸 바와 같이, 서키트 필름(4)과, 상기 서키트 필름(4)에 부착되는 칩(1)과, 칩(1)과 서키트 필름(4)사이에 개재되어 칩(1)이 서키트 필름(4)에 부착되도록 하는 접착테이프(3)와, 상기 칩(1)의 외부접속단자인 본딩패드(2)와 서키트 필름(4)의 회로패턴을 전기적으로 연결하는 리드(5)와, 상기 칩(1)의 측면 및 리드(5)를 감싸는 몰드바디(7)와, 상기 서키트 필름(4)의 칩 부착면 반대쪽에 부착되는 솔더볼(8)을 포함하여 구성된다.

한편, 이와 같이 구성된 마이크로 비·지·에이의 제조 과정은 다음과 같다.

먼저, 칩(1)에 접착테이프(3)를 붙이고, 상기 접착테이프(3) 위로 서키트 필름(4)을 올린 뒤, 리드 본드 툴(도시는 생략함)을 이용하여 칩(1)의 본딩패드(2)와 서키트 필름(4)의 회로패턴이 전기적으로 연결되도록 리드 본딩을 실시한다.

그 다음, 봉지제로 리드(5) 및 칩(1) 측면을 봉지하여 몰드바디(7)를 형성하므로써 칩(1)의 회로형성면이 보호되도록 한다.

그러나, 이와 같은 종래의 마이크로 비·지·에이는 히트싱크등 방열구조를 갖추고 있지 않아 열방출 성능이 미약한 단점이 있었다.

따라서, 미약한 열방출 성능으로 인해 고전압에서의 구동시 칩이 오동작(fail)을 일으키게 되는 등의 문제점이 있었다.

또한, 리드본딩을 하므로 인해 공정이 까다롭고, 웨이퍼 레벨에서의 제조가 곤란한등 많은 문제점이 있었다.

본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 신뢰성이 높은 와이어 본딩 방식을 이용하여 제조하는 한편, 열방출이 용이하게 이루어지도록 한 새로운 구조의 칩스케일 패키지 및, 상기 칩스케일 패키지를 웨이퍼 레벨에서 제조하는 방법을 제공하는데 그 목적이 있다.

도 1은 종래의 마이크로 비·지·에이 구조를 나타낸 종단면도

도 2는 본 발명에 따른 칩스케일 패키지 구조를 나타낸 종단면도로서, 기판에 실장된 상태를 나타낸 종단면도

도 3a 내지 도 3f는 본 발명에 따른 칩스케일 패키지 제조 과정을 나타낸 것으로서,

도 3a는 웨이퍼 평면도

도 3b는 웨이퍼와 동일한 패턴을 가진 히트싱크 평면도

도 3c는 웨이퍼 뒷면에 히트싱크가 부착된 상태를 나타낸 종단면도

도 3d는 리드 어태치 및 와이어 본딩 완료후의 상태를 나타낸 종단면도

도 3e는 엔캡슐레이션 완료 후의 상태를 나타낸 종단면도

도 3f는 소잉 완료후의 상태를 나타낸 종단면도

* 도면의 주요부분에 대한 부호의 설명 *

1:칩 1a:센터패드

2:본딩패드 3:접착테이프

4:서키트 필름 5:리드

6:LOC 테이프 7:몰드바디

8:솔더볼 10:히트싱크

9:와이어 11:비전도성 열접착 테이프

12:기판 W:웨이퍼

상기한 목적을 달성하기 위해, 본 발명은 히트싱크와, 상기 히트싱크 일면에 부착되는 센터패드 타입의 칩과, 상기 칩 상면의 본딩패드 양측에 부착되는 LOC 테이프와, 상기 LOC 테이프 상에 부착되는 다운-셋 구조의 리드와, 상기 칩의 본딩패드와 리드를 전기적으로 연결하는 와이어와, 상기 리드의 선단면만이 노출되도록하면서 리드와 와이어 및 칩의 상면을 봉지하는 몰드바디를 포함하여서 됨을 특징으로 하는 칩스케일 패키지가 제공된다.

한편, 상기한 목적을 달성하기 위한 본 발명의 다른 형태는, 웨이퍼 뒷면에 상기 웨이퍼 전면의 칩패턴과 동일한 패턴을 갖는 히트싱크를 부착하는 단계와, 상기 웨이퍼상에 구비되는 단위칩의 센터패드 양측에 LOC 테이프를 부착하는 단계와, 상기 LOC 테이프 상에 다운-셋된 리드를 부착하는 단계와, 칩의 센터패드와 상기 리드를 와이어 본딩하여 전기적으로 연결하는 단계와, 상기 리드의 선단부만이 노출되도록 하면서 리드와 와이어 및 칩의 상면을 봉지하는 단계와, 소잉하여 단위 유니트별로 분리하는 단계를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨에서의 칩스케일 패키지 제조방법이 제공된다.

이하, 본 발명의 일실시예를 첨부도면 도 2와, 도 3a 내지 도 3g를 참조하여 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 칩 스케일 패키지 구조를 나타낸 종단면도로서, 히트싱크(10)와, 상기 히트싱크(10) 일면에 부착되는 센터패드(1a) 타입의 칩(1)과, 상기 칩(1) 상면의 센터패드(1a) 양측에 부착되는 LOC 테이프(Lead On Chip tape)(6)와, 상기 LOC 테이프(6) 상에 부착되는 다운-셋(down-set) 구조의 리드(5)와, 상기 칩(1)의 센터패드(1a)와 리드(5)를 전기적으로 연결하는 와이어(9)와, 상기 리드(5)의 선단면만이 노출되도록 하면서 리드(5)와 와이어(9) 및 칩(1)의 상면을 봉지하는 몰드바디(7)를 포함하여서 구성된다.

이 때, 상기 히트싱크(10)와 칩(1)의 뒷면 사이에는 비전도성 열접착테이프(11)가 개재된다.

한편, 상기 히트싱크(10)는 열전도성이 우수한 구리등의 메탈 재질로서, 웨이퍼(W)의 형상을 따라 원판형으로 제작되거나, 이와는 달리 사각판형으로 제작되어도 무방하다.

또한, 상기 히트싱크(10)의 칩부착면 반대쪽에는 방열 면적의 증대를 위해 요철이 형성될 수 있음은 물론이다.

이와 같이 구성된 본 발명의 웨이퍼 레벨 칩스케일 패키지 제조 과정은 다음과 같다.

먼저, 일괄 제조 공정(FAB 공정)이 완료된 웨이퍼(W)(도 3a 참조) 뒷면에 열전도도가 우수한 구리 재질의 히트싱크(10)(도 3b 참조)를 도 3c에서와 같이 접착시킨다.

이때, 히트싱크(10) 윗면에는 웨이퍼(W)와의 접착이 용이하도록 비전도성 열압착 테이프(11)가 부착되어 있으며, 상기 히트싱크(10)는 원판형 또는 사각판형을 이룬다.

한편, 웨이퍼(W)와 히트싱크(10)의 접착 후에는, LOC 테이프(6)를 웨이퍼(W) 상에 형성된 단위 칩(1)의 센터패드(1a) 양측에 부착한다.

이어, 상기 LOC 테이프(6)에는 다운-셋된 리드(5)를 부착한다.(도 3d 참조)

이 때, 상기 LOC 테이프(6)는 리드(5)에 미리 부착되어 있을 수도 있음은 물론이며, 리드(5)의 수 및 디자인은 디바이스에 따라 결정된다.

한편, 단위 칩(1) 상면에 리드(5)를 부착한 후에는 센터패드(1a)와 리드(5)의 다운-셋된 영역을 와이어(9)로 본딩하여 칩(1)과 리드(5)를 전기적으로 연결한다.(도 3d 참조)

이어, 외부충격으로부터 와이어(9)를 보호하기 위해 봉지제로 봉지하여 몰드바디(7)를 형성하게 된다.(도 3e참조)

상기 몰드바디(7) 형성 방법으로는 디스펜싱 방식 또는 프린팅 방식이 모두 적용 가능하다.

한편, 몰드바디(7) 형성 후에는 히트싱크(10)가 부착된 웨이퍼(W)를 호일(foil) 마운팅한 다음, 소잉 휠(도시는 생략함)을 이용하여 분리선을 따라 소잉하여 개개의 유니트로 분리하게 된다.(도 3f참조)

이와 같이 완성된 본 발명의 패키지는 도 2에 나타낸 바와 같이, 솔더를 매개로 기판(12)상에 실장된다.

이상에서와 같이, 본 발명은 와이어 본딩 방식을 이용하는 한편, 열방출이 용이하게 이루어지도록 한 새로운 구조의 신뢰성 높은 칩스케일 패키지를 제공하는 한편, 이러한 새로운 구조의 칩스케일의 패키지를 웨이퍼 레벨에서 제조 가능하도록 한 것이다.

즉, 본 발명은 웨이퍼 스케일에서 제조되므로 실제적인 칩 사이즈로의 제조가 가능하고, 마이크로 비·지·에이에서 행하던 리드본딩 공정 대신 신뢰성 높은 와이어 본딩 공정을 사용하므로 인해 제조공정의 신뢰성을 향상시킬 수 있으며, 히트싱크가 구비됨으로 인해 열방출 성능을 극대화 할 수 있게 된다.

Claims (6)

1. 히트싱크와, 상기 히트싱크 일면에 부착되는 센터패드 타입의 칩과,

   상기 칩 상면의 센터패드 양측에 부착되는 LOC 테이프와,

   상기 LOC 테이프 상에 부착되는 다운-셋 구조의 리드와,

   상기 칩의 센터패드와 리드를 전기적으로 연결하는 와이어와,

   상기 리드의 선단면만이 노출되도록 하면서 리드와 와이어 및 칩의 상면을 봉지하는 몰드바디를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지가 제공된다.
2. 제 1 항에 있어서,

   상기 히트싱크의 칩 부착면에 전열면적 증대를 위해 요철이 구비됨을 특징으로 하는 칩스케일 패키지.
3. 제 1 항에 있어서,

   상기 히트싱크와 칩의 뒷면 사이에는 비전도성 열접착 테이프가 개재됨을 특징으로 하는 칩스케일 패키지.
4. 제 1 항에 있어서,

   상기 히트싱크는 열전도성이 우수한 구리등의 메탈 재질임을 특징으로 하는칩스케일 패키지.
5. 웨이퍼 뒷면에 상기 웨이퍼 전면의 칩패턴과 동일한 패턴을 갖는 히트싱크를 부착하는 단계와,

   상기 웨이퍼상에 구비되는 단위칩의 센터패드 양측에 LOC 테이프를 부착하는 단계와,

   상기 LOC 테이프 상에 다운-셋된 리드를 부착하는 단계와,

   칩의 센터패드와 상기 리드를 와이어 본딩하여 전기적으로 연결하는 단계와,

   상기 리드의 선단부만이 노출되도록 하면서 리드와 와이어 및 칩의 상면을 봉지하는 단계와,

   소잉하여 단위 유니트별로 분리하는 단계를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨에서의 칩스케일 패키지 제조방법.
6. 제 5 항에 있어서

   상기 몰드바디는 디스펜싱 또는 프린팅에 의해 형성됨을 특징으로 하는 웨이퍼 레벨에서의 칩스케일 패키지 제조방법.