KR20020025707A

KR20020025707A - 가변이득 증폭기

Info

Publication number: KR20020025707A
Application number: KR1020010057996A
Authority: KR
Inventors: 오타카쇼지; 야마지다카후미
Original assignee: 니시무로 타이죠; 가부시끼가이샤 도시바
Priority date: 2000-09-28
Filing date: 2001-09-19
Publication date: 2002-04-04
Also published as: US7065334B1; EP1193868A2; US20060141964A1; JP3585822B2; JP2002111417A; US20020055341A1; KR100469313B1; EP1193868A3; US7031684B2

Abstract

가변이득 증폭기는, 제1이득제어신호를 제2이득제어신호로 변환하도록 구성된 제어신호 변환회로(11)와, 제2이득제어신호에 의해 제어되며 제1이득제어신호에 대해 지수함수적으로 변화하는 이득을 갖는 이득제어 증폭기(12A)를 구비하고, 이득제어 증폭기가 약반전영역(weak inversion region)에서 동작하도록 구성된 제1 및 제2MOS 트랜지스터(MN1, MN2)의 차동쌍을 갖추고 있다.

Description

가변이득 증폭기 {VARIABLE GAIN AMPLIFIER DEVICE}

본 발명은 이득제어신호에 대해 지수함수적으로 이득이 변화하도록 구성된, 휴대 무선기와 같은 무선통신장치에 적용할 수 있는 가변이득 증폭기에 관한 것이다.

휴대 전화기와 같은 휴대 무선기는, 예컨대 사람이 소지하거나, 자동차 등에 탑재되어 사용되기 때문에, 소형화, 경량화가 요구된다. 이 때문에, 이러한 무선기를 구성하는 부품은, 복수의 개별소자를 접속한 하이브리드 구성보다도, 소형화, 경량화에 적합한 모놀리딕 IC(집적회로)화가 강력히 요망되게 되었다. 모놀리딕 IC화는 무선기의 저가격화에도 공헌한다.

휴대 무선기와 같은 무선통신장치의 무선송수신회로의 구성방법의 하나로서, 직접변환방식(direct conversion system)이 알려져 있다. 직접변환방식에 의하면, 송신회로 측에서는 직교 관계에 있는 2개의 송신 베이스밴드신호가 가변이득 증폭기에 의해 각각 증폭된다. 증폭된 직교 송신 베이스밴드신호는 직교 변조기로 입력되어 RF(radio-frequency)신호로 직접 변환된다. RF신호는 전력증폭기에 의해 증폭되고 안테나에 의해 송신된다. 수신회로 측에 있어서는, 안테나로부터 공급된 수신 RF신호가 저잡음 증폭기에 의해 증폭된 후, 직교 복조기[quadrature demodulator; 다운 컨버터(down converter)]에 의해 직교 관계에 있는 2개의 수신 베이스밴드신호로 직접 변환된다. 수신 베이스밴드신호는 베이스밴드신호 처리부에 의해 복조된다.

휴대전화의 분야에서는, 최근 고속 및 고용량 통신을 할 수 있는 CDMA(Code Division Multiple Access: 부호분할 다중접속)방식이 주목받고 있다. CDMA방식은, 동일 주파수의 반송파에 다른 부호로 확산된 복수의 사용자의 송수신 데이터를 다중화하여 통신을 행한다. CDMA 시스템에서는, 기지국에서 수신하는 동일 주파수의 반송파에 의해 반송되는 복수 사용자로부터의 송신 데이터의 전력에 커다란 변동이 있으면 올바른 통신을 행할 수 없다. 이 때문에, 이동단말에 있어서는, 그 단말로부터 기지국까지의 거리에 따라 예컨대 70dB 이상과 같은 광범위에 걸친 송신전력제어를 행하는 것이 필수적이다.

직접변환방식을 이용하는 무선통신장치에서는, 이 광범위에 걸친 송신전력제어를 실현하기 위해 가변이득 증폭기를 베이스밴드부에 갖추는 것이 필요하다. 이것은, RF부에서의 가변이득 범위가 입출력간의 격리(isolation)에 의해 제한되기 때문에, 광범위한 송신전력 제어를 RF부에 의해서만 실현하는 것이 어렵기 때문이다.

이러한 광범위한 이득제어를 가능하게 하는 가변이득 증폭기의 일례로서, 미국 특허 제6,215,989호가 있다. 이 가변이득 증폭기에 의하면, 제1이득제어신호(Vc)는 제어신호 변환회로에 의해 제2이득제어신호(Vy)로 변환된다. 제어신호(Vy)는 전류분류형 이득제어 증폭기내의 차동쌍을 구성하는 바이폴라 트랜지스터(Q1, Q2)의 베이스단자에 입력된다. 이 이득제어 증폭기의 전달함수는 식 (1)로 나타낼 수 있다.

Iout/Iin = 1/[1 + exp(Vy/V_T)](1)

여기서, Iin 및 Iout는 각각 이득제어 증폭기의 입력신호전류 및 출력신호전류이고, V_T는 열전압으로 상온에서 약 26mV이다.

한편, 제어신호 변환회로의 전달함수는 식 (2)로 표시된다.

Vy = V_T·ln{exp(b·Vc/V_T) - 1}(2)

여기서, b＞=0이고, Vc＞=0이다. Vc=0의 경우, 식 (2)로부터 Vy는 -로 되지만, 이 경우는 차동쌍의 한쪽의 트랜지스터(Q1)에만 입력신호전류(Iin)가 흐른다고 해석한다.

식 (1), (2)로부터, 이 제어신호 변환회로를 갖춘 가변이득 증폭기의 총 이득은 식 (3)에 의해 나타낼 수 있다.

Iout/Iin

= 1/[1 + exp(Vy/V_T)]

= 1/〔1 + exp[(V_T/V_T)·ln{exp(b·Vc/V_T) - 1}]〕

= 1/[1 + exp(b·Vc/V_T) - 1]

= 1/[exp(b·Vc/V_T)]

= exp(-b·Vc/V_T)(3)

식 (3)으로부터, 제1이득제어신호(Vc)를 0(V)로부터 정(正)방향으로 증가시키면, 이득이 지수함수적으로 감소함을 알 수 있다. 식 (1)에서는, 우측에서의 분모 1이 지수함수의 이득제어를 방해한다. 식 (3)에 의하면, 우측의 분모에 1이 존재하지 않으므로, 이득이 지수함수적으로 변화한다.

휴대 전화기에서는, 회로를 가능한 한 바이폴라 프로세스보다 저가의 CMOS 프로세스로 실현하는 것이 바람직하다. 전술한 가변이득 증폭기는 CMOS 프로세스를 이용하여 실현하면, 식 (3)에 나타낸 이득제어특성이 얻어지지 않는다. 이것은, 바이폴라 트랜지스터의 입출력특성이 식 (4)에 나타낸 지수함수 특성인데 반해, MOS 트랜지스터의 입출력특성은 식 (5)에 나타낸 바와 같이 2승 특성(square characteristic)이기 때문이다.

Ic = Is·exp(V_BE/V_T)(4)

Id = β(V_GS- V_TH)²(5)

여기서, Is는 포화전류, V_BE는 베이스·에미터간 전압, V_T는 열전압, β는 MOS 트랜지스터의 사이즈나 프로세스에 의존하는 정수, V_GS는 게이트·소스간 전압, V_TH는 임계치전압이다.

따라서, 본 발명의 목적은 MOS 트랜지스터로 구성되고, 이득제어신호에 대해 지수함수의 이득제어를 실현할 수 있는 가변이득 증폭기를 제공함에 있다.

도 1은 본 발명의 제1실시형태에 따른 가변이득 증폭기의 기본 구성을 나타낸 도면,

도 2는 도 1에서의 제어신호 변환회로의 구성을 나타낸 회로도,

도 3은 도 2에 나타낸 제어신호 변환회로의 일부를 상세히 나타낸 회로도,

도 4는 본 발명의 제2실시형태에 따른 차동 구성의 가변이득 증폭기의 기본 구성을 나타낸 도면,

도 5는 본 발명의 제3실시형태를 설명하기 위한 직접변환방식에 의한 무선통신장치의 송수신부의 구성을 나타낸 블록도,

도 6은 본 발명의 제3실시형태에 따른 송신 베이스밴드(baseband: 기저대역)신호의 증폭기에 적용된 가변이득 증폭기의 구성을 나타낸 회로도,

도 7은 도 6에 나타낸 가변이득 증폭기의 출력신호를 입력신호로 하는 직교변조기(quadrature modulator)의 구성을 나타낸 회로도이다.

＜도면부호의 설명＞

10 --- 이득제어신호 입력단자, 11 --- 제어신호 변환회로,

12A, 12B --- 이득제어 증폭기, 13, 13-1, 13-2 --- 출력단자,

M1, M41 --- 제1트랜지스터, M2, M42 --- 제2트랜지스터,

M3, M43 --- 제3트랜지스터, M4, M44 --- 제4트랜지스터,

MN10 --- 제5트랜지스터, MN11 --- 제6트랜지스터,

MN20 --- 제7트랜지스터, MN21 --- 제8트랜지스터,

MP20, MP21 --- 전류미러회로의 트랜지스터,

101 --- 송신 베이스밴드신호 발생기,

102, 103 --- 베이스밴드신호 증폭기,

107 --- 직교 변조기, 108, 119 --- 국부발진기,

109, 120 --- 90°이상기, 110 --- 대역통과필터,

111 --- 전력증폭기,

112 --- 송수신 절환스위치(또는 듀플렉서),

113 --- 안테나, 114 --- 저잡음 증폭기,

115 --- 이미지 제거 필터, 118 --- 직교 복조기,

121, 122 --- 베이스밴드신호 증폭기,

123 --- 베이스밴드신호 처리부.

본 발명의 제1태양(態樣)에 의하면, 제1이득제어신호를 제2이득제어신호로 변환하도록 구성된 제어신호 변환회로와, 제2이득제어신호에 의해 제어되며 제1이득제어신호에 대해 지수함수적으로 변화하는 이득을 갖는 이득제어 증폭기를 구비하고, 이 이득제어 증폭기가 약반전영역(weak inversion region)에서 동작하도록 구성된 제1 및 제2MOS 트랜지스터의 차동쌍을 갖춘 가변이득 증폭기가 제공된다.

본 발명의 제2태양에 의하면, 제2이득제어신호에 의해 제어되며 제1이득제어신호에 대해 지수함수적으로 변화하는 이득을 갖는 이득제어 증폭기를 구비하고, 이 이득제어 증폭기가 약반전영역에서 동작하도록 구성된 제1 및 제2MOS 트랜지스터의 제1차동쌍과 약반전영역에서 동작하도록 구성된 제7 및 제8MOS 트랜지스터의 제2차동쌍을 갖춘 가변이득 증폭기가 제공된다.

(발명의 실시형태)

이하, 도면을 참조하여 본 발명의 실시형태에 대해 설명한다.

제1실시형태

도 1은 본 발명의 제1실시형태에 따른 가변이득 증폭기의 기본 구성을 나타내고 있다. 이 실시형태의 가변이득 증폭기는, MOS 트랜지스터를 이용하여 구성되어 있다. 이득제어신호 입력단자(10)에는, 가변이득 증폭기의 이득을 지수함수적으로 제어하기 위한 제1이득제어신호(Vc)가 입력된다. 이 제1이득제어신호(Vc)는, 제어신호 변환회로(11)에 의해 이득제어 증폭기(12A)의 이득을 Vc에 대해 지수함수적으로 제어하기 위한 제2이득제어신호(Vy)로 변환된다. 이 제2이득제어신호(Vy)는 이득제어 증폭기(12A)에 공급된다.

이득제어 증폭기(12A)에는, N형 MOS 트랜지스터(MN1, MN2)의 차동쌍이 설치되어 있다. 트랜지스터(MN1, MN2)의 공통소스단자에는 증폭되어야 할 입력신호전류(Iin)가 주입되고, 트랜지스터(MN1)의 드레인단자로부터 출력단자(13)로 증폭된 출력신호전류(Iout)가 취출된다. 트랜지스터(MN2)의 드레인단자로 흐르는 전류(Iin - Iout)는 불필요한 전류이고, 예컨대 전원으로 흐르는 것으로 한다. 전압신호인 이득제어신호(Vy)는 제어신호 변환회로(11)로부터 출력되어트랜지스터(MN1)의 게이트단자와 트랜지스터(MN2)의 게이트단자 사이에 입력된다.

바이폴라 트랜지스터를 이용한 종래의 가변이득 증폭기의 식 (1)에 나타낸 전달함수는, 트랜지스터의 입출력특성이 지수함수 특성일 때 얻어질 수 있다. MOS 트랜지스터의 입출력특성은 2승 특성이기 때문에, MOS 트랜지스터를 이용한 가변이득 증폭기는 일반적으로 그러한 전달함수를 실현할 수 없다.

그렇지만, MOS 트랜지스터에 흐르는 전류를 작게 해 가면, 즉 MOS 트랜지스터에 흐르는 전류의 밀도를 작게 하면, MOS 트랜지스터의 입출력특성이 일반적으로 알려진 2승 특성으로부터 지수함수 특성으로 변화한다. 이 전류밀도가 낮은 영역을 약반전영역(weak inversion region)이라 부른다. 이에 대해, 일반적으로 알려진 2승 특성을 갖는 영역을 강반전영역(strong inversion region)이라 부른다. 바꾸어 말하면, 강반전영역은 V_GS≥V_TH(V_GS: 게이트·소스간 전압, V_TH: 임계치전압)일 때 얻어지고, 약반전영역은 V_TH/2＜V_GS＜V_TH일 때 얻어진다. 식 (6)은 MOS 트랜지스터의 입출력특성을 나타낸다.

I_D= I_ON·exp[(V_GS- V_ON)/(n·V_T)](6)

여기서, I_D는 드레인전류, I_ON은 ON전류, V_ON은 ON전압, I_ON, V_ON및 n은 MOS 트랜지스터의 제조프로세스(예컨대, 불순물의 도핑농도 등)에 의해 결정되는 정수이다. V_T는 열전압으로, V_T= k·T/q(k는 볼츠만 정수, T는 절대온도, q는 전자전하)이다.

이 식 (6)을 이용하면, 도 1에 나타낸 트랜지스터(MN1, MN2)의 차동쌍의 전달함수는 식 (7)에 의해 나타낼 수 있다.

Iout/Iin = 1/[1 + exp(Vy/nV_T)](7)

식 (7)과 식 (1)을 비교하면, 차이점은 프로세스에 의해 결정되는 정수(n)가 부가되어 있는 점이지만, 이것은 단순한 V_T의 스케일링(scaling)이고, 본 실시형태의 지수함수의 이득 특성의 획득에는 특별히 영향을 미치지 않는다.

제어신호 변환회로(11)에 있어서는, 상기의 경우와 마찬가지로 MOS 트랜지스터의 약반전영역을 사용하고, 바이폴라 트랜지스터에서 이용한 이득제어방법을 이용하여 지수함수의 이득제어를 실현한다. 이 제어신호 변환회로(11)는, 기본적으로는 제1이득제어신호(Vc)를 입력으로 하여, 이득제어 증폭기(12A)의 트랜지스터(MN1, MN2)의 게이트단자 전위차와 같은 전압을 갖는 제2이득제어신호(Vy)를 출력한다.

도 2는 제어신호 변환회로(11)의 구체적인 구성을 나타낸다. 이 제어신호 변환회로(11)는 약반전영역에서 동작하는 MOS 트랜지스터(MN10, MN11)의 제2차동쌍을 갖추고 있다. 이들 트랜지스터(MN10, MN11)의 공통소스에 직류전류(Io)가 입력된다. 트랜지스터(MN10)의 드레인단자와 게이트단자는 서로 접속되어 있다. 트랜지스터(MN10)의 드레인단자에는 전류 I_D1= Io·exp(-bVc/V_T)이 입력된다. 트랜지스터(MN11)의 게이트단자에는 전원(V_BB)으로부터 일정의 직류전압 레벨이 주어진다.트랜지스터(MN11)의 드레인단자는, 예컨대 전원(V_DD; 도시하지 않음)에 접속된다. 이득제어 증폭기(12A)에 대해서는, 제어신호 변환회로(11)로부터 본 이득제어 증폭기(12A)의 입력임피던스가 높은 것이 요구된다. 도 1에 나타낸 바와 같이 이득제어 증폭기(12A)의 입력단자는 트랜지스터(MN1, MN2)의 게이트단자이므로, 이 요구는 충족된다.

다음으로, 제어신호 변환회로(11)로의 입력인 제1이득제어신호(Vc)와 출력신호인 제2이득제어신호(Vy)의 관계가 식 (2)를 만족한다는 사실을 이하에 설명한다.

제어신호 변환회로(11)로부터 출력되는 제2이득제어신호(Vy)는 이득제어 증폭기(12A)의 트랜지스터(MN10)와 트랜지스터(MN11)의 게이트단자간 전위차와 같다. 즉, Vy = V_GS(MN11) - V_GS(MN10)으로 된다. V_GS(MN11) 및 V_GS(MN10)은 각각 트랜지스터(MN10, MN11)의 게이트단자와 소스단자간의 전압이다.

따라서, 제2이득제어신호(Vy)는 다음 식 (8)에 의해 나타낼 수 있다.

Vy = n·V_T{ln((Io - I_D1)/I_ON) - ln(I_D1/I_ON)}

= n·V_T·ln(Io/I_D1- 1)

= n·V_T·ln(Io/(Io·exp(-b·Vc/V_T)) - 1)

= nV_T·ln{exp(b·Vc/V_T) - 1}(8)

이 식 (8)은 바이폴라 트랜지스터의 경우의 Vy를 나타내는 식 (2)에 정수(n)를 곱함으로써 얻어진다. 따라서, 이 제어신호 변환회로(11)를 이용함으로써, 제1이득제어신호(Vc)의 전압과 이득의 대수의 관계가 선형으로 된다. 즉, 식 (8)의 Vy를 식 (7)에 대입하면, 식 (7)은 종래의 가변이득 증폭기의 식 (3)과 마찬가지로 Iout/Iin = exp(-b·Vc/V_T)로 되어, 제1이득제어신호(Vc)에 대해 이득(Iout/Iin)을 지수함수적으로 변화시키는 것이 가능하게 된다.

다음으로, 제어신호 변환회로(11)에 인가되는 전류(I_D1)의 생성방법을 도 3을 참조하여 설명한다. 도 3에 있어서, N형 MOS 트랜지스터(MN20, MN21)는 트랜지스터(MN10, MN11)와 마찬가지로 약반전영역에서 동작하는 것으로 한다. 이하에, 도 2와 다른 점에 대해서만 설명을 한다.

도 2에서의 전류원(Io)은, 도 3에서의 전압원(V_BB)과 트랜지스터(MN21)에 의해 생성된다. 트랜지스터(MN21)의 게이트단자는 전압원(V_BB)에 접속됨과 더불어, 저항(R)을 매개로 하여 트랜지스터(MN20)의 게이트단자 및 이득제어 전류원 Ic(=k·Vc)에 접속된다. Ic는 제1이득제어신호(Vc)의 전압에 비례한 전류를 나타낸다. 비례계수는 k이다. 이 전류(Ic)는 소스축퇴저항(source degeneration resistor)을 소스단자 사이에 접속한 차동회로 등의 전압-전류 변환회로를 이용하여 간단히 실현할 수 있다.

트랜지스터(MN20)의 소스는 접지된다. 트랜지스터(MN20)의 드레인단자는 P형 MOS 트랜지스터(MP20, MP21)로 이루어진 전류미러회로의 입력단자(MP20의 게이트 및 드레인단자)에 접속된다. 전류미러회로의 출력단자인 트랜지스터(MP21)의 드레인단자는 트랜지스터(MN10)의 드레인 및 게이트단자에 접속되어 있다.

이하에, 도 3의 회로에 의해 전류 I_D1= Io·exp(-b·Vc/V_T)가 생성되는 것을 나타낸다.

트랜지스터(MN21)의 드레인전류(Io)는, 다음의 식에 의해 표시된다.

Io = I_ON·exp[(V_BB- V_ON)/n·V_T](9)

MN20의 게이트전압이 V_BB보다 IcR의 전압강하분만큼 낮은 전압으로 되므로, 트랜지스터(MN20)의 드레인전류(I_D1)는 다음의 식에 의해 표시된다.

I_D1= I_ON·exp[(V_BB- Ic·R - V_ON)/n·V_T]

= I_ON·exp[(V_BB- V_ON)/n·V_T] exp(-Ic·R/n·V_T)

= Io·exp(-k·Vc R/n·V_T)

= Io·exp(-b·Vc/V_T)(10)

여기서, k R/n = b로 했다. 따라서, 도 3의 회로에 의해 전류 I_D1= Io·exp(-b·Vc/V_T)가 생성된다는 것을 알 수 있다.

제조상의 변동을 고려하면, 전류 I_D1의 최대치에 대해 전류 Io가 작아질 가능성이 있다. 이 경우, 이득제어 범위가 불감(不感)으로 되는 Vc가 존재하게 된다. 이를 회피하기 위해, 트랜지스터(MN21)의 W/L(게이트폭/게이트길이의 비)을 트랜지스터(MN20)의 W/L에 비해 크게 한다. 이에 따라, 변동의 범위내에서 Io＞I_D1로 하는 것이 가능하게 되어, 이득제어가 불감으로 되는 Vc가 없게 된다. 다만, Vc가 0인 경우라도 I_D1＜Io로 되어 버리기 때문에, 최대이득은 낮아지게 된다. 그렇지만, 최대이득의 열화는 1dB 이하로 제한하는 것이 상세한 설명에 의해 가능하고, 충분히 실용적이다.

한편, Vc = A(A＞0)로부터 이득제어를 행하는 경우에는, 상기의 경우와 반대의 수법을 취함으로써 달성할 수 있다. 즉, Io＜I_D1로 하기 위해, 트랜지스터(MN20)의 W/L을 트랜지스터(MN21)의 W/L에 비해 크게 한다. 이것은 이득제어신호(Vc)가 0V를 출력할 수 없고, 예컨대 0.5V 이상의 출력만을 출력할 수 있는 경우에 유효하다.

상술한 바와 같이 이 실시형태에 의하면, MOS 트랜지스터를 약반전영역에서 동작시킴으로써, 이득제어신호에 대해 지수함수의 이득제어특성을 실현할 수 있다. 따라서, 광범위에 걸친 이득제어가 가능한 가변이득 증폭기를 종래의 바이폴라 트랜지스터를 이용한 가변이득 증폭기와 비교하여 저가로 제공할 수 있다.

제2실시형태

도 4는 본 발명의 제2실시형태에 따른 가변이득 증폭기로서, 이득제어 증폭기를 차동 구성으로 한 경우의 기본 구성을 나타낸다. 제1이득제어신호(Vc)가 제어신호 변환회로(11)에 의해 제2이득제어신호(Vy)로 변환되고, 이 제2이득제어신호(Vy)가 이득제어 증폭기(12B)로 입력된다.

이 이득제어 증폭기(12B)는, N형 MOS 트랜지스터(MN1, MN2)의 제1차동쌍과, N형 MOS 트랜지스터(MN3, MN4)의 제2차동쌍을 갖추고 있다. 이들 트랜지스터(MN1∼MN4)는 모두 약반전영역에서 동작하도록 설정되어 있다.

제어신호 변환회로(11)로부터의 제2이득제어신호(Vy)는 트랜지스터(MN2)의 게이트단자와 트랜지스터(MN1)의 게이트단자 사이 및 트랜지스터(MN4)의 게이트단자와 트랜지스터(MN3)의 게이트단자 사이에 입력된다. 트랜지스터(MN1, MN2)의 공통소스단자에는 제1입력신호전류(+Iin)가 입력된다. 트랜지스터(MN3, MN4)의 공통소스단자에는 +Iin과 상보관계에 있는 제2입력신호전류(-Iin)가 입력된다.

트랜지스터(MN1)의 드레인단자로부터 제1출력신호전류(+Iout)가 출력단자(13-1)로 출력된다. 트랜지스터(MN3)의 드레인단자로부터 +Iout과 상보관계에 있는 제2신호출력전류(-Iout)가 제2출력단자(13-2)로 출력된다. 트랜지스터(MN2, MN4)로부터의 출력전류 +Iu(= +Iin - (+Iout)) 및 -Iu(= -Iin - (-Iout))는 전원을 향하여 흐르는 것으로 한다.

제어신호 변환회로(11)에서의 Vy와 Vc의 관계는 도 1과 마찬가지이므로, 여기서는 그 설명을 생략한다. 또, 제어신호 변환회로(11)는 도 3에 나타낸 회로와 동일한 구성으로 해도 좋다.

본 발명의 가변이득 증폭기는, 직접변환방식(direct conversion system)을 이용한 휴대 무선기 등의 무선통신장치에 적합하다.

도 5는 직접변환방식에 의한 무선통신장치의 송수신부의 구성을 나타낸다. 여기서는, 송수신의 절체를 시분할로 행하는 TDD(Time Division Duplex)방식을 예로 하여 설명하지만, 본 발명은 이것에 한정되지 않는다.

우선, 송신 측에 대해 설명한다. 서로 직교하고 있는 제1 및 제2의 송신 베이스밴드신호 Ich(TX), Qch(TX)가 적당한 필터에 의해 대역 제한되어 베이스밴드신호 발생부(TX-BB; 101)로부터 출력된다. 이들 송신 베이스밴드신호 Ich(TX), Qch(TX)는, 가변이득 증폭기를 각각 포함하고 있는 베이스밴드신호 증폭기(102, 103)에 의해 각각 증폭된다. 증폭된 송신 베이스밴드신호 Ich(TX), Qch(TX)는 승산기(104, 105)와 가산기(106)로 이루어진 직교 변조기(quadrature modulator; 107)의 베이스밴드입력에 공급된다. 직교 변조기(107)의 국부 입력으로는, 국부발진기(108)에 의해 발생된 국부신호를, 90°이상기(90°-PS; 109)에 의해 2개의 신호, 즉 제1국부신호와 이 제1국부신호로부터 π/2 위상만큼 변이한 제2국부신호로 분할함으로써 발생된 직교 국부신호(quadrature local signal; 주파수를 f_L011로 한다)가 공급된다. 승산기(104)에서는, 송신 베이스밴드신호 Ich(TX)에 제1국부신호가 승산되어 제1RF(radio-frequency) 신호를 발생한다. 승산기(105)에서는, 송신 베이스밴드신호 Qch(TX)에 제2국부신호가 승산되어 제2RF신호를 발생한다. 가산기(106)는 상기 제1 및 제2RF신호를 결합하여 송신 RF신호를 발생한다.

송신 RF신호는, 대역통과필터(110)에 의해 불필요한 성분이 제거된 후, 전력증폭기(PA; 111)로 입력된다. 전력증폭기(111)는 그 입력단에 설치된 RF단 가변이득 증폭기를 갖추고 있다. 전력증폭기(111)로 입력된 송신 RF신호는 RF단 가변이득 증폭기에 의해 제어계(도시하지 않음)로부터의 제어신호에 따라 적당한 신호레벨로 조정되고, 그 후 소망하는 전력레벨로 증폭된다. 증폭된 송신 RF신호는 송수신 절환스위치(T/R)[또는 듀플렉서(duplexer); 112]를 매개로 하여 안테나(ANT;113)로부터 전파(radio wave)로서 방사된다.

이제, 수신 측에 대해 설명한다. 안테나(113)로부터의 수신 RF신호는 송수신 절환스위치(112)를 매개로 하여 저잡음 증폭기(LNA; 114)로 입력되어 증폭된다. 증폭된 수신 RF신호는 이미지 제거필터(115)를 매개로 하여 2개의 승산기(116, 117)로 이루어진 직교 복조기(118)의 RF입력에 공급된다. 직교 복조기(118)의 국부 입력으로는, 국부발진기(119)에 의해 발생된 국부신호를, 90°이상기(90°-PS; 120)에 의해 2개의 신호, 즉 제3국부신호와 이 제3국부신호로부터 위상이 π/2만큼 변이한 제4국부신호로 분할함으로써 발생된 직교 국부신호(주파수를 f_L010로 한다)가 공급된다. 승산기(116)에서는, 수신 RF신호에 제3국부신호를 승산하고, 제1수신 베이스밴드신호 Ich(RX)를 발생하기 위해 수신 RF신호의 주파수변환을 행한다. 승산기(117)에서는, 수신 RF신호에 제4국부신호를 승산하고, 제2수신 베이스밴드신호 Qch(RX)를 발생하기 위해 수신 RF신호의 주파수변환을 행한다.

이들 수신 베이스밴드신호 Ich(RX), Qch(RX)는, 가변이득 증폭기를 각각 갖추고 있는 베이스밴드신호 증폭기(121, 122)에 의해 증폭된다. 증폭된 수신 베이스밴드신호 Ich(RX), Qch(RX)는 베이스밴드신호 처리부(RX-BB; 123)로 입력되고, 여기서 복조가 수행됨으로써 원래의 데이터신호가 재생된다. 수신 측에서의 이득조정은, 일반적으로는 저잡음 증폭기(114) 및 베이스밴드신호 증폭기(121, 122)에서 수행된다.

CDMA 시스템에서는, 송신은 복수 사용자로부터의 송신 데이터를 반송파로 반송함으로써 수행된다. 수신 측에서는, 복수의 사용자로부터의 데이터의 송신전력에 커다란 변동이 있으면 올바른 통신을 행할 수 없다. 무선단말 측에서는, 무선단말로부터 기지국까지의 거리에 따라 예컨대 70dB 이상의 광범위에 걸친 송신전력제어가 가능하다.

CDMA 시스템에 있어서 도 5에 나타낸 바와 같은 직접변환 무선통신장치를 이용하는 경우에는, 베이스밴드신호 증폭기(121, 122)에 송신전력을 제어하기 위한 가변이득 증폭기능을 갖게 하는 것이 필요하다. 이는, 전력증폭기(111)의 입력단에 설치된 RF단 가변이득 증폭기에서의 가변이득 범위가 입출력간 격리(isolation)에 의해 제한되기 때문이다.

무선통신장치를 저가로 실현하기 위해서는, 회로의 가능한 한 많은 부분을 MOS 트랜지스터로 구성하는 것이 바람직하다. 도 5에 나타낸 무선통신장치에 있어서는, 전력증폭기(111) 및 저잡음 증폭기(114)나, 직교 변조기(107) 및 직교 복조기(118) 등은, 높은 주파수까지 동작하는 것이 요구되기 때문에, 주파수특성이 양호한 바이폴라 트랜지스터로 구성하는 것이 바람직하다. 이에 대해, 베이스밴드신호 증폭기(102, 103 및 121, 122)에 대해서는, 그들이 입력되는 베이스밴드신호를 취급하기 때문에, 바이폴라 트랜지스터에 비해 주파수특성이 떨어지는 MOS 트랜지스터로 구성해도 지장은 없다. 따라서, 본 발명의 실시형태에 기초를 둔 MOS 트랜지스터에 의해 실현되는 가변이득 증폭기는, 베이스밴드신호 증폭기(102, 103 및 121, 122)에 이득가변기능을 갖게 하는 경우에 특히 적합하다.

도 6은 본 발명의 실시형태에 기초를 둔 가변이득 증폭기를 도 5의 송신 측의 직교 변조기(107)의 전단에 설치된 베이스밴드신호 증폭기(102, 103)에 적용한 경우의 구성례를 나타내고 있다. 도 6의 베이스밴드신호 증폭기는, 도 4에 나타낸 제2실시형태에 따른 차동 구성의 가변이득 증폭기를 기초로 하여 구성되어 있다.

베이스밴드신호 발생기(101)로부터 출력된 송신 베이스밴드신호(Ich(TX) 또는 Qch(TX))는 도 6에 나타낸 베이스밴드신호 증폭기에 입력신호(Vin)로서 공급된다. 이 입력신호(Vin)는, 2개의 P형 MOS 트랜지스터(MP31, MP32)로 이루어진 차동증폭기에 의해 전압으로부터 전류로 변환된다. MOS 트랜지스터(MP31, MP32)의 각각의 소스단자는 소스축퇴저항(RT)의 양단 및 전류원(Io)에 접속되어 있다.

증폭된 베이스밴드신호는 트랜지스터(MP31, MP32)의 드레인단자로부터 차동전류신호로서 출력된다. 이 차동전류신호는 N형 MOS 트랜지스터(MN31, MN32, MN33, MN34)로 이루어진 전류미러회로에 의해 되접어 포개진다. 트랜지스터(MN33)의 드레인전류는 N형 MOS 트랜지스터(MN41, MN42)의 공통소스단자로 입력된다. 트랜지스터(MN34)의 드레인전류는 N형 MOS 트랜지스터(MN43, MN44)의 공통소스단자로 입력된다.

트랜지스터(MN41, MN42, MN43, MN44)는 도 4에서의 가변이득 증폭기(12B)의 트랜지스터(MN1, MN2, MN3, MN4)에 각각 대응한다. 즉, 트랜지스터(MN41, MN42)는 제1차동쌍을 구성하고, 트랜지스터(MN43, MN44)는 제2차동쌍을 구성한다. 이들 트랜지스터(MN41∼MN44)는 모두 약반전영역에서 동작한다.

도 6에서는 나타내고 있지 않지만, 제1 및 제2실시형태에서 설명한 것과 마찬가지로 구성된 제어신호 변환회로가 설치되고, 이 제어신호 변환회로(11)로부터제2이득제어신호(Vy)가 트랜지스터(MN42)의 게이트단자와 트랜지스터(MN41)의 게이트단자 사이 및 트랜지스터(MN44)의 게이트단자와 트랜지스터(MN43)의 게이트단자 사이에 입력된다. 따라서, 트랜지스터(MN41, MN42, MN43, MN44)에 있어서는, 제2이득제어신호(Vy)에 따라 송신 베이스밴드신호에 대해 지수함수의 이득제어가 수행된다.

종속접속 트랜지스터(공통게이트 트랜지스터; MN51, MN52)는 도 6에 나타낸 베이스밴드신호 증폭기의 출력단에 배설되어 있다. 트랜지스터(MN41, MN42, MN43, MN44)에 의해 이득 제어된 송신 베이스밴드신호는 공통게이트 트랜지스터(MN51, MN52)를 매개로 하여 전류신호(+Iout, -Iout)로서 출력되어, 도 5에 나타낸 직교 변조기(107)로 입력된다. 여기서, 종속접속 트랜지스터(MN51, MN52)를 이용하는 이유는 2가지가 있다. 첫 번째 이유는, 트랜지스터(MN41, MN42, MN43, MN44)의 드레인단자와 기판(substrate)간의 기생 캐패시터가 대단히 크기 때문에, 트랜지스터(MN41, MN42, MN43, MN44)로부터의 베이스밴드신호가 직교 변조기로 직접 입력될 때 직교 변조기의 스위칭 트랜지스터의 구동능력을 낮추기 위함이다. 두 번째 이유는, 상기 기생 캐패시터의 충방전에 의한 캐리어 누설 등의 불필요한 신호의 발생을 방지하기 위함이다.

지수함수의 이득제어를 행하기 위해 이득제어 트랜지스터(MN41, MN42, MN43, MN44)를 약반전영역에서 동작시킬 때, 이들 트랜지스터(MN41, MN42, MN43, MN44)의 W/L이 다른 트랜지스터에 비해 20배 이상 커지기 때문에, 기생 캐패시터가 크다. 기생 캐패시터가 문제로 되지 않는 경우에는, 공통게이트 트랜지스터(MN51, MN52)는 반드시 필요로 하지 않는다.

도 7은 직교 변조기(107)의 구체적인 구성례를 나타내고 있다. 도 7에 나타낸 회로는, 2중 평형 변조기(double balanced modulator)로서 알려져 있다. 4조의 차동쌍은 N형 MOS 트랜지스터(MN61∼MN68)에 의해 구성되고, 각 차동쌍의 공통소스단자에는 송신 베이스밴드신호(+I_ICH, -I_ICH, +I_QCH, -I_QCH)가 입력된다. 도 6에 나타낸 베이스밴드신호 증폭기로부터의 출력신호전류(+Iout, -Iout)는 +I_ICH, -I_ICH또는 +I_QCH, -I_QCH로서 직교 변조기(107)로 입력된다. 4조의 차동쌍의 드레인단자는 4개씩 공통으로 접속되고, 2개의 부하저항(Ro)에 의해 하나의 출력전압신호(Vout)가 얻어진다.

여기서는, 본 발명의 실시형태에 따른 가변이득 증폭기를 직교 변조기(107)의 입력 측의 베이스밴드신호 증폭기(102, 103)에 적용한 경우를 예로 들어 설명했다. 마찬가지로, 본 발명의 실시형태에 따른 가변이득 증폭기를 직교 복조기(118) 후단의 베이스밴드신호 증폭기(121, 122)에 적용하는 것도 가능하다.

부가적인 이점 및 변형이 당업자에게 용이하게 생각에 미칠 수 있다. 본 발명은 개괄적인 면에서 특정의 상세한 설명 및 여기에서 나타내고 설명한 대체 실시형태에 한정되는 것은 아니다. 따라서, 본 발명은 발명의 정신 및 범위를 이탈하지 않는 범위내에서 여러 가지로 변형하여 실시할 수 있다.

이상 설명한 바와 같이 본 발명에 의하면, MOS 트랜지스터를 약반전영역에서동작시킴으로써, 이득제어신호에 대해 지수함수의 이득제어기능을 MOS 트랜지스터에 의해 실현할 수 있고, 광범위에 걸친 이득제어가 가능한 가변이득 증폭기를 종래의 바이폴라 트랜지스터를 이용한 가변이득 증폭기와 비교하여 저가로 제공할 수 있다.

Claims

이득을 갖고, 약반전영역에서 동작하도록 구성된 제1 및 제2MOS 트랜지스터(MN1, MN2)의 차동쌍을 갖춘 이득제어 증폭기(12A)와,

제1이득제어신호를 제2이득제어신호로 변환하고, 그 이득이 제1이득제어신호에 대해 지수함수적으로 변화하도록 하기 위해 제2이득제어신호를 상기 이득제어 증폭기에 공급하도록 구성된 제어신호 변환회로(11)를 구비한 것을 특징으로 하는 가변이득 증폭기.
제1항에 있어서, 상기 이득제어 증폭기의 MOS 트랜지스터의 차동쌍은 입력신호전류를 수신하도록 구성된 공통소스단자와 그 사이에 제2이득제어신호가 공급되는 각각의 게이트를 갖추고 있고, 상기 이득제어 증폭기는 상기 제1MOS 트랜지스터의 드레인단자로부터 증폭된 출력신호전류를 출력하도록 구성되어 있는 것을 특징으로 하는 가변이득 증폭기.
제1항에 있어서, 상기 제어신호 변환회로는 직류전류(Io)가 공급되는 공통소스단자를 갖추고 약반전영역에서 동작하도록 구성된 제3 및 제4MOS 트랜지스터(MN10, MN11)의 차동쌍을 갖추고 있으며, 상기 제3MOS 트랜지스터(MN10)는 서로 접속되는 드레인단자와 게이트단자를 갖추고, 상기 제3MOS트랜지스터(MN10)의 드레인단자에 전류 Io·exp(-b·Vc/V_T)(여기서, Vc는 제1이득제어신호, V_T는 열전압, b＞0이다)가 인가되며, 상기 제4MOS 트랜지스터(MN11)는 일정의 직류레벨로 고정된 게이트단자를 갖추고, 상기 제3MOS 트랜지스터(MN10)의 게이트단자와 상기 제4MOS 트랜지스터(MN11)의 게이트단자간의 전위차가 상기 제2이득제어신호에 대응하는 것을 특징으로 하는 가변이득 증폭기.
제3항에 있어서, 상기 제어신호 변환회로는, 각각이 고정전위점에 접속된 소스단자와 게이트단자를 갖추고 약반전영역에서 동작하도록 구성된 제5 및 제6MOS 트랜지스터(MN20, MN21)와,

상기 제5MOS 트랜지스터의 드레인단자에 접속되어 입력신호전류를 수신하는 입력단자와, 상기 제3MOS 트랜지스터의 드레인단자에 접속되어 출력신호전류를 출력하는 출력단자를 갖춘 전류미러회로(MP20, MP21),

상기 제5MOS 트랜지스터(MN20)의 게이트단자에 접속되어 상기 제1이득제어신호(Vc)에 비례한 전류(Ic)를 발생하도록 구성된 전류원,

상기 제6MOS 트랜지스터(MN21)의 게이트단자 및 소스단자와 상기 전류원의 사이에 접속된 일정의 바이어스전압원(V_BB) 및,

상기 제6MOS 트랜지스터(MN21)의 게이트단자와 상기 전류원의 사이에 접속된 저항(R)을 더 구비하고,

상기 제6MOS 트랜지스터가 상기 제3 및 제4MOS 트랜지스터의 공통소스단자에접속된 드레인단자를 갖춘 것을 특징으로 하는 가변이득 증폭기.
제4항에 있어서, 상기 전류미러회로의 입력신호전류대 출력신호전류의 비가 1미만인 것을 특징으로 하는 가변이득 증폭기.
제4항에 있어서, 상기 전류미러회로의 입력신호전류대 출력신호전류의 비가 1을 넘는 것을 특징으로 하는 가변이득 증폭기.
제1항에 있어서, 상기 제어신호 변환회로(11)는,

Vy = V_T·ln{exp(b·Vc/V_T) - 1}

(여기서, Vc는 제1이득제어신호, Vy는 제2이득제어신호, V_T는 열전압, b＞0이다)

로 정의되는 전달특성을 갖는 것을 특징으로 하는 가변이득 증폭기.
제1항에 있어서, 상기 이득제어 증폭기(12A)는,

Iout/Iin = 1/[1 + exp{Vy/(n·V_T)}]

(여기서, Iin은 입력신호전류, Iout는 출력신호전류, Vy는 제2이득제어신호, V_T는 열전압, n은 정수이다)

로 정의되는 입출력특성을 갖는 것을 특징으로 하는 가변이득 증폭기.
제1이득제어신호를 제2이득제어신호로 변환하도록 구성된 제어신호 변환회로(11)와,

제2이득제어신호에 의해 제어되며 제1이득제어신호에 대해 지수함수적으로 변화하는 이득을 갖고, 약반전영역에서 동작하도록 구성된 제1 및 제2MOS 트랜지스터(MN1, MN2)의 제1차동쌍과 약반전영역에서 동작하도록 구성된 제7 및 제8MOS 트랜지스터(MN3, MN4)의 제2차동쌍을 갖춘 이득제어 증폭기(12B)를 구비한 것을 특징으로 하는 가변이득 증폭기.
제9항에 있어서, 상기 제1 및 제2MOS 트랜지스터(MN1, MN2)는 제1입력신호전류를 수신하도록 구성된 공통소스단자와 그 사이에 제2이득제어신호가 공급되는 각각의 게이트를 갖추고 있고, 상기 제7 및 제8MOS 트랜지스터(MN3, MN4)는 상기 제1입력신호전류와 상보 관계에 있는 제2입력신호전류를 수신하도록 구성된 공통소스단자와 그 사이에 제2이득제어신호가 공급되는 각각의 게이트를 갖추고 있으며, 상기 이득제어 증폭기는 상기 제1MOS 트랜지스터(MN1)의 드레인단자로부터 증폭된 제1출력신호전류를 출력하고 상기 제7MOS 트랜지스터(MN3)의 드레인단자로부터 상기 제1출력신호전류와 상보 관계에 있는 증폭된 제2출력신호전류를 출력하도록 구성되어 있는 것을 특징으로 하는 가변이득 증폭기.
제9항에 있어서, 상기 제어신호 변환회로는 직류전류(Io)가 공급되는 공통소스단자를 갖추고 약반전영역에서 동작하도록 구성된 제3 및 제4MOS 트랜지스터(MN10, MN11)의 차동쌍을 갖추고 있으며, 상기 제3MOS 트랜지스터(MN10)는 서로 접속되는 드레인단자와 게이트단자를 갖추고, 상기 제3MOS 트랜지스터(MN10)의 드레인단자에 전류 Io·exp(-b·Vc/V_T)(여기서, Vc는 제1이득제어신호, V_T는 열전압, b＞0이다)가 인가되며, 상기 제4MOS 트랜지스터(MN11)는 일정의 직류레벨로 고정된 게이트단자를 갖추고, 상기 제3MOS 트랜지스터(MN10)의 게이트단자와 상기 제4MOS 트랜지스터(MN11)의 게이트단자간의 전위차가 상기 제2이득제어신호에 대응하는 것을 특징으로 하는 가변이득 증폭기.
제11항에 있어서, 상기 제어신호 변환회로는, 각각이 고정전위점에 접속된 소스단자와 게이트단자를 갖추고 약반전영역에서 동작하도록 구성된 제5 및 제6MOS 트랜지스터(MN20, MN21)와,

상기 제5MOS 트랜지스터의 드레인단자에 접속되어 입력신호전류를 수신하는 입력단자와, 상기 제3MOS 트랜지스터의 드레인단자에 접속되어 출력신호전류를 출력하는 출력단자를 갖춘 전류미러회로(MP20, MP21),

상기 제5MOS 트랜지스터(MN20)의 게이트단자에 접속되어 상기 제1이득제어신호(Vc)에 비례한 전류(Ic)를 발생하도록 구성된 전류원,

상기 제6MOS 트랜지스터(MN21)의 게이트단자 및 소스단자와 상기 전류원의 사이에 접속된 일정의 바이어스전압원(V_BB) 및,

상기 제6MOS 트랜지스터(MN21)의 게이트단자와 상기 전류원의 사이에 접속된 저항(R)을 더 구비하고,

상기 제6MOS 트랜지스터가 상기 제3 및 제4MOS 트랜지스터의 공통소스단자에 접속된 드레인단자를 갖춘 것을 특징으로 하는 가변이득 증폭기.
제12항에 있어서, 상기 전류미러회로의 입력신호전류대 출력신호전류의 비가 1미만인 것을 특징으로 하는 가변이득 증폭기.
제12항에 있어서, 상기 전류미러회로의 입력신호전류대 출력신호전류의 비가 1을 넘는 것을 특징으로 하는 가변이득 증폭기.
제9항에 있어서, 상기 제어신호 변환회로(11)는,

Vy = V_T·ln{exp(b·Vc/V_T) - 1}

(여기서, Vc는 제1이득제어신호, Vy는 제2이득제어신호, V_T는 열전압, b＞0이다)

로 정의되는 전달특성을 갖는 것을 특징으로 하는 가변이득 증폭기.
서로 직교하는 제1 및 제2의 송신 베이스밴드신호를 발생하도록 구성된 베이스밴드신호 발생기(101)와,

각각이 상기 제1 및 제2의 송신 베이스밴드신호를 증폭하는 청구항 1에 기재된 가변이득 증폭기를 갖춘 제1 및 제2베이스밴드신호 증폭기(102, 103),

상기 증폭된 제1의 송신 베이스밴드신호에 제1국부신호를 승산하여 제1비율의 주파수신호를 생성하고, 상기 증폭된 제2의 송신 베이스밴드신호에 상기 제1국부신호로부터 변이한 π/2 위상을 갖는 제2국부신호를 승산하여 제2비율의 주파수신호를 생성하며, 상기 제1비율의 주파수신호와 상기 제2비율의 주파수신호를 송신 RF신호로 결합하도록 구성된 직교 변조기(107) 및,

상기 송신 RF신호를 송신하도록 구성된 송신기(110, 111, 112, 113)를 구비한 것을 특징으로 하는 무선통신장치.
제16항에 있어서, 상기 제1 및 제2베이스밴드신호 증폭기(102, 103)는 각각 종속접속 트랜지스터(MN51, MN52)를 더 갖추고 있고, 상기 종속접속 트랜지스터(MN51, MN52)는 상기 제1 및 제2베이스밴드신호에 대응하는 출력신호전류를 상기 가변이득 증폭기로부터 상기 직교 변조기(107)로 송신하도록 배설되어 있는 것을 특징으로 하는 무선통신장치.
RF신호를 수신하도록 구성된 수신기(113, 114, 115)와,

상기 수신된 RF신호에 제3국부신호를 승산하여 제1의 수신 베이스밴드신호를 생성하고, 상기 수신된 RF신호에 상기 제3국부신호로부터 변이한 π/2 위상을 갖는 제4국부신호를 승산하여 상기 제1의 수신 베이스밴드신호로부터 변이한 π/2 위상을 갖는 제2의 수신 베이스밴드신호를 생성하도록 구성된 직교 복조기(118),

각각이 상기 제1 및 제2의 수신 베이스밴드신호를 증폭하는 청구항 1에 기재된 가변이득 증폭기를 갖춘 제1 및 제2베이스밴드신호 증폭기(121, 122) 및,

상기 증폭된 제1 및 제2의 수신 베이스밴드신호를 처리하도록 구성된 베이스밴드신호 처리부(123)를 구비한 것을 특징으로 하는 무선통신장치.
서로 직교하는 제1 및 제2의 송신 베이스밴드신호를 발생하도록 구성된 베이스밴드신호 발생기(101)와,

각각이 상기 제1 및 제2의 송신 베이스밴드신호를 증폭하는 청구항 9에 기재된 가변이득 증폭기를 갖춘 제1 및 제2베이스밴드신호 증폭기(102, 103),

상기 증폭된 제1의 송신 베이스밴드신호에 제1국부신호를 승산하여 제1비율의 주파수신호를 생성하고, 상기 증폭된 제2의 송신 베이스밴드신호에 상기 제1국부신호로부터 변이한 π/2 위상을 갖는 제2국부신호를 승산하여 제2비율의 주파수신호를 생성하며, 상기 제1비율의 주파수신호와 상기 제2비율의 주파수신호를 송신 RF신호로 결합하도록 구성된 직교 변조기(107) 및,

상기 송신 RF신호를 송신하도록 구성된 송신기(110, 111, 112, 113)를 구비한 것을 특징으로 하는 무선통신장치.
제19항에 있어서, 상기 제1 및 제2베이스밴드신호 증폭기(102, 103)는 각각 종속접속 트랜지스터(MN51, MN52)를 더 갖추고 있고, 상기 종속접속트랜지스터(MN51, MN52)는 상기 제1 및 제2베이스밴드신호에 대응하는 출력신호전류를 상기 가변이득 증폭기로부터 상기 직교 변조기(107)로 송신하도록 배설되어 있는 것을 특징으로 하는 무선통신장치.
RF신호를 수신하도록 구성된 수신기(113, 114, 115)와,

상기 수신된 RF신호에 제3국부신호를 승산하여 제1의 수신 베이스밴드신호를 생성하고, 상기 수신된 RF신호에 상기 제3국부신호로부터 변이한 π/2 위상을 갖는 제4국부신호를 승산하여 상기 제1의 수신 베이스밴드신호로부터 변이한 π/2 위상을 갖는 제2의 수신 베이스밴드신호를 생성하도록 구성된 직교 복조기(118),

각각이 상기 제1 및 제2의 수신 베이스밴드신호를 증폭하는 청구항 9에 기재된 가변이득 증폭기를 갖춘 제1 및 제2베이스밴드신호 증폭기(121, 122) 및,

상기 증폭된 제1 및 제2의 수신 베이스밴드신호를 처리하도록 구성된 베이스밴드신호 처리부(123)를 구비한 것을 특징으로 하는 무선통신장치.