KR20000042793A - Method for managing state of duplexed processor - Google Patents
Method for managing state of duplexed processor Download PDFInfo
- Publication number
- KR20000042793A KR20000042793A KR1019980059075A KR19980059075A KR20000042793A KR 20000042793 A KR20000042793 A KR 20000042793A KR 1019980059075 A KR1019980059075 A KR 1019980059075A KR 19980059075 A KR19980059075 A KR 19980059075A KR 20000042793 A KR20000042793 A KR 20000042793A
- Authority
- KR
- South Korea
- Prior art keywords
- processor
- state
- signal
- flag
- response
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2033—Failover techniques switching over of hardware resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3006—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is distributed, e.g. networked systems, clusters, multiprocessor systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
본 발명은 이중화된 프로세서간의 상태 관리 방법에 관한 것이다.The present invention relates to a state management method between redundant processors.
일반적으로 교환시스템이나 통신 시스템들은 동작의 신뢰성 및 안정된 통화 기능을 서비스하기 위하여 이중화 장치를 사용하는 것이 일반적인 추세이다. 또한 교환시스템은 분산제어 처리 방법을 사용하고 있으므로, 제어하는 기능의 레벨을 각각 다르게 하여 교환기능을 수행한다. 예를 들어, 교환시스템에서는 기능 모듈(Module)을 제어하는 프로세서들과, 상기 모듈을 구성하는 보드(board)를 제어하는 프로세서들과, 디바이스(device)를 제어하는 프로세서들로 이루어진다. 이런 경우 상기 모듈의 기능을 제어하는 프로세서들 간에는 프로세서간 통신(Inter Processor Communication)을 수행하여 교환을 위한 각종 메시지들을 통신하며, 이러한 메시지에 의해 해당하는 모듈의 전반적인 기능을 제어한다. 그리고 상기 특정 모듈을 제어하는 프로세서는 자신의 모듈내에 위치되는 보드들의 동작을 제어하는 프로세서들 및 디바이스들의 동작을 제어하는 프로세서들과 상기 메시지를 이용하여 해당하는 모듈의 동작을 제어한다. 상기한 바와 같은 이중화된 프로세서의 상태 관리 알고리즘을 도 1을 참조하여 설명하기로 한다.In general, exchange systems and communication systems generally use duplication devices to service reliable operation and stable call function. In addition, since the exchange system uses a distributed control processing method, the exchange function is performed with different levels of control functions. For example, in an exchange system, a processor includes a processor for controlling a function module, a processor for controlling a board constituting the module, and a processor for controlling a device. In this case, interprocessor communication is performed between the processors controlling the function of the module to communicate various messages for exchange, and the overall function of the corresponding module is controlled by these messages. The processor controlling the specific module controls the operation of the corresponding module by using the message and the processors controlling the operation of the processors and devices that control the operation of the boards located in the module. The state management algorithm of the redundant processor as described above will be described with reference to FIG. 1.
도 1은 종래의 이중화된 프로세서의 상태관리 알고리즘을 설명하기 위한 이중화된 프로세서의 구성을 나타낸 도면이다. 상기 도 1에 도시된 바와 같은 이중화된 프로세서는 각각 동작모드 및 대기모드(ACT/STANDBY)하에서 기능을 수행하며 각 프로세서들은 프로세서간 통신을 수행한다. 도 1에서 A(side)프로세서(12)는 동작모드이며, B(side)프로세서(14)는 대기모드라고 가정한다.1 is a diagram illustrating a configuration of a redundant processor for explaining a state management algorithm of a conventional redundant processor. The redundant processors as shown in FIG. 1 perform functions in an operation mode and a standby mode (ACT / STANDBY), respectively, and each processor performs interprocessor communication. In FIG. 1, it is assumed that the A (side) processor 12 is in an operation mode and the B (side) processor 14 is in a standby mode.
상태관리를 하는 관리프로세서(10)는 주기적으로 예를 들어 4초 간격으로 어라이브확인신호(alive request signal: AliveReqSig)를 A프로세서(12)로 출력하며, 그 응답으로 A프로세서(12)로부터 어라이브응답신호(alive request acknowledgement: AliveReqAck)를 받음으로써 이를 통해 프로세서의 상태를 파악한다.The management processor 10 which manages the status periodically outputs an active request signal (AliveReqSig) to the A processor 12 at intervals of 4 seconds, for example, from the A processor 12 in response. It receives the live request acknowledgement (AliveReqAck) to determine the state of the processor.
타이머(16)는 주기적으로 예를 들어 7초 간격으로 신호를 A프로세서(12)로 출력한다. A프로세서(12)는 타이머(16)의 신호를 받으면, B확인 플래그(FLAG B-alive)를 "FALSE"로 초기 설정한 다음, B프로세서(14)로 상태확인신호(DualCheckSig)를 출력한다. B프로세서(14)는 그 응답으로 상태응답신호(DualCheckAck)를 A프로세서(12)로 출력하는데, A프로세서(12)는 상기 상태응답신호를 받으면, B프로세서(14)가 현재 어라이브한 것으로 간주하고, 상기 B확인 플래그(FLAG B-alive)를 "TRUE"로 설정한다.The timer 16 periodically outputs a signal to the A processor 12 at, for example, 7 seconds intervals. Upon receiving the signal of the timer 16, the A processor 12 initially sets the B confirmation flag FLAG B-alive to "FALSE" and then outputs a status check signal DualCheckSig to the B processor 14. In response, the B processor 14 outputs a status response signal (DualCheckAck) to the A processor 12. When the A processor 12 receives the status response signal, the B processor 14 is considered to be currently live. Then, the B confirmation flag FLAG B-alive is set to "TRUE".
한편, A프로세서는 상기와 같이 관리프로세서(10)로부터 어라이브확인신호를 받으면, 어라이브응답신호를 관리프로세서(10)로 출력하여 응답하게 되는데, 상기 어라이브응답신호에는 현재 B확인 플래그가 포함된다. 그러므로, 관리프로세서(10)는 A프로세서(12)로부터 어라이브응답신호를 받아서 상기 B확인 플래그를 확인하여, 그 값이 "FALSE"이면 B프로세서(14)가 데드(dead)한 상태라고 간주하고, "TRUE"이면 B프로세서(14)가 어라이브한 상태라고 간주한다. 상기한 바와 같은 동작에 의해 이중화된 프로세간의 상태관리 동작이 이루어진다.On the other hand, when the processor A receives the live confirmation signal from the management processor 10 as described above, it outputs the live response signal to the management processor 10 and responds. The live response signal includes the current B confirmation flag. do. Therefore, the management processor 10 receives the live response signal from the A processor 12, checks the B acknowledgment flag, and if the value is "FALSE", the B processor 14 is considered dead. If "TRUE", it is assumed that the B processor 14 is in the live state. By the operation as described above, the state management operation of the redundant processor is performed.
그런데, 프로세서 상태관리 알고리즘에서는, A프로세서(12)가 타이머(16)로부터 신호를 받았을 때, 먼저 B 확인 플래그를 "FALSE"로 설정하고 이후 B프로세서(14)로 상태확인신호를 출력한다. 따라서 A프로세서(12)가 B프로세서(14)로부터 상태응답신호를 응답받기 전에, 상태관리를 하는 관리프로세서(10)로부터 어라이브확인신호를 받게 되면, B확인 플래그가 "FALSE"인 상태로 관리프로세서(10)로 어라이브응답신호를 출력하는 경우가 발생한다. 상기 신호들의 전송속도는 예를 들어, 수 ms(micro second) 정도로서 상기와 같은 경우가 발생할 가능성이 적으나, 그러한 경우가 발생할 가능성이 있다. 이때 상기 관리프로세서(10)는 B프로세서를 데드한 상태로 오판하게 될 수 있다.By the way, in the processor state management algorithm, when the A processor 12 receives a signal from the timer 16, it first sets the B acknowledgment flag to "FALSE" and then outputs a state acknowledgment signal to the B processor 14. Therefore, when the A processor 12 receives the live acknowledgment signal from the management processor 10 which manages the status before the A processor 12 receives the status response signal from the B processor 14, the B acknowledgment flag is managed as "FALSE". There is a case where the live response signal is output to the processor 10. The transmission rate of the signals is, for example, about a few ms (micro second), which is unlikely to occur as described above. However, such a case may occur. At this time, the management processor 10 may be misjudged in the dead state of the B processor.
따라서 본 발명의 목적은 보다 신뢰성 있는 이중화된 프로세서의 상태관리 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a more reliable state management method of a redundant processor.
상기한 목적을 달성하기 위하여 본 발명은 관리프로세서로부터의 어라이브확인신호에 응답하여 제2프로세서의 상태 확인을 나타내는 확인 플래그를 포함한 어라이브응답신호를 발생하는 동작모드인 제1프로세서와, 대기모드인 상기 제2프로세서의 이중화된 프로세서의 상태관리 방법에 있어서, 타이머 신호의 입력시에 상기 제2프로세서의 상태 확인을 나타내는 미리 설정된 보조 확인 플래그 상태를 상기 확인 플래그로 설정하는 과정과, 상기 제2프로세서로 상태확인신호를 출력하여 상기 제2프로세서로부터 상태응답신호의 응답을 확인하는 과정과, 상기 제2프로세서로부터의 상태응답신호의 응답 유무에 따라 상기 보조 확인 플래그의 상태를 설정하는 과정으로 이루어짐을 특징으로 한다.In order to achieve the above object, the present invention provides a first processor, which is an operation mode for generating a live response signal including an acknowledgment flag indicating a status check of a second processor in response to the live confirmation signal from a management processor, and a standby mode. A method of managing a state of a redundant processor of the second processor, the method comprising: setting a preset auxiliary check flag state indicating a state check of the second processor as the confirmation flag when a timer signal is input; Outputting a status check signal to a processor to check a response of the status response signal from the second processor, and setting a state of the auxiliary check flag according to whether the status response signal from the second processor is present or not. It is characterized by.
도 1은 종래의 이중화된 프로세서의 상태관리 알고리즘을 설명하기 위한 이중화된 프로세서의 구성을 나타낸 도면1 is a diagram illustrating a configuration of a redundant processor for explaining a state management algorithm of a conventional redundant processor.
도 2는 본 발명의 일 실시예에 따른 이중화된 프로세서의 상태관리 알고리즘을 설명하기 위한 이중화된 프로세서의 구성을 나타낸 도면2 is a diagram illustrating a configuration of a redundant processor for explaining a state management algorithm of the redundant processor according to an embodiment of the present invention.
도 3은 도 2 중 A프로세서의 본 발명의 일 실시예에 따른 상태관리 과정의 동작 흐름도3 is an operation flowchart of a state management process according to an embodiment of the present invention of the processor A of FIG.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 동작 과정 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, specific matters such as specific operation processes are shown, which are provided to help a more general understanding of the present invention, and it is understood that the specific matters may be changed or changed within the scope of the present invention. It is self-evident to those of ordinary knowledge in Esau.
도 2는 본 발명의 일 실시예에 따른 이중화된 프로세서의 상태관리 알고리즘을 설명하기 위한 이중화된 프로세서의 구성을 나타낸 도면이다. 도 2에서 본 발명의 일 실시예에 따른 A(side)프로세서(18)는 동작모드이며, B(side)프로세서(14)는 대기모드라고 가정한다. 도 2를 참조하면, 종래와 마찬가지로, 상태관리를 하는 관리프로세서(10)는 주기적으로 어라이브확인신호(AliveReqSig)를 A프로세서(18)로 출력하며, 그 응답으로 A프로세서(18)로부터 어라이브응답신호(AliveReqAck)를 받음으로써 이를 통해 프로세서의 상태를 파악한다. 상기 어라이브응답신호에는 종래와 마찬가지로 현재 B확인 플래그(FLAG B-alive)가 포함된다. 그러므로, 관리프로세서(10)는 상기 B확인 플래그를 확인하여, 그 값이 "FALSE"이면 B프로세서(14)가 데드한 상태라고 간주하고, "TRUE"이면 B프로세서(14)가 어라이브한 상태라고 간주한다. 이러한 동작은 종래와 동일하며, 본 발명에서는 상기 A프로세서(18)에 B프로세서(14)의 상태확인을 위한 B확인 플래그 외에 보조 확인 플래그(FLAG Newflag)를 추가로 마련한다. 상기 A프로세서(18)는 상기 보조 확인 플래그를 이용하여 상기 B확인 플래그에 오류가 없도록 한다. 이를 도 3을 참조하여 보다 상세히 설명하기 한다.2 is a diagram illustrating a configuration of a redundant processor for explaining a state management algorithm of the redundant processor according to an embodiment of the present invention. In FIG. 2, it is assumed that the side processor 18 according to an embodiment of the present invention is in an operation mode, and the side processor 14 is in a standby mode. Referring to FIG. 2, as in the related art, the management processor 10 which manages the state periodically outputs the live confirmation signal AliveReqSig to the A processor 18, and in response, the management processor 10 outputs the live confirmation signal AliveReqSig from the A processor 18. It receives the response signal (AliveReqAck) to determine the state of the processor. The live response signal includes the current B confirm flag FLAG B-alive as in the prior art. Therefore, the management processor 10 checks the B confirmation flag, and if the value is "FALSE", the B processor 14 is considered dead, and if "TRUE", the B processor 14 is alive. Is considered. This operation is the same as in the related art. In the present invention, an auxiliary confirmation flag FLAG Newflag is additionally provided to the A processor 18 in addition to the B confirmation flag for checking the status of the B processor 14. The A processor 18 uses the auxiliary confirmation flag so that there is no error in the B confirmation flag. This will be described in more detail with reference to FIG. 3.
도 3은 도 2 중 A프로세서의 본 발명의 일 실시예에 따른 상태관리 과정의 동작 흐름도이다. 타이머(16)의 신호가 입력되면, A프로세서(18)는 이를 20단계에서 확인하여 이후 22단계로 진행한다. 22단계에서 A프로세서(18)는 상기 B프로세서(14)의 상태 확인을 나타내는 상기 보조 확인 플래그(FLAG Newflag) 상태를 상기 B확인 플래그로 복사한다. 이후 24단계에서는 상기 보조 확인 플래그를 "FALSE"로 설정한다. 이후 26단계에서 A프로세서(18)는 B프로세서(14)로 상태확인신호(DualCheckSig)를 출력한다. 이에 따라 B프로세서(14)는 그 응답으로 상태응답신호(DualCheckAck)를 A프로세서(18)로 출력하는데, A프로세서(18)는 상기 상태응답신호를 입력여부를 28단계에서 판단하게 된다. 28단계에서 상기 B프로세서(14)로부터 상태응답신호의 출력을 확인하게 되면 이후 30단계로 진행하여 상기 보조 확인 플래그를 "TRUE"가 설정하여 현재 B프로세서(14)의 상태가 이상없는 것으로 간주한다. 한편 상기 28단계에서, 상기 B프로세서(14)로부터 상태응답신호의 출력이 확인되지 않으면 이후 32단계로 진행하여 상기 보조 확인 플래그를 "FALSE"로 설정하여 상기 B프로세서(14)에 이상이 있는 것으로 간주한다.3 is an operation flowchart of a state management process according to an embodiment of the present invention of the processor A of FIG. When the signal of the timer 16 is input, the A processor 18 checks this in step 20 and then proceeds to step 22. In step 22, the A processor 18 copies the FLAG Newflag state indicating the status check of the B processor 14 to the B check flag. Thereafter, in step 24, the auxiliary confirmation flag is set to "FALSE". In step 26, the A processor 18 outputs a status check signal DualCheckSig to the B processor 14. Accordingly, the B processor 14 outputs a status response signal DualCheckAck to the A processor 18 in response, and the A processor 18 determines whether the status response signal is input in step 28. When the output of the status response signal is confirmed from the B processor 14 in step 28, the process proceeds to step 30. Then, the auxiliary check flag is set to TRUE to determine that the current state of the B processor 14 is not abnormal. . On the other hand, in step 28, if the output of the status response signal is not confirmed from the B processor 14, the process proceeds to step 32 afterwards and sets the auxiliary confirmation flag to "FALSE" to indicate that there is an error in the B processor 14. Consider.
상기한 바와 같은 과정으로 B확인 플래그의 설정 상태는 항상 정확하며, 그러므로, 관리프로세서(10)가 A프로세서(18)로부터 출력된 어라이브응답신호에 포함된 상기 B확인 플래그를 확인하여 상기 B프로세서(14)의 상태를 판단할 때에 오판의 가능성이 줄어든다.In the above-described process, the setting state of the B confirmation flag is always correct. Therefore, the management processor 10 checks the B confirmation flag included in the live response signal output from the A processor 18 so as to confirm the B processor. In determining the state of (14), the possibility of misjudgment decreases.
상기와 같은 동작에 의해 본 발명의 특징에 따른 이중화된 프로세서의 상태 관리 방법이 수행될 수 있다.By the above operation, the state management method of the dualized processor according to the feature of the present invention can be performed.
한편 상기한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 청구범위와 청구의 범위의 균등한 것에 의하여 정하여져야 할 것이다.Meanwhile, in the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be defined by the described embodiments, but by the equivalents of the claims and claims.
상기한 바와 같이 본 발명은 관리프로세서로부터의 어라이브확인신호에 응답하여 제2프로세서의 상태 확인을 나타내는 확인 플래그를 포함한 어라이브응답신호를 발생하는 동작모드인 제1프로세서와, 대기모드인 상기 제2프로세서의 이중화된 프로세서의 상태관리 방법에 있어서, 타이머 신호의 입력시에 상기 제2프로세서의 상태 확인을 나타내는 미리 설정된 보조 확인 플래그 상태를 상기 확인 플래그로 설정하는 과정과, 상기 제2프로세서로 상태확인신호를 출력하여 상기 제2프로세서로부터 상태응답신호의 응답을 확인하는 과정과, 상기 제2프로세서로부터의 상태응답신호의 응답 유무에 따라 상기 보조 확인 플래그의 상태를 설정하는 과정을 가지므로, 보다 신뢰성 있는 이중화된 프로세서의 상태관리 방법을 제공한다.As described above, the present invention provides a first processor which is an operation mode which generates an live response signal including an acknowledgment flag indicating a status check of the second processor in response to the live confirmation signal from the management processor, and the first mode which is a standby mode. A method for managing a dual processor of a dual processor, the method comprising: setting a preset auxiliary check flag state indicating a state check of the second processor as the confirmation flag when a timer signal is input, and performing a state to the second processor Outputting an acknowledgment signal to confirm a response of the status response signal from the second processor; and setting a state of the auxiliary confirmation flag according to whether the status response signal from the second processor is present or not. Provides a reliable state management method for redundant processors.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059075A KR20000042793A (en) | 1998-12-26 | 1998-12-26 | Method for managing state of duplexed processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059075A KR20000042793A (en) | 1998-12-26 | 1998-12-26 | Method for managing state of duplexed processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000042793A true KR20000042793A (en) | 2000-07-15 |
Family
ID=19566046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980059075A KR20000042793A (en) | 1998-12-26 | 1998-12-26 | Method for managing state of duplexed processor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000042793A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413426B1 (en) * | 2000-12-22 | 2003-12-31 | 엘지전자 주식회사 | Method for processing S/W to duplex embodiment in mobile communication system |
-
1998
- 1998-12-26 KR KR1019980059075A patent/KR20000042793A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413426B1 (en) * | 2000-12-22 | 2003-12-31 | 엘지전자 주식회사 | Method for processing S/W to duplex embodiment in mobile communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06214969A (en) | Method and equipment for information communication | |
| CN109150662B (en) | Message transmission method, distributed system, device, medium, and unmanned vehicle | |
| KR20000042793A (en) | Method for managing state of duplexed processor | |
| JPH11305881A (en) | Power management system for no-break power unit and power management method for no-break power unit | |
| KR100277830B1 (en) | Device for managing redundancy of base station in mobile communication system and method of changing its operation | |
| KR930010291B1 (en) | Dual systems | |
| KR0146669B1 (en) | Terminal state correcting method | |
| KR101353919B1 (en) | Host/slave auto switching system for rs485 communication. | |
| JPS63146153A (en) | System for processing interprocessor exclusive control | |
| KR970002779B1 (en) | Processor status management method in the intelligent network service control/management | |
| KR100480651B1 (en) | Method for processor state menagement in switching system | |
| KR0143970B1 (en) | Telecommunication part control system | |
| KR930007469B1 (en) | Error dectecting & correcting method in electronic exchange | |
| JPH06224975A (en) | Method for resetting modules connected with each other, and system using this method | |
| KR100208281B1 (en) | Peripheral processor in the switching system | |
| JP2746201B2 (en) | Bus connection control method and device | |
| JPH0458237B2 (en) | ||
| JPH04242436A (en) | Stand-by redundant element control system | |
| CN115604077A (en) | Monitoring method, device, equipment and medium | |
| JPH10285163A (en) | Digital transmission system | |
| KR20030023136A (en) | Method for Managing State of Dual Active Processor | |
| KR20020039752A (en) | Apparatus and method for transmitting event between task | |
| JPH04186465A (en) | On-line fault information system | |
| JPH05189342A (en) | Communication processor operation monitoring system | |
| KR20000025246A (en) | Method for outputting ipc node status in full electronic switching system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |