KR19990060841A

KR19990060841A - Metal wiring formation method of semiconductor device

Info

Publication number: KR19990060841A
Application number: KR1019970081087A
Authority: KR
Inventors: 김남성; 이성권
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-12-31
Filing date: 1997-12-31
Publication date: 1999-07-26

Abstract

1.청구범위에 기재된 발명이 속한 기술분야1. Technical field to which the invention described in the claims belongs

본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 특히 구리 박막을 이용하는 반도체 소자의 금속 배선 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wirings in semiconductor devices, and more particularly, to a method for forming metal wirings in semiconductor devices using copper thin films.

2.발명이 해결하려고 하는 기술적 과제2. Technical problem that the invention tries to solve

초고밀도 집적회로에서 구리 배선 형성시 화학적 기상 증착 방법으로 형성하는 것과 동일한 효과를 얻고자 한다.In the ultra-high density integrated circuit, the same effect as the chemical vapor deposition method for forming copper wirings is to be obtained.

3.발명의 해결방법의 요지3. Summary of the solution of the invention

구리금속 배선을 형성하기 위한 에치 백 공정시 질화산화막이 SOG막 보다 경도가 크므로 정지 시점(End of Point)의 발견이 용이한 점을 이용하여 구리 배선을 형성한다.In the etch back process for forming copper metal wiring, since the nitride oxide film has a greater hardness than the SOG film, the copper wiring is formed by using an easy point of finding the end point.

4.발명의 중요한 용도4. Important uses of the invention

반도체 소자의 금속 배선 형성에 적용한다.Applied to metal wiring formation of semiconductor devices.

Description

Metal wiring formation method of semiconductor device

일반적으로, 반도체 소자 제조 공정에서 금속배선으로 알루미늄 또는 알루미늄 합금이 주로 사용되고 있다. 그러나 반도체 소자가 고집적화 되어감에 따라 금속 배선으로 전기적 특성이 우수한 금속이 요구되고 있으며, 최근 구리가 많이 적용되고 있다.In general, aluminum or an aluminum alloy is mainly used as metal wiring in a semiconductor device manufacturing process. However, as semiconductor devices have been highly integrated, metals having excellent electrical characteristics are required as metal wirings, and copper has recently been applied.

구리는 원자의 크기가 매우 작고 화학적인 친화도가 매우 크기 때문에 쉽게 산화된다. 또한, 실리콘 기판이나 산화막을 쉽게 확산되어 들어감으로 소자의 특성을 크게 저하시킨다. 특히, 구리박막을 이용하는 초고밀도 집적회로(ULSI)소자는 매우 협소한 디자인 룰을 갖기 때문에 구리 박막 증착시 층덥힘이 양호한 화학적 기상증착(CVD; Chemical vapor deposition)방법을 증착하여야 한다. 그러나, 구리 박막의 증착 공정 기술은 물리적 기상증착 방법은 용이하나, 화학적 기상증착 방법을 이용한 구리 박막의 증착은 용이하지 않다.Copper oxidizes easily because of its very small atom size and its high chemical affinity. In addition, the silicon substrate or the oxide film is easily diffused into the device, thereby greatly reducing the characteristics of the device. In particular, since ultra-high density integrated circuit (ULSI) devices using copper thin films have very narrow design rules, a chemical vapor deposition (CVD) method with good layering should be deposited when copper thin films are deposited. However, the deposition process technology of the copper thin film is easy to physical vapor deposition method, the deposition of the copper thin film using the chemical vapor deposition method is not easy.

따라서, 본 발명은 구리박막을 이용한 금속 배선 형성시 화학적 기상증착 방법으로 형성하는 것과 동일한 효과를 얻을 수 있는 반도체 소자의 금속 배선 형성방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a metal wiring of a semiconductor device which can achieve the same effect as that formed by a chemical vapor deposition method when forming a metal wiring using a copper thin film.

상기한 목적을 달성하기 위한 본 발명은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판상에 절연막을 형성한 후 구리배선이 형성될 부분의 상기 절연막을 제거하여 트랜치를 형성하는 단계와, 전체 상부면에 장벽층을 형성한 후 구리 금속층, 질화산화막(SiON) 및 SOG막을 순차적으로 형성하는 단계와, 상기 절연막이 노출 될 때까지 전면 식각 공정을 실시하여 상기 트랜치에 구리금속층 및 질화산화막이 일부 잔존하여 구리배선을 형성하는 단계로 이루어지는 것을 특징으로 한다.The present invention for achieving the above object is a step of forming a trench by forming an insulating film on a semiconductor substrate formed with a number of elements for forming a semiconductor device and then removing the insulating film of the portion where the copper wiring is to be formed; After the barrier layer is formed on the surface, the copper metal layer, the nitride oxide film (SiON), and the SOG film are sequentially formed, and the entire surface etching process is performed until the insulating film is exposed. To form a copper wiring.

도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 소자의 단면도.1A to 1C are cross-sectional views of a device for explaining a method for forming metal wirings of a semiconductor device according to the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

1 : 반도체 기판1: semiconductor substrate

2 : 반도체 소자를 형성하기 위한 여러 요소가 형성된 층2: the layer in which the various elements for forming a semiconductor element were formed

3 : 절연막 4 : 장벽층3: insulating film 4: barrier layer

5 : 구리금속층 6 : 질화산화막5: copper metal layer 6: nitride oxide film

7 : SOG막 5A : 구리배선7: SOG film 5A: copper wiring

첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 소자의 단면도이다.1A to 1C are cross-sectional views of devices for explaining a method for forming metal wirings of a semiconductor device according to the present invention.

도 1a를 참조하면, 반도체 기판(1)상에 반도체 소자를 구성하기 위한 여러 요소가 구성된 층(2)을 형성한 후 절연막(3)을 형성한다. 그후, 절연막(3)에 트랜치(Trench)를 형성한 후 전체 상부면에 장벽층(4)을 형성한다. 이때 장벽층(4)은 TiN, WN, TiW, CoN 또는 CrN 등을 사용한다.Referring to FIG. 1A, an insulating film 3 is formed after forming a layer 2 composed of various elements for forming a semiconductor device on a semiconductor substrate 1. After that, a trench is formed in the insulating film 3 and then the barrier layer 4 is formed on the entire upper surface. At this time, the barrier layer 4 uses TiN, WN, TiW, CoN or CrN.

도 1b를 참조하면, 장벽층(4)이 형성된 전체 상부면에 물리적 기상 증착방법으로 구리금속층(5)을 형성한 후 질화산화막(SiON;6) 및 SOG막(7)을 순차적으로 형성한다.Referring to FIG. 1B, after the copper metal layer 5 is formed on the entire upper surface of the barrier layer 4 by the physical vapor deposition method, the nitride oxide film (SiON) 6 and the SOG film 7 are sequentially formed.

도 1c를 참조한면, 절연막(3)이 노출 될 때까지 화학적 기계적 연마(Chemical Mechanical Polishing)방법을 이용한 에치 백(Etch Back)공정을 실시하여 구리배선(5A) 및 잔존 질화산화막(6A)을 형성한다. 이때 화학적 기계적 연마공정시 질화산화막(6A)이 SOG막(7) 보다 경도가 크므로 정지 시점(End of Point)의 발견이 용이하다.Referring to FIG. 1C, an etching back process using a chemical mechanical polishing method is performed until the insulating film 3 is exposed to form a copper wiring 5A and a residual nitride oxide film 6A. do. At this time, since the nitride oxide film 6A has a greater hardness than the SOG film 7 during the chemical mechanical polishing process, it is easy to find an end point.

상술한 바와같이 반도체 소자의 금속 배선으로 구리 배선을 이용하므로 소자의 전기적 특성이 향상되며, 화학적 기상증착(CVD)방법에서 얻을 수 있는 금속 배선 형성방법과 동일한 효과를 얻을 수 있으므로 결과적으로 소자의 신뢰성이 향상된다.As described above, since copper wiring is used as the metal wiring of the semiconductor device, the electrical characteristics of the device are improved, and the same effect as the metal wiring formation method obtained by the chemical vapor deposition (CVD) method can be obtained, resulting in device reliability. This is improved.

Claims

Forming a trench by forming an insulating film on a semiconductor substrate on which various elements for forming a semiconductor device are formed, and then removing the insulating film in a portion where a copper wiring is to be formed;

Forming a barrier layer on the entire upper surface including the trench and sequentially forming a copper metal layer, a nitride oxide film (SiON), and an SOG film;

Forming a copper wiring by performing an entire surface etching process until the insulating film is exposed.

The method of claim 1,

The copper metal layer is a metal wiring forming method of the semiconductor device, characterized in that formed by physical vapor deposition method

The method of claim 1,

The front surface etching process is a metal wire forming method of a semiconductor device, characterized in that using a chemical mechanical polishing method.

The method of claim 1,

The barrier layer is any one of TiN, WN, TiW, CoN and CrN metal wiring forming method of a semiconductor device.