KR19990055209A - Method of forming diffusion barrier in semiconductor device - Google Patents
Method of forming diffusion barrier in semiconductor device Download PDFInfo
- Publication number
- KR19990055209A KR19990055209A KR1019970075121A KR19970075121A KR19990055209A KR 19990055209 A KR19990055209 A KR 19990055209A KR 1019970075121 A KR1019970075121 A KR 1019970075121A KR 19970075121 A KR19970075121 A KR 19970075121A KR 19990055209 A KR19990055209 A KR 19990055209A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- diffusion barrier
- semiconductor device
- tisi
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 후속 열공정시 확산 방지막의 내산화 특성을 유지할 수 있도록 하는 반도체 장치의 확산 방지막 형성방법을 제공하는데 그 목적이 있다. 본 발명은 고유전체 캐패시터의 하부전극 확산 방지막을 비롯한 반도체 장치의 확산 방지막으로서 TiSi2/TiN/Ti/TiN 구조를 형성하여 고온의 열공정시 내산화 특성을 유지할 수 있도록 하는 것이다. 본 발명으로부터 제공되는 특징적인 반도체 장치의 확산 방지막 형성방법은 소정의 하부층 상에 TiSi2막을 형성하는 단계; 상기 TiSi2막 상부에 제1 TiN막을 형성하는 단계; 상기 제1 TiN막 상에 Ti막을 형성하는 단계; 및 상기 Ti막 상부에 제2 TiN막을 형성하는 단계를 포함하여 이루어진다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a diffusion barrier of a semiconductor device to maintain the oxidation resistance of the diffusion barrier in a subsequent thermal process. The present invention forms a TiSi 2 / TiN / Ti / TiN structure as a diffusion barrier of a semiconductor device including a lower electrode diffusion barrier of a high dielectric capacitor to maintain oxidation resistance during high temperature thermal processing. A method of forming a diffusion barrier film of a characteristic semiconductor device provided from the present invention comprises the steps of: forming a TiSi 2 film on a predetermined underlying layer; Forming a first TiN film on the TiSi 2 film; Forming a Ti film on the first TiN film; And forming a second TiN film on the Ti film.
Description
본 발명은 반도체 제조 분야에 관한 것으로, 특히 반도체 장치의 확산 방지막 형성방법에 관한 것이다.TECHNICAL FIELD The present invention relates to the field of semiconductor manufacturing, and more particularly, to a method of forming a diffusion barrier film of a semiconductor device.
DRAM을 비롯한 반도체 메모리 장치의 고집적화에 따라 반도체 장치의 리프레시(refresh) 특성 등의 동작 특성이 큰 문제로 부각되었으며, 한정된 레이아웃 면적에서 큰 정전용량을 확보하기 위하여 FeRAM 및 향후 차세대 반도체 메모리 장치의 캐패시터의 유전막으로서 (Ba,Sr)TiO3(이하, BST라 함), Pb(Zr,Ti)O3(이하, PZT라 함)등 7 이상의 유전율을 가진 고유전체 박막을 사용하는 고유전체 캐패시터에 대한 연구·개발이 진행되고 있다.Due to the high integration of DRAM and semiconductor memory devices, operating characteristics such as refresh characteristics of semiconductor devices have emerged as a big problem, and in order to secure large capacitance in a limited layout area, capacitors of FeRAM and next-generation semiconductor memory devices A study on high-k dielectric capacitors using high-k dielectric films with dielectric constants of 7 or more, such as (Ba, Sr) TiO 3 (hereinafter referred to as BST) and Pb (Zr, Ti) O 3 (hereinafter referred to as PZT) Development is in progress.
이러한 고유전체 캐패시터의 하부전극 재료로서 Pt, RuO2, Ir, IrO2등이 다양하게 검토되고 있는데, 이러한 고유전체 캐패시터 제조 공정 중의 고온에서 기판과 하부전극간의 불순물 확산을 막는 하부전극 확산 방지막 기술이 가장 큰 문제로 부각되고 있다.Pt, RuO 2 , Ir, IrO 2, and the like are being variously studied as the lower electrode materials of the high-k dielectric capacitors. It is the biggest problem.
이러한 하부전극 확산 방지막으로써 보통 Ti/TiN 구조의 확산 방지막을 사용하는데, 후속 공정으로서 700℃ 이상의 고온에서 진행되는 고유전체 박막의 결정화를 위한 열공정시 확산 방지막 하부의 기판(실리콘 기판 또는 폴리실리콘 플러그)으로부터 과도한 Si 원자가 Ti막으로 확산되어 확산 방지막으로서의 기능이 파괴되는 문제점이 있었다.As the lower electrode diffusion barrier, a Ti / TiN structure diffusion barrier is usually used. Subsequently, a substrate (silicon substrate or polysilicon plug) under the diffusion barrier during the thermal process for crystallization of the high-k dielectric thin film proceeding at a high temperature of 700 ° C. or higher. There is a problem that excessive Si atoms diffuse from the Ti film to destroy the function as the diffusion barrier film.
그리고, 이러한 문제점은 고유전체 캐패시터의 하부전극 확산 방지막 공정에서뿐만 아니라 금속배선 공정에서도 발생하고 있다.In addition, this problem occurs not only in the lower electrode diffusion preventing film process of the high-k dielectric capacitor but also in the metal wiring process.
본 발명은 후속 열공정시 확산 방지막의 내산화 특성을 유지할 수 있도록 하는 반도체 장치의 확산 방지막 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a diffusion barrier of a semiconductor device to maintain the oxidation resistance of the diffusion barrier in a subsequent thermal process.
도 1은 본 발명의 일실시예에 따라 형성된 하부전극 확산 방지막의 단면도.1 is a cross-sectional view of a lower electrode diffusion barrier formed in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10 : 기판 11 : TiSi2막10 substrate 11 TiSi 2 film
12 : 제1 TiN막 13 : TiO막12: first TiN film 13: TiO film
14 : Ti막 15 : 제2 TiN막14 Ti film 15 Second TiN film
본 발명은 고유전체 캐패시터의 하부전극 확산 방지막을 비롯한 반도체 장치의 확산 방지막으로서 TiSi2/TiN/Ti/TiN 구조를 형성하여 고온의 열공정시 내산화 특성을 유지할 수 있도록 하는 것이다.The present invention forms a TiSi 2 / TiN / Ti / TiN structure as a diffusion barrier of a semiconductor device including a lower electrode diffusion barrier of a high dielectric capacitor to maintain oxidation resistance during high temperature thermal processing.
본 발명으로부터 제공되는 특징적인 반도체 장치의 확산 방지막 형성방법은 소정의 하부층 상에 TiSi2막을 형성하는 단계; 상기 TiSi2막 상부에 제1 TiN막을 형성하는 단계; 상기 제1 TiN막 상에 Ti막을 형성하는 단계; 및 상기 Ti막 상부에 제2 TiN막을 형성하는 단계를 포함하여 이루어진다.A method of forming a diffusion barrier film of a characteristic semiconductor device provided from the present invention comprises the steps of: forming a TiSi 2 film on a predetermined underlying layer; Forming a first TiN film on the TiSi 2 film; Forming a Ti film on the first TiN film; And forming a second TiN film on the Ti film.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 소개한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
첨부된 도면 도 1은 본 발명의 일실시예에 따라 형성된 확산 방지막의 단면을 도시한 것으로, 이하 도면을 참조하여 본 발명의 일실시예에 따른 고유전체 캐패시터의 하부전극 확산 방지막 형성 공정을 살펴본다.1 is a cross-sectional view of a diffusion barrier formed in accordance with an embodiment of the present invention, and looks at the bottom electrode diffusion barrier formation process of a high-k dielectric capacitor according to an embodiment of the present invention with reference to the drawings. .
우선, 소정의 하부층 공정을 마친 기판(10) 상에 SiH4가스 또는 Si2H6가스를 사용하여 반응성 스퍼터링 방식 또는 TiSi2타겟을 이용한 스퍼터링 방식을 사용하여 TiSi2막(11)을 증착한다. TiSi2막(11)은 50 내지 300Å 두께로 증착하며, 후속 고온 열공정시 기판(10)으로부터 Si 원자가 과도하게 확산하는 것을 방지할 수 있다. 확산은 두 층간의 Si 농도차에 기인하기 때문이다.First, the TiSi 2 film 11 is deposited on the substrate 10 having a predetermined lower layer process by using a reactive sputtering method or a sputtering method using a TiSi 2 target using SiH 4 gas or Si 2 H 6 gas. The TiSi 2 film 11 is deposited to a thickness of 50 to 300 Å, and may prevent excessive diffusion of Si atoms from the substrate 10 during the subsequent high temperature thermal process. This is because diffusion is due to the difference in Si concentration between the two layers.
다음으로, TiSi2막(11) 상부에 제1 TiN막(12)을 증착한다. 이때, 제1 TiN막(12)의 증착은 TiSi2막(11)의 증착과 인-시츄(in-situ)로 형성할 수 있으며, 제1 TiN막(12) 증착후 O2가스를 사용하여 산소 충진 공정을 수행할 수 있다.Next, the first TiN film 12 is deposited on the TiSi 2 film 11. At this time, the deposition of the first TiN film 12 may be formed in-situ with the deposition of the TiSi 2 film 11, and after the deposition of the first TiN film 12 using O 2 gas. Oxygen filling process can be performed.
이어서, N2가스 또는 N2가스 및 H2가스의 혼합 가스 분위기에서 열처리를 실시한다. 이러한 열처리를 통해 TiN막(12)의 충진 효과를 증대시킨다.Next, heat treatment is performed in an atmosphere of N 2 gas or a mixed gas of N 2 gas and H 2 gas. Through such heat treatment, the filling effect of the TiN film 12 is increased.
다음으로, 제1 TiN막(12) 상부에 Ti막(14)을 100 내지 400Å 두께로 형성한다.Next, a Ti film 14 is formed on the first TiN film 12 to a thickness of 100 to 400 GPa.
계속하여, Ti막(14) 상부에 200 내지 500Å 두께의 제2 TiN막(15) 증착한다. 이때, 제2 TiN막(15)은 Ti막(14)의 증착과 인-시츄로 증착할 수 있으며, 이후 증착되는 하부전극 재료(예를 들어 Pt)의 확산을 방지하는 역할을 수행한다.Subsequently, a second TiN film 15 having a thickness of 200 to 500 Å is deposited on the Ti film 14. In this case, the second TiN film 15 may be deposited in-situ with the deposition of the Ti film 14, and serves to prevent diffusion of the lower electrode material (for example, Pt) that is subsequently deposited.
이후, 하부전극(도시되지 않음) 및 고유전체 박막을 차례로 형성하고, 고유전체 박막의 결정화를 위한 고온 산화 분위기의 열처리를 실시한다. 이러한, 후속 열처리시 Ti막(14) 하부에 제1 TiN막(12) 내의 산소가 결집되어 TiO 박막(13)이 형성된다.Subsequently, the lower electrode (not shown) and the high dielectric thin film are sequentially formed, and heat treatment is performed in a high temperature oxidizing atmosphere for crystallization of the high dielectric thin film. In the subsequent heat treatment, the oxygen in the first TiN film 12 is concentrated under the Ti film 14 to form the TiO thin film 13.
상술한 일실시예에서는 고유전체 캐패시터의 하부전극 확산 방지막만으로 한정하여 설명하였으나, 본 발명은 금속배선 공정에도 적용될 수 있다.In the above-described embodiment, only the lower electrode diffusion preventing layer of the high-k dielectric capacitor has been described. However, the present invention can be applied to a metallization process.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
이상에서와 같이 본 발명을 실시하면 확산 방지막 형성 공정의 후속 열공정시 열적 안정성을 얻을 수 있으며, 특히 본 발명을 고유전체 캐패시터의 하부전극 확산 방지막 형성에 적용할 경우, 고유전체 박막의 결정화를 위한 고온 산화 분위기에서의 열처리시 우수한 내산화 특성을 확보할 수 있어 FeRAM 또는 차세대 초고집적 DRAM의 신뢰도를 향상시킬 수 있다.As described above, when the present invention is carried out, thermal stability can be obtained during a subsequent thermal process of the diffusion barrier film forming process. In particular, when the present invention is applied to the formation of the diffusion barrier of the lower electrode of the high dielectric capacitor, a high temperature for crystallization of the high dielectric film is performed. When the heat treatment in the oxidizing atmosphere can ensure excellent oxidation resistance can improve the reliability of FeRAM or next-generation ultra-high density DRAM.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075121A KR19990055209A (en) | 1997-12-27 | 1997-12-27 | Method of forming diffusion barrier in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075121A KR19990055209A (en) | 1997-12-27 | 1997-12-27 | Method of forming diffusion barrier in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990055209A true KR19990055209A (en) | 1999-07-15 |
Family
ID=66171361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970075121A KR19990055209A (en) | 1997-12-27 | 1997-12-27 | Method of forming diffusion barrier in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990055209A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403671B1 (en) * | 2000-02-11 | 2003-10-30 | 인터내셔널 비지네스 머신즈 코포레이션 | Diffusion barrier layer and semiconductor device containing same |
| KR100460086B1 (en) * | 2001-07-16 | 2004-12-04 | 주식회사 다산 씨.앤드.아이 | Method for producing semiconductor device using intermediate metal film of the same material within one of diffusion barrier |
| KR100487416B1 (en) * | 2000-12-30 | 2005-05-03 | 주식회사 하이닉스반도체 | Method for manufacturing storage node barrier metal of storage capacitor |
-
1997
- 1997-12-27 KR KR1019970075121A patent/KR19990055209A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403671B1 (en) * | 2000-02-11 | 2003-10-30 | 인터내셔널 비지네스 머신즈 코포레이션 | Diffusion barrier layer and semiconductor device containing same |
| KR100487416B1 (en) * | 2000-12-30 | 2005-05-03 | 주식회사 하이닉스반도체 | Method for manufacturing storage node barrier metal of storage capacitor |
| KR100460086B1 (en) * | 2001-07-16 | 2004-12-04 | 주식회사 다산 씨.앤드.아이 | Method for producing semiconductor device using intermediate metal film of the same material within one of diffusion barrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211005B1 (en) | Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof | |
| US6548368B1 (en) | Method of forming a MIS capacitor | |
| US5861332A (en) | Method for fabricating capacitors of semiconductor devices | |
| US20030059959A1 (en) | Method for fabricating capacitor | |
| KR100219506B1 (en) | A capacitor manufacturing method of semiconductor device | |
| US6605538B2 (en) | Methods for forming ferroelectric capacitors | |
| KR19990055209A (en) | Method of forming diffusion barrier in semiconductor device | |
| KR100275113B1 (en) | A method for fabricating ferroelectric capacitor in semiconductor device | |
| KR100318453B1 (en) | METHOD FOR FORMING CAPACITOR HAVING BOTTOM ELECTRODE FORMED BY Ir/Pt DOUBLE LAYER | |
| KR101075528B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100465854B1 (en) | A method of forming the lower electrode barrier film of a high dielectric capacitor | |
| KR20010064099A (en) | A new method for forming alumina layer and fabricating method of semiconductor device using the same | |
| KR100464938B1 (en) | A method for forming capacitor using polysilicon plug structure in semiconductor device | |
| KR100265333B1 (en) | Method for high dielectric capacitor of semiconductor device | |
| KR100533991B1 (en) | Manufacturing method of high dielectric capacitor of semiconductor device | |
| US6465300B2 (en) | Method for forming a lower electrode for use in a semiconductor device | |
| KR100388465B1 (en) | Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof | |
| KR100875663B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| KR100448233B1 (en) | Method for fabrication of ferroelectric capacitor having tungsten plug | |
| KR0161451B1 (en) | Semiconductor memory device and its fabrication | |
| KR100448242B1 (en) | Method for fabricating capacitor top electrode in semiconductor device | |
| KR100235955B1 (en) | Method for manufacturing capacitor semiconductor device | |
| KR100325458B1 (en) | Manufacturing Method of Semiconductor Memory Device | |
| KR19980060612A (en) | Capacitor Manufacturing Method of Semiconductor | |
| KR100388466B1 (en) | Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |