KR19990024255U - 적층형 볼 그리드 어레이 패키지 - Google Patents
적층형 볼 그리드 어레이 패키지 Download PDFInfo
- Publication number
- KR19990024255U KR19990024255U KR2019970036709U KR19970036709U KR19990024255U KR 19990024255 U KR19990024255 U KR 19990024255U KR 2019970036709 U KR2019970036709 U KR 2019970036709U KR 19970036709 U KR19970036709 U KR 19970036709U KR 19990024255 U KR19990024255 U KR 19990024255U
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- bonding pads
- substrate
- grid array
- ball grid
- Prior art date
Links
Landscapes
- Wire Bonding (AREA)
Abstract
본 고안은 실장 효율을 높이기 위하여 회로패턴이 구비된 기판 상에 두 개의 반도체 칩을 적층시킨 적층형 볼 그리드 어레이 패키지에 관한 것이다. 본 고안의 적층형 볼 그리드 어레이 패키지는 회로패턴이 구비된 기판 상에 상부면 중심 부분과 가장자리 부분에 다수개의 제 1 본딩 패드들이 구비되고, 상기 중심 부분에 구비된 제 1 본딩 패드들은 가장자리 부분에 구비된 제 1 본딩 패드의 일부와 금속라인으로 각각 연결되어 있는 제 1 반도체 칩이 부착되며, 상기 제 1 반도체 칩 상에는 상부면에 제 2 본딩 패드들이 구비되고, 상기 제 2 본딩 패드들 상에는 전기적 접속 수단이 솔더 범프가 구비된 제 2 반도체 칩을 그의 상부면이 상기 제 1 반도체 칩의 상부면과 마주보도록 부착된다. 이때, 제 1 반도체 칩의 중심 부분에 구비된 제 1 본딩 패드들과 제 2 반도체 칩의 제 2 본딩 패드들은 동일한 위치이며, 솔더 범프에 의해 전기적으로 접속된다. 또한, 제 1 반도체 칩은 그의 상부면 가장자리에 구비된 제 1 본딩 패드들이 기판의 회로패턴과 금속 와이어에 의해 전기적으로 연결되며, 반도체 칩들 및 금속 와이어를 포함한 기판 상부의 공간적 영역은 에폭시 수지로 밀봉되고, 상기 기판의 하부면에는 실장을 위한 솔더 볼들을 구비된다.
Description
본 고안은 반도체 패키지에 관한 것으로, 보다 상세하게는, 실장 효율을 향상시키기 위하여 반도체 칩 상에 또 하나의 반도체 칩을 적층시킨 적층형 볼 그리드 어레이 패키지에 관한 것이다.
일반적으로, 공지된 반도체 소자의 제조 공정을 통해 얻어진 반도체 칩들은 칩 절단, 칩 부착, 와이어 본딩, 몰딩 및 드림/포밍 등 일련의 어셈블리(Assembly) 공정을 거쳐 패키지화된다.
상기한 어셈블리 공정을 통해 제작된 반도체 패키지의 전형적인 예가 도 1 에 도시되어 있는바, 이를 설명하면 다음과 같다.
도시된 바와 같이, 다수개의 전극들(1a)이 구비된 반도체 칩(1)은 다운셋(down set)된 리드 프레임의 다이 패드(2a) 상에 부착되어 있으며, 반도체 칩(1)의 전극들(1a)은 금속 와이어(3)에 의해 리드 프레임의 인너리드(2b)와 전기적으로 연결되어 있다. 또한, 반도체 칩(1) 및 이에 와이어 본딩된 인너리드를 포함한 공간적 영역은 에폭시 수지와 같은 몰딩 컴파운드(Epoxy Molding Compound)에 의해 밀봉되어 있으며, 몰딩 컴파운드로 형성된 패키지 몸체(4)의 외측으로는 기판에의 실장을 위한 리드 프레임의 아웃 리드(2c)가 돌출되어 있다.
그러나, 상기와 같은 반도체 패키지는 패키지 몸체의 외측으로 돌출되는 아웃리드들간의 피치(Pitch)가 점점 미세화되어 감에 따라 기판에의 실장이 매우 어려운 문제점이 있다
따라서, 최근에는 상기와 같은 문제점을 해결하기 위한 방법으로서, 볼 그리드 어레이(Ball Grid Array : 이하, BGA) 패키지가 제작되고 있다. 이러한 BGA 패키지는 솔더 볼을 이용하여 마더 보드(Mothor Board) 상에 패키지를 실장시키기 때문에 실장이 용이한 장점이 있으며, 아울러, 패키지와 마더 보드 사이의 짧은 상호연결길이를 제공하기 때문에 전기적 성능을 개선시킬 수 있는 장점이 있다.
도 2 은 종래 기술에 따른 BGA 패키지를 도시한 도면으로서, 도시된 바와 같이, 반도체 칩(11)은 소정의 회로패턴이 구비된 기판(12) 상에 접착제에 의해 부착되어 있으며, 반도체 칩(11)과 기판(12)은 금속 와이어(13)에 의해 전기적으로 연결되어 있다. 여기서, 도시되지는 않았지만, 반도체 칩의 상부면에는 다수개의 본딩 패드들이 구비되어 있고, 기판 상에는 소정의 전극단자들이 구비되어 있으며, 금속 와이어는 본딩 패드와 전극단자 사이를 각각 전기적으로 연결하게 된다.
계속해서, 반도체 칩(11) 및 이에 와이어 본딩된 전극단자들을 포함한 기판(12)의 소정 면적은 몰딩 컴파운드(14)에 의해 밀봉되어 있으며, 기판(12)의 하부면에는 마더 보드(도시되지 않음) 상에 구비된 전원공급단자들과의 전기적 접속을 위한 다수개의 솔더 볼(Solder Ball : 15)이 형성되어 있다.
그러나, 상기와 같은 BGA 패키지는, 도 3 에 도시된 바와 같이, 마더 보드(20) 상에 그들을 개별적으로 각각 실장시키기 때문에 실장 면적이 큰 문제점이 있으며, 두 개 이상의 BGA 패키지들(21)을 마더 보드(20) 상에 각각 실장시킬 경우에는 상기 마더 보드(20) 상에 신호 전달을 위한 회로 패턴을 디자인하기가 어려운 문제점이 있었다.
따라서, 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 반도체 칩 상에 또 하나의 반도체 칩을 적층시킴으로써, 실장 면적을 감소시킴과 아울러 마더 보드 상에 디자인되는 회로 패턴을 단순화시킬 수 있는 적층형 BGA 패키지를 제공하는데 그 목적이 있다.
도 1 은 종래의 일반적인 반도체 패키지를 도시한 단면도.
도 2 는 종래의 볼 그리드 어레이 패키지를 도시한 단면도.
도 3 은 종래의 볼 그리드 어레이 패키지의 실장방법을 설명하기 위한 도면.
도 4 는 본 고안의 적층형 볼 그리드 어레이 패키지를 도시한 도면.
도 5 는 본 고안의 실시예에 따른 제 1 반도체 칩의 본딩 패드들을 도시한 평면도.
도 6 은 본 고안의 실시예에 따른 제 2 반도체 칩의 본딩 패드들을 도시한 평면도.
도 7 은 본 고안의 실시예에 따른 제 1 및 제 2 반도체 칩을 적층한 상태의 본딩 패드들을 도시한 평면도.
(도면의 주요부분에 대한 부호의 설명)
30 : 제 1 반도체 칩 32 : 제 1 본딩 패드
34 : 금속라인 40 : 제 2 반도체 칩
42 : 제 2 본딩 패드 44 : 솔더 범프
50 : 기판 52 : 접착제
54 : 금속 와이어 56 : 에폭시 수지
58 : 솔더 볼
상기와 같은 목적을 달성하기 위한 본 고안의 적층형 BGA 패키지는 회로패턴이 구비된 기판 상에 상부면 중심 부분과 가장자리 부분에 다수개의 제 1 본딩 패드들이 구비되고, 상기 중심 부분에 구비된 제 1 본딩 패드들은 가장자리 부분에 구비된 제 1 본딩 패드의 일부와 금속라인으로 각각 연결되어 있는 제 1 반도체 칩이 부착되며, 상기 제 1 반도체 칩 상에는 상부면에 제 2 본딩 패드들이 구비되고, 상기 제 2 본딩 패드들 상에는 전기적 접속 수단이 솔더 범프가 구비된 제 2 반도체 칩을 그의 상부면이 상기 제 1 반도체 칩의 상부면과 마주보도록 부착된다. 이때, 제 1 반도체 칩의 중심 부분에 구비된 제 1 본딩 패드들과 제 2 반도체 칩의 제 2 본딩 패드들은 동일한 위치이며, 솔더 범프에 의해 전기적으로 접속된다.
또한, 제 1 반도체 칩은 그의 상부면 가장자리에 구비된 제 1 본딩 패드들이 기판의 회로패턴과 금속 와이어에 의해 전기적으로 연결되며, 반도체 칩들 및 금속 와이어를 포함한 기판 상부의 공간적 영역은 에폭시 수지로 밀봉되고, 상기 기판의 하부면에는 실장을 위한 솔더 볼들을 구비된다.
본 고안에 따르면, 두 개의 반도체 칩을 적층시켜 BGA 형태의 패키지를 제작하기 때문에 실장 면적을 감소시킬 수 있고, 아울러, 기판의 디자인을 용이하게 할 수 있다.
이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 보다 상세하게 설명한다.
도 4 는 본 고안의 실시예에 따른 적층형 BGA 패키지를 설명하기 위한 단면도로서, 도시된 바와 같이, 본 고안의 적층형 BGA 패키지는 소정의 회로패턴(도시않됨)이 구비된 기판(50) 상에 본딩 패드들(32)이 상부면에 구비된 제 1 반도체 칩(30)이 은 페이스트와 같은 접착제(52)에 의해 부착·고정되어 있고, 상기 제 1 반도체 칩 상(30)에는 마찬가지로 상부면에 본딩 패드들(42)이 구비된 제 2 반도체 칩(40)이 부착·고정되어 있다. 여기서, 제 2 반도체 칩(40)의 본딩 패드들(42) 상에는 전기적 접속 수단이 솔더 범프(44)가 각각 형성되어 있으며, 상기 제 2 반도체 칩(40)은 그의 상부면이 제 1 반도체 칩(30)의 상부면과 마주보도록 배치되고, 상기 솔더 범프(44)에 의해 제 1 반도체 칩(30)과 전기적으로 연결된다.
그리고, 제 1 반도체 칩(30)은 금속 와이어(54)에 의해 기판과 전기적으로 연결되어 있으며, 제 1 및 제 2 반도체 칩들(30, 40)과 금속 와이어(54)를 포함한 기판(50) 상부의 공간적 영역은 에폭시 수지(56)에 의해 인캡슐레이션(Encapsulation)되어 있다. 또한, 기판(50)의 하부면에는 상기와 같은 적층형 BGA 패키지를 마더 보드 상에 실장시키기 위한 접속 수단인 솔더 볼들(58)이 부착되어 있다. 여기서, 솔더 볼(58)은 주석(Sn)과 납(Pb)이 63 : 37 비율로 혼합되어 있다.
상기에서, 제 1 반도체 칩(30)은, 도 5 에 도시된 바와 같이, 그의 상부면 중심부와 장방향의 양측 가장자리 부분 각각에 제 1 본딩 패드들(32)이 구비되어 있고, 특히, 중심부에 구비된 제 1 본딩 패드들(32)은 양측 가장자리 부분에 구비되는 제 1 본딩 패드들(32)의 일부와 각각 금속라인(34)으로 연결되어 있다. 그리고, 제 2 반도체 칩(40)은, 도 6 에 도시된 바와 같이, 그의 상부면 중심부에만 제 2 본딩 패드들(42)이 구비되어 있으며, 아울러, 제 2 본딩 패드들(42) 상에는 전기적 접속 수단인 솔더 범프(도시않됨)가 각각 형성되어 있다.
한편, 상기에서 제 1 및 제 2 반도체 칩은 그들간의 부착시에 상기 제 1 반도체 칩(30)의 중심부에 구비되는 제 1 본딩 패드들(32)과, 제 2 반도체 칩(40)에 구비되는 제 2 본딩 패드들(42)이 동일한 위치가 되도록 제작된다. 따라서, 도 7 에 도시된 바와 같이, 제 1 반도체 칩(30) 상에 제 2 반도체 칩(40)을 그의 상부면이 대향하도록 부착시키게 되면, 제 1 반도체 칩(30)의 중심부에 구비된 제 1 본딩 패드들(32)과, 제 2 반도체 칩(40)의 제 2 본딩 패드들(42)은 동일한 위치가 되며, 이때, 제 2 본딩 패드(42) 상에는 솔더 범프(도시않된)가 형성되어 있기 때문에 제 1 및 제 2 본딩 패드들(32, 42)간에는 전기적으로 접속되게 된다.
그러므로, 제 1 반도체 칩(30)은 그의 양측 가장자리에 구비된 제 1 본딩 패드들(32)이 기판(50)의 회로패턴과 금속 와이어(54)에 의해 접속되어 있고, 상기 제 1 반도체 칩(30)의 양측 가장자리에 구비된 제 1 본딩 패드들(32) 중에서 일부분은 그의 중심부에 구비된 제 1 본딩 패드들(32)과 각각 금속라인(34)으로 연결되어 있으며, 상기 제 1 반도체 칩(30)의 중심부에 구비된 제 1 본딩 패드들(32)은 솔더 범프(44)의 개재하에 제 2 반도체 칩(40)의 제 2 본딩 패드들(42)과 전기적으로 연결되어 있기 때문에, 결국, 제 1 및 제 2 반도체 칩(30, 40)은 기판(50)과 각각 전기적으로 연결되게 된다.
이상에서와 같이, 본 고안의 적층형 BGA 패키지는 반도체 칩 상에 또 하나의 반도체 칩을 적층시켜 제작함으로써 마더 보드 상의 실장 면적을 감소시킬 수 있으며, 아울러 마더 보드 상에 디자인되는 회로 패턴을 단순화시킬 수 있다. 또한, 두 개의 반도체 칩을 하나의 패키지로 제작하기 때문에 제작 비용을 절감시킬 수 있다.
한편, 여기에서는 본 고안의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (6)
- 회로패턴이 구비된 기판 상에 제 1 반도체 칩이 부착·고정되어 있고, 상기 제 1 반도체 칩 상에는 제 2 반도체 칩이 그의 상부면이 상기 제 1 반도체 칩의 상부면과 마주보도록 부착되어 있으며, 상기 반도체 칩들과 상기 기판은 금속 와이어에 의해 전기적으로 연결되고, 상기 반도체 칩들과 금속 와이어를 포함한 상기 기판 상부의 공간적 영역은 에폭시 수지에 의해 밀봉되어 있으며, 상기 기판의 하부면에는 실장을 위한 솔더 볼들이 구비되어 있는 것을 특징으로 하는 적층형 볼 그리드 어레이 패키지.
- 제 1 항에 있어서, 상기 제 1 반도체 칩은 그의 상부면 중심 부분 및 장방향의 양측 가장자리 부분에 본딩 패드들이 구비되고, 상기 중심부에 구비된 본딩 패드들은 양측 가장자리에 구비된 본딩 패드들의 일부와 각각 금속라인으로 연결되어 있는 것을 특징으로 하는 적층형 볼 그리드 어레이 패키지.
- 제 2 항에 있어서, 상기 제 2 반도체 칩은 그의 상부면 중심 부분에 본딩 패드들이 구비된 것을 특징으로 하는 적층형 볼 그리드 어레이 패키지.
- 제 3 항에 있어서, 상기 제 2 반도체 칩의 본딩 패드들 상에는 전기적 접속 수단인 솔더 범프가 형성되어 있는 것을 특징으로 하는 적층형 볼 그리드 어레이 패키지.
- 제 3 항에 있어서, 상기 제 1 반도체 칩과 제 2 반도체 칩은 그들간의 부착시에 상기 제 1 반도체 칩의 중심 부분에 구비된 본딩 패드들과 상기 제 2 반도체 칩에 구비된 본딩 패드들이 동일 위치에 배치되며, 상기 솔더 범프에 의해 전기적으로 접속되는 것을 특징으로 하는 적층형 볼 그리드 어레이 패키지.
- 제 2 항에 있어서, 상기 금속 와이어는 상기 기판의 회로패턴과 상기 제 2 반도체 칩의 양측 가장자리에 구비된 본딩 패드들을 각각 연결하고 있는 것을 특징으로 적층형 볼 그리드 어레이 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970036709U KR19990024255U (ko) | 1997-12-12 | 1997-12-12 | 적층형 볼 그리드 어레이 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970036709U KR19990024255U (ko) | 1997-12-12 | 1997-12-12 | 적층형 볼 그리드 어레이 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990024255U true KR19990024255U (ko) | 1999-07-05 |
Family
ID=69693662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970036709U KR19990024255U (ko) | 1997-12-12 | 1997-12-12 | 적층형 볼 그리드 어레이 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990024255U (ko) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030018642A (ko) * | 2001-08-30 | 2003-03-06 | 주식회사 하이닉스반도체 | 스택 칩 모듈 |
| KR100401019B1 (ko) * | 1999-12-30 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
| KR100401501B1 (ko) * | 2001-04-19 | 2003-10-17 | 주식회사 하이닉스반도체 | 칩 스택 패키지 |
| KR100425766B1 (ko) * | 2001-06-28 | 2004-04-03 | 동부전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR100537835B1 (ko) * | 2000-10-19 | 2005-12-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조방법 |
| KR100631910B1 (ko) * | 1999-12-13 | 2006-10-04 | 삼성전자주식회사 | 동일한 칩을 사용하는 멀티-칩 패키지 |
| KR100776130B1 (ko) * | 2001-03-22 | 2007-11-16 | 매그나칩 반도체 유한회사 | 적층형 반도체 패키지 |
| KR100881399B1 (ko) * | 2007-08-31 | 2009-02-02 | 주식회사 하이닉스반도체 | 적층 반도체 패키지 |
-
1997
- 1997-12-12 KR KR2019970036709U patent/KR19990024255U/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100631910B1 (ko) * | 1999-12-13 | 2006-10-04 | 삼성전자주식회사 | 동일한 칩을 사용하는 멀티-칩 패키지 |
| KR100401019B1 (ko) * | 1999-12-30 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
| KR100537835B1 (ko) * | 2000-10-19 | 2005-12-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조방법 |
| KR100776130B1 (ko) * | 2001-03-22 | 2007-11-16 | 매그나칩 반도체 유한회사 | 적층형 반도체 패키지 |
| KR100401501B1 (ko) * | 2001-04-19 | 2003-10-17 | 주식회사 하이닉스반도체 | 칩 스택 패키지 |
| KR100425766B1 (ko) * | 2001-06-28 | 2004-04-03 | 동부전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR20030018642A (ko) * | 2001-08-30 | 2003-03-06 | 주식회사 하이닉스반도체 | 스택 칩 모듈 |
| KR100881399B1 (ko) * | 2007-08-31 | 2009-02-02 | 주식회사 하이닉스반도체 | 적층 반도체 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6803254B2 (en) | Wire bonding method for a semiconductor package | |
| US6080264A (en) | Combination of semiconductor interconnect | |
| US6445077B1 (en) | Semiconductor chip package | |
| US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US20040188818A1 (en) | Multi-chips module package | |
| JP2001156251A (ja) | 半導体装置 | |
| KR19990024255U (ko) | 적층형 볼 그리드 어레이 패키지 | |
| KR100351922B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR19990056764A (ko) | 볼 그리드 어레이 패키지 | |
| KR100258607B1 (ko) | 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법 | |
| KR0173930B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR200162892Y1 (ko) | 볼 그리드 어레이 패키지 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
| KR100557976B1 (ko) | 랜드 그리드 어레이 패키지 및 그 제조방법 | |
| KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) | |
| JP3073536U (ja) | エリアアレイ型半導体パッケージ | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| KR100401536B1 (ko) | 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법 | |
| KR20000006787U (ko) | 멀티 칩 패키지 | |
| KR19990055508A (ko) | 에리어 어레이 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |