Nothing Special   »   [go: up one dir, main page]

KR102503941B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102503941B1
KR102503941B1 KR1020170167399A KR20170167399A KR102503941B1 KR 102503941 B1 KR102503941 B1 KR 102503941B1 KR 1020170167399 A KR1020170167399 A KR 1020170167399A KR 20170167399 A KR20170167399 A KR 20170167399A KR 102503941 B1 KR102503941 B1 KR 102503941B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
lower metal
insulating film
disposed
Prior art date
Application number
KR1020170167399A
Other languages
English (en)
Other versions
KR20190067455A (ko
Inventor
이의복
정덕영
강상범
박두환
백종민
안상훈
오혁상
유우경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170167399A priority Critical patent/KR102503941B1/ko
Priority to US16/039,838 priority patent/US10510658B2/en
Priority to CN201811255948.6A priority patent/CN109904140B/zh
Publication of KR20190067455A publication Critical patent/KR20190067455A/ko
Priority to US16/715,112 priority patent/US10847454B2/en
Application granted granted Critical
Publication of KR102503941B1 publication Critical patent/KR102503941B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치가 제공된다. 반도체 장치는, 기판, 상기 기판 상에 배치되는 제1 절연막, 상기 제1 절연막을 관통하는 하부 금속층, 상기 제1 절연막 상에 상기 하부 금속층의 측면을 감싸도록 배치되고, 상기 기판이 위치하는 방향과 반대 방향으로 볼록하게 형성되는 제2 절연막, 상기 제2 절연막 상에 배치되는 배리어 유전막, 및 상기 하부 금속층 상에 형성된 리세스의 내부에 배치되고, 상기 하부 금속층과 전기적으로 연결되는 비아 금속층을 포함하되, 상기 하부 금속층의 상면은 상기 제2 절연막의 상면보다 상기 기판에 가깝게 형성된다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것이다.
전자기술의 발달로 인해, 최근 반도체 소자의 다운-스케일링(down-scaling)이 급속도로 진행됨에 따라, 반도체 칩의 고집적화 및 저전력화가 요구되고 있다.
반도체 소자의 고집적화 및 저전력화의 요구에 대응하기 위해, 반도체 소자의 피쳐 크기(feature size)는 계속해서 감소되고, BEOL(Back end-of-line) 공정에서 금속간 절연막의 유전 상수(k)는 계속하여 감소된다.
한편, 피쳐 크기가 줄어듦에 따라서, 배선 사이에 배치되는 유전 필름의 저항성 정전 용량(capacitance)과 신뢰성의 개선은 중요한 과제가 될 수 있다.
본 발명이 해결하고자 하는 과제는, 비아 금속층과 하부 금속층 사이의 전기적 연결의 신뢰성을 향상시킨 반도체 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 비아 금속층과 전기적으로 연결되는 하부 금속층 이외의 다른 하부 금속층과 비아 금속층 사이에서 쇼트(short)가 발행하는 것을 감소시켜 신뢰성을 향상시킨 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 몇몇 실시예는, 기판, 상기 기판 상에 배치되는 제1 절연막, 상기 제1 절연막을 관통하는 하부 금속층, 상기 제1 절연막 상에 상기 하부 금속층의 측면을 감싸도록 배치되고, 상기 기판이 위치하는 방향과 반대 방향으로 볼록하게 형성되는 제2 절연막, 상기 제2 절연막 상에 배치되는 배리어 유전막, 및 상기 하부 금속층 상에 형성된 리세스의 내부에 배치되고, 상기 하부 금속층과 전기적으로 연결되는 비아 금속층을 포함하되, 상기 하부 금속층의 상면은 상기 제2 절연막의 상면보다 상기 기판에 가깝게 형성된다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 다른 몇몇 실시예는, 기판, 상기 기판 상에 배치되는 제1 절연막, 상기 제1 절연막을 관통하는 제1 하부 금속층, 상기 제1 절연막을 관통하고, 상기 제1 하부 금속층과 이격되어 배치되는 제2 하부 금속층, 상기 제1 절연막 상에 배치되고, 상기 제1 하부 금속층의 측면 및 상기 제2 하부 금속층의 측면 각각과 접하는 제2 절연막, 및 상기 제1 하부 금속층 상에 배치되어 상기 제1 하부 금속층과 전기적으로 연결되는 비아 금속층을 포함하되, 상기 제1 및 제2 하부 금속층 각각의 상면은 상기 제2 절연막의 상면보다 상기 기판에 가깝게 형성된다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 또 다른 몇몇 실시예는, 기판, 상기 기판 상에 배치되는 제1 절연막, 상기 제1 절연막을 관통하는 하부 금속층, 상기 제1 절연막 상에 배치되고, 상기 기판이 위치하는 방향과 반대 방향으로 볼록하게 형성되는 제2 절연막, 상기 제2 절연막 상에 배치되는 배리어 유전막, 상기 배리어 유전막 상에 배치되는 제3 절연막, 및 상기 제3 절연막에 형성된 리세스의 내부에 배치되고, 상기 하부 금속층과 전기적으로 연결되는 비아 금속층을 포함하되, 상기 하부 금속층의 상면은 상기 제2 절연막의 상면보다 상기 기판에 가깝게 형성된다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 레이아웃도이다.
도 2는 도 1의 A-A 선을 따라 절단한 단면도이다.
도 3 및 도 4는 도 1의 C 부분을 확대하여 도시한 도면들이다.
도 5는 도 1의 B-B 선을 따라 절단한 단면도이다.
도 6 내지 도 10은 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중단 단계 도면들이다.
도 11은 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 12는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 13은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 14는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 15는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
이하에서, 도 1 내지 도 5를 참조하여 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 레이아웃도이다. 도 2는 도 1의 A-A 선을 따라 절단한 단면도이다. 도 3 및 도 4는 도 1의 C 부분을 확대하여 도시한 도면들이다. 도 5는 도 1의 B-B 선을 따라 절단한 단면도이다.
도 1 내지 도 5를 참조하면, 본 발명의 몇몇 실시예에 따른 반도체 장치는 기판(100), 하부 배리어막(101), 제1 하부 금속층(111), 제2 하부 금속층(112), 제3 하부 금속층(113), 비아 금속층(120), 상부 배리어막(102), 제1 상부 금속층(131), 제2 상부 금속층(132), 캡핑막(140), 제1 절연막(150), 제2 절연막(160), 제3 절연막(170), 배리어 유전막(180) 및 접착막(190)을 포함한다.
기판(100)은 베이스 기판과 에피층이 적층된 구조일 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등일 수도 있고, SOI(Semiconductor On Insulator) 기판일 수도 있다.
예를 들어, 기판(100)이 실리콘 기판을 포함할 경우, 기판(100)은 실리콘 기판 상에 형성된 절연막을 포함하는 형태일 수도 있다.
또한, 도시되지 않았지만, 기판(100)은 도전성 패턴을 포함할 수 있다. 도전성 패턴은 금속 배선 또는 컨택 등일 수도 있고, 트랜지스터의 게이트 전극, 트랜지스터의 소오스/드레인, 또는 다이오드 등일 수도 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 절연막(150)은 기판(100) 상에 배치될 수 있다. 제1 절연막(150)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다.
예를 들어, 제1 절연막(150)은 배선 사이의 커플링 현상을 경감시키기 위해 저유전율 물질을 포함할 수 있다. 저유전율 물질은 예를 들어, 적당히 높은 탄소와 수소를 갖는 실리콘 산화물일 수 있고, SiCOH와 같은 물질일 수 있다.
한편, 탄소가 절연 물질에 포함됨으로써, 절연 물질의 유전 상수는 낮아질 수 있다. 하지만, 절연 물질의 유전 상수를 더 낮추기 위해, 절연 물질은 절연 물질 내에 가스가 채워지거나 공기가 채워진 캐비티와 같은 공극(pore)을 포함할 수 있다.
저유전 물질은 예를 들어, 저유전 물질은 예를 들어, Fluorinated TetraEthylOrthoSilicate (FTEOS), Hydrogen SilsesQuioxane (HSQ), Bis-benzoCycloButene (BCB), TetraMethylOrthoSilicate (TMOS), OctaMethyleyCloTetraSiloxane (OMCTS), HexaMethylDiSiloxane (HMDS), TriMethylSilyl Borate (TMSB), DiAcetoxyDitertiaryButoSiloxane (DADBS), TriMethylSilil Phosphate (TMSP), PolyTetraFluoroEthylene (PTFE), TOSZ(Tonen SilaZen), FSG(Fluoride Silicate Glass), polypropylene oxide와 같은 polyimide nanofoams, CDO(Carbon Doped silicon Oxide), OSG(Organo Silicate Glass), SiLK, Amorphous Fluorinated Carbon, silica aerogels, silica xerogels, mesoporous silica 또는 이들의 조합을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
본 발명의 몇몇 실시예들에 따른 반도체 장치에서, 제1 절연막(150)은 실리콘 산화물보다 유전 상수가 작은 저유전율(low-k) 절연 물질을 포함할 수 있다.
제1 내지 제3 하부 금속층(111, 112, 113) 각각은 기판(100) 상에 배치될 수 있다. 제1 내지 제3 하부 금속층(111, 112, 113) 각각은 제1 절연막(150) 내에 제1 절연막(150)을 관통하여 배치될 수 있다.
제1 내지 제3 하부 금속층(111, 112, 113) 각각은 제1 방향(X)으로 길게 연장될 수 있다. 제2 하부 금속층(112), 제1 하부 금속층(111) 및 제3 하부 금속층(113)은 순차적으로 서로 제2 방향(Y)으로 이격될 수 있다.
다만, 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 배치는 설명의 편의를 위한 것으로 다른 몇몇 실시예에서, 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 배치는 달라질 수 있다.
제1 내지 제3 하부 금속층(111, 112, 113) 각각은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co) 중 적어도 하나를 포함할 수 있다.
제1 내지 제3 하부 금속층(111, 112, 113) 각각이 구리를 포함할 경우, 제1 내지 제3 하부 금속층(111, 112, 113) 각각에 포함된 구리는 예를 들어, 탄소(C), 은(Ag), 코발트(Co), 탄탈륨(Ta), 인듐(In), 주석(Sn), 아연(Zn), 망간(Mn), 티타늄(Ti), 마그네슘(Mg), 크롬(Cr), 게르마늄(Ge), 스트론튬(Sr), 백금(Pt), 마그네슘(Mg), 알루미늄(Al), 망간(Mn), 몰리브덴(Mo), 루테륨(Ru) 또는 지르코늄(Zr) 중의 적어도 하나를 포함할 수도 있다.
도 2에서, 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 상면이 평면인 것으로 도시하였지만, 이느 설명의 편의를 위한 것일 뿐, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 상면은 위로 볼록할 수도 있고, 아래로 볼록할 수도 있다.
하부 배리어막(101)은 제1 내지 제3 하부 금속층(111, 112, 113) 각각과 제1 절연막(150) 사이에 배치될 수 있다.
구체적으로, 하부 배리어막(101)은 제1 하부 금속층(111)의 바닥면 및 측벽을 따라 배치될 수 있다. 하부 배리어막(101)은 제2 하부 금속층(112)의 바닥면 및 측벽을 따라 배치될 수 있다. 하부 배리어막(101)은 제3 하부 금속층(113)의 바닥면 및 측벽을 따라 배치될 수 있다.
하부 배리어막(101)은 예를 들어, 탄탈륨(Ta), 탄탈륨 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 루테늄(Ru), 코발트(Co), 니켈(Ni), 니켈 보론(NiB), 텅스텐(W), 텅스텐 질화물(WN), 텅스텐 탄질화물(WCN), 지르코늄(Zr), 지르코늄 질화물(ZrN), 바나듐(V), 바나듐 질화물(VN), 니오븀(Nb), 니오븀 질화물(NbN), 백금(Pt), 이리듐(Ir) 및 로듐(Rh) 중 적어도 하나를 포함할 수 있다.
제1 내지 제3 하부 금속층(111, 112, 113) 각각의 상면(111a)은 제1 절연막(150)의 상면(150a)보다 높게 형성될 수 있다. 이로 인해, 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 측벽에 배치된 하부 배리어막(101)의 일부가 제1 절연막(150) 상에 노출될 수 있다.
제2 절연막(160)은 제1 절연막(150) 상에 배치될 수 있다. 제2 절연막(160)은 제1 절연막(150) 상으로 돌출된 제1 내지 제3 하부 금속층(111, 112, 113)의 각각의 측면을 감싸도록 배치될 수 있다.
제2 절연막(160)은 제1 하부 금속층(111)과 제2 하부 금속층(112) 사이 및 제1 하부 금속층(111)과 제3 하부 금속층(113) 사이에 배치되는 제1 부분(161)을 포함한다. 또한, 제2 절연막(160)은 제1 절연막(150) 상에서 제1 부분(161)이 배치되는 영역 이외의 영역에 배치되는 제2 부분(162)을 포함한다.
구체적으로, 제2 절연막(160)의 제1 부분(161)은 제1 하부 금속층(111)과 마주보는 제2 하부 금속층(112)의 제1 측 및 제1 하부 금속층(111)과 마주보는 제3 하부 금속층(113)의 제1 측에 배치될 수 있다. 제2 절연막(160)의 제2 부분(162)은 제2 하부 금속층(112)의 제1 측과 대향하는 제2 하부 금속층(112)의 제2 측 및 제3 하부 금속층(113)의 제1 측과 대향하는 제3 하부 금속층(113)의 제2 측에 배치될 수 있다.
제2 절연막(160)은 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 상면(111a) 상에는 형성되지 않을 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 제2 절연막(160)은 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 상면(111a) 상에 일부 배치될 수도 있다.
제2 절연막(160)의 상면(161a, 162a)은 제3 방향(Z)으로 볼록한 형상을 가질 수 있다. 구체적으로, 제2 절연막(160)의 제1 부분(161)의 상면(161a)은 기판(100)이 위치하는 방향과 반대 방향인 제3 방향(Z)으로 볼록하게 형성될 수 있다. 제2 절연막(160)의 제2 부분(162)의 상면(162a)은 기판(100)이 위치하는 방향과 반대 방향인 제3 방향(Z)으로 볼록하게 형성될 수 있다.
제1 내지 제3 하부 금속층(111, 112, 113) 각각의 상면(111a)은 제2 절연막(160)의 상면(161a, 162a)의 상면보다 기판에 가깝게 형성될 수 있다.
구체적으로, 기판(100)으로부터 제2 절연막(160)의 제1 부분(161)의 상면(161a)까지의 높이(h2)는 기판(100)으로부터 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 상면(111a)까지의 높이(h1)보다 크게 형성될 수 있다. 기판(100)으로부터 제2 절연막(160)의 제2 부분(162)의 상면(162a)까지의 높이(h3)는 기판(100)으로부터 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 상면(111a)까지의 높이(h1)보다 크게 형성될 수 있다.
제2 절연막(160)의 제2 부분(162)의 상면(162a)은 제2 절연막(160)의 제1 부분(161)의 상면(161a)보다 기판(100)에 가깝게 형성될 수 있다.
구체적으로, 기판(100)으로부터 제2 절연막(160)의 제1 부분(161)의 상면(161a)까지의 높이(h2)는 기판(100)으로부터 제2 절연막(160)의 제2 부분(162)의 상면(162a)까지의 높이(h3)보가 크게 형성될 수 있다.
캡핑막(140)은 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 상면(111a)에 배치될 수 있다. 캡핑막(140)은 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 상면(111a)을 따라 제1 방향(X)으로 연장될 수 있다.
캡핑막(140)은 도 2 및 도 5에서 보는 바와 같이, 제1 하부 금속층(111)의 상면(111a)에서 비아 금속층(120)이 형성되는 부분에 형성되지 않을 수 있다. 즉, 캡핑막(140)은 제1 하부 금속층(111)과 비아 금속층(120) 사이에는 형성되지 않을 수 있다.
다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 캡핑막(140)은 제1 하부 금속층(111)과 비아 금속층(120) 사이에 형성될 수도 있다.
캡핑막(140)은 예를 들어, 코발트(Co), 텅스텐(W), 알루미늄(Al), 탄탈륨(Ta), 티타늄(Ti), 니켈(Ni), 루테늄(Ru) 또는 알루미늄 질화물(AlN) 중 적어도 하나를 포함할 수 있다.
배리어 유전막(180)은 제2 절연막(160), 캡핑막(140) 및 제1 내지 제3 하부 금속층(111, 112, 113) 상에 배치될 수 있다. 이 경우, 배리어 유전막(180)은 컨포말하게 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
배리어 유전막(180)은 제1 하부 금속층(111)의 상면(111a)에서 비아 금속층(120)이 형성되는 부분에 형성되지 않을 수 있다. 즉, 배리어 유전막(180)은 제1 하부 금속층(111)과 비아 금속층(120) 사이에는 형성되지 않을 수 있다.
배리어 유전막(180)은 비아 금속층(120)의 일부를 감싸도록 배치될 수 있다. 구체적으로, 배리어 유전막(180)은 리세스(130)의 하부 측벽(130a)으로 노출될 수 있고, 리세스(130)의 하부 측벽(130a) 사이에 배치된 비아 금속층(120)을 감싸도록 배치될 수 있다.
배리어 유전막(180)은 도 3에서 보는 바와 같이, 제1 식각 저지막(181) 및 산화 방지막(182)을 포함할 수 있다.
제1 식각 저지막(181)은 제2 절연막(160), 캡핑막(140) 및 제1 내지 제3 하부 금속층(111, 112, 113) 상에 배치될 수 있다. 제1 식각 저지막(181)은 제1 하부 금속층(111)과 비아 금속층(120) 사이에는 형성되지 않을 수 있다.
제1 식각 저지막(181)은 예를 들어, 알루미늄 질화막일 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 식각 저지막(181)은 후술하는 제3 절연막(170)과 비교하여, 50배 이상의 식각 저항률을 가질 수 있다.
산화 방지막(182)은 제1 식각 저지막(181) 상에 배치될 수 있다. 산화 방지막(182)은 제1 하부 금속층(111)과 비아 금속층(120) 사이에는 형성되지 않을 수 있다.
산화 방지막(182)은 예를 들어, 실리콘 산화막, 실리콘 질화막, 탄소 도핑막 또는 이들의 조합으로 형성된 막일 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
다른 몇몇 실시예에서, 도 4에서 보는 바와 같이, 배리어 유전막(180)은 제1 식각 저지막(181), 산화 방지막(182) 및 제2 식각 저지막(183)을 포함할 수 있다. 즉, 다른 몇몇 실시예에서, 배리어 유전막(180)은 산화 방지막(182) 상에 배치된 제2 식각 저지막(183)을 더 포함할 수 있다.
제2 식각 저지막(183)은 예를 들어, 알루미늄 질화막일 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
접착막(190)은 배리어 유전막(180) 상에 배치될 수 있다. 구체적으로, 접착막(190)은 리세스(130)가 형성되는 영역 이외의 배리어 유전막(180) 상에 배치될 수 있다. 접착막(190)은 배리어 유전막(180) 상에 컨포말하게 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
접착막(190)의 측벽은 리세스(130)에 의해 노출될 수 있다. 리세스(130)에 의해 노출된 접착막(190)의 측벽은 상부 배리어막(102)과 접할 수 있다.
제3 절연막(170)은 접착막(190) 상에 배치될 수 있다. 구체적으로, 제3 절연막(170)은 접착막(190) 상에 배치되고, 비아 금속층(120)의 측벽을 감싸도록 배치될 수 있다.
제3 절연막(170)은 상술한 제1 절연막(150)과 유사한 저유전율 물질을 포함할 수 있다.
리세스(130)는 제1 하부 금속층(111) 상에 형성될 수 있다. 구체적으로, 리세스(130)는 제3 절연막(170)을 관통하도록 형성되어 제1 하부 금속층(111)의 상면(111a)을 노출시킬 수 있다. 배리어 유전막(180)의 일부 및 제2 절연막(160)의 제1 부분(161)의 일부는 리세스(130)의 내부로 만입되도록 형성될 수 있다.
리세스(130)의 측벽은 기판(100)으로부터 멀어질수록 제2 방향(Y)의 폭이 증가하는 경사 프로파일을 가질 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
리세스(130)는 서로 다른 경사 프로파일을 갖는 상부 측벽(130b) 및 하부 측벽(130a)을 포함할 수 있다. 구체적으로, 리세스(130)의 상부 측벽(130b)은 직선의 경사 프로파일을 가질 수 있고, 리세스(130)의 하부 측벽(130a)은 곡선의 경사 프로파일을 가질 수 있다.
다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 리세스(130)의 상부 측벽 및 하부 측벽의 경사 프로파일은 동일하게 형성될 수도 있다.
리세스(130)의 하부 측벽(130a)은 리세스(130)의 내부로 만입된 배리어 유전막(180)의 일부 및 제2 절연막(160)의 제1 부분(161)의 일부에 의해 곡선의 경사 프로파일을 가질 수 있다.
비아 금속층(120)은 리세스(130)의 내부에 배치될 수 있다. 비아 금속층(120)은 제1 하부 금속층(111)과 전기적으로 연결될 수 있다.
비아 금속층(120)은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co) 중 적어도 하나를 포함할 수 있다.
비아 금속층(120)의 하면(120a)의 제2 방향(Y)의 폭(W2)은 제1 하부 금속층(111)의 상면(111a)의 제2 방향(Y)의 폭(W1)보다 작게 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
비아 금속층(120)의 상면의 제2 방향(Y)의 폭(W3)은 제1 하부 금속층(111)의 상면(111a)의 제2 방향(Y)의 폭(W1) 및 비아 금속층(120)의 하면(120a)의 제2 방향(Y)의 폭(W2)보다 크게 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 상부 금속층(131)은 제3 절연막(170) 및 비아 금속층(120) 상에 제2 방향(Y)으로 연장되도록 배치될 수 있다. 제1 상부 금속층(131)은 비아 금속층(120)을 통해 제1 하부 금속층(111)과 전기적으로 연결될 수 있다.
제2 상부 금속층(132)은 제3 절연막(170) 상에서, 제1 상부 금속층(131)d과 제1 방향(X)으로 이격되고, 제2 방향(Y)으로 연장되도록 배치될 수 있다.
도면에는 제1 상부 금속층(131)만이 비아 금속층(120)을 통해 제1 하부 금속층(111)과 연결되는 것으로 도시하였지만, 이는 설명의 편의를 위한 것이고, 제2 상부 금속층(132) 역시 다른 하부 금속층과 전기적으로 연결될 수도 있다.
상부 배리어막(102)은 리세스(130)의 바닥면 및 측벽(130a, 130b)을 따라 배치될 수 있다. 또한, 상부 배리어막(102)은 제1 및 제2 상부 금속층(131)과 제3 절연막(170) 사이에 배치될 수 있다.
본 발명의 몇몇 실시예에 따른 반도체 장치는, 제1 절연막(150) 상에만 제2 절연막(160)을 선택적으로 성장시켜 하부 금속층(111, 112, 113) 상에 제2 절연막(160)이 형성되는 것을 방지함으로써, 비아 금속층(120)과 하부 금속층(111) 사이의 전기적 연결의 신뢰성을 향상시킬 수 있다.
본 발명의 몇몇 실시예에 따른 반도체 장치는, 제2 절연막(160) 및 배리어 유전막(180)을 기판(100)이 위치하는 방향과 반대 방향으로 볼록하게 형성함으로써, 비아 금속층(120)과 전기적으로 연결되는 하부 금속층(111) 이외의 다른 하부 금속층(112, 113)과 비아 금속층(120) 사이에서 쇼트(short)가 발행하는 것을 감소시켜 반도체 장치의 신뢰성을 향상시킬 수 있다.
이하에서, 도 6 내지 도 10을 참조하여 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명한다.
도 6 내지 도 10은 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중단 단계 도면들이다.
도 6을 참조하면, 기판(100) 상에 제1 절연막(150)을 형성한 후에, 제1 절연막(150)을 관통하도록 복수의 리세스가 형성될 수 있다. 각각의 리세스는 제1 방향(X)으로 연장되고, 서로 제2 방향(Y)으로 이격되도록 형성될 수 있다.
각각의 리세스의 바닥면 및 측벽을 따라 하부 배리어막(101)이 형성될 수 있다. 각각의 리세스를 채우도록 제1 내지 제3 하부 금속층(111, 112, 113)이 각각 형성될 수 있다.
제1 내지 제3 하부 금속층(111, 112, 113)의 각각의 상면(111a)에 캡핑막(140)이 형성될 수 있다. 이 경우, 캡핑막(140)은 제1 내지 제3 하부 금속층(111, 112, 113)의 각각의 상면(111a)에만 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 7을 참조하면, 제1 절연막(150) 상부의 일부가 식각될 수 있다. 이로 인해, 제1 절연막(150)의 상면(150a)은 제1 내지 제3 하부 금속층(111, 112, 113)의 각각의 상면(111a)보다 기판(100)에 가깝게 형성될 수 있다.
도 8을 참조하면, 제1 절연막(150)의 상면(150a) 상에 제2 절연막(160)이 형성될 수 있다.
제2 절연막(160)은 제1 절연막(150) 상에서만 선택적으로 성장하여 형성될 수 있다. 제2 절연막(160)은 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 상부 측면을 감싸도록 형성될 수 있다.
제2 절연막(160)은 제1 내지 제3 하부 금속층(111, 112, 113) 각각의 상면(111a) 상에는 형성되지 않을 수 있다. 즉, 제2 절연막(160)은 제1 내지 제3 하부 금속층(111, 112, 113) 각각과 오버랩되지 않도록 형성될 수 있다.
제2 절연막(160)은 기판(100)이 위치하는 방향과 반대 방향으로 볼록하게 형성될 수 있다. 제2 절연막(160)의 제1 부분(161)은 제2 절연막(160)의 제2 부분(162)보다 더 볼록하게 형성될 수 있다. 구체적으로, 제2 절연막(160)의 제2 부분(162)의 상면(162a)은 제2 절연막(160)의 제1 부분(161)의 상면(161a)의 상면보다 기판(100)에 가깝게 형성될 수 있다.
배리어 유전막(180)은 하부 배리어막(101)의 상면, 캡핑막(140) 및 제2 절연막(160) 상에 형성될 수 있다. 이 경우, 배리어 유전막(180)은 컨포말하게 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
배리어 유전막(180)은 도 3에 도시된 바와 같이, 제1 식각 저지막(181) 및 산화 방지막(182)이 순차적으로 적층됨으로써 형성될 수 있다.
도 9를 참조하면, 배리어 유전막(180) 상에 접착막(190)이 형성될 수 있다. 이 경우, 접착막(190)은 컨포말하게 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 이어서, 접착막(190) 상에 제3 절연막(170)이 형성될 수 있다.
도 10을 참조하면, 제3 절연막(170)을 식각하여 제3 절연막(170)을 관통하는 리세스(130)가 형성될 수 있다. 이 경우, 제1 하부 금속층(111) 상에 형성된 접착막(190), 배리어 유전막(180) 및 캡핑막(140)이 순차적으로 식각됨으로써 제1 하부 금속층(111)의 상면(111a)이 노출될 수 있다.
또한, 접착막(190)의 측면의 일부 및 배리어 유전막(180)의 일부가 리세스(130)에 노출될 수 있다.
도 10에는 설명의 편의상 리세스(130)의 측벽에 노출된 배리어 유전막(180)이 식각되지 않는 것으로 도시하였지만, 리세스(130)의 측벽에 노출된 배리어 유전막(180)은 리세스(130) 형성 과정에서 일부가 식각될 수 있다.
또한, 도 10에는 제1 하부 금속층(111) 상에 형성된 캡핑막(140)이 리세스(130) 형성 공정에서 식각되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 캡핑막(140)의 리세스(130) 형성 공정에서 식각되지 않을 수도 있다.
이어서, 도 2를 참조하면, 리세스(130) 바닥면, 하부 측벽(130a), 상부 측벽(130b) 및 제3 절연막(170)의 상면 상에 상부 배리어막(102)이 형성될 수 있다. 상부 배리어막(102)은 컨포말하게 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
리세스(130)를 채우도록 상부 배리어막(102) 상에 비아 금속층(120)이 형성될 수 있다. 또한, 제3 절연막(170)의 상면 상에 형성된 상부 배리어막(102) 및 비아 금속층(120) 상에 제1 상부 금속층(131)이 형성될 수 있다.
비아 금속층(120) 및 제1 상부 금속층(131)은 동일한 공정에 의해 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 비아 금속층(120) 및 제1 상부 금속층(131)은 서로 다른 공정에 의해 형성될 수도 있다.
상술한 제조 방법을 통해 도 2에 도시된 반도체 장치가 제조될 수 있다.
이하에서, 도 11을 참조하여 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 2에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 11은 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 11을 참조하면, 본 발명의 다른 몇몇 실시예에 따른 반도체 장치는 제1 하부 금속층(111)의 상면(111a)과 비아 금속층(220)의 하면(220a) 사이에 캡핑막(140)이 배치될 수 있다. 즉, 캡핑막(140)은 리세스(230)의 하면(220a)에 의해 노출될 수 있다.
리세스(230)의 바닥면, 하부 측벽(230a), 상부 측벽(230b) 및 제3 절연막(170)의 상면을 따라 상부 배리어막(202)이 배치될 수 있다. 상부 배리어막(202) 상에 리세스(230)를 채우도록 비아 금속층(220)이 배치될 수 있다. 또한, 제3 절연막(170)의 상면 상에 형성된 상부 배리어막(202) 및 비아 금속층(220) 상에 제1 상부 금속층(231)이 형성될 수 있다.
이하에서, 도 12를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 2에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 12는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 12를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 리세스(330) 형성 공정에서 배리어 유전막(380)이 식각됨으로써 상부 배리어막(302)이 제2 절연막(160)과 직접 접할 수 있다.
제2 절연막(160)의 일부는 리세스(330)의 내부로 만입되도록 배치될 수 있다. 리세스(330)의 하부 측벽(330a)에 제2 절연막(160)이 노출될 수 있고, 리세스(330)의 상부 측벽(330b)에 배리어 유전막(380)의 측면이 노출될 수 있다.
제1 하부 금속층(111)의 상면(111a)의 제2 방향(Y)의 폭(W1)은 비아 금속층(320)의 하면(320a)의 제2 방향(Y)의 폭(W4)과 동일하게 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제3 절연막(170)의 상면 상에 형성된 상부 배리어막(302) 및 비아 금속층(320) 상에 제1 상부 금속층(331)이 형성될 수 있다.
이하에서, 도 13을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 2에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 13은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 13을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 리세스(430) 형성 공정에서 배리어 유전막(480) 및 제2 절연막(460)의 제1 부분(461)의 일부가 식각될 수 있다. 이로 인해, 리세스(430)의 상부 측벽(430b) 및 하부 측벽(430a)은 서로 동일한 경사 프로파일을 가질 수 있다.
리세스(430)의 바닥면, 하부 측벽(430a), 상부 측벽(430b) 및 제3 절연막(170)의 상면을 따라 상부 배리어막(402)이 배치될 수 있다. 상부 배리어막(402) 상에 리세스(430)를 채우도록 비아 금속층(420)이 배치될 수 있다. 또한, 제3 절연막(170)의 상면 상에 형성된 상부 배리어막(402) 및 비아 금속층(420) 상에 제1 상부 금속층(431)이 형성될 수 있다.
비아 금속층(420)의 하면(420a)은 도 2에 도시된 비아 금속층(120)의 하면(120a)의 제2 방향(Y)의 폭보다 크게 형성될 수 있다.
이하에서, 도 14를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 2에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 14는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 14를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 비아 금속층(520)의 상면의 제2 방향(Y)의 폭(W5)은 도 2에 도시된 비아 금속층(120)의 상면의 제2 방향(Y)의 폭(W3)보다 크게 형성될 수 있다. 즉, 리세스(530)의 상부 측벽(530b)의 경사 프로파일의 연장선은 제1 하부 금속층(111)의 측벽의 경사 프로파일의 연장선과 교차하지 않을 수 있다.
리세스(530)의 하부 측벽(530a)은 도 2에 도시된 리세스(130)의 하부 측벽(130a)보다 더 리세스(530) 내부로 만입되도록 형성될 수 있다.
접착막(590)의 측면은 리세스(530)의 상부 측벽(530b)에 노출될 수 있다. 접착막(590)은 도 2에 도시된 접착막(190)과 비교하여 더 식각될 수 있다.
리세스(530)의 바닥면, 하부 측벽(530a), 상부 측벽(530b) 및 제3 절연막(170)의 상면을 따라 상부 배리어막(502)이 배치될 수 있다. 상부 배리어막(502) 상에 리세스(530)를 채우도록 비아 금속층(520)이 배치될 수 있다. 또한, 제3 절연막(170)의 상면 상에 형성된 상부 배리어막(502) 및 비아 금속층(520) 상에 제1 상부 금속층(531)이 형성될 수 있다.
이하에서, 도 15를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 2에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 15는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 15를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 제1 내지 제3 하부 금속층(111, 112, 113)의 각각의 상면(111a)과 제1 절연막(650)의 상면(650a)이 동일 평면 상에 형성될 수 있다.
즉, 제2 절연막(660)의 제1 부분(661) 및 제2 절연막(660)의 제2 부분(662)의 각각의 하면이 제1 내지 제3 하부 금속층(111, 112, 113)의 각각의 상면(111a)과 동일 평면 상에 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 111: 제1 하부 금속층
120: 비아 금속층 130: 리세스
131: 제1 상부 금속층 140: 캡핑막
150: 제1 절연막 160: 제2 절연막
170: 제3 절연막 180: 배리어 유전막
190: 접착막

Claims (10)

  1. 기판;
    상기 기판 상에 배치되는 제1 절연막;
    상기 제1 절연막을 관통하는 하부 금속층;
    상기 제1 절연막 상에 배치되는 제2 절연막;
    상기 제2 절연막 상에 배치되는 배리어 유전막;
    상기 배리어 유전막 상에 배치되는 제3 절연막;
    상기 제2 절연막, 상기 제3 절연막 및 상기 하부 금속층의 상면에 의해 정의되는 리세스; 및
    상기 리세스의 내부에 배치되고, 상기 하부 금속층과 전기적으로 연결되는 비아 금속층을 포함하되,
    상기 하부 금속층은 상기 제2 절연막을 관통하고,
    상기 제2 절연막은 상기 기판과 마주보는 하면과 상기 하면과 반대되는 상면을 포함하고, 상기 제2 절연막의 상면은 볼록하게 형성되고,
    상기 배리어 유전막은 상기 비아 금속층의 일부의 측면을 따라 연장되고,
    상기 제1 절연막 및 상기 제2 절연막은 상기 기판 상에 수직 방향으로 순차적으로 적층되고,
    상기 하부 금속층의 상면과 상기 기판 사이의 가장 긴 수직 거리는 상기 제2 절연막의 상면과 상기 기판 사이의 가장 긴 수직 거리보다 작은 반도체 장치.
  2. 제 1항에 있어서,
    상기 배리어 유전막은,
    상기 제2 절연막 상에 배치되는 제1 식각 저지막과,
    상기 제1 식각 저지막 상에 배치되는 산화 방지막을 포함하는 반도체 장치.
  3. 제 2항에 있어서,
    상기 배리어 유전막은 상기 산화 방지막 상에 배치되는 제2 식각 저지막을 더 포함하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 배리어 유전막 상에 배치되고, 상기 비아 금속층 내에 배치되는 제3 절연막을 더 포함하는 반도체 장치.
  5. 제 4항에 있어서,
    상기 배리어 유전막과 상기 제3 절연막 사이에 배치되는 접착막을 더 포함하는 반도체 장치.
  6. 제 1항에 있어서,
    상기 배리어 유전막의 일부는 상기 리세스를 정의하는 곡면을 포함하고,
    상기 배리어 유전막의 일부의 곡면은 상기 리세스를 향해 볼록하게 형성되는 반도체 장치.
  7. 제 1항에 있어서,
    상기 제2 절연막의 일부는 상기 리세스와 마주보는 곡면을 포함하고,
    상기 제2 절연막의 일부의 곡면은 상기 리세스를 향해 볼록하게 형성되는 반도체 장치.
  8. 기판;
    상기 기판 상에 배치되는 제1 절연막;
    상기 제1 절연막을 관통하는 제1 하부 금속층;
    상기 제1 절연막을 관통하고, 상기 제1 하부 금속층과 수평 방향으로 이격되는 제2 하부 금속층으로, 상기 제1 절연막의 일부는 상기 제1 하부 금속층과 상기 제2 하부 금속층 사이에 배치되고, 상기 제1 하부 금속층, 상기 제2 하부 금속층 및 상기 제1 절연막은 리세스를 정의하는 제2 하부 금속층;
    상기 리세스를 채우는 제2 절연막;
    상기 제2 절연막의 상면을 따라 배치되는 배리어 유전막;
    상기 배리어 유전막 상에 배치되고, 상기 제2 절연막과 비접촉하는 접착막; 및
    상기 제1 하부 금속층 상에, 상기 제1 하부 금속층과 전기적으로 연결되는 비아 금속층을 포함하되,
    상기 제1 및 제2 하부 금속층 각각의 상면과 상기 기판 사이의 가장 긴 수직 거리는 상기 제2 절연막의 상면과 상기 기판 사이의 가장 긴 수직 거리보다 작고,
    상기 제2 절연막은 상기 제1 하부 금속층의 상면 및 상기 제2 하부 금속층의 상면과 비중첩되는 반도체 장치.
  9. 제 8항에 있어서,
    상기 제2 절연막은,
    상기 제1 하부 금속층과 마주보고, 상기 리세스를 정의하는 제2 하부 금속층의 제1 측 상의 상기 리세스 내에 배치되는 제1 부분과, 상기 제2 하부 금속층의 상기 제1 측과 대향하는 상기 제2 하부 금속층의 제2 측 상에 배치되는 제2 부분을 포함하고,
    상기 제2 절연막의 상기 제2 부분의 상면은 상기 제2 절연막의 상기 제1 부분의 상면보다 상기 기판에 가깝게 형성되는 반도체 장치.
  10. 삭제
KR1020170167399A 2017-12-07 2017-12-07 반도체 장치 KR102503941B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170167399A KR102503941B1 (ko) 2017-12-07 2017-12-07 반도체 장치
US16/039,838 US10510658B2 (en) 2017-12-07 2018-07-19 Semiconductor devices
CN201811255948.6A CN109904140B (zh) 2017-12-07 2018-10-26 半导体装置
US16/715,112 US10847454B2 (en) 2017-12-07 2019-12-16 Semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170167399A KR102503941B1 (ko) 2017-12-07 2017-12-07 반도체 장치

Publications (2)

Publication Number Publication Date
KR20190067455A KR20190067455A (ko) 2019-06-17
KR102503941B1 true KR102503941B1 (ko) 2023-02-24

Family

ID=66697198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167399A KR102503941B1 (ko) 2017-12-07 2017-12-07 반도체 장치

Country Status (3)

Country Link
US (2) US10510658B2 (ko)
KR (1) KR102503941B1 (ko)
CN (1) CN109904140B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804199B2 (en) * 2018-09-25 2020-10-13 Globalfoundries Inc. Self-aligned chamferless interconnect structures of semiconductor devices
US11710694B2 (en) * 2019-05-24 2023-07-25 Intel Corporation Integrated circuit structures with contoured interconnects
US11916010B2 (en) 2020-05-21 2024-02-27 Intel Corporation Back end of line integration for self-aligned vias
US20220199544A1 (en) * 2020-12-17 2022-06-23 Intel Corporation Cap structure for interconnect dielectrics and methods of fabrication
US20220293517A1 (en) * 2021-03-10 2022-09-15 Intel Corporation Stacked vias with bottom portions formed using selective growth

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071038A (ja) 2007-09-13 2009-04-02 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3472932B2 (ja) * 1992-01-30 2003-12-02 株式会社日立製作所 半導体集積回路
TW377514B (en) 1998-04-18 1999-12-21 United Microelectronics Corp Method of manufacturing memory capacitors of DRAM
KR100333540B1 (ko) 1998-10-28 2002-09-26 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR100447322B1 (ko) 2001-12-26 2004-09-07 주식회사 하이닉스반도체 반도체 소자의 메탈 라인 형성 방법
US20030134499A1 (en) 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
KR100914391B1 (ko) 2002-12-27 2009-08-28 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR100973130B1 (ko) * 2003-06-30 2010-07-30 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 패턴 형성 방법
JP2005085996A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
KR20050028617A (ko) 2003-09-19 2005-03-23 매그나칩 반도체 유한회사 반도체 소자의 층간 금속절연막 형성방법
KR20050031302A (ko) 2003-09-29 2005-04-06 매그나칩 반도체 유한회사 반도체 배선 형성 방법
US7224068B2 (en) 2004-04-06 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stable metal structure with tungsten plug
US8772933B2 (en) 2007-12-12 2014-07-08 International Business Machines Corporation Interconnect structure and method of making same
US7687877B2 (en) 2008-05-06 2010-03-30 International Business Machines Corporation Interconnect structure with a mushroom-shaped oxide capping layer and method for fabricating same
KR20100006646A (ko) * 2008-07-10 2010-01-21 삼성전자주식회사 텅스텐 재성장을 통한 금속 배선 패턴 및 그 배선 패턴형성 방법
JP2011029576A (ja) * 2009-06-23 2011-02-10 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
FR2969375A1 (fr) 2010-12-17 2012-06-22 St Microelectronics Crolles 2 Structure d'interconnexion pour circuit intégré
US20130175619A1 (en) 2012-01-06 2013-07-11 International Business Machines Corporation Silicon-on-insulator transistor with self-aligned borderless source/drain contacts
JP5898991B2 (ja) * 2012-02-10 2016-04-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR101921465B1 (ko) * 2012-08-22 2018-11-26 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US8772938B2 (en) * 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
US9627250B2 (en) * 2013-03-12 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for back end of line semiconductor device processing
KR102151177B1 (ko) * 2013-07-25 2020-09-02 삼성전자 주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
EP3050086A4 (en) 2013-09-27 2017-05-03 Intel Corporation Previous layer self-aligned via and plug patterning for back end of line (beol) interconnects
US9583429B2 (en) 2013-11-14 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US9324650B2 (en) 2014-08-15 2016-04-26 International Business Machines Corporation Interconnect structures with fully aligned vias
KR20160136715A (ko) * 2015-05-20 2016-11-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20170092533A1 (en) 2015-09-29 2017-03-30 Applied Materials, Inc. Selective silicon dioxide deposition using phosphonic acid self assembled monolayers as nucleation inhibitor
US10431583B2 (en) * 2016-02-11 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device including transistors with adjusted threshold voltages
US9837355B2 (en) * 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071038A (ja) 2007-09-13 2009-04-02 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20200118926A1 (en) 2020-04-16
US10510658B2 (en) 2019-12-17
US20190181088A1 (en) 2019-06-13
US10847454B2 (en) 2020-11-24
KR20190067455A (ko) 2019-06-17
CN109904140B (zh) 2024-03-29
CN109904140A (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
KR102503941B1 (ko) 반도체 장치
US11075160B2 (en) Semiconductor device and method for fabricating thereof
US10475739B2 (en) Semiconductor device
US11881430B2 (en) Semiconductor device
US10418326B2 (en) Semiconductor device and method of fabricating the same
KR102674584B1 (ko) 반도체 장치
CN107046012A (zh) 内连线
KR20210009785A (ko) 반도체 장치
US20220392800A1 (en) Semiconductor device
KR20210036113A (ko) 반도체 장치 및 이의 제조 방법
KR20220168854A (ko) 반도체 소자
US10832948B2 (en) Semiconductor device and method for fabricating the same
KR102732300B1 (ko) 반도체 장치 및 이의 제조 방법
KR20230040444A (ko) 반도체 장치
KR20220117469A (ko) 반도체 장치 및 이의 제조 방법
KR20220165506A (ko) 반도체 장치 및 이의 제조 방법
KR20220144471A (ko) 반도체 장치 및 이의 제조 방법
KR20220168360A (ko) 반도체 장치
KR20230013438A (ko) 반도체 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant