Nothing Special   »   [go: up one dir, main page]

KR102490814B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102490814B1
KR102490814B1 KR1020160012701A KR20160012701A KR102490814B1 KR 102490814 B1 KR102490814 B1 KR 102490814B1 KR 1020160012701 A KR1020160012701 A KR 1020160012701A KR 20160012701 A KR20160012701 A KR 20160012701A KR 102490814 B1 KR102490814 B1 KR 102490814B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor device
heat sink
groove
semiconductor chip
Prior art date
Application number
KR1020160012701A
Other languages
English (en)
Other versions
KR20160098046A (ko
Inventor
마사오 히로베
Original Assignee
가부시키가이샤 앰코테크놀로지재팬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 앰코테크놀로지재팬 filed Critical 가부시키가이샤 앰코테크놀로지재팬
Publication of KR20160098046A publication Critical patent/KR20160098046A/ko
Priority to KR1020230006210A priority Critical patent/KR102608133B1/ko
Application granted granted Critical
Publication of KR102490814B1 publication Critical patent/KR102490814B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/059—Being combinations of any of the materials from the groups H01L2924/042 - H01L2924/0584, e.g. oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은, 반도체 칩 및 기판에 배치된 방열판이, 열팽창 또는 열수축에 수반하는 응력에 의해, 방열판과 기판과의 접착부가 벗겨지는 문제를 해결하는 것을, 목적의 하나로 한다. 표면이 절연 재료인 기판과, 상기 기판 상에 플립 칩 접속된 반도체 칩과, 열 계면 재료를 개입시켜 상기 반도체 칩에 접착되고, 상기 기판에 상기 반도체 칩의 외측에서 고정된 방열판을 갖고, 상기 방열판은, 상기 반도체 칩과 접착한 부분과 상기 기판과 고정한 부분과의 사이에, 상기 기판을 향해 돌출하고 도전성 수지에 의해 상기 기판에 접착되는 돌기부를 갖고, 상기 방열판은, 응력 흡수부를 갖는 것을 특징으로 하는 반도체 장치를 제공한다. 본 발명에 의하면, 반도체 칩 및 기판에 배치된 방열판이, 열팽창 또는 열수축에 수반하는 응력에 의해, 방열판과 기판과의 접착부가 벗겨지는 것을 방지할 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치에 관련하고, 특히 저 응력 방열판을 갖는 플립 칩 본딩(Flip Chip Bonding; FCB) 패키지에 있어서의 기술에 관련된다.
반도체 디바이스의 고속화나 I/O 수의 증대에 수반하여, 반도체 디바이스로부터의 발열량도 증대하고 있다. 그 때문에, 반도체 칩 상에 방열판을 접착하는 반도체 패키지가 알려져 있다. 또한, 고속 디바이스의 저 노이즈화를 목적으로, 방열판을 패키지 기판의 그라운드에 접속하고, 그라운드를 안정시키는 것이 알려져 있다.
예컨대, 방열성을 향상시키기 위해서, 반도체 칩을 내장시키는 봉지 부재의 내부에 방열 부재를 내장시키는 반도체 장치가 개시되고 있다(예컨대, 특허 문헌 1 참조). 특허 문헌 1으로 개시되는 반도체 장치에 의하면, 방열 부재의 표면적을 적절한 것으로 하면, 반도체 장치의 방열성을 향상시켜, 열저항의 저감을 도모하는 것이 가능해지는 것이 개시되어 있다.
특허 문헌 1: 특개 2012-33559호 공보
그렇지만, 방열성을 향상시키기 위해서 마련한 방열판이, 열팽창 또는 열수축에 수반하는 응력에 의해 박리된다고 하는 문제가 발생하는 것이 있을 수 있다.
본 발명은, 방열판이 열팽창 및 열수축에 수반하는 응력에 의해 박리하는 문제를 해결하는 것을, 목적의 하나로 한다.
본 발명의 일 실시 형태와 관련되는 반도체 장치는, 표면이 절연 재료인 기판과, 상기 기판 상에 플립 칩 접속된 반도체 칩과, 열 계면 재료를 개입시켜 상기 반도체 칩에 접착되고, 상기 기판에 상기 반도체 칩의 외측에서 고정된 방열판을 갖고, 상기 방열판은, 상기 반도체 칩과 접착한 부분과 상기 기판과 고정한 부분과의 사이에, 상기 기판을 향해 돌출하고 도전성 수지에 의해 상기 기판에 접착되는 돌기부를 갖고, 상기 방열판은, 응력 흡수부를 갖는다.
상기 응력 흡수부는, 상기 방열판의 상기 응력 흡수부를 제외한 부분보다 강성이 낮을 수 있다.
상기 응력 흡수부는, 상기 방열판의 상기 기판 측의 면에 마련된 도랑에서 박육화되어 있을 수 있다.
또한, 상기 도랑은, 2 이상 마련되어 있을 수 있다.
또한, 상기 방열판은, 상기 돌기부가 상기 반도체 칩의 주위에 돌출하도록 마련되고, 상기 응력 흡수부는 상기 돌기부의 내측 또는 외측에 배치될 수 있다.
상기 응력 흡수부는, 상기 돌기부에 인접해서 배치될 수 있다.
또한, 상기 응력 흡수부는, 상기 방열판의 상기 기판 측의 면에 마련된 바닥 있는 구멍 또는 관통 구멍을 포함할 수 있다.
또한, 상기 방열판은, Cu, Al 또는 AlSiCu 세라믹으로 구성될 수 있다.
도 1 본 발명의 제1 실시 형태와 관련되는 반도체 장치의 개략도이다.
도 2 본 발명의 제1 실시 형태와 관련되는 반도체 장치의 단면도이다.
도 3a 본 발명의 제1 실시 형태와 관련되는 반도체 장치의 방열판의 평면도이다.
도 3b 본 발명의 제1 실시 형태와 관련되는 반도체 장치의 방열판의 단면도이다.
도 4a 본 발명의 제2 실시 형태와 관련되는 반도체 장치의 방열판의 평면도이다.
도 4b 본 발명의 제2 실시 형태와 관련되는 반도체 장치의 방열판의 단면도이다.
도 5a 본 발명의 제3 실시 형태와 관련되는 반도체 장치의 방열판의 평면도이다.
도 5b 본 발명의 제3 실시 형태와 관련되는 반도체 장치의 방열판의 단면도이다.
도 6a 본 발명의 제4 실시 형태와 관련되는 반도체 장치의 방열판의 평면도이다.
도 6b 본 발명의 제4 실시 형태와 관련되는 반도체 장치의 방열판의 단면도이다.
도 7a 본 발명의 제5 실시 형태와 관련되는 반도체 장치의 방열판의 평면도이다.
도 7b 본 발명의 제5 실시 형태와 관련되는 반도체 장치의 방열판의 단면도이다.
도 8 비교예와 관련되는 반도체 장치의 단면도이다.
도 9 비교예와 관련되는 반도체 장치의 단면도이다.
도 10 본 발명의 제1 실시 형태와 관련되는 반도체 장치의 단면도이다.
본 발명은, 방열판이 열팽창 및 열수축에 수반하는 응력에 의해 박리하는 것이 방지된 신뢰성이 높은 반도체 장치를 제공한다.
이하, 도면을 참조해 본 발명과 관련되는 반도체 장치에 대해 설명한다. 다만, 본 발명과 관련되는 반도체 장치는 많은 다른 태양으로 실시하는 것이 가능하고, 이하에 나타내는 실시 형태의 기재 내용으로 한정하여 해석되는 것은 아니다. 또한, 본 실시 형태로 참조하는 도면에서, 동일 부분 또는 동일한 기능을 가지는 부분에는 동일한 부호를 부여하고, 그 반복의 설명은 생략한다.
<실시 형태 1>
도 1 내지 도 3을 이용하여, 실시 형태 1과 관련되는 반도체 장치의 구성을 설명한다.
[반도체 장치의 전체 구성]
도 1은, 본 발명의 제1 실시 형태와 관련되는 반도체 장치(100)의 전체 구성을 도시하는 개략도이다. 반도체 장치(100)는, 기판(10) 상에 반도체 칩(30)이 배치되고, 기판(10) 및 반도체 칩(30) 상에 방열판(20)이 배치된다. 기판(10)과 방열판(20)은 대향해서 배치되고, 양자의 면적은 대략 일치하며, 반도체 장치(100)는 대략 입방체의 형상을 갖는다.
[반도체 장치의 단면도]
도 2는, 본 발명의 제1 실시 형태와 관련되는 반도체 장치(100)에 대해, 도 1의 I-I'선에 따른 단면도를 도시한 것이다.
기판(10)은 패키지 기판(지지 기판)이며, 폴리이미드나 에폭시 수지 등의 유기 재료가 이용된 유기 기판이다. 기판(10)은, 다층 구조의 빌드 업 기판일 수 있다. 기판(10)의 방열판(20)과 대향하는 면에는, 반도체 칩(30)이나, 돌기부(22)와 전기적으로 접속하기 위한 전극이 마련된다. 그 외의 기판(10)의 표면에도, 반도체 칩(30) 이외의 소자, 혹은 외부의 디바이스나 기판 등과 전기적으로 접속하기 위한 전극이 적당히 배치될 수 있다. 기판(10)의 표면은, 기판(10)을 구성하는 유기 재료와, 기판(10)에 도포되는 에폭시 계의 수지 코트제나, 열 강화성의 에폭시 계 절연 필름 등에 의해, 상술한 전극을 제외하고, 전체로서 절연 재료로 구성되어 있다.
기판(10) 상에는, 도전성의 범프(49)를 개입시켜 반도체 칩(30)이 플립 칩 접속되어 배치된다. 범프(49)로서는, 동(Cu), 은(Ag), 금(Au), 및 땜납 등을 사용할 수 있다. 반도체 칩(30)은, IC 칩이나 LSI 칩 등의 반도체 소자이다. 반도체 칩(30)으로서는, 실리콘(Si)을 주된 재료로 한 반도체 소자가 이용되지만, 실리콘 카바이트(SiC)나 질화 갈륨(GaN) 등을 주된 재료로 하는 반도체 소자일 수도 있다. 또한, 제1 실시 형태에서는 1개의 반도체 소자가 기판 상에 배치된 예를 나타내고 있지만, 복수의 반도체 소자가 기판 상에 나열되어 배치될 수 있고, 복수의 반도체 소자가 적층될 수도 있다.
기판(10)과 반도체 칩(30)의 사이에는, 반도체 칩(30)을 고정하기 위한 언더 필(45)이 배치된다. 언더 필(45)로서는, 에폭시 수지, 시아네이트에스테르 수지, 아크릴 수지, 폴리이미드 수지, 실리콘 수지 등을 사용할 수 있다.
반도체 칩(30) 상에는, 열 계면 재료(47)를 개입시켜 방열판(20)이 배치된다. 열 계면 재료(47)에는, 기존의 열전도 재료(TIM)가 이용되고, 예컨대, 방열 시트, 그래파이트(graphite), 열전도 구리스 등일 수 있다. 열 계면 재료(47)로서는, 반도체 칩(30)의 발열을 효율적으로 방열판(20)에 전열하기 위해, 열전도성이 높고, 접착성이 좋은 재료가 이용된다. 또한, 방열판(20)으로서는, 동(Cu), 알루미늄(Al), AlSiCu 세라믹 등이 이용될 수 있다.
방열판(20)의 외주 부근에는, 기판(10)을 향해 돌출한 고정부(28)를 갖는다. 방열판(20)의 고정부(28)와 기판(10)은, 접착제(41)에 의해서 고정된다. 또한, 접착제(41)는 절연성일 수도 있고, 도전성일 수도 있다. 후술하는 돌기부(22)와 응력 흡수부(26)를 추상화하면, 방열판(20)은 그 외주 부근에서 기판(10)을 향해 돌출하는 고정부(28)를 갖는 덮개 형상의 형상을 갖는다. 기판(10)의 측면과 방열판(20)의 측면은, 대략 동일 평면 상에 배치되도록 형성되어 있으나, 방열판(20)의 측면이 기판(10)의 측면보다 반도체 장치(100)의 중심에 가까운 위치에 있을 수 있고, 반대로 방열판(20)의 측면이 기판(10)의 측면보다 반도체 장치(100)의 중심으로부터 먼 위치에 있을 수도 있다.
방열판(20)은, 상술한 고정부(28)와는 별도로, 대향하는 기판(10)의 방향으로 돌출하는 돌기부(22)를 갖는다. 돌기부(22)는, 반도체 칩(30)과 접착되는 부분과 고정부(28)와의 사이에 배치된다. 돌기부(22)는, 도전성 접착제(43)를 개입시켜, 기판(10)에 접착된다. 기판(10)의 돌기부(22)와 접착되는 부분은, 기판(10)의 그라운드와 전기적으로 접속된 전극이 배치되어 있다. 즉, 돌기부(22)는, 기판(10)의 그라운드와 전기적으로 접속되어, 기판(10)의 그라운드를 안정화시키기 위해서 배치되는 것이다. 또한, 그라운드 안정화의 관점에서, 돌기부(22)는 반도체 칩(30)에 보다 가까운 위치에 배치되는 것이 바람직하다.
본 발명의 제1 실시 형태와 관련되는 반도체 장치(100)의 방열판(20)에는, 반도체 칩(30)과의 접착 부분과 돌기부(22)와의 사이에, 응력 흡수부(26)가 배치된다. 보다 구체적으로는, 방열판(20)의 기판(10)에 대향하는 면에는, 반도체 칩(30)과의 접착 부분과 돌기부(22)와의 사이에, 오목한 형태의 도랑(24)이 형성된다. 방열판(20)에서, 고정부(28)와 돌기부(22)를 추상화한 경우, 방열판(20)은 일정한 두께를 가지지만, 도랑(24)이 배치되어 있는 부분은 그 주변보다도 두께가 얇게 되어 있는 응력 흡수부(26)가 형성된다. 또한, 방열판(20)의 고정부(28), 돌기부(22), 도랑(24) 등은, 에칭에 의해서 형성된다.
[방열판(20)의 평면 구성]
도 3a는 본 발명의 제1 실시 형태와 관련되는 반도체 장치의 방열판(20)의 평면도이며, 도 3b는 도 3 a에 있어서의 I-I'선에 따른 단면도이다. 점선으로 둘러싼 직사각형의 영역(30')은, 방열판(20)과 반도체 칩(30)(도시하지 않음)이 접착되는 위치를 나타내고 있다. 반도체 칩(30)이 접착되는 영역을 둘러싸도록, 직사각형 형상으로 돌기부(22)가 배치된다. 또한, 방열판(20)의 외주부에는, 기판(10)(도시하지 않음)과 접착하여 고정되는 고정부(28)가 배치된다. 제1 실시 형태에서는, 반도체 칩(30)이 접착되는 영역과 돌기부(22)가 형성되는 부분과의 사이에, 도랑(24)(응력 흡수부(26))이 배치된다. 바람직하게는, 도랑(24)은, 돌기부(22)가 배치되는 위치에 근접해서 배치된다. 보다 바람직하게는, 도랑(24)은, 돌기부(22)가 배치되는 위치에 인접하여 배치된다. 도랑(24)(응력 흡수부(26))도 돌기부(22)와 같이, 반도체 칩(30)의 접착 영역을 둘러싸도록 구형 모양으로 형성된다.
반도체 장치(100)를 구성하는 기판(10)으로 반도체 칩(30)은, 각각 유기 기판과 실리콘을 주된 재료로 하고 있다. 기판(10)의 열팽창 계수는 약 15 ppm이며, 반도체 칩(30)의 열팽창 계수는 약 3.4 ppm이다. 이와 같이, 기판(10)의 열팽창 계수의 값은 반도체 칩(30)의 열팽창 계수의 값보다 크다. 이 때문에, 온도 사이클 시험의 저온 시(예컨대, -55℃)에는, 기판(10)의 수축량이 크기 때문에, 반도체 장치(100)는 전체적으로 상면(도 2의 상측. 방열판(20)이 배치되어 있는 면)을 향해 볼록하게 휘어지게 된다. 여기서, 기판(10)과 방열판(20)은, 외주 부근에서 접착제(41)와 견고하게 접착하여 고정되어 있다. 또한, 방열판(20)과 반도체 칩(30)은, 열 계면 재료(47)에 의해 견고하게 접착하여 고정되어 있다. 이와 같이, 방열판(20)과 기판(10) 및 반도체 칩(30)은 견고하게 접착되어 고정되고 있으므로, 온도 사이클 시험의 저온 시에, 방열판(20)에는 휘어지는 방향으로 응력이 가해진다.
본 발명의 제1 실시 형태와 관련되는 반도체 장치(100)의 방열판(20)은, 반도체 칩(30)과 접착한 부분과, 기판(10)과 고정되는 고정부(28)와의 사이에, 도랑(24)을 갖는다. 이 도랑(24)에 의해 방열판(20)에 응력 흡수부(26)가 형성된다. 즉, 방열판(20)에 도랑(24)을 마련하는 것에 의해, 방열판(20)의 도랑(24)이 형성된 부분에서, 도랑(24)이 형성되어 있지 않은 부분의 방열판(20)의 두께보다 얇은 두께를 가지는 응력 흡수부(26)가 형성된다. 응력 흡수부(26)에 의해서 열에 의한 방열판(20)의 일그러짐을 완화할 수 있다. 다시 말해, 방열판(20)의 응력 흡수부(26)는 그 주위와 비교해 강성이 낮다. 이와 같이, 방열판(20)에 강성이 낮은 부분을 형성하는 것에 의해, 방열판(20)의 열 응력을 완화할 수 있다. 예컨대, 방열판(20)에 응력 흡수부(26)가 포함되는 것에 의해, 온도 사이클 시험에 있어서 저온 시에 있어서의 반도체 장치(100)의 휘어짐을 저감 할 수 있다. 이로 인해, 반도체 장치(100)의 휘어짐 거동에 의해서 생기는, 방열판(20)의 돌기부(22)와 기판(10)과의 접착부에서의 응력이 저감되고 해당 접착부에서의 박리를 방지할 수 있다.
<제2 실시 형태>
본 발명의 제2 실시 형태와 관련되는 반도체 장치의 개요에 대해, 도 4a 및 도 4b를 참조하면서 설명한다.
도 4a는 제2 실시 형태와 관련되는 반도체 장치의 방열판(20)의 평면도이며, 도 4b는 도 4a에서의 I-I'선에 따른 단면도이다. 제2 실시 형태에서는, 방열판(20)에 도랑(24a)와 도랑(24b)의 2개의 도랑이 배치되어 응력 흡수부(26)가 형성되는 것을 특징으로 한다. 도랑(24a) 및 도랑(24b)는, 반도체 칩(30)과 접착되는 영역(30')과 돌기부(22)의 사이에 형성된다. 도랑(24a)는, 제1 실시 형태의 도랑(24)와 같게, 바람직하게는, 돌기부(22)가 배치되는 위치에 근접하게 배치된다. 보다 바람직하게는, 도랑(24a)는, 돌기부(22)가 배치되는 위치에 인접해서 배치된다. 또한, 도랑(24a)의 평면 상의 형상도, 제1 실시 형태의 도랑(24)과 같게 직사각형 형상으로 형성된다. 도랑(24b)은, 도랑(24a)과 반도체 칩(30)과 접착되는 영역(30')의 사이에 배치된다. 평면 상의 형상은, 도랑(24a)과 같게 직사각형 형상으로 형성된다.
제2 실시 형태에서는, 반도체 칩(30)과 접착되는 영역(30')과 돌기부(22)의 사이에, 도랑(24a) 및 도랑(24b)의 2개의 도랑이 배치되므로, 제1 실시 형태와 비교해 한층 더 응력 흡수부(26)의 강성이 내려가고, 방열판(20)의 돌기부(22)와 기판(10)과의 접착부에서의 응력을 한층 더 완화하는 것이 가능해진다.
<제3 실시 형태>
본 발명의 제3 실시 형태와 관련되는 반도체 장치의 개요에 대해서, 도 5a 및 도 5b를 참조하면서 설명한다.
도 5a는 제3 실시 형태와 관련되는 반도체 장치의 방열판(20)의 평면도이며, 도 5b는 도 5a에서의 I-I'선에 따른 단면도이다. 제3 실시 형태에서는, 방열판(20)에 바닥 있는 구멍(24c)이 배치되어, 응력 흡수부(26)를 형성하는 것을 특징으로 한다. 바닥 있는 구멍(24c)은, 반도체 칩(30)과 접착되는 영역(30')과 돌기부(22)의 사이에 형성된다. 바람직하게는, 바닥 있는 구멍(24c)은, 돌기부(22)가 배치되는 위치에 근접하여 배치된다. 보다 바람직하게는, 바닥 있는 구멍(24c)은, 돌기부(22)가 배치되는 위치에 인접하여 배치된다. 도 5a를 참조하면, 복수의 바닥 있는 구멍(24c)이 돌기부(22)를 따라서 일정한 간격을 가지면서 직사각형 형상으로 배치되어 있는 것을 알 수 있다. 또한, 이러한 바닥 있는 구멍(24c)이 배치된 영역의 내측을 따라서, 복수의 바닥 있는 구멍(24c)이 일정한 간격을 가지고 직사각형 형상으로 배치될 수 있다.
이와 같이, 제3 실시 형태에서는, 제1 실시 형태와 같이 방열판(20)에 도랑(24)은 형성되지 않지만, 방열판(20)에 복수의 오목한 형상의 바닥 있는 구멍(24c)이 배치되어 응력 흡수부(26)가 형성되므로, 제1 실시 형태와 같이 반도체 장치(100)의 휘어짐 거동에 의해서 생기는, 돌기부(22)과 기판(10)과의 접착부에서의 응력을 저감시킬 수 있다.
<제4 실시 형태>
본 발명의 제4 실시 형태와 관련되는 반도체 장치의 개요에 대해서, 도 6a 및 도 6b를 참조하면서 설명한다.
도 6a는 제4 실시 형태와 관련되는 반도체 장치의 방열판(20)의 평면도이며, 도 6b는 도 6a에서의 I-I'선에 따른 단면도이다. 제4 실시 형태에서는, 방열판(20)에, 기판(10)과 대향하는 면으로부터, 반도체 장치의 외측이 되는 면에 걸쳐 관통하는, 응력 흡수부(26)로서 관통 구멍(24d)이 배치되는 것을 특징으로 한다. 관통 구멍(24d)은, 제3 실시 형태에서 도시된 바닥 있는 구멍(24c)이 배치되는 위치와 동일한 위치에 배치될 수 있다. 바람직하게는, 관통 구멍(24d)은, 돌기부(22)가 배치되는 위치에 근접하여 배치된다. 보다 바람직하게는, 관통 구멍(24d)은, 돌기부(22)가 배치되는 위치에 인접하여 배치된다.
제4 실시 형태에서는, 방열판(20)의 복수의 관통 구멍(24d)(응력 흡수부(26))이 배치된 부분의 주위는, 강성이 저하된다. 이로 인해, 제1 실시 형태와 같이, 반도체 장치(100)의 휘어짐 거동에 의해서 생기는, 돌기부(22)와 기판(10)과의 접착부에서의 응력을 저감시킬 수 있다.
<제5 실시 형태>
본 발명의 제5 실시 형태와 관련되는 반도체 장치의 개요에 대해서, 도 7a 및 도 7b를 참조하면서 설명한다.
도 7a는 제5 실시 형태와 관련되는 반도체 장치의 방열판(20)의 평면도이며, 도 7b는 도 7a에서의 I-I'선에 따른 단면도이다. 제5 실시 형태에서는, 제1 실시 형태와 달리, 도랑(24e)이 돌기부(22)의 외측, 즉, 돌기부(22)와 고정부(28)의 사이에 배치되어 응력 흡수부(26)를 형성하는 것을 특징으로 한다. 바람직하게는, 도랑(24e)은, 돌기부(22)가 배치되는 위치에 근접하여 배치된다. 보다 바람직하게는, 도랑(24e)은, 돌기부(22)가 배치되는 위치에 인접하여 배치된다. 도랑(24e)이 돌기부(22)의 외측에 배치되어 있더라도, 도랑(24)이 돌기부(22)의 내측에 배치되는 제1 실시 형태와 같이, 돌기부(22)와 기판(10)과의 접착부에서의 응력을 저감시킬 수 있다.
<그 외의 실시 형태>
이상, 본 발명의 제1 실시 형태 내지 제 5 실시 형태를 도 1 내지 도 7b를 참조하면서 설명했지만, 본 발명은 상기의 실시 형태에 한정된 것은 아니다. 본 발명은, 상술한 각 실시 형태를, 요지를 벗어나지 않는 범위에서 적당히 변경하여, 혹은 각 실시 형태를 조합하는 것에 의해, 실시하는 것이 가능하다.
예컨대, 제1 실시 형태에서, 도랑(24)은 직사각형 형상으로 연속하여 배치된 예를 도시했지만, 도랑(24)은 단속적으로 형성되어 있을 수 있다. 또한, 직사각형 형상으로 형성된 돌기부(22)의 각 변에 병행하여 도랑을 형성하고, 각에 해당하는 부분에는 바닥 있는 구멍 또는 관통 구멍을 형성할 수 있다. 또한, 제1 실시 형태와 제5 실시 형태를 조합하여, 돌기부(22)가 배치된 위치의 내측과 외측에 도랑(24) 및 도랑(24e)를 형성할 수도 있다. 또한, 도랑(24) 등은 오목한 형상으로 형성된 예를 도시했지만, 반원, 삼각 등, 다른 형상일 수 있다. 또한, 도랑(24) 등에 의해서 형성되는 응력 흡수부(26)는, 방열판(20)과 반도체 칩(30)과 접착되는 부분과, 방열판(20)과 기판(10)이 접착하여 고정되는 고정부(28)의 사이에 형성될 수 있다. 다만, 돌기부(22)와 기판(10)과의 접착부에서의 응력을 저감시킨다고 하는 관점에서는, 응력 흡수부(26)를 돌기부(22)에 가까운 위치에 형성하는 것이 바람직하다.
또한, 제1 실시 형태~제3 실시 형태 및 제5 실시 형태에서는, 도랑(24, 24a, 24b, 24e)이나 바닥 있는 구멍(24c) 등이 방열판(20)의 기판(10)에 대향하는 면에 배치된 실시 형태를 설명했지만, 본 발명의 실시 형태는 이것에 한정되지 않는다. 방열판(20)의 기판(10)에 대향하는 면과 반대의 면, 즉, 반도체 장치(100)의 외부에 노출하는 면에, 도랑(24a, 24b, 24e)이나 바닥 있는 구멍(24c)이 형성될 수도 있다.
<시뮬레이션>
이하, 본 발명의 실시예와 관련되는 반도체 장치와, 비교예로 관련되는 반도체 장치에 대해, 응력 시뮬레이션의 결과를 나타낸다.
[비교 예의 구성]
도 8은, 비교예로 관련되는 반도체 장치(700)의 단면도를 도시한 것이다. 반도체 장치(700)는, 유리 세라믹 기판(710)을 갖는다. 유리 세라믹(710) 기판은, 신호의 전송 손실이 작기 때문에, 고속 디바이스의 반도체 패키지에 잘 채용된다. 유리 세라믹 기판(710) 상에 반도체 칩(730)이 범프(bump)(749)를 개입시켜 플립 칩 접속되고, 반도체 칩(730)의 상면에 열 계면 재료(747)를 개입시켜 덮개 형상의 방열판(720)이 접착된다. 방열판(720)은 유리 세라믹 기판(710)의 외주부에서 접착제(741)를 개입시켜 유리 세라믹 기판(710)에 접착하여 고정된다. 유리 세라믹 기판(710)과 반도체 칩(730)의 사이에는, 언더필(underfill)(745)이 배치된다.
방열판(720)은, 반도체 칩(730)과 접착되는 영역의 외측에, 유리 세라믹 기판(710) 측으로 돌출하는 돌기부(722)를 갖는다. 돌기부(722)는 도전성 접착제(743)를 개입시켜, 유리 세라믹 기판(710)에 접착되고, 유리 세라믹 기판(710)의 그라운드와 전기적으로 접속된다.
반도체 장치(700)의 주된 구성요소의 재료로서는, 덮개 형상의 방열판(720)은 동, 반도체 칩(730)은 실리콘, 유리 세라믹 기판(710)은 유리 세라믹이 이용된다. 여기서, 이러한 구성요소의 재료의 열팽창 계수는, 동이 약 15 ppm, 실리콘이 약 3.4 ppm, 유리 세라믹이 약 9.5 ppm이다. 그 때문에, 반도체 장치(700)의 제조 공정에 있어서 온도 사이클 시험의 저온 시(예컨대, -55℃)에서, 각 구성요소의 열팽창 계수의 미스 매치(mismatch)에 의해, 반도체 장치(700)는 도 8의 상방을 향해 볼록하게 휘어지게 된다. 다만, 유리 세라믹 기판(710)의 경우, 휘어짐 거동은 비교적 작게 억제되어, 각 구성요소 간의 접착부의 박리 등의 문제는 거의 생기지 않는다.
근년에는, 빌드 업 기판 등의 유기 기판에서도, 고속 디바이스에 대응 가능한 기판이 개발되고 있다. 유기 기판은 유리 세라믹 기판보다 염가이기 때문에, 고속 디바이스의 패키지 기판으로서 채용될 기회가 증가하고 있다. 도 9에서, 비교예로 관련되는 반도체 장치(800)의 단면도를 도시한다. 도 9의 반도체 장치(800)은 도 8에서 도시된 반도체 장치(700)와 구조가 동일하지만, 패키지 기판으로서 유기 기판(810)이 이용되고 있는 점이 다르다. 덮개 형상의 방열판(820)은, 열 계면 재료(847)를 개입시켜 유기 기판(810)에 접착되고, 반도체 칩(830)은, 유기 기판(810) 상에 범프(849)를 개입시켜 플립 칩 접속되고, 유기 기판(810)과 반도체 칩(830)의 사이에는, 언더 필(845)이 배치된다. 방열판(820)은 유기 기판(810)의 외주부에서 접착제(841)를 개입시켜 유기 기판(810)에 접착하여 고정된다. 방열판(820)의 돌기부(822)는 도전성 접착제(843)를 개입시켜, 유기 기판(810)에 접착되고, 유기 기판(810)의 그라운드와 전기적으로 접속된다.
반도체 장치(800)의 주된 구성요소의 재료로서, 덮개 형상의 방열판(820)은 동, 반도체 칩(830)은 실리콘, 유기 기판(810)은 유기 재료를 포함한 기판이다. 그리고, 이러한 구성요소의 재료의 열팽창 계수는, 동이 약 15 ppm, 실리콘이 약 3.4 ppm, 유기 기판이 약 15 ppm이다. 따라서, 도 8의 유리 세라믹 기판(710)과 도 9의 유기 기판(810)의 열팽창 계수를 비교하면, 유기 기판(810)의 열팽창 계수가 크다. 패키지 기판으로서 유기 기판(810)을 이용한 반도체 장치(800)에서도, 온도 사이클 시험의 저온 시(예컨대, -55℃)에서, 반도체 장치(800)는 도 9의 상방으로 볼록하게 휘어지게 된다. 이 때, 유기 기판(810)은 휘어짐 거동은, 도 8에서 도시된 유리 세라믹 기판(710)의 휘어짐 거동보다 크기 때문에, 각 구성요소의 접착부의 박리가 생기는 일이 있다. 특히, 방열판(820)의 돌기부(822)와, 유기 기판(810)과의 접착부에 응력이 가해지는 것에 의해 박리가 생기는 경우가 있어, 그라운드 전위의 안정화를 유지하는 것이 곤란하게 된다고 하는 문제가 있다.
[실시예]
도 10은, 본 발명의 하나의 실시예와 관련되는 반도체 장치(100)의 단면도를 도시한 것이다. 도 10에서 도시된 반도체 장치(100)는, 제1 실시 형태에서 설명한 반도체 장치(100)와 같은 구조를 가지고 있다. 반도체 장치(100)에서, 기판(10)으로서는 유기 기판을 이용하고, 동(Cu)을 포함하는 방열판(20)을 이용했다. 또한, 접착제(41)로서는 에폭시 수지를 이용하고, 언더 필(45)로서 에폭시 수지를 이용하고, 도전성 접착제(43)로서는 은(Ag) 페이스트(paste)를 이용하고, 열 계면 재료(47)로서 금속을 이용했다. 여기에서는, 방열판(20)을, 정방형으로서, 한 변의 길이 a를 26.5 mm로 하고, 두께 b를 0.5 mm, 도랑(24)의 폭 c를 4 mm, 도랑(24)의 깊이 d를 0.3 mm, 돌기부(22)의 길이 e를 0.3 mm, 돌기부(22)의 평면 방향의 두께 f를 0.5 mm, 고정부(28)의 길이 g를 0.7 mm, 고정부(28)의 평면 방향의 두께 h를 2 mm, 반도체 칩(30)을 사이에 둔 2개의 돌기부(22)의 간격 i를 16 mm로 했다. 또한, 반도체 칩(30)은 정방형으로서, 한 변의 길이 j는 11 mm로 하고, 정방형의 기판(10) 및 방열판(20)의 중앙에 배치했다. 또한, 기판(10)의 한 변의 길이 k는 27 mm로 하고, 두께 m은 0.99 mm로 했다. 또한, 응력 흡수부(26)의 폭은 4mm, 두께는 0.3mm로 된다.
한편, 비교예로 관련되는 반도체 장치는, 도 10에서 도랑(24)(응력 흡수부(26))를 갖지 않는 것으로 하고, 그 외는 동일한 구성을 취하는 것으로 한다. 온도 사이클 시험 시(-55℃~125℃)에서, 돌기부(22)와 기판(10)의 접속 부분(그라운드 접속부로 함)에 있어서의 최대 응력 시의 온도와 응력을, 표 1에 나타낸다.
구조 그라운드 접속부 최대 응력
(온도: -55℃)
도랑 없음(비교예) 3.75 Mpa
도랑 있음(실시예) 3.52 Mpa
도랑(24)을 갖지 않는 비교예와 관련되는 반도체 장치에서는, 그라운드 접속부의 최대 응력은 3.75 Mpa였다. 한편, 도랑(24)을 갖는(즉, 응력 흡수부(26)를 가짐) 실시 예의 그라운드 접속부의 최대 응력은 3.52 Mpa였다. 따라서, 시뮬레이션에 의하면, 실시 예의 쪽이 비교예보다, -55℃에서의 그라운드 접속부에 걸리는 응력을 저감시킬 수 있는 것을 알 수 있다.
<실험 결과>
다음으로, 상기 시뮬레이션에서 설정한 치수와 동일한 구조를 갖는, 실시예와 관련되는 반도체 장치와 비교예와 관련되는 반도체 장치에서, 온도 사이클 시험(-55℃~125℃)을 실시한 실험 결과를 표 2에 나타낸다. 표 2의 수치는, 온도 사이클 시험에 투입한 반도체 장치의 수를 분모로 하고, 반도체 장치의 도통 확인이 NG였던 것을 분자로 하고 있다. 또한, 반도체 장치의 도통 확인이 NG가 되는 것은, 방열판(20)의 돌기부(22)와, 기판(10)과의 접착 부분의 일부 또는 전부가 박리하는 것이 원인이라고 생각될수 있다.
구조 온도 사이클
800cyc 1000cyc 1200cyc 1500cyc
도랑 없음(비교예) 0/30 6/30 13/22 4/7
도랑 있음(실시예) 0/30 0/30 0/28 3/26
표 2를 참조하면, 도랑(24)을 가지지 않는 비교예와 관련되는 반도체 장치의 경우, 800 사이클에서의 도통 확인은 모두 문제 없었지만, 1000 사이클에서는 30개 중 6개가 NG가 되고, 1200 사이클에서는 22개 중 13개가 NG가 되고, 1500 사이클에서는 7개 중 4개가 NG가 되었다. 한편, 도랑(24)을 갖는(응력 흡수부(26)를 가짐) 실시예와 관련되는 반도체 장치에서는, 800 사이클, 1000 사이클, 1200 사이클의 각 시험에서, 각각 30개, 30개, 28개의 반도체 장치를 시험에 투입했지만, NG가 된 것은 없었다. 1500 사이클 때, 26개 중 3개가 NG가 되었다.
이상과 같이, 도랑(24)을 갖는(응력 흡수부(26)를 가짐) 실시예와 관련되는 반도체 장치의 쪽이, 도랑(24)을 갖지 않는 비교예와 관련되는 반도체 장치에 비해, 온도 사이클 시험에 있어서 도통 확인에서 NG가 되는 비율을 큰 폭으로 줄이는 것을 확인할 수 있었다. 따라서, 실시예에서는, 돌기부(22)와 기판(10)과의 접착부의 박리를 막는 효과가 있는 것을 확인할 수 있었다.
본 발명에 의하면, 방열판에 강성이 낮은 응력 흡수부를 마련하는 것에 의해, 반도체 장치의 휘어짐 거동에 의해서 생기는, 방열판의 돌기부와 기판과의 접착부에서의 응력을 저감시키고, 돌기부와 기판과의 접착부의 박리를 방지할 수 있다. 따라서, 방열판과 그라운드와의 안정적인 전기적 접속을 유지할 수 있다. 따라서, 신뢰성의 높은 반도체 장치를 제공할 수 있다.

Claims (14)

  1. 표면이 절연 재료인 기판과,
    상기 기판 상에 플립 칩(flip chip) 접속된 반도체 칩과,
    상기 반도체 칩의 하면과 상기 기판의 상면 사이의 언더필과,
    열 계면 재료를 개입시켜 상기 반도체 칩에 접착된 중앙부와, 상기 기판에 상기 반도체 칩의 외측에서 고정된 고정부를 포함하는 방열판을 갖고,
    상기 방열판은, 상기 중앙부와 상기 고정부와의 사이에, 상기 기판을 향해 돌출하고 도전성 수지에 의해 상기 기판에 접착되는 돌기부를 갖고,
    상기 방열판은, 상기 중앙부와 상기 돌기부 사이의 도랑을 갖는 것을 특징으로 하는, 반도체 장치.
  2. 제1항에 있어서,
    상기 도랑에서의 상기 방열판은 상기 도랑을 제외한 상기 방열판의 부분보다 강성이 낮은 것을 특징으로 하는, 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 도랑은, 상기 기판에 대향하는 상기 방열판의 표면에 제공된 홈을 포함하는 것을 특징으로 하는, 반도체 장치.
  4. 제3항에 있어서,
    상기 도랑은, 2 이상 마련되는 것을 특징으로 하는, 반도체 장치.
  5. 제1항에 있어서,
    상기 돌기부가 상기 반도체 칩의 주위에 돌출하도록 마련되고, 상기 도랑은 상기 돌기부의 내측 또는 외측에 배치되는 것을 특징으로 하는, 반도체 장치.
  6. 제5항에 있어서,
    상기 도랑은, 상기 돌기부에 인접해서 배치되는 것을 특징으로 하는, 반도체 장치.
  7. 제1항에 있어서,
    상기 도랑은, 상기 기판에 대향하는 상기 방열판의 표면에 마련된 바닥 있는 구멍 또는 관통 구멍을 포함하는 것을 특징으로 하는, 반도체 장치.
  8. 제1항에 있어서,
    상기 방열판은, Cu, Al 또는 AlSiCu 세라믹으로 구성되는, 반도체 장치.
  9. 제1항에 있어서,
    상기 도랑에서의 상기 방열판의 두께는 상기 돌기부와 상기 고정부 사이의 상기 방열판의 두께보다 작고,
    상기 고정부에 인접한 상기 방열판의 두께는 상기 방열판의 상기 중앙부의 두께와 동일한, 반도체 장치.
  10. 제1항에 있어서,
    상기 도랑은 에칭된 U자형을 포함하는, 반도체 장치.
  11. 제10항에 있어서,
    상기 도랑은 곡면 형상을 갖는, 반도체 장치.
  12. 제10항에 있어서,
    상기 도랑은 상기 돌기부와 상기 고정부 사이에 형성되는, 반도체 장치.
  13. 제1항에 있어서,
    상기 도랑에는 언더필이 없고, 상기 열 계면 재료는 상기 언더필과 별개인, 반도체 장치.
  14. 제1항에 있어서,
    상기 도랑이 상기 반도체 칩의 풋프린트 외부에 있는, 반도체 장치.
KR1020160012701A 2015-02-09 2016-02-02 반도체 장치 KR102490814B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230006210A KR102608133B1 (ko) 2015-02-09 2023-01-16 반도체 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-023153 2015-02-09
JP2015023153A JP6421050B2 (ja) 2015-02-09 2015-02-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230006210A Division KR102608133B1 (ko) 2015-02-09 2023-01-16 반도체 장치

Publications (2)

Publication Number Publication Date
KR20160098046A KR20160098046A (ko) 2016-08-18
KR102490814B1 true KR102490814B1 (ko) 2023-01-20

Family

ID=56566128

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020160012701A KR102490814B1 (ko) 2015-02-09 2016-02-02 반도체 장치
KR1020230006210A KR102608133B1 (ko) 2015-02-09 2023-01-16 반도체 장치
KR1020230165240A KR20230169877A (ko) 2015-02-09 2023-11-24 반도체 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020230006210A KR102608133B1 (ko) 2015-02-09 2023-01-16 반도체 장치
KR1020230165240A KR20230169877A (ko) 2015-02-09 2023-11-24 반도체 장치

Country Status (5)

Country Link
US (3) US20160233141A1 (ko)
JP (1) JP6421050B2 (ko)
KR (3) KR102490814B1 (ko)
CN (2) CN105870080B (ko)
TW (3) TW202329358A (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555147B (zh) * 2015-03-20 2016-10-21 矽品精密工業股份有限公司 散熱型封裝結構及其散熱件
US10483175B2 (en) * 2015-12-04 2019-11-19 Mitsubishi Electric Corporation Power semiconductor device
US10607963B2 (en) * 2016-09-15 2020-03-31 International Business Machines Corporation Chip package for two-phase cooling and assembly process thereof
JP2018060986A (ja) * 2016-10-07 2018-04-12 株式会社ジェイデバイス 半導体装置
WO2018081146A1 (en) * 2016-10-24 2018-05-03 Anokiwave, Inc. Beamforming integrated circuit with rf grounded material ring and integral thermal mass
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid
EP3340291B1 (en) * 2016-12-23 2024-10-30 Infineon Technologies AG Method for producing an electronic module assembly and electronic module assembly
US10224262B2 (en) * 2017-05-12 2019-03-05 Globalfoundries Inc. Flexible heat spreader lid
US10319609B2 (en) 2017-06-21 2019-06-11 International Business Machines Corporation Adhesive-bonded thermal interface structures
JP6867243B2 (ja) * 2017-06-26 2021-04-28 新光電気工業株式会社 放熱板及びその製造方法と電子部品装置
US10002821B1 (en) 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
WO2019116457A1 (ja) * 2017-12-13 2019-06-20 三菱電機株式会社 半導体装置及び電力変換装置
CN109950214A (zh) * 2017-12-20 2019-06-28 安世有限公司 芯片级封装半导体器件及其制造方法
DE102017223619B3 (de) 2017-12-21 2019-05-09 Robert Bosch Gmbh Steuergerät für eine elektrische Maschine
CN110473839A (zh) * 2018-05-11 2019-11-19 三星电子株式会社 半导体封装系统
KR102607055B1 (ko) * 2018-05-11 2023-11-30 삼성전자주식회사 반도체 패키지 시스템
US10991638B2 (en) * 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
KR102607109B1 (ko) * 2018-05-14 2023-11-30 삼성전자주식회사 반도체 패키지 시스템
JP7127498B2 (ja) * 2018-11-09 2022-08-30 住友電装株式会社 放熱部材及び電気接続箱
CN113966648A (zh) * 2019-04-12 2022-01-21 上海诺基亚贝尔股份有限公司 散热
US20210035921A1 (en) * 2019-07-30 2021-02-04 Intel Corporation Soldered metallic reservoirs for enhanced transient and steady-state thermal performance
US11637051B2 (en) * 2019-10-18 2023-04-25 Qualcomm Incorporated Integrated device coupled to a step heat sink configured to provide shielding
CN110798167A (zh) * 2019-11-25 2020-02-14 开元通信技术（厦门）有限公司 声波器件及其制作方法
JP2021099229A (ja) * 2019-12-20 2021-07-01 ソニーセミコンダクタソリューションズ株式会社 電位測定装置
EP3926669B1 (en) * 2020-05-29 2024-11-13 Google LLC Methods and heat distribution devices for thermal management of chip assemblies
US11876345B2 (en) 2020-09-08 2024-01-16 Hewlett Packard Enterprise Development Lp Thermal management for hybrid lasers
DE102020212532A1 (de) 2020-10-05 2022-04-07 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung mit einem Bauelement, einem Kühlkörper und einer wärmeleitenden Schicht
FR3115653B1 (fr) * 2020-10-22 2022-09-09 Continental Automotive Gmbh Elément de boitier électronique comprenant un radiateur et procédé d’ajustement associé
US12035475B2 (en) * 2021-05-07 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with stress reduction design and method for forming the same
US20230018343A1 (en) * 2021-07-15 2023-01-19 Taiwan Semiconductor Manufacturing Company Limited Package Assembly Including Lid With Additional Stress Mitigating Feet And Methods Of Making The Same
JP7183354B1 (ja) * 2021-07-27 2022-12-05 三菱電機株式会社 半導体モジュール
US12094792B2 (en) * 2021-08-30 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having lid with protrusion and manufacturing method thereof
GB2611028A (en) * 2021-09-17 2023-03-29 Aptiv Tech Ltd A method of fitting a cooling device to a circuit board and a circuit board cooling device
US20230178486A1 (en) * 2021-12-02 2023-06-08 Qorvo Us, Inc. Backside metallization for semiconductor assembly
CN113990809B (zh) * 2021-12-17 2022-04-29 中兴通讯股份有限公司 封装结构、电路板组件和电子设备
DE102022205647A1 (de) * 2022-06-02 2023-12-07 Continental Autonomous Mobility Germany GmbH Kühlanordnung, Steuereinrichtung, Kühlkörper sowie Herstellungsverfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152149A (ja) * 2001-11-03 2003-05-23 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
US20110018125A1 (en) 2009-07-21 2011-01-27 Stmicroelectronics Asia Pacific Pte Ltd (Singapore) Semiconductor package with a stiffening member supporting a thermal heat spreader

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231841A (ja) * 1983-06-14 1984-12-26 Mitsubishi Electric Corp 半導体装置
JP3419915B2 (ja) * 1994-11-17 2003-06-23 株式会社東芝 リードレスタイプ半導体モジュール
KR100245971B1 (ko) * 1995-11-30 2000-03-02 포만 제프리 엘 중합접착제를 금속에 접착시키기 위한 접착력 촉진층을 이용하는 히트싱크어셈블리 및 그 제조방법
JPH10125830A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 高周波モジュールおよびその製造方法
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
US6313521B1 (en) * 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
JP4420538B2 (ja) * 1999-07-23 2010-02-24 アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド ウェーハパッケージの製造方法
US6472741B1 (en) * 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US6504723B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having solder thermal interface between a die substrate and a heat spreader
US6775140B2 (en) * 2002-10-21 2004-08-10 St Assembly Test Services Ltd. Heat spreaders, heat spreader packages, and fabrication methods for use with flip chip semiconductor devices
TW578284B (en) * 2002-12-24 2004-03-01 Advanced Semiconductor Eng Heat separator for chip package and the bonding method thereof
TWI315094B (en) * 2003-04-25 2009-09-21 Advanced Semiconductor Eng Flip chip package
US6906413B2 (en) * 2003-05-30 2005-06-14 Honeywell International Inc. Integrated heat spreader lid
JP4469563B2 (ja) * 2003-06-05 2010-05-26 株式会社ソニー・コンピュータエンタテインメント 電子機器、電磁波放射抑制部材
TWI265608B (en) * 2003-11-05 2006-11-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
CN101111935B (zh) * 2005-01-25 2011-02-02 富士通株式会社 半导体装置
US7250576B2 (en) * 2005-05-19 2007-07-31 International Business Machines Corporation Chip package having chip extension and method
US7439617B2 (en) * 2006-06-30 2008-10-21 Intel Corporation Capillary underflow integral heat spreader
US20080128897A1 (en) * 2006-12-05 2008-06-05 Tong Wa Chao Heat spreader for a multi-chip package
JP2008305958A (ja) * 2007-06-07 2008-12-18 Fujitsu Microelectronics Ltd 半導体装置
CN201111935Y (zh) 2007-09-12 2008-09-10 昆山致桥电子商业有限公司 一种抽拉式屏幕
US9147649B2 (en) * 2008-01-24 2015-09-29 Infineon Technologies Ag Multi-chip module
US7619308B1 (en) * 2008-05-02 2009-11-17 Sun Microsystems, Inc. Multi-lid semiconductor package
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
JP5431793B2 (ja) * 2009-05-29 2014-03-05 新光電気工業株式会社 放熱部品、電子部品装置及び電子部品装置の製造方法
JP5733893B2 (ja) * 2009-12-22 2015-06-10 新光電気工業株式会社 電子部品装置
CN201708146U (zh) * 2010-05-26 2011-01-12 比亚迪股份有限公司 一种散热装置及具有该散热装置的半导体模块
JP2012033559A (ja) 2010-07-28 2012-02-16 J Devices:Kk 半導体装置
US8976529B2 (en) * 2011-01-14 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for reliability enhancement in flip chip package
JP5588895B2 (ja) * 2011-02-28 2014-09-10 日立オートモティブシステムズ株式会社 パワー半導体モジュール，パワー半導体モジュールの製造方法及び電力変換装置
US9887144B2 (en) * 2011-09-08 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structure for chip packaging
US20130119529A1 (en) * 2011-11-15 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having lid structure and method of making same
WO2013116999A1 (en) * 2012-02-09 2013-08-15 Nokia Siemens Networks Oy Method and apparatus for reducing the mechanical stress when mounting assemblies with thermal pads
JP5928222B2 (ja) * 2012-07-30 2016-06-01 株式会社ソシオネクスト 半導体装置および半導体装置の製造方法
JP5935598B2 (ja) * 2012-08-27 2016-06-15 株式会社デンソー 半導体装置
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US8921994B2 (en) * 2012-09-14 2014-12-30 Freescale Semiconductor, Inc. Thermally enhanced package with lid heat spreader
US20140091461A1 (en) * 2012-09-30 2014-04-03 Yuci Shen Die cap for use with flip chip package
US9136159B2 (en) * 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
JP6056490B2 (ja) * 2013-01-15 2017-01-11 株式会社ソシオネクスト 半導体装置とその製造方法
KR101827186B1 (ko) * 2013-09-04 2018-02-07 미쓰비시덴키 가부시키가이샤 반도체 모듈 및 인버터 장치
US9437519B2 (en) * 2014-02-25 2016-09-06 International Business Machines Corporation Tim strain mitigation in electronic modules
JP2015216199A (ja) * 2014-05-09 2015-12-03 新光電気工業株式会社 半導体装置、熱伝導部材及び半導体装置の製造方法
JP6314731B2 (ja) * 2014-08-01 2018-04-25 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
US9418909B1 (en) * 2015-08-06 2016-08-16 Xilinx, Inc. Stacked silicon package assembly having enhanced lid adhesion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152149A (ja) * 2001-11-03 2003-05-23 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
US20110018125A1 (en) 2009-07-21 2011-01-27 Stmicroelectronics Asia Pacific Pte Ltd (Singapore) Semiconductor package with a stiffening member supporting a thermal heat spreader

Also Published As

Publication number Publication date
US20230111868A1 (en) 2023-04-13
KR20230169877A (ko) 2023-12-18
US20160233141A1 (en) 2016-08-11
CN111446217A (zh) 2020-07-24
CN111446217B (zh) 2024-02-09
CN105870080A (zh) 2016-08-17
US11488886B2 (en) 2022-11-01
TW201640629A (zh) 2016-11-16
TW202329358A (zh) 2023-07-16
TWI795677B (zh) 2023-03-11
CN105870080B (zh) 2020-05-19
TWI709205B (zh) 2020-11-01
TW202107651A (zh) 2021-02-16
JP6421050B2 (ja) 2018-11-07
KR102608133B1 (ko) 2023-11-30
KR20160098046A (ko) 2016-08-18
JP2016146427A (ja) 2016-08-12
KR20230016237A (ko) 2023-02-01
US20200035582A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
KR102608133B1 (ko) 반도체 장치
KR101332866B1 (ko) 반도체 장치
US11640930B2 (en) Semiconductor package having liquid-cooling lid
US20140151891A1 (en) Semiconductor package
JP4494240B2 (ja) 樹脂封止型半導体装置
JP2007281201A (ja) 半導体装置
JP2012049224A (ja) 実装構造体および実装構造体の製造方法
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
JP2007142097A (ja) 半導体装置
EP3751603B1 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
TW202240813A (zh) 半導體裝置及其製造方法
KR101897304B1 (ko) 파워 모듈
KR20160091810A (ko) 반도체 장치
US11114387B2 (en) Electronic packaging structure
US11776903B2 (en) Semiconductor apparatus and method of making the same
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
TWI629755B (zh) 大面積半導體晶片用的低熱應力封裝體、半導體裝置及減少半導體裝置熱應力的方法
JP2016103569A (ja) 半導体素子の実装構造
US20180233477A1 (en) Electronic packaging structure
CN114551368A (zh) 一种封装结构
JP2017028183A (ja) 半導体素子の実装構造
JP2018037436A (ja) 半導体装置
JP2017034131A (ja) 半導体装置及びそれを有する実装基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant