Nothing Special   »   [go: up one dir, main page]

JP2017034131A - 半導体装置及びそれを有する実装基板 - Google Patents

半導体装置及びそれを有する実装基板 Download PDF

Info

Publication number
JP2017034131A
JP2017034131A JP2015153578A JP2015153578A JP2017034131A JP 2017034131 A JP2017034131 A JP 2017034131A JP 2015153578 A JP2015153578 A JP 2015153578A JP 2015153578 A JP2015153578 A JP 2015153578A JP 2017034131 A JP2017034131 A JP 2017034131A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor
semiconductor chip
heat sink
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015153578A
Other languages
English (en)
Other versions
JP6527777B2 (ja
Inventor
隆雄 秋葉
Takao Akiba
隆雄 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2015153578A priority Critical patent/JP6527777B2/ja
Publication of JP2017034131A publication Critical patent/JP2017034131A/ja
Application granted granted Critical
Publication of JP6527777B2 publication Critical patent/JP6527777B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】高温状況下でも半導体装置を構成する半導体チップからの熱を効率的に放熱する半導体装置を提供する。
【解決手段】半導体チップ２の表面には半導体集積回路が設けられ、この半導体チップ表面が端子となるリード４にバンプ３を介して電気的に接続されている。半導体チップ２はフェイスダウン方式で周囲の電極とリードが接続され、半導体チップ２の内側の半導体集積回路領域は応力緩衝放熱板５と接着剤６を介して接続されている。この応力緩衝放熱板５は半導体チップ２の半導体集積回路へかかる応力を緩衝しつつ半導体集積回路からの熱を半導体装置外へ効率的に放熱する機能を有するものである。
【選択図】図１

Description

本発明は高温環境で動作させる事が要求される半導体集積回路を有する半導体装置に関する。
近年、自動車のエンジンルームなど高温の環境で高性能の動作が要求される半導体集積回路が組 み込まれた半導体チップにおいては、半導体集積回路での自己発熱によりかかる回路部分を含む領 域がさらに高温化してしまい、動作温度の上昇による熱暴走や特性劣化が問題となっている。した がって、半導体チップにおいて、発熱部分を冷却する技術の開発が重要視されている。
図５は、ダイパッド１２の表面上に半導体チップ２を固定し、その全体を封止樹脂１で封止した 半導体装置を図示している。ダイパッド１２の裏面が封止樹脂１から露出しているので放熱性が高 い（例えば、特許文献１参照）。
特開平０９−１９９６３９号公報
特許文献１に示した発明における主な放熱経路は半導体チップ２の裏面からダイパッド１２へ、そして（図示していない）実装基板へ、という経路である。しかしながら、発熱する半導体集積回路は半導体チップの表面に配置されており、しかも、半導体チップ表面での発熱は不均一である。すなわち、局所的に高温となる部分が存在することになり、半導体集積回路の動作が不安定となる。
本発明は、上記課題に鑑みてなされたもので、高温状況下でも半導体装置を構成する半導体チップ表面の熱を効率的に放熱し、半導体集積回路を正常に動作させることを目的とする。
上記課題を解決するために以下の手段を用いた。
まず、半導体チップがフェイスダウン方式でバンプを介してリードに接続された半導体装置において、前記半導体チップの半導体集積回路領域に応力緩衝放熱板の一端が接続され、前記応力緩衝放熱板の他端が前記半導体チップを封止する封止樹脂から露出していることを特徴とする半導体装置とした。
また、前記応力緩衝放熱板は、他よりも発熱性の高い半導体集積回路領域に設けられ、前記発熱性の高い半導体集積回路領域と同一形状であることを特徴とする半導体装置とした。
また、前記応力緩衝放熱板は、他よりも発熱性の高い半導体集積回路領域に設けられ、前記発熱性の高い半導体集積回路領域より大きいことを特徴とする半導体装置とした。
また、前記応力緩衝放熱板は、断面視的に錐台形状で、前記半導体チップ側の上面積よりも前記封止樹脂から露出する下面積のほうが大きいことを特徴とする半導体装置とした。
さらに、前記応力緩衝放熱板および前記リードが封止樹脂から露出する露出面が半田を介して実装基板と接続されていることを特徴とする半導体装置とした。
上記手段を用いることで、半導体チップで発生した熱を効率的に放熱することが可能となり、半導体集積回路を正常に動作させることができる。
本発明の第１の実施形態にかかる半導体装置の断面図である 本発明の第１の実施形態にかかる半導体装置の実装状態での断面図である 本発明の応力緩衝放熱板の拡大平面図である 本発明の第２の実施形態にかかる半導体装置の断面図である 従来の半導体装置の断面図である
図１は、本発明の第１の実施形態にかかる半導体装置の断面図である。本図においては下方の面となる半導体チップ２の表面には半導体集積回路が設けられ、この半導体チップの表面に設けられたバンプ３を介して外部接続のための端子となるリード４の上面と電気的導通がとれるように接続されている。半導体チップ２はフェイスダウン方式で表面に設けられた電極とリード４がバンプ３を介して接続され、半導体チップ２の内側の半導体集積回路領域は応力緩衝放熱板５の一端と絶縁性接着剤もしくは導電性接着剤６を介して接続されている。また、半導体チップ２、バンプ３、下面と側面の一部を除くリード４、他端を除く応力緩衝放熱板５はそれぞれ封止樹脂１によって被覆されている。応力緩衝放熱板５は側面が封止樹脂１によって被覆されることになる。従って、応力緩衝放熱板５の他端とリード４の下面は封止樹脂１によって覆われておらず、封止樹脂１から外部へと露出している。
応力緩衝放熱板５は半導体チップ２の半導体集積回路へかかる応力を緩衝しつつ半導体集積回路からの熱を半導体装置外へ効率的に放熱する機能を有するものである。半導体集積回路の動作による発熱時に半導体チップ２と応力緩衝放熱板との熱膨張率に差があると半導体集積回路にダメージが加わり動作しなくなる。これを回避するために応力緩衝放熱板５の熱膨張率は半導体チップのそれに近いものである。半導体チップがシリコンであれば応力緩衝放熱板の熱膨張率がシリコンの熱膨張率に近いものとする。半導体チップが化合物半導体基板からなるのであれば、それに準ずる材質のものとする。
応力緩衝放熱板には上述したような、半導体集積回路にかかる応力を減じるという機能とともに高い放熱性も必要とされる。これは半導体集積回路で発生した熱を素早く半導体装置１００外へ放出するためである。応力緩衝放熱板は単層であっても良いし、応力緩衝機能を担う層と放熱機能を担う層の積層であっても構わない。また、金属フィラーを樹脂に混練させた熱伝導性の高いものでも良い。応力緩衝放熱板５は上面である一端が半導体チップ２と接着剤６を介して接合され、その反対側の底部である他端を封止樹脂１から露出し、その露出面は、封止樹脂１からその下面が露出しているリード４の露出面と同一水平面をなすように配置される。
図２は、上述した本発明の第１の実施形態にかかる半導体装置の実装状態を示す断面図である。半導体装置１００の下面にはランド８を配置した実装基板９が設けられ、各々のランド８とリード４または応力緩衝放熱板５とが半田を介して接続されている。このような構成とすることで半導体チップ表面の半導体集積回路にて発生した熱が応力緩衝放熱板５を伝って実装基板９へ効率的に放熱される。
図３は、本発明の応力緩衝放熱板の拡大平面図である。応力緩衝放熱板５は半導体チップ２に形成された、相対的に他の領域よりも発熱性の高い特定の半導体集積回路領域１３を含む領域を覆う形状であっても良いし、発熱性の高い特定の半導体集積回路領域１３のみを覆う形状であっても良い。この場合、半導体集積回路が平面視的に矩形であれば、これと同じ形状で同じ大きさ、あるいは僅かに大きい応力緩衝放熱板とするのが良い。発熱性の高い特定の半導体集積回路領域が複数ある場合には複数の応力緩衝放熱板を設けるのが良い。発熱性の高い特定の半導体集積回路領域１３は回路の消費電流により決まるので、半導体集積回路の設計時に容易に推定することが可能である。
図４は、本発明の第２の実施形態にかかる半導体装置の断面図である。図１では応力緩衝放熱板５は断面視的に矩形で図示されている。つまり、応力緩衝放熱板は直方体あるいは円柱状であり、半導体チップと接する上面と実装基板と接する下面の面積は同じであることを示している。これに対し、図４では断面形状が台形となる錐台型の応力緩衝放熱板５を用いている。放熱性を高めるためにはこのような上面の面積よりも下面の面積が大きい形状にすることが好ましい。
以上、説明した実施形態とすることで、半導体チップ２の表面の発熱部と実装基板９のランド８に、放熱板５を通じて接触させる事ができ、放熱性を向上する事が出来る。
１ 封止樹脂
２ 半導体チップ
３ バンプ
４ リード
５ 応力緩衝放熱板
６ 絶縁性接着剤、導電性接着剤
７ 半田
８ ランド
９ 実装基板
１０ ボンディングワイヤー
１１ リード
１２ ダイパッド
１３ 発熱性の高い半導体集積回路領域
１００ 半導体装置

Claims (5)

  1. 半導体チップと、
    前記半導体チップの表面に設けられたバンプと、
    前記バンプが上面に接続されたリードと、
    前記半導体チップの表面に一端が接続された応力緩衝放熱板と、
    前記半導体チップ、前記バンプ、前記リードの前記上面および前記応力緩衝放熱板の側面を覆う封止樹脂と、
    からなり、
    前記リードの下面および前記応力緩衝放熱板の他端が前記封止樹脂から露出しているとともに、同一水平面をなすように配置されている半導体装置。
  2. 前記応力緩衝放熱板は、相対的に発熱性の高い半導体集積回路領域に設けられ、前記発熱性の高い半導体集積回路領域と同一形状であることを特徴とする請求項１記載の半導体装置。
  3. 前記応力緩衝放熱板は、相対的に発熱性の高い半導体集積回路領域に設けられ、前記発熱性の高い半導体集積回路領域より大きいことを特徴とする請求項１記載の半導体装置。
  4. 前記応力緩衝放熱板は、断面視的に台型で、前記半導体チップ側の前記一端の面積よりも前記封止樹脂から露出する前記他端の面積のほうが大きいことを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
  5. 前記応力緩衝放熱板の前記他端および前記リードの前記下面が半田によりランドと接続されている請求項１乃至４のいずれか１項記載の半導体装置を有する実装基板。
JP2015153578A 2015-08-03 2015-08-03 半導体装置及びそれを有する実装基板 Expired - Fee Related JP6527777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015153578A JP6527777B2 (ja) 2015-08-03 2015-08-03 半導体装置及びそれを有する実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015153578A JP6527777B2 (ja) 2015-08-03 2015-08-03 半導体装置及びそれを有する実装基板

Publications (2)

Publication Number Publication Date
JP2017034131A true JP2017034131A (ja) 2017-02-09
JP6527777B2 JP6527777B2 (ja) 2019-06-05

Family

ID=57988673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015153578A Expired - Fee Related JP6527777B2 (ja) 2015-08-03 2015-08-03 半導体装置及びそれを有する実装基板

Country Status (1)

Country Link
JP (1) JP6527777B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149446A (ja) * 1984-08-17 1986-03-11 Matsushita Electronics Corp 樹脂封止型半導体装置
JPH06224336A (ja) * 1992-12-21 1994-08-12 Delco Electron Corp ハイブリッド回路
JPH11186469A (ja) * 1997-12-22 1999-07-09 Seiko Epson Corp 半導体装置
JP2002184912A (ja) * 2000-10-05 2002-06-28 Sanyo Electric Co Ltd 半導体装置および半導体モジュール
JP2005057125A (ja) * 2003-08-06 2005-03-03 Rohm Co Ltd 半導体装置
US7560309B1 (en) * 2005-07-26 2009-07-14 Marvell International Ltd. Drop-in heat sink and exposed die-back for molded flip die package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149446A (ja) * 1984-08-17 1986-03-11 Matsushita Electronics Corp 樹脂封止型半導体装置
JPH06224336A (ja) * 1992-12-21 1994-08-12 Delco Electron Corp ハイブリッド回路
JPH11186469A (ja) * 1997-12-22 1999-07-09 Seiko Epson Corp 半導体装置
JP2002184912A (ja) * 2000-10-05 2002-06-28 Sanyo Electric Co Ltd 半導体装置および半導体モジュール
JP2005057125A (ja) * 2003-08-06 2005-03-03 Rohm Co Ltd 半導体装置
US7560309B1 (en) * 2005-07-26 2009-07-14 Marvell International Ltd. Drop-in heat sink and exposed die-back for molded flip die package

Also Published As

Publication number Publication date
JP6527777B2 (ja) 2019-06-05

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
JP5081578B2 (ja) 樹脂封止型半導体装置
JP6370257B2 (ja) 半導体装置
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
TW201640629A (zh) 半導體裝置
CN109637983B (zh) 芯片封装
TWI508238B (zh) 晶片散熱系統
JP6813259B2 (ja) 半導体装置
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
KR20130115456A (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
CN111261598A (zh) 封装结构及其适用的电源模块
JP6129355B2 (ja) 電力半導体装置
CN107611111B (zh) 半导体模块、电力转换装置
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP7170614B2 (ja) 半導体装置
TW201546991A (zh) 功率器件
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
TWI660471B (zh) 晶片封裝
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JPH10247702A (ja) ボールグリッドアレイパッケージ及びプリントボード
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板
JP2017069351A (ja) 半導体装置
JP4375299B2 (ja) パワー半導体装置
JP2006294729A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190513

R150 Certificate of patent or registration of utility model

Ref document number: 6527777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees