Nothing Special   »   [go: up one dir, main page]

KR102238416B1 - 어레이 기판 및 그 제조방법 - Google Patents

어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR102238416B1
KR102238416B1 KR1020140160090A KR20140160090A KR102238416B1 KR 102238416 B1 KR102238416 B1 KR 102238416B1 KR 1020140160090 A KR1020140160090 A KR 1020140160090A KR 20140160090 A KR20140160090 A KR 20140160090A KR 102238416 B1 KR102238416 B1 KR 102238416B1
Authority
KR
South Korea
Prior art keywords
color filter
forming
substrate
gate
contact hole
Prior art date
Application number
KR1020140160090A
Other languages
English (en)
Other versions
KR20160059055A (ko
Inventor
이준석
우수완
박도영
태창일
황보상우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140160090A priority Critical patent/KR102238416B1/ko
Priority to US14/698,223 priority patent/US9520416B2/en
Publication of KR20160059055A publication Critical patent/KR20160059055A/ko
Application granted granted Critical
Publication of KR102238416B1 publication Critical patent/KR102238416B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

어레이 기판 및 그 제조방법이 제공된다. 어레이 기판의 제조방법은 기판 상에 제1 방향으로 연장되어 있는 복수의 게이트 라인, 제2 방향으로 연장되어 있는 복수의 데이터 라인, 및 상기 게이트 라인 및 상기 데이터 라인으로 정의되는 복수의 화소 영역을 포함하는 어레이 기판의 제조방법에 있어서, 기판 상에 게이트 전극 및 게이트 전극과 전기적으로 연결되는 게이트 라인을 형성하는 단계, 게이트 라인이 형성된 기판 전면에 게이트 절연막을 형성하는 단계, 게이트 절연막 상에 게이트 전극에 적어도 일부가 중첩되는 영역에 반도체층을 형성하는 단계, 반도체층의 적어도 일부가 중첩되는 소스/드레인 전극을 포함하고 소스/드레인 전극과 연결되는 데이터 라인을 형성하는 단계, 데이터 라인이 형성된 기판 상에 제1 화소영역에 제1 컬러필터를 도포하고, 제1 화소영역에 인접한 제2 화소영역에 제2 컬러필터를 도포하는 단계 및 제1 컬러필터 및 제2 컬러필터 중 적어도 하나를 식각하여 드레인 전극의 일부를 노출시키는 콘택홀을 형성하는 단계를 포함하되, 제1 컬러필터 및 제2 컬러필터는 제1 화소영역 및 제2 화소영역의 경계부에서 상대적으로 두께가 두꺼운 중첩부를 포함하고, 콘택홀을 형성하는 단계에서 중첩부 상부를 선택적으로 식각한다.

Description

어레이 기판 및 그 제조방법{Array substrate and Manufacturing Method thereof}
본 발명은 어레이 기판 및 그 제조방법에 관한 것이다.
근래에 표시 장치는 액정표시장치(Liquid Crystal Display, LCD)나 유기 전계 발광 표시 장치(Organic Light Emitting Diodes, OLED) 등과 같은 박형의 평판 표시 장치로 대체되는 추세이다.
이러한 평판 표시 장치 중 액정표시장치는 서로 대향되는 두 개의 전극이 형성되어 있는 두 장의 기판과 그사이에 삽입되어 있는 액정층으로 구성되어 있고, 이들 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층에 투과되는 빛의 양을 조절하는 방식으로 화상을 표시한다.
여기서 대향되는 두 개의 전극은 두 장의 기판 중 하나의 기판에 모두 형성될 수 있다. 또한, 화면에 색을 표현하기 위하여 적, 녹, 청의 색 필터가 두 기판 중 하나의 기판에 형성될 수 있다. 최근 모니터나 TV의 경우 컬러필터의 색 재현성을 증가시키기 위하여 컬러 필터의 두께를 높이고 있다.
이처럼 컬러필터가 두꺼워질 경우, 컬러필터가 중첩되는 가장자리부의 단차가 크게 되어 액정의 배열 상태가 달라지면서 전경(disclination)이 발생할 수 있다.
특히 상기 단차가 높게 형성되고, 상기 단차가 형성된 영역에 블랙매트릭스 및 컬럼스페이서를 형성하는 경우 높은 단차에 의해서 액정마진이 감소하는 경우가 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 액정마진을 확보할 수 있는 어레이 기판의 제조방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판의 제조방법은 기판 상에 제1 방향으로 연장되어 있는 복수의 게이트 라인, 제2 방향으로 연장되어 있는 복수의 데이터 라인, 및 상기 게이트 라인 및 상기 데이터 라인으로 정의되는 복수의 화소 영역을 포함하는 어레이 기판의 제조방법에 있어서, 상기 기판 상에 게이트 전극 및 상기 게이트 전극과 전기적으로 연결되는 상기 게이트 라인을 형성하는 단계, 상기 게이트 라인이 형성된 기판 전면(whole surface)에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 상기 게이트 전극에 적어도 일부가 중첩되는 영역에 반도체층을 형성하는 단계, 상기 반도체층의 적어도 일부가 중첩되는 소스/드레인 전극을 포함하고 상기 소스/드레인 전극과 전기적으로 연결되는 데이터 라인을 형성하는 단계, 상기 데이터 라인이 형성된 기판 상에 제1 화소영역에 제1 컬러필터를 도포하고, 상기 제1 화소영역에 인접한 제2 화소영역에 제2 컬러필터를 도포하는 단계 및 상기 제1 컬러필터 및 제2 컬러필터 중 적어도 하나를 식각하여 상기 드레인 전극의 일부를 노출시키는 콘택홀을 형성하는 단계를 포함하되, 상기 제1 컬러필터 및 제2 컬러필터는 상기 제1 화소영역 및 제2 화소영역의 경계부에서 상대적으로 두께가 두꺼운 중첩부를 포함하고, 상기 콘택홀을 형성하는 단계에서 상기 중첩부 상부를 선택적으로 식각한다.
상기 콘택홀을 형성하는 단계는, 상기 제1 컬러필터 및 상기 제2 컬러필터가 형성된 기판 상에 포토레지스트층을 형성하고, 상기 중첩부 상부의 포토레지스트층은 상기 화소 영역 컬러필터 상부의 포토레지스트층 대비 상대적으로 두께가 얇게 형성될 수 있다.
상기 콘택홀을 형성하는 단계에 있어서, 상기 식각은 건식식각(dry etching) 방법으로 이루어질 수 있다.
상기 제1 컬러필터와 상기 제2 컬러필터는 서로 다른 색상일 수 있다.
상기 콘택홀을 통해 상기 제1 및 제2 컬러필터 중 적어도 어느 하나 상에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 더 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 어레이 기판의 제조방법은 기판 상에 제1 방향으로 연장되어 있는 복수의 게이트 라인, 제2 방향으로 연장되어 있는 복수의 데이터 라인, 및 상기 게이트 라인 및 상기 데이터 라인으로 정의되는 복수의 화소 영역을 포함하는 어레이 기판의 제조 방법에 있어서, 상기 기판 상에 반도체층을 형성하는 단계, 상기 반도체층이 형성된 기판에 절연층을 형성하는 단계, 상기 절연층 상의 상기 반도체층의 적어도 일부와 중첩되는 영역에 게이트 전극 및 상기 게이트 전극과 전기적으로 연결되는 상기 게이트 라인을 형성하는 단계, 상기 게이트 라인이 형성된 기판에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 및 상기 절연막을 식각하여 상기 반도체층의 일부를 노출시키는 하나 이상의 제1 콘택홀을 형성하는 단계, 상기 제1 콘택홀이 형성된 상기 게이트 절연막 상에 상기 반도체층과 연결되는 소스 전극 및 드레인 전극을 포함하는 데이터 라인을 형성하는 단계, 상기 데이터 라인이 형성된 기판 상에 제1 화소 영역에 제1 컬러필터를 도포하고, 상기 제1 화소 영역에 인접한 제2 화소 영역에 제2 컬러필터를 도포하는 단계 및 상기 제1 컬러필터 및 제2 컬러필터 중 적어도 하나를 식각하여 상기 드레인 전극의 일부를 노출시키는 제2 콘택홀을 형성하는 단계를 포함하되, 상기 제1 컬러필터 및 제2 컬러필터는 제1 화소 영역 및 제2 화소 영역의 경계부에서 상대적으로 두께가 두꺼운 중첩부를 포함하고, 상기 제2 콘택홀을 형성하는 단계에서 상기 중첩부 상부를 선택적으로 식각할 수 있다.
상기 제2 콘택홀을 형성하는 단계는, 상기 제1 컬러필터 및 상기 제2 컬러필터가 형성된 기판 상에 포토레지스트층을 형성하고, 상기 중첩부 상부의 포토레지스트층은 상기 화소 영역 컬러필터 상부의 포토레지스트층 대비 상대적으로 두께가 얇게 형성될 수 있다.
상기 제2 콘택홀을 형성하는 단계에 있어서, 상기 식각은 건식식각(dry etching) 방법으로 이루어질 수 있다.
상기 제1 컬러필터와 상기 제2 컬러필터는 서로 다른 색상일 수 있다.
상기 제2 콘택홀을 통해 상기 제1 및 제2 컬러필터 중 적어도 어느 하나 상에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 더 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 어레이 기판의 제조방법은 기판 상에 제1 방향으로 연장되어 있는 복수의 게이트 라인, 제2 방향으로 연장되어 있는 복수의 데이터 라인, 및 상기 게이트 라인 및 상기 데이터 라인으로 정의되는 복수의 화소 영역을 포함하는 어레이 기판의 제조 방법에 있어서, 상기 기판 상에 반도체층을 형성하는 단계, 상기 반도체층이 형성된 기판에 제1 절연층을 형성하는 단계, 상기 제1 절연층 상의 상기 반도체층의 적어도 일부와 중첩되는 영역에 게이트 전극 및 상기 게이트 전극과 전기적으로 연결되는 상기 게이트 라인을 형성하는 단계, 상기 게이트 전극 및 상기 게이트 라인이 형성된 기판 상에 제1 화소 영역에 제1 컬러필터를 도포하고, 상기 제1 화소 영역에 인접한 제2 화소 영역에 제2 컬러필터를 도포하는 단계, 상기 제1 컬러필터 및 제2 컬러필터 중 적어도 하나를 식각하여 상기 반도체층의 일부를 노출시키는 하나 이상의 제1 콘택홀을 형성하는 단계 및 상기 제1 컬러필터 및 제2 컬러필터 중 적어도 하나 상에 상기 제1 콘택홀을 통해 상기 반도체층과 연결되는 소스 전극 및 드레인 전극을 포함하는 데이터 라인을 형성하는 단계를 포함하되, 상기 제1 컬러필터 및 제2 컬러필터는 제1 화소 영역 및 제2 화소 영역의 경계부에서 상대적으로 두께가 두꺼운 중첩부를 포함하고, 상기 제1 콘택홀을 형성하는 단계에서 상기 중첩부 상부를 선택적으로 식각한다.
상기 제1 콘택홀을 형성하는 단계는, 상기 제1 컬러필터 및 상기 제2 컬러필터가 형성된 기판 상에 포토레지스트층을 형성하고, 상기 중첩부 상부의 포토레지스트층은 상기 화소 영역 컬러필터 상부의 포토레지스트층 대비 상대적으로 두께가 얇게 형성될 수 있다.
상기 제1 콘택홀을 형성하는 단계에 있어서, 상기 식각은 건식식각(dry etching) 방법으로 이루어질 수 있다.
상기 제1 컬러필터와 상기 제2 컬러필터는 서로 다른 색상일 수 있다.
상기 데이터 라인이 형성된 기판 전면(whole surface)에 제2 절연층을 형성하는 단계, 상기 제2 절연층에 상기 드레인 전극의 일부를 노출시키는 제2 콘택홀을 형성하는 단계 및 상기 제2 콘택홀을 통해 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 더 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 어레이 기판은 기판, 상기 기판 상에 제1 방향으로 연장되어 있는 복수의 게이트 라인, 상기 기판 상에 제2 방향으로 연장되어 있는 복수의 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결되는 박막트랜지스터 및 상기 게이트 라인 및 상기 데이터 라인으로 정의되는 복수의 화소 영역을 포함하되, 제1 화소영역에 제1 컬러필터가 위치하고, 상기 제1 화소영역에 인접하는 제2 화소영역에 제2 컬러필터가 위치하며, 상기 제1 컬러필터 및 제2 컬러필터은 상기 제1 화소영역 및 상기 제2 화소영역의 경계부에서 중첩부를 포함하고, 상기 중첩부에서 상기 제1 컬러필터와 상기 제2 컬러필터의 두께가 상이하다.
상기 제1 및 제2 컬러필터 도포부와 상기 중첩부의 두께는 상기 도포부 대비 중첩부의 두께가 10% 내지 30% 더 두껍게 형성될 수 있다.
상기 박막트랜지스터는 바텀게이트 방식이고, 상기 제1 컬러필터 및 상기 제2 컬러필터는 상기 데이터 라인과 화소전극 사이에 배치될 수 있다.
상기 박막트랜지스터는 탑게이트 방식이고, 상기 제1 컬러필터 및 상기 제2 컬러필터는 상기 데이터 라인과 화소전극 사이에 배치될 수 있다.
상기 박막트랜지스터는 탑게이트 방식이고, 상기 제1 컬러필터 및 상기 제2 컬러필터는 상기 게이트 라인 및 데이터 라인에 배치될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
본 발명의 실시예들에 의하면 액정주입의 용이함 및 액정퍼짐의 균일성을 향상시킬 수 있는 효과가 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1 내지 도 8는 본 발명의 일실시예에 따른 어레이 기판의 제조공정을 도시한 단면도들이다.
도 9 내지 도 14는 본 발명의 다른 실시예에 따른 어레이 기판의 제조방법을 도시한 단면도이다.
도 15 내지 도 20은 본 발명의 또 다른 실시예에 따른 어레이 기판의 제조방법을 도시한 단면도이다.
도 21은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.
도 22는 도 21의 A-A'에 따른 단면도이다.
도 23은 본 발명의 다른 실시예에 따른 어레이 기판을 포함하는 액정 표시 장치를 도시한 평면도이다.
도 24은 도 23의 B-B'에 따른 액정 표시 장치의 단면도이다.
도 25는 본 발명의 또 다른 실시예에 따른 어레이 기판을 포함하는 액정 표시 장치를 도시한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해서 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1 내지 도 8는 본 발명의 일실시예에 따른 어레이 기판의 제조공정을 도시한 단면도들이다. 여기서 용이한 설명을 위해 도 21을 참조하여 설명하기로 한다.
도 1에 도시된 바와 같이, 기판(105) 상에 일방향으로 형성된 복수의 게이트 라인(115)을 형성할 수 있다. 게이트 라인(115)에서 연장되어 전기적으로 연결된 게이트 전극(110)을 형성할 수 있다.
먼저 기판(105)은 절연 물질로 구성될 수 있고 유리 또는 플라스틱 등의 투명재료로 이루어질 수 있다.
게이트 전극(110) 및 게이트 라인(115)은 기판(105) 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 도전성막을 형성하고, 상기 도전성막 상에 감광막을 도포한 다음, 마스크(미도시)를 이용한 포토리소그라피 공정을 실시하여 감광막 마스크 패턴(미도시)을 형성하고, 상기 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 실시하여 형성할 수 있다. 상기한 도전성막은 다층막으로 형성할 수도 있다.
도 2에 도시된 바와 같이, 게이트 라인(115) 및 게이트 전극(110)이 형성된 기판 전면(whole surface)에 게이트 절연막(120)을 도포한다. 게이트 절연막(120)은 산화 실리콘 또는 질화 실리콘을 포함하는 무기 절연 물질을 사용할 수 있다.
게이트 절연막(120) 상에 반도체층(130)을 형성할 수 있다. 반도체층(130)은 게이트 전극(120)에 적어도 일부가 중첩되는 영역에 배치될 수 있다. 반도체층(130)은 비정질 실리콘막, 다결정 실리콘막, 산화물 반도체 등으로 형성될 수 있다.
도 3에 도시된 바와 같이, 게이트 절연막(120) 상에 데이터 라인(140)과, 데이터 라인(140)에서 연장 형성되어 전기적으로 연결된 소스/드레인 전극(140S, 140D)을 형성할 수 있다. 소스/드레인 전극(140S, 140D) 및 데이터 라인(140)은 게이트 절연막(120) 상에 도전성막을 형성하고 감광막을 도포하고 마스크를 이용한 포토리소그래프 공정을 실시하여 감광막 마스크 패턴을 형성하고 상기 감광막 마스크 패턴을 식각마스크로 이용하여 노출된 도전성막을 식각하여 형성할 수 있다.
이와 같이 형성된 데이터 라인(140)과 게이트 라인(115)으로 교차하여 구획되는 각각의 영역을 화소영역(PXL)으로 정의할 수 있다. 화소영역(PXL)의 일부에 데이터 라인(140)에서 연장된 소스/드레인 전극(140S, 140D), 게이트 라인(115)에서 연장된 게이트 전극(110) 및 반도체층(130)을 포함하는 박막트랜지스터가 형성되는 영역을 트랜지스터 영역(TR)으로 정의할 수 있다. 그리고, 데이터 라인(140), 게이트 라인(115)이 형성된 영역을 배선영역(L)으로 정의할 수 있다.
도 4에 도시된 바와 같이, 화소영역(PXL)에 서로 다른 색상을 갖는 컬러필터(400)를 반복적으로 도포할 수 있다. 컬러필터(400)는 화소영역(PXL)에서 연장되어 인접한 배선영역(L)까지 도포될 수 있다. 예를 들어 적, 녹, 청의 색상을 갖는 컬러필터(400)를 화소영역(PXL)에 번갈아 배치시킬 수 있다.
구체적으로, 제1 화소영역(P1)에 배치된 제1 컬러필터(410)는 연장되어 배선영역(L)까지 형성될 수 있다. 제1 화소영역(P1)에 인접한 제2 화소영역(P2)에 도포되는 제2 컬러필터(420)은 배선영역(L) 연장되어 형성될 수 있다. 따라서 배선영역(L) 상에는 제1 컬러필터(410)와 제2 컬러필터(420)가 중첩되게 형성될 수 있다. 이처럼 컬러필터(400)들을 배선영역(L)까지 중첩되게 형성하여 컬러필터(400)의 오정렬을 방지하고, 혼색을 방지하여 색재현성을 향상시킬 수 있다.
이와 같이, 화소영역(PXL) 상에 도포된 제1 컬러필터(410) 및 제2 컬러필터(420)가 도포된 도포(塗布)부(400P)를 형성할 수 있고, 배선영역(L) 상에 제1 컬러필터(410)와 제2컬러필터(420)가 중첩된 중첩부(400L)를 형성할 수 있다.
제1 컬러필터(410) 및 제2 컬러필터(420)가 중첩되어 형성된 중첩부(400L)는 도포(塗布)부(400P)와 H의 높이 단차가 형성될 수 있다.
도 5에 도시된 바와 같이, 도포부(400P)와 중첩부(400L)가 형성된 기판(105) 상에 포토레지스트층(500)을 도포하여 형성할 수 있다.
포토레지스트층(500)은 포토레지스트의 량을 조절하여 도포부(400P)에 도포된 두께와, 중첩부(400L)에 도포되는 두께를 상이하게 형성시킬 수 있다. 요부(凹部)와 철부(凸部)를 갖는 표면에 포토레지스트과 같은 유기재료로 도포하면, 유기재료의 점도/점성 특성 등으로 요부(凹部)에 유기재료가 먼저 채워질 수 있다. 또한 철부 표면에도 유기재료의 점도/점성 특성 등으로 유기재료 일부가 점착될 수 있다. 따라서 H의 높이 단차가 형성되어 있는 도포부(400P)와 중첩부(400L)에 도포된 포토레지스트층(500)의 두께는 상이하게 형성될 수 있다.
따라서, 도포부(400P)에 형성된 포토레지스트층(500)은 K0의 두께로 형성될 수 있고, 중첩부(400L)에 형성된 포토레지스트층(500)은 K1의 두께로 도포부(400P)의 K0의 두께보다 상대적으로 얇게 형성될 수 있다. 또는 중첩부(400L)에 단차 상부가 노출될 정도로 포토레지스트층(500)을 형성할 수도 있다. 즉, 포토레지스트층(500)의 K1의 두께가 형성되지 않을 수도 있다.
이와 같이, 상기 포토레지스트층(500)은 상기 요부영역인 도포부(400P)에 형성된 두께(K0)가 철부영역인 중첩부(400P)에 형성된 두께(K1)보다 두껍게 형성될 수 있다.
도 6에 도시된 바와 같이, 포토레지스트층(500)과 제1 컬러필터(410)의 일부를 식각하여 콘택홀(600)을 형성할 수 있다. 콘택홀(600)은 드레인 전극(140D)에 대응되는 영역의 포토레지스트층(500)과 제1 컬러필터(410)를 관통시켜 형성할 수 있다.
콘택홀(600)을 형성하기 위한 식각은 건식식각(dry etching) 방법으로 이루어질 수 있다. 여기서 포토레지스트층(500)은 노광을 통해 경화영역과 미경화영역으로 나눌 수 있다. 이에 따라 경화 또는 미경화영역으로 나누어진 영역은 상이한 식각 비율로 인해 일정 영역에 콘택홀(600)을 형성할 수 있다.
건식식각 공정으로 콘택홀(600)을 형성하면 콘택홀(600) 형성 영역 주변의 포토레지스트층(500) 또한 플라즈마 데미지에 의해 소비 식각될 수 있다. 게다가 중첩부(400L)의 컬러필터(400)의 단차 상부 또한 식각공정 중 플라즈마 데미지에 의해 일부가 소비 식각될 수 있다.
도 7에 도시된 바와 같이, 콘택홀(600)을 형성하면서 동시에 중첩부(400L) 상부를 선택적으로 식각할 수 있다. 여기서 중첩부(400L) 상부에 선택적으로 식각되는 식각 소비층(700)이 형성될 수 있다. 여기서 식각 소비층(700)과 중첩부 (400L)를 이루는 컬러필터(400)는 건식 식각으로 식각되는 식각 비율이 유사하거나 동일한 물질로 형성할 수 있다.
구체적으로, 콘택홀(600)을 형성하면서 도포부(400P)에 형성된 포토레지스트층(500)의 두께(K0)가 모두 소비 식각된다는 가정으로 설명하면, 중첩부(400L)에 형성된 포토레지스트층(500) 및 컬러필터(400) 중 적어도 어느 하나는 K0의 두께 정도가 소비 식각될 수 있다.
따라서 도포부(400P)에 형성된 K1 두께의 포토레지스트층(500)과 중첩부(400L)의 컬러필터(400)의 단차 상부 즉, 제2 컬러필터(420)의 상부가 소비 식각될 수 있다. 이에 따라 도포부(400P)의 제1 컬러필터(410)에서 중첩부(400L)의 제2 컬러필터(420)의 높이 단차가 완만하게 형성될 수 있다.
보다 구체적인 예를 들어 설명하면, 포토레지스트층(500)은 컬러필터(400) 상에 1um가 도포될 수 있다. 포토레지스트층(500)은 중첩부(400L)에서 제1 컬러필터(410)의 단차 상부가 거의 노출될 정도로 도포된 것으로 간주하고, 건식 식각을 실시하면 도포부(400P)의 포토레지스트층(500)가 0.7um 정도가 소비될 수 있다. 또한 중첩부(400L)에서도 이와 유사한 정도의 두께가 식각 소비될 수 있다.
따라서 중첩부(400L) 또한 0.5um 내지 0.7um 정도의 소비 식각된 식각 소비층(700)이 형성될 수 있다. 여기서 중첩부(400L)에서 제1 컬러필터(410)의 상부에 배치되는 제2 컬러필터(420)의 상부가 식각 소비층(700)이 될 수 있다.
이와 같이, 제2 컬러필터(420)의 단차 상부의 일부가 소비 식각되어 도포부(400P)와 중첩부(400L)의 높이 단차(H)는 완만하게 형성될 수 있다. 따라서 중첩부(400L)는 식가소비층(700)으로 인해 최초 높이 단차(H)에서 30% 내지 80%의 높이 단차가 저감될 수 있다.
도 8에 도시된 바와 같이, 콘택홀(600)이 형성된 영역에 전도성 금속을 증착시켜 드레인 전극(140D)에 연결되는 화소 전극(180)을 형성할 수 있다. 화소 전극(180)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 물질로 형성될 수 있다.
이와 같이, 본 실시예에 따른 어레이 기판(10)의 제조방법은 추가적인 마스크공정 없이도 중첩부(400L)의 높이 단차를 최소화시켜 액정마진을 확보할 수 있어 액정을 용이하게 주입할 수 있고, 액정을 균일하게 퍼지게 할 수 있다.
도 9 내지 도 14는 본 발명의 다른 실시예에 따른 어레이 기판의 제조방법을 도시한 단면도이다. 여기서 용이한 설명을 위해 도 1 내지 8을 인용하여 설명하고, 도 21을 참조하여 설명한다.
도 9에 도시된 바와 같이, 기판(105) 상에 반도체층(130-2)을 형성할 수 있다. 반도체층(130-2)은 비정질 실리콘, 다결정 실리콘, 산화물 반도체 등으로 형성할 수 있다.
반도체층(130-2)이 형성된 기판 전면(whole surface)에 절연층(900)을 형성하고, 절연층(900) 상에 반도체층(130-2)의 적어도 일부와 중첩되는 영역에 게이트 전극(110-2) 및 상기 게이트 전극(110-2)과 전기적으로 연결되는 상기 게이트 라인(115)을 형성할 수 있다.
그리고, 게이트 전극(110-2)을 마스크로 이용하여 반도체층(130-2)에 불순물을 주입시켜 반도체층(130-2)을 소스/드레인 영역(130-2S, 130-2D) 및 활성영역(130-2C)으로 구획할 수 있다.
도 10에 도시된 바와 같이, 소스/드레인 영역(130-2S, 130-2D)의 일부를 노출시키는 제1 콘택홀(610)을 형성할 수 있다. 그리고 제1 콘택홀(610)을 통해서 반도체층(130-2)과 연결되는 데이터 라인(140-2)을 형성할 수 있다. 구체적으로 제1 콘택홀(610)을 통해 소스 영역(130-2S)에 연결되는 소스 전극(140-2S)을 형성하고, 드레인 영역(130-2D)과 연결되는 드레인 전극(140-2D)을 형성할 수 있다. 소스 전극(140-2S)은 데이터 라인(140-2)과 일체형으로 형성되어 있다.
도 11에 도시된 바와 같이, 화소영역(PXL)에 서로 다른 색상을 갖는 컬러필터(400-2)를 반복적으로 도포할 수 있다. 컬러필터(400-2)는 화소 영역(PXL)에서 연장되어 인접한 배선영역(L)까지 도포될 수 있다. 예를 들어 적, 녹, 청의 색상을 갖는 컬러필터(400)를 화소영역(PXL)에 번갈아 배치시킬 수 있다.
구체적으로, 제1 화소영역(P1)에 배치된 제1 컬러필터(410-2)는 연장되어 배선영역(L)까지 형성될 수 있다. 제1 화소영역(P1)에 인접한 제2 화소영역(P2)에 도포되는 제2 컬러필터(420-2) 각각은 배선영역(L) 연장되어 형성될 수 있다. 따라서 배선영역(L) 상에는 제1 컬러필터(410-2)와 제2 컬러필터(420-2)가 중첩되게 형성될 수 있다. 이처럼 컬러필터(400-2)들을 배선영역(L)까지 중첩되게 형성하여 컬러필터(400-2)의 오정렬을 방지하고, 혼색을 방지하여 색재현성을 향상시킬 수 있다.
이와 같이, 화소영역(PXL) 상에 도포된 제1 컬러필터(410-2) 및 제2 컬러필터(420-2)가 도포된 도포(塗布)부(400-2P)를 형성할 수 있고, 배선영역(L) 상에 제1 컬러필터(410-2)와 제2 컬러필터(420-2)가 중첩된 중첩부(400-2L)를 형성할 수 있다.
제1 컬러필터(410-2) 및 제2 컬러필터(420-2)가 중첩되어 형성된 중첩부(400-2L)는 도포(塗布)부(400-2P)와 H의 높이 단차가 형성될 수 있다.
도 12에 도시된 바와 같이, 도포부(400-2P)와 중첩부(400-2L)가 형성된 기판(105) 상에 포토레지스트층(500-2)을 도포하여 형성할 수 있다.
포토레지스트층(500-2)은 포토레지스트의 량을 조절하여 도포부(400-2P)에 도포된 두께와, 중첩부(400-2L)에 도포되는 두께를 상이하게 형성시킬 수 있다. 요부(凹部)와 철부(凸部)를 갖는 표면에 포토레지스트과 같은 유기재료로 도포하면, 유기재료의 점도/점성 특성 등으로 요부(凹部)에 유기재료가 먼저 채워질 수 있다. 또한 철부 표면에도 유기재료의 점도/점성 특성 등으로 유기재료 일부가 점착될 수 있다. 따라서 H의 높이 단차가 형성되어 있는 도포부(400-2P)와 중첩부(400-2L)에 도포된 포토레지스트층(500-2)의 두께는 상이하게 형성될 수 있다.
따라서, 도포부(400-2P)에 형성된 포토레지스트층(500-2)은 K0의 두께로 형성될 수 있고, 중첩부(400-2L)에 형성된 포토레지스트층(500-2)은 K1의 두께로 도포부(400-2P)의 K0의 두께보다 상대적으로 얇게 형성될 수 있다. 또는 중첩부(400-2L)에 단차 상부가 노출될 정도로 포토레지스트층(500-2)을 형성할 수도 있다. 즉, 포토레지스트층(500-2)의 K1의 두께가 형성되지 않을 수도 있다.
이와 같이, 상기 포토레지스트층(500-2)은 상기 요부영역인 도포부(400-2P)에 형성된 두께(K0)가 철부영역인 중첩부(400-2P)에 형성된 두께(K1)보다 두껍게 형성될 수 있다.
그리고 포토레지스트층(500-2)과 제1 컬러필터(410-2)의 일부를 식각하여 제2 콘택홀(620)을 형성할 수 있다. 제2 콘택홀(620)은 드레인 전극(140-2D)에 대응되는 영역의 포토레지스트층(500-2)과 제1 컬러필터(410-2)를 관통시켜 형성할 수 있다.
제2 콘택홀(620)을 형성하기 위한 식각은 건식식각(dry etching) 방법으로 이루어질 수 있다. 여기서 포토레지스트층(500-2)은 노광을 통해 경화영역과 미경화영역으로 나눌 수 있다. 이에 따라 경화 또는 미경화영역으로 나누어진 영역은 상이한 식각 비율로 인해 일정 영역에 제2 콘택홀(620)을 형성할 수 있다.
건식식각 공정으로 제2 콘택홀(620)을 형성하면 제2 콘택홀(620) 형성 영역 주변의 포토레지스트층(500-2) 또한 플라즈마 데미지에 의해 소비 식각될 수 있다. 게다가 중첩부(400-2L)의 컬러필터(400-2)의 단차 상부 또한 식각공정 중 플라즈마 데미지에 의해 일부가 소비 식각될 수 있다.
도 13에 도시된 바와 같이, 제2 콘택홀(620)을 형성하면서 동시에 중첩부(400-2L) 상부를 선택적으로 식각할 수 있다. 여기서 중첩부(400-2L) 상부에 선택적으로 식각되는 식각 소비층(700-2)이 형성될 수 있다. 여기서 식각 소비층(700-2)과 중첩부 (400-2L)를 이루는 컬러필터(400-2)는 건식 식각으로 식각되는 식각 비율이 유사하거나 동일한 물질로 형성할 수 있다.
구체적으로, 제2 콘택홀(620)을 형성하면서 도포부(400-2P)에 형성된 포토레지스트층(500-2)의 두께(K0)가 모두 소비 식각된다는 가정으로 설명하면, 중첩부(400-2L)에 형성된 포토레지스트층(500-2) 및 컬러필터(400-2) 중 적어도 어느 하나는 K0의 두께 정도가 소비 식각될 수 있다.
따라서 도포부(400-2P)에 형성된 K1 두께의 포토레지스트층(500-2)과 중첩부(400-2L)의 컬러필터(400)의 단차 상부 즉, 제2 컬러필터(420-2)의 상부가 소비 식각될 수 있다. 이에 따라 도포부(400-2P)의 제1 컬러필터(410-2)에서 중첩부(400-2L)의 제2 컬러필터(420-2)의 높이 단차가 완만하게 형성될 수 있다.
이와 같이, 제2 컬러필터(420)의 단차 상부의 일부가 소비 식각되어 도포부(400P)와 중첩부(400L)의 높이 단차(H)는 완만하게 형성될 수 있다. 따라서 중첩부(400L)는 식가소비층(700)으로 인해 최초 높이 단차(H)에서 30% 내지 80%의 높이 단차가 저감될 수 있다.
도 14에 도시된 바와 같이, 제2 콘택홀(620)이 형성된 영역에 전도성 금속을 증착시켜 드레인 전극(140-2D)에 연결된 화소 전극(180-2)을 형성할 수 있다. 화소 전극(180-2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 물질로 형성될 수 있다.
이와 같이, 본 실시예에 따른 어레이 기판(20)의 제조방법은 추가적인 마스크공정 없이도 중첩부(400-2L)의 높이 단차를 최소화시켜 액정마진을 확보할 수 있어 액정을 용이하게 주입할 수 있고, 액정을 균일하게 퍼지게 할 수 있다.
도 15 내지 도 20은 본 발명의 또 다른 실시예에 따른 어레이 기판의 제조방법을 도시한 단면도이다. 여기서 용이한 설명을 위해 도 1 내지 8을 인용하여 설명하고, 도 21을 참조하여 설명한다.
도 15에 도시된 바와 같이, 기판(105) 상에 반도체층(130-3)을 형성할 수 있다. 반도체층(130-3)은 비정질 실리콘, 다결정 실리콘, 산화물 반도체 등으로 형성할 수 있다.
반도체층(130-3)이 형성된 기판 전면(whole surface)에 제1 절연층(910)을 형성하고, 제1 절연층(910) 상에 반도체층(130-3)의 적어도 일부와 중첩되는 영역에 게이트 전극(110-3) 및 상기 게이트 전극(110-3)과 전기적으로 연결되는 상기 게이트 라인(115)을 형성할 수 있다.
그리고, 게이트 전극(110-3)을 마스크로 이용하여 반도체층(130-3)에 불순물을 주입시켜 반도체층(130-3)을 소스/드레인 영역(130-3S, 130-3D) 및 활성영역(130-3C)으로 구획할 수 있다.
도 16에 도시된 바와 같이, 화소영역(PXL)에 서로 다른 색상을 갖는 컬러필터(400-3)를 반복적으로 도포할 수 있다. 컬러필터(400-3)는 화소 영역(PXL)에서 연장되어 인접한 배선영역(L)까지 도포될 수 있다. 예를 들어 적, 녹, 청의 색상을 갖는 컬러필터(400)를 화소 영역(PXL)에 번갈아 배치시킬 수 있다.
먼저, 게이트 전극(110-3)을 포함하는 게이트 라인(115)이 형성되어 있는 기판은 반도체층(130-3) 및 게이트 전극(110-3)이 형성되어 있는 트랜지스터 영역(TR), 추후에 화소 전극(180-3)이 형성될 화소 영역(PXL), 추후에 데이터 라인(140-3)이 형성될 배선영역(L)으로 가상의 영역을 구획할 수 있다.
제1 화소영역(P1)에 배치된 제1 컬러필터(410-3)는 연장되어 배선영역(L)까지 형성될 수 있다. 제1 화소영역(P1)에 인접한 제2 화소영역(P2)에 도포되는 제2 컬러필터(420-3) 각각은 배선영역(L) 연장되어 형성될 수 있다. 따라서 배선영역(L) 상에는 제1 컬러필터(410-3)와 제2 컬러필터(420-3)가 중첩되게 형성될 수 있다. 이처럼 컬러필터(400-3)들을 배선영역(L)까지 중첩되게 형성하여 컬러필터(400-3)의 오정렬을 방지하고, 혼색을 방지하여 색재현성을 향상시킬 수 있다.
이와 같이, 화소 영역(PXL) 상에 도포된 제1 컬러필터(410-3) 및 제2 컬러필터(420-3)가 도포된 도포(塗布)부(400-3P)를 형성할 수 있고, 배선영역(L) 상에 제1 컬러필터(410-3)와 제2 컬러필터(420-3)가 중첩된 중첩부(400-3L)를 형성할 수 있다.
제1 컬러필터(410-3) 및 제2 컬러필터(420-3)가 중첩되어 형성된 중첩부(400-2L)는 도포(塗布)부(400-2P)와 H의 높이 단차가 형성될 수 있다.
도 17에 도시된 바와 같이, 도포부(400-3P)와 중첩부(400-3L)가 형성된 기판(105) 상에 포토레지스트층(500-3)을 도포하여 형성할 수 있다.
포토레지스트층(500-3)은 포토레지스트의 량을 조절하여 도포부(400-3P)에 도포된 두께와, 중첩부(400-3L)에 도포되는 두께를 상이하게 형성시킬 수 있다.
도포부(400-3P)에 형성된 포토레지스트층(500-3)은 K0의 두께로 형성될 수 있고, 중첩부(400-3L)에 형성된 포토레지스트층(500-3)은 K1의 두께로 도포부(400-3P)의 K0의 두께보다 상대적으로 얇게 형성될 수 있다. 또는 중첩부(400-3L)에 단차 상부가 노출될 정도로 포토레지스트층(500-3)을 형성할 수도 있다. 즉, 포토레지스트층(500-3)의 K1의 두께가 형성되지 않을 수도 있다.
그리고 포토레지스트층(500-3)과 제1 컬러필터(410-3)의 일부를 식각하여 적어도 하나의 제1 콘택홀(610)을 형성할 수 있다. 제1 콘택홀(610)은 소스/드레인 영역(130-3S, 130-3D)의 일부를 노출시키는 제1 콘택홀(610)을 형성할 수 있다.
제1 콘택홀(610)을 형성하기 위한 식각은 건식식각(dry etching) 방법으로 이루어질 수 있다. 여기서 포토레지스트층(500-3)은 노광을 통해 경화영역과 미경화영역으로 나눌 수 있다. 이에 따라 경화 또는 미경화영역으로 나누어진 영역은 상이한 식각 비율로 인해 일정 영역에 제1 콘택홀(610)을 형성할 수 있다.
건식식각 공정으로 제1 콘택홀(610)을 형성하면 제1 콘택홀(610) 형성 영역 주변의 포토레지스트층(500-3) 또한 플라즈마 데미지에 의해 소비 식각될 수 있다. 게다가 중첩부(400-3L)의 컬러필터(400-3)의 단차 상부 또한 식각공정 중 플라즈마 데미지에 의해 일부가 소비 식각될 수 있다.
도 18에 도시된 바와 같이, 제1 콘택홀(610)을 형성하면서 동시에 중첩부(400-3L) 상부를 선택적으로 식각할 수 있다. 여기서 중첩부(400-3L) 상부에 선택적으로 식각되는 식각 소비층(700-3)이 형성될 수 있다. 여기서 식각 소비층(700-3)과 중첩부 (400-3L)를 이루는 컬러필터(400-3)는 건식 식각으로 식각되는 식각 비율이 유사하거나 동일한 물질로 형성할 수 있다.
구체적으로, 제1 콘택홀(610)을 형성하면서 도포부(400-3P)에 형성된 포토레지스트층(500-3)의 두께(K0)가 모두 소비 식각된다는 가정으로 설명하면, 중첩부(400-3L)에 형성된 포토레지스트층(500-3) 및 컬러필터(400-3) 중 적어도 어느 하나는 K0의 두께 정도가 소비 식각될 수 있다.
따라서 도포부(400-3P)에 형성된 K1 두께의 포토레지스트층(500-3)과 중첩부(400-3L)의 컬러필터(400-3)의 단차 상부 즉, 제2 컬러필터(420-3)의 상부가 소비 식각될 수 있다. 이에 따라 도포부(400-3P)의 제1 컬러필터(410-3)에서 중첩부(400-3L)의 제2 컬러필터(420-3)의 높이 단차가 완만하게 형성될 수 있다.
이와 같이, 제2 컬러필터(420)의 단차 상부의 일부가 소비 식각되어 도포부(400P)와 중첩부(400L)의 높이 단차(H)는 완만하게 형성될 수 있다. 따라서 중첩부(400L)는 식가소비층(700)으로 인해 최초 높이 단차(H)에서 30% 내지 80%의 높이 단차가 저감될 수 있다.
도 19에 도시된 바와 같이, 소스/드레인 영역(130-3S, 130-3D)의 일부를 노출시키는 제1 콘택홀(610)을 통해서 반도체층(130-3)과 연결되는 데이터 라인(140-3)을 형성할 수 있다. 구체적으로 제1 콘택홀(610)을 통해 소스 영역(130-3S)에 연결되는 소스 전극(140-3S)을 형성하고, 드레인 영역(130-3D)과 연결되는 드레인 전극(140-3D)을 형성할 수 있다. 소스 전극(140-3S)은 데이터 라인(140-3)과 일체형으로 형성되어 있다.
도 20에 도시된 바와 같이, 소스/드레인 전극(140-3S, 140-3D)을 포함하는 데이터 라인(140-3)이 형성된 기판 상에 제2 절연층(920)을 형성하고 제2 절연층(920)에 제2 콘택홀(620)을 형성할 수 있다.
제2 절연층(920)을 형성할 때, 제2 절연층(920) 상에 화소 전극(180-3)이 배치되기 때문에 평평한 면을 필요로 한다. 이는 화소 전극(920)과 과 대향 전극 사이에 배치되는 액정의 셀갭이 일정해야 하기 때문이다.
중첩부(400-3L))와 같이 높이 단차가 형성된 표면에 제2 절연층(920)을 형성하게 되면 제2 절연층(920)이 상당히 두껍게 형성되어 하기 때문에 두께 제약을 받을 수 있다. 구체적으로 요부(凹部)와 철부(凸部)를 갖는 표면에 절연재료를 도포하면, 철부(凸部) 높이 단차를 채우기 위해 제2 절연층(920)의 두께가 두꺼워 질 수 있다.
그러나 본 실시예에서는 중첩부(400-3L)의 높이 단차를 최소화시켜 높이 단차가 완만하게 형성되어 제2 절연층(920)의 두께 제약에서 자유로워 질 수 있다.
그리고 제2 콘택홀(620)이 형성된 영역에 전도성 금속을 증착시켜 드레인 전극(140-3D)에 연결된 화소 전극(180-3)을 형성할 수 있다. 화소 전극(180-3)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 물질로 형성될 수 있다.
이와 같이, 본 실시예에 따른 어레이 기판(30)의 제조방법은 추가적인 마스크공정 없이도 중첩부(400-3L)의 높이 단차를 최소화시켜 액정마진을 확보할 수 있어 액정을 용이하게 주입할 수 있고, 액정을 균일하게 퍼지게 할 수 있다. 또한, 제2 절연층(920)의 두께 제약으로부터 자유로워 질 수 있다.
도 21은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이고, 도 22는 도 21의 A-A'에 따른 단면도이다. 여기서 용이한 설명을 위해 대표적으로 도 1 내지 도 8을 인용하여 설명하기로 한다.
도 21 및 도 22를 참조하면, 어레이 기판(10)은 기판(105) 상에 제1 방향으로 연장되어 있는 복수의 게이트 라인(115), 기판(105) 상에 제2 방향으로 연장되어 있는 복수의 데이터 라인(140), 상기 게이트 라인(115) 및 상기 데이터 라인(140)에 전기적으로 연결되는 박막트랜지스터 및 게이트 라인(115) 및 데이터 라인(140)으로 정의되는 복수의 화소 영역(PXL)을 포함할 수 있다.
여기서 제1 화소영역(P1)에 제1 컬러필터(410)가 위치하고, 제1 화소영역(P1)에 인접하는 제2 화소영역(P2)에 제2 컬러필터(420)가 위치하며, 제1 컬러필터(410) 및 제2 컬러필터(420)은 제1 화소영역(P1) 및 제2 화소영역(P2)의 경계부에서 중첩부(400L)를 포함하고, 중첩부(400L)에서 제1 컬러필터(410)와 제2 컬러필터(420)의 두께는 상이할 수 있다.
구체적으로, 어레이 기판(10)은 투명 절연성인 기판(105)과, 기판(105) 상에 일 방향으로 연장되어 형성되며 게이트 전극(110)을 포함하는 게이트 라인(115)과, 기판(105) 상에 게이트 라인(115)과 교차하는 방향으로 연장되어 형성되며 소스 전극(140S)과 드레인 전극(140D)을 구비하는 데이터 라인(140)을 포함할 수 있다.
또한, 어레이 기판(10)은 게이트 라인(115)과 데이터 라인(140)의 교차영역에 형성되며 게이트 라인(115)에 전기적으로 연결된 게이트 전극(125), 및 데이터 라인(140)과 연결되고 소스 전극(140S) 및 드레인 전극(140D)을 포함한 박막트랜지스터가 형성된 트랜지스터 영역(TR)을 포함할 수 있다. 이와 같이, 데이터 라인(140)과 게이트 라인(115)으로 구획되는 화소 영역(PXL)을 형성할 수 있고, 데이터 라인(140), 게이트 라인(115)이 형성된 배선영역(L)을 형성할 수 있다.
그리고, 어레이 기판(10)은 트랜지스터 영역(TR의) 박막트랜지스터와 데이터 라인(140)이 형성된 게이트 절연막(130) 상에 형성되는 컬러필터(400)와, 드레인 전극(140D)과 연결되도록 컬러필터(400) 상에 형성되는 화소 전극(180)을 포함할 수 있다.
이하, 각각의 엘리먼트들에 대한 보다 상세한 설명하면, 기판(105) 상에는 게이트 전극(110)이 형성될 수 있고, 게이트 전극(110)을 포함하는 기판 전면(whole surface)에 걸쳐 게이트 절연막(120)이 형성될 수 있다. 게이트 전극(110)을 절연하는 게이트 절연막(120)은 실리콘 산화막, 실리콘 질화막 또는 이들의 복층으로 형성될 수 있다.
게이트 절연막(120) 상에는 반도체층(130)이 형성될 수 있다. 반도체층(130)은 게이트 전극(110)과 적어도 일부가 중첩될 수 있고 또는, 게이트 전극(110)의 전 영역에 반도체층(130)이 중첩되도록 형성할 수도 있다. 반도체층(130)은 비정질 실리콘막, 다결정 실리콘막, 산화물 반도체 등으로 형성될 수 있다.
반도체층(130)을 포함하는 게이트 절연막(120) 상에는 소스 전극(140S) 및 드레인 전극(140D)이 형성될 수 있다. 소스 전극(140S) 및 드레인 전극(140D)은 반도체층에 적어도 일부가 중첩되도록 형성될 수 있다.
이와 같이, 어레이 기판(10)은 반도체층(130), 게이트 전극(110), 소스 전극(140S) 및 드레인 전극(140D)을 포함하는 박막트랜지스터를 형성할 수 있다. 다만, 박막트랜지스터의 구성은 앞서 설명한 예에 한정되지 않고, 본 발명의 다른 실시예, 또는 본 발명의 또 다른 실시예와 같이 다양하게 변형 가능하다.
박막트랜지스터가 형성된 기판(105) 상의 화소영역(P) 및 배선영역(L) 상에 컬러필터(400)를 배치시킬 수 있다. 컬러필터(400)는 게이트 절연막(120) 또는 데이터 라인(140), 박막트랜지스터가 형성된 영역 상에 배치될 수 있다.
컬러필터(400)는 적색 컬러필터, 녹색 컬러 필터, 청색 컬러 필터 및 백색 컬러필터 등을 포함할 수 있다. 이하 컬러필터는 색 구분을 위해 서로 다른 색을 갖는 컬러필터는 제1 컬러필터, 제2 컬러필터 등으로 명칭한다. 컬러필터(400)는 배선영역(L)을 경계로 각 색들의 컬러필터(400) 별로 번갈아 배선영역(L) 및 화소영역(P) 상에 배치될 수 있다.
데이터 라인(140) 등이 형성된 배선영역(L)에 컬러필터(400)의 단부를 인접 컬러필터와 중첩시킨 중첩부(400L)를 형성할 수 있다. 따라서 중첩부(400L)에는 둘 이상의 색을 갖는 컬러필터(150)가 배치될 수 있다. 또는 트랜지스 영역(TR)은 선택적으로 컬러필터(400)를 중첩시키지 않을 수도 있다.
제1 컬러필터(410)는 제1 화소영역(P1)에 도포되어 도포부(400P)를 형성할 수 있다. 제1 화소영역(P1)에 배치된 제1 컬러필터(410)의 단부는 배선영역(L)까지 연장되어 배치될 수 있다. 제1 컬러필터(410)에 인접한 제2 컬러필터(420)는 제2 화소영역(P2)에 도포되어 도포부(400P)를 형성할 수 있다.
제1 컬러필터(410) 및 제2 컬러필터(420)의 단부는 배선영역(L)까지 연장되어 배치될 수 있다. 따라서 제1 컬러필터(410)와 제2 컬러필터(420)의 단부가 중첩되어 형성되는 중첩부(400L)가 형성될 수 있다. 이와 같이, 컬러필터(400)들을 배선영역(L)에 중첩시킨 중첩부(400L)를 배치시켜 컬러필터(400)의 오정렬을 방지하고, 혼색을 방지하여 색재현성을 향상시킬 수 있다.
따라서, 컬러필터(400)의 중첩으로 인해 컬러필터(400)들의 단부가 중첩된 중첩부(400L)는 도포부(400P)와 높이단차가 형성될 수 있다. 종래의 액정 표시 장치는 도 4와 같이, 배선영역(L)에서 H의 높이와 같이 높이 단차가 크게 형성될 수 있다. 상기한 높이 단차의 차이가 크게 형성되는 경우, 액정마진을 저감시켜 액정이 균일하게 퍼지는 것을 방해할 수 있다.
그러나 본 실시예는 도포부(400P)에 형성된 컬러필터의 두께(T1)와, 중첩부(400L)에 형성된 컬러필터의 두께(T1)가 유사하게 형성될 수 있다. 즉, 도포부(150P)에서 제1 컬러필터(410) 또는 제2 컬러필터(420)의 두께(T1)과 중첩부(400L)에서 중첩된 제1, 2 컬러필터(410, 420)의 두께(T2)가 유사하게 형성될 수 있다. 따라서 배선영역(L1)에서 제1컬러필터(151)의 단차를 최소화시켜 높이 단차를 저감시킬 수 있다.
한편, 컬러필터(400) 상에는 콘택홀(600)이 배치되어 드레인 전극(140D)과 화소 전극(180)을 연결시킬 수 있다. 몇몇 실시예로써, 컬러필터(400) 상에 공통전극을 형성하고, 공통전극이 형성된 기판 상에 패시베이션막을 형성하여 화소 전극(180)과 분리할 수 있다. 그리고 패시베이션막과 컬러필터(400)를 관통시켜 콘택홀(600)을 형성할 수도 있다.
콘택홀(600)을 통해서 드레인 전극(140D)과 연결된 화소 전극(180)은 투명한 도전성 물질로 형성될 수 있고, 예를 들어, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 물질로 형성될 수 있다.
이와 같이, 컬러필터(400)의 도포부(400P)와 중첩부(400L)의 높이 단차(H1)를 최소화시켜 완만한 면을 형성함으로써, 어레이 기판(10)을 사용하는 액정 표시 장치의 셀갭마진이 확보되어 액정주입의 용이함 및 액정퍼짐의 균일성을 향상시킬 수 있다.
도 23은 본 발명의 다른 실시예에 따른 어레이 기판을 포함하는 액정 표시 장치를 도시한 평면도이고, 도 24은 도 23의 B-B'에 따른 액정 표시 장치의 단면도이고, 도 25는 본 발명의 또 다른 실시예에 따른 어레이 기판을 포함하는 액정 표시 장치를 도시한 단면도이다. 여기서 용이한 설명 및 중복 설명을 피하기 위해 어레이 기판은 도 21 및 도 22를 인용하여 설명하기로 한다.
도 23 및 도 24를 참조하면, 액정 표시 장치(1)는 어레이 기판(10), 어레이 기판(10)에 대향되어 배치된 대향 기판(200) 및 그 사이에 주입된 액정층(300)을 포함할 수 있다. 어레이 기판(10) 및 대향 기판(200) 각각은 액정 표시 장치(1)의 하부 및 상부에 배치되는 기판을 포함하고, 이들을 구분하기 위해 어레이 기판(10)에 사용된 기판은 하부기판(105), 대향 기판(200)에 사용된 기판을 상부기판(205)으로 명칭한다. 상/하부 기판(105, 205)은 절연 물질로 구성될 수 있고 유리 또는 플라스틱 등의 투명재료로 이루어질 수 있다. 그리고 대향 기판(200)은 상부기판(205) 상에 대향전극(220)을 구비할 수 있다.
어레이 기판(10)의 배선영역(L)에 대응되는 위치에 블랙매트릭스(450)를 배치할 수 있다. 블랙매트릭스(450)는 배선영역(L)과 함께 트랜지스터 영역(TR)에도 배치될 수 있다. 여기서 블랙매트릭스(450)는 혼색 및 광차단을 위해 배선의 크기보다 크게 배치할 수 있다.
블랙매트릭스(450) 상에 어레이 기판(10) 및 대향기판(200)의 셀갭을 유지시켜 주는 컬럼 스페이스(480)를 배치할 수 있다. 컬럼 스페이스(480)는 블랙매트릭스(450)와 동일한 재료를 사용할 수 있으며. 블랙매트릭스(450)를 형성할 때 동일공정으로 형성할 수도 있다.
종래의 중첩부(400L)는 도포부(400P)와 높이 단차(H)가 높게 형성되어 액정 표시 장치(10)의 셀갭마진(D0)이 확보되지 않아 액정주입이 어렵고, 균일한 액정퍼짐을 방해할 수 있었다. 다시 말해, 도포부(400P)의 셀갭은 D1으로 형성되어 있는 반면, 중첩부(400L)의 셀갭은 D0로, 중첩부(400L)와 도포부(400P)의 셀갭 차이가 크게 형성되어 액정주입과 액정퍼짐을 방해할 수 있었다.
그러나 본 실시예에서는 중첩부(400L)에 형성된 컬러필터(400)의 일부를 식각하여 중첩부(400L)와 도포부(400P)의 높이단차(H)를 저감시킬 수 있다. 이와 같이, 제2 컬러필터(420)의 단차 상부의 일부가 소비 식각되어 도포부(400P)와 중첩부(400L)의 높이 단차(H)는 완만하게 형성될 수 있다. 따라서 중첩부(400L)는 식가소비층(700)으로 인해 최초 높이 단차(H)에서 30% 내지 80%의 높이 단차가 저감될 수 있다.
즉, 중첩부(400L) 형성두께 T1과, 도포부(400P)의 형성두께 T2가 유사하게 형성될 수 있다. 여기서 상기 제1 및 제2 컬러필터 도포부(400P)의 두께 T2와 상기 중첩부(400L)의 두께 T1의 높이는 비율은 T2 에 대비 T1의 두께가 10% 내지 30% 두껍게 형성될 수 있다.
이에 따라 도포부(400P)의 셀갭 D1과, 중첩부(400L)의 셀갭 D2의 셀갭 차이가 유사하여 어레이 기판과 대향 기판(10, 200) 사이의 셀갭마진(D1≒D2)이 확보되어 액정주입의 용이함 및 액정퍼짐의 균일성을 향상시킬 수 있다.
따라서 컬러필터(400)의 중첩부(400L)의 높이 단차를 완만하게 형성시켜 액정마진을 확보함으로써 블랙매트릭스(450) 영역에 컬럼 스페이서(480)를 적용할 때에도 액정주입의 용이함 및 액정퍼짐의 균일성을 향상시킬 수 있다.
도 25를 참조하면, 대향 기판(200) 상에 블랙매트릭스(450-2)를 배치시킬 수 있다. 상부기판(205) 상에 대향전극(220)을 배치시키고, 대향전극(220) 상에 어레이 기판(10) 상에 배선영역(L)에 대응되는 위치에 블랙매트릭스(450-2)를 배치시킬 수 있다. 블랙매트릭스(450-2)를 대향기판(200) 상에 배치시킴으로써 어레이 기판(10)에 형성할 때 보다 제조공정이 용이할 수 있다.
그리고 셀갭을 유지시키는 컬럼 스페이서(480-2)를 화소영역(PXL)인 도포부(400P) 상에 배치시킬 수 있다. 컬럼 스페이서(480-2)는 화소영역(PXL)인 도포부(400P)에 배치시킬 수 있다. 빛을 투과시켜 색을 표현하는 화소영역(PXL)에 배치된 컬럼 스페이서(480-2)는 투명한 물질로 형성시킬 수 있다.
이와 같이, 중첩부(400L)와 도포부(400P)의 높이 단차(H)를 완만하게 저감시키고, 셀갭마진이 상대적으로 여유로운 도포부(400P)에 투명한 컬럼 스페이서(480-2)를 배치시켜 중첩부(400L) 영역의 셀갭을 더 크게 확보할 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1: 액정 표시 장치 10: 어레이 기판
105: 기판 110: 게이트 전극
120: 게이트 절연막 130: 반도체층
140: 데이터 라인 180: 화소전극
200: 대향기판 220: 대향 전극
400P: 도포부 400L: 중첩부
400: 컬러필터 410: 제1 컬러필터
420: 제2 컬러필터 450: 블랙매트릭스
480: 컬럼 스페이서 500: 포토레지스트층
600: 콘택홀 610: 제1 콘택홀
620: 제2 콘택홀 700: 식각 소비층
900: 절연층 910: 제1 절연층
920: 제2 절연층

Claims (20)

  1. 기판 상에 제1 방향으로 연장되어 있는 복수의 게이트 라인, 제2 방향으로 연장되어 있는 복수의 데이터 라인, 및 상기 게이트 라인 및 상기 데이터 라인으로 정의되는 복수의 화소 영역을 포함하는 어레이 기판의 제조방법에 있어서,
    상기 기판 상에 게이트 전극 및 상기 게이트 전극과 전기적으로 연결되는 상기 게이트 라인을 형성하는 단계;
    상기 게이트 라인이 형성된 기판 전면(whole surface)에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 상기 게이트 전극에 적어도 일부가 중첩되는 영역에 반도체층을 형성하는 단계;
    상기 반도체층의 적어도 일부가 중첩되는 소스 전극과 드레인 전극을 포함하고 상기 소스 전극 및 상기 드레인 전극과 전기적으로 연결되는 데이터 라인을 형성하는 단계;
    상기 데이터 라인이 형성된 기판 상에 제1 화소영역에 제1 컬러필터를 도포하고, 상기 제1 화소영역에 인접한 제2 화소영역에 제2 컬러필터를 도포하는 단계; 및
    상기 제1 컬러필터 및 상기 제2 컬러필터 중 적어도 하나를 식각하여 상기 드레인 전극의 일부를 노출시키는 콘택홀을 형성하는 단계를 포함하되,
    상기 제1 컬러필터 및 상기 제2 컬러필터는 상기 제1 화소영역 및 상기 제2 화소영역의 경계부에서 상대적으로 두께가 두꺼운 중첩부를 포함하고,
    상기 콘택홀을 형성하는 단계에서 상기 중첩부 상부를 선택적으로 식각하여 상기 중첩부 전체의 두께가 감소하는 어레이 기판의 제조 방법.
  2. 제 1항에 있어서,
    상기 콘택홀을 형성하는 단계는,
    상기 제1 컬러필터 및 상기 제2 컬러필터가 형성된 기판 상에 포토레지스트층을 형성하고,
    상기 중첩부 상부의 포토레지스트층은 상기 화소 영역 컬러필터 상부의 포토레지스트층 대비 상대적으로 두께가 얇게 형성되는 어레이 기판의 제조방법.
  3. 제 2항에 있어서,
    상기 콘택홀을 형성하는 단계에 있어서, 상기 식각은 건식식각(dry etching) 방법으로 이루어지는 어레이 기판의 제조방법.
  4. 제 1항에 있어서,
    상기 제1 컬러필터와 상기 제2 컬러필터는 서로 다른 색상인 어레이 기판의 제조방법.
  5. 제 1항에 있어서,
    상기 콘택홀을 통해 상기 제1 및 제2 컬러필터 중 적어도 어느 하나 상에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 더 포함하는 어레이 기판의 제조방법.
  6. 기판 상에 제1 방향으로 연장되어 있는 복수의 게이트 라인, 제2 방향으로 연장되어 있는 복수의 데이터 라인, 및 상기 게이트 라인 및 상기 데이터 라인으로 정의되는 복수의 화소 영역을 포함하는 어레이 기판의 제조 방법에 있어서,
    상기 기판 상에 반도체층을 형성하는 단계;
    상기 반도체층이 형성된 기판에 절연층을 형성하는 단계;
    상기 절연층 상의 상기 반도체층의 적어도 일부와 중첩되는 영역에 게이트 전극 및 상기 게이트 전극과 전기적으로 연결되는 상기 게이트 라인을 형성하는 단계;
    상기 게이트 라인이 형성된 기판에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 및 상기 절연막을 식각하여 상기 반도체층의 일부를 노출시키는 하나 이상의 제1 콘택홀을 형성하는 단계;
    상기 제1 콘택홀이 형성된 상기 게이트 절연막 상에 상기 반도체층과 연결되는 소스 전극 및 드레인 전극을 포함하는 데이터 라인을 형성하는 단계;
    상기 데이터 라인이 형성된 기판 상에 제1 화소 영역에 제1 컬러필터를 도포하고, 상기 제1 화소 영역에 인접한 제2 화소 영역에 제2 컬러필터를 도포하는 단계; 및
    상기 제1 컬러필터 및 상기 제2 컬러필터 중 적어도 하나를 식각하여 상기 드레인 전극의 일부를 노출시키는 제2 콘택홀을 형성하는 단계를 포함하되,
    상기 제1 컬러필터 및 상기 제2 컬러필터는 제1 화소 영역 및 제2 화소 영역의 경계부에서 상대적으로 두께가 두꺼운 중첩부를 포함하고,
    상기 제2 콘택홀을 형성하는 단계에서 상기 중첩부 상부를 선택적으로 식각하여 상기 중첩부 전체의 두께가 감소하는 어레이 기판의 제조 방법.
  7. 제 6항에 있어서,
    상기 제2 콘택홀을 형성하는 단계는,
    상기 제1 컬러필터 및 상기 제2 컬러필터가 형성된 기판 상에 포토레지스트층을 형성하고,
    상기 중첩부 상부의 포토레지스트층은 상기 화소 영역 컬러필터 상부의 포토레지스트층 대비 상대적으로 두께가 얇게 형성되는 어레이 기판의 제조방법.
  8. 제 7항에 있어서,
    상기 제2 콘택홀을 형성하는 단계에 있어서, 상기 식각은 건식식각(dry etching) 방법으로 이루어지는 어레이 기판의 제조방법.
  9. 제 6항에 있어서,
    상기 제1 컬러필터와 상기 제2 컬러필터는 서로 다른 색상인 어레이 기판의 제조방법.
  10. 제 6항에 있어서,
    상기 제2 콘택홀을 통해 상기 제1 및 제2 컬러필터 중 적어도 어느 하나 상에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 더 포함하는 어레이 기판의 제조방법.
  11. 기판 상에 제1 방향으로 연장되어 있는 복수의 게이트 라인, 제2 방향으로 연장되어 있는 복수의 데이터 라인, 및 상기 게이트 라인 및 상기 데이터 라인으로 정의되는 복수의 화소 영역을 포함하는 어레이 기판의 제조 방법에 있어서,
    상기 기판 상에 반도체층을 형성하는 단계;
    상기 반도체층이 형성된 기판에 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상의 상기 반도체층의 적어도 일부와 중첩되는 영역에 게이트 전극 및 상기 게이트 전극과 전기적으로 연결되는 상기 게이트 라인을 형성하는 단계;
    상기 게이트 전극 및 상기 게이트 라인이 형성된 기판 상에 제1 화소 영역에 제1 컬러필터를 도포하고, 상기 제1 화소 영역에 인접한 제2 화소 영역에 제2 컬러필터를 도포하는 단계;
    상기 제1 컬러필터 및 제2 컬러필터 중 적어도 하나를 식각하여 상기 반도체층의 일부를 노출시키는 하나 이상의 제1 콘택홀을 형성하는 단계; 및
    상기 제1 컬러필터 및 제2 컬러필터 중 적어도 하나 상에 상기 제1 콘택홀을 통해 상기 반도체층과 연결되는 소스 전극 및 드레인 전극을 포함하는 데이터 라인을 형성하는 단계를 포함하되,
    상기 제1 컬러필터 및 제2 컬러필터는 제1 화소 영역 및 제2 화소 영역의 경계부에서 상대적으로 두께가 두꺼운 중첩부를 포함하고,
    상기 제1 콘택홀을 형성하는 단계에서 상기 중첩부 상부를 선택적으로 식각하는 어레이 기판의 제조방법.
  12. 제 11항에 있어서,
    상기 제1 콘택홀을 형성하는 단계는,
    상기 제1 컬러필터 및 상기 제2 컬러필터가 형성된 기판 상에 포토레지스트층을 형성하고,
    상기 중첩부 상부의 포토레지스트층은 상기 화소 영역 컬러필터 상부의 포토레지스트층 대비 상대적으로 두께가 얇게 형성되는 어레이 기판의 제조방법.
  13. 제 12항에 있어서,
    상기 제1 콘택홀을 형성하는 단계에 있어서, 상기 식각은 건식식각(dry etching) 방법으로 이루어지는 어레이 기판의 제조방법.
  14. 제 11항에 있어서,
    상기 제1 컬러필터와 상기 제2 컬러필터는 서로 다른 색상인 어레이 기판의 제조방법.
  15. 제 11항에 있어서,
    상기 데이터 라인이 형성된 기판 전면(whole surface)에 제2 절연층을 형성하는 단계;
    상기 제2 절연층에 상기 드레인 전극의 일부를 노출시키는 제2 콘택홀을 형성하는 단계; 및
    상기 제2 콘택홀을 통해 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 더 포함하는 어레이 기판의 제조방법.
  16. 기판;
    상기 기판 상에 제1 방향으로 연장되어 있는 복수의 게이트 라인;
    상기 기판 상에 제2 방향으로 연장되어 있는 복수의 데이터 라인;
    상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결되는 박막트랜지스터; 및
    상기 게이트 라인 및 상기 데이터 라인으로 정의되는 복수의 화소 영역을 포함하되,
    제1 화소영역에 제1 컬러필터가 위치하고, 상기 제1 화소영역에 인접하는 제2 화소영역에 제2 컬러필터가 위치하며,
    상기 제1 컬러필터 및 상기 제2 컬러필터는 상기 제1 화소영역 및 상기 제2 화소영역의 경계부에서 중첩부를 포함하고,
    상기 중첩부에서 상기 제1 컬러필터와 상기 제2 컬러필터의 두께가 상이하고,
    상기 박막트랜지스터는 탑게이트 방식이고,
    상기 제1 컬러필터 및 상기 제2 컬러필터는 상기 게이트 라인 및 상기 데이터 라인 사이에 배치되는 어레이 기판.
  17. 제 16항에 있어서,
    상기 제1 컬러필터와 상기 제2 컬러필터 중 어느 하나만 도포된 도포부와 상기 중첩부의 두께는 상기 도포부 대비 상기 중첩부의 두께가 10% 내지 30% 더 두껍게 형성된 어레이 기판.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020140160090A 2014-11-17 2014-11-17 어레이 기판 및 그 제조방법 KR102238416B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140160090A KR102238416B1 (ko) 2014-11-17 2014-11-17 어레이 기판 및 그 제조방법
US14/698,223 US9520416B2 (en) 2014-11-17 2015-04-28 Thin film transistor array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140160090A KR102238416B1 (ko) 2014-11-17 2014-11-17 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160059055A KR20160059055A (ko) 2016-05-26
KR102238416B1 true KR102238416B1 (ko) 2021-04-12

Family

ID=55962393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140160090A KR102238416B1 (ko) 2014-11-17 2014-11-17 어레이 기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US9520416B2 (ko)
KR (1) KR102238416B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105045011B (zh) * 2015-08-28 2018-05-25 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板以及显示装置
CN117434775A (zh) * 2017-04-26 2024-01-23 群创光电股份有限公司 显示装置
CN109148490B (zh) * 2018-10-15 2021-04-27 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制造方法和一种液晶显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816333B1 (ko) 2001-08-30 2008-03-24 삼성전자주식회사 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
JP2004317889A (ja) 2003-04-17 2004-11-11 Fujitsu Ltd 液晶表示装置の製造方法
KR20050052690A (ko) 2003-12-01 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시장치의 컬러필터 기판 및 그 제조방법
KR101301515B1 (ko) 2003-12-01 2013-09-04 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조방법
JP4525536B2 (ja) * 2004-11-22 2010-08-18 セイコーエプソン株式会社 Ｅｌ装置および電子機器
KR101262091B1 (ko) 2005-09-28 2013-05-14 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101522615B1 (ko) * 2008-11-05 2015-05-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101108163B1 (ko) 2010-01-28 2012-02-06 삼성모바일디스플레이주식회사 액정표시장치
KR101669238B1 (ko) 2010-03-05 2016-10-26 삼성디스플레이 주식회사 액정 표시 장치
US9025112B2 (en) * 2012-02-02 2015-05-05 Apple Inc. Display with color mixing prevention structures
KR101965304B1 (ko) 2012-06-07 2019-08-14 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US20140098332A1 (en) * 2012-10-10 2014-04-10 Apple Inc. Displays With Logos and Alignment Marks
KR102122402B1 (ko) * 2013-12-31 2020-06-15 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 이의 제조방법
KR102150033B1 (ko) * 2014-01-14 2020-10-15 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102125224B1 (ko) * 2014-03-11 2020-06-23 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Also Published As

Publication number Publication date
US20160141307A1 (en) 2016-05-19
KR20160059055A (ko) 2016-05-26
US9520416B2 (en) 2016-12-13

Similar Documents

Publication Publication Date Title
US7796232B2 (en) Display panel and method of manufacturing the same
KR102327918B1 (ko) 투명 디스플레이 장치와 그의 제조 방법
US9606392B2 (en) Display panel and liquid crystal display including the same
KR101222955B1 (ko) 액정표시소자 및 그 제조방법
US20060028598A1 (en) Color filter panel, display panel having the same and method of manufacturing the same
US8154703B2 (en) Liquid crystal display panel
KR101980773B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
JP6599608B2 (ja) 液晶表示装置
TWI446542B (zh) 陣列基板及其製造方法，具有陣列基板之顯示面板，以及具有陣列基板之液晶顯示裝置
KR101323473B1 (ko) 수평 전계 인가형 액정표시패널 및 그 제조방법
KR101362960B1 (ko) 액정표시장치와 그 제조방법
JP2017111327A (ja) 液晶表示装置
KR102238416B1 (ko) 어레이 기판 및 그 제조방법
US9835921B2 (en) Array substrate, manufacturing method thereof and display device
KR101157222B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20140013211A (ko) 표시 장치
US8767281B2 (en) Flat panel display apparatus
US20080137019A1 (en) Liquid crystal display device and method of manufacture
US11347092B2 (en) Liquid crystal display device and method of manufacturing the same
KR20080029397A (ko) 컬러 필터 기판 및 그 제조 방법, 이를 구비하는 액정 표시장치
US9405163B2 (en) Thin film transistor substrate and display panel having the same
KR102398551B1 (ko) 박막트랜지스터 기판 및 그를 가지는 액정 표시 패널
KR20060131316A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR100969622B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR20080010145A (ko) 액정 표시 패널 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant