Nothing Special   »   [go: up one dir, main page]

KR102222605B1 - 인쇄회로기판 및 이의 제조방법 - Google Patents

인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR102222605B1
KR102222605B1 KR1020140135848A KR20140135848A KR102222605B1 KR 102222605 B1 KR102222605 B1 KR 102222605B1 KR 1020140135848 A KR1020140135848 A KR 1020140135848A KR 20140135848 A KR20140135848 A KR 20140135848A KR 102222605 B1 KR102222605 B1 KR 102222605B1
Authority
KR
South Korea
Prior art keywords
insulating member
plating layer
plating
layer
circuit board
Prior art date
Application number
KR1020140135848A
Other languages
English (en)
Other versions
KR20160041588A (ko
Inventor
황준오
권광희
이승은
이영관
정율교
임세랑
성기정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140135848A priority Critical patent/KR102222605B1/ko
Priority to US14/877,291 priority patent/US20160105956A1/en
Publication of KR20160041588A publication Critical patent/KR20160041588A/ko
Application granted granted Critical
Publication of KR102222605B1 publication Critical patent/KR102222605B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/054Continuous temporary metal layer over resist, e.g. for selective electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은, 절연 부재와, 상기 절연 부재의 하부 영역에 매립된 제1 도금층, 상기 절연 부재의 상부 영역에 매립된 제2 도금층 및 상기 절연 부재에 매립되며, 사선 방향으로 배치된 상기 제1 도금층과 상기 제2 도금층을 연결하는 도금비아를 포함하는 인쇄회로기판을 제시한다.

Description

인쇄회로기판 및 이의 제조방법{PRINTED CIRCUIT BOARD AND METHOD OF FABRICATING THE SAME}
본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는, 코어리스(coreless) 구조의 인쇄회로기판 및 이의 제조방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board;PCB)은 전기 절연성 기판에 회로라인 패턴의 도금층이 형성된 것으로, 전자제품의 소형화, 박판화, 고밀도화 추세에 따라 인쇄회로기판 역시 다층화, 배선 밀도의 향상 등에 관한 연구·개발이 실시되고 있다.
인쇄회로기판의 미세패턴 형성, 신뢰성 및 설계 밀도를 높이기 위해서, 원자재의 변경과 함께, 회로의 층 구성을 복합화하는 구조로 변화하고 있으며, 이에 따라, 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB 외에, 양쪽 면에 배선을 형성한 양면 인쇄회로기판, 또는 다층으로 배선한 다층 인쇄회로기판(Multi layer board)이 널리 사용되고 있다.
종래 인쇄회로기판은, 코어층의 상,하면에 회로라인 패턴의 도금층이 형성되고, 상층의 도금층과 하층의 도금층을 접속하기 위한 비아가 코어층을 관통하도록 형성된 구조를 갖는다. 따라서, 레이저나 기계적 펀칭을 통해 코어층을 관통하는 비아홀을 가공하고, 비아홀 내부를 도금하기 위한 전처리 과정으로서 비아홀 내벽을 도금한 후, 여기에 도금층 형성을 위한 텐팅(Tenting) 공법을 진행하는 등 그 제조 단계가 복잡하다는 문제가 있다. 이는 제조 시간 및 비용을 상승시키는 요인으로 작용하게 된다.
또한, 최근에는 스마트 시계, 스마트 안경 등의 웨어러블(Wearable) 제품이나, TV나 핸드폰 등에 사용되는 패널에 대해 굴곡성이 요구되고 있어 플렉시블 기판(Flexible PCB)에 대한 수요가 증가하고 있는데, 전술한 종래의 인쇄회로기판에서는 코어층의 존재로 인해 가요성이 떨어지는 문제가 있다.
특허문헌 : 한국 공개특허공보 제 2001-0065115호
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 도금층이 절연 부재에 매립된 구조로서 코어층이 없고, 상,하층의 도금층을 연결하는 도금비아가 함께 매립된 구조의 인쇄회로기판을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, 제1 도금층과 제2 도금층이 매립된 절연 부재에서, 상기 제1 도금층은 절연 부재의 하부 영역에 매립되고, 상기 제2 도금층은 절연 부재의 상부 영역에 매립된 인쇄회로기판을 제공한다.
여기서, 상기 제1 도금층은 제1 도금층이 매립된 절연 부재의 하부 영역, 즉 제1 절연 부재와 동일한 두께로 매립되고, 상기 제2 도금층은 제2 도금층이 매립된 절연 부재의 상부 영역, 즉 제2 절연 부재와 동일한 두께로 매립된다. 따라서, 본 발명은, 상기 제1 도금층과 상기 제2 도금층 사이에는 코어층이 존재할 수 없으며, 길이방향으로 구분된 각각의 지정된 구간에 제1 도금층과 제2 도금층이 번갈아 배치됨으로써 제1 도금층과 제2 도금층 사이가 절연되는 인쇄회로기판을 제공한다.
본 발명의 인쇄회로기판 제조 과정에서, 상기 제1 도금층과 제2 도금층, 그리고 사선 방향으로 배치된 제1 도금층과 제2 도금층을 연결하는 도금비아는 한번의 도금 공정으로 동시 형성되고, 따라서, 본 발명은, 상기 도금비아 및 상기 도금비아를 통해 연결된 상기 제1 도금층과 상기 제2 도금층이 일체로 이루어진 하나의 금속인 인쇄회로기판을 제공한다.
본 발명의 인쇄회로기판에 따르면, 종래 코어층 상,하면에 회로 패턴이 돌출되도록 형성된 인쇄회로기판과 비교하여 기판의 전체 두께가 현저히 줄어들며, 그 결과, 굴곡성이 요구되는 플렉시블 기판에서 고신뢰성을 보장할 수 있다.
또한, 본 발명의 인쇄회로기판에 따르면, 도금층을 절연 부재에 단단히 고정시킴으로써 플렉시블 기판에서도 도금층의 패턴 탈락을 방지하며, 패턴 간의 단락(Short) 리스크를 최소화할 수 있다.
또한, 본 발명의 인쇄회로기판 제조방법에 따르면, 상층의 도금층과 하층의 도금층을 개별 공정이 아닌 한번의 도금 공정으로 동시 형성하고, 종래처럼 복잡한 공정을 거치지 않고도 도금층 형성을 위한 도금 과정에서 도금비아가 자연스럽게 형성되므로 제조 시간 및 비용을 크게 감소시킬 수 있다.
도 1은 본 발명에 따른 인쇄회로기판의 단면도
도 2 내지 도 11은 본 발명에 따른 인쇄회로기판 제조방법을 순서대로 나타낸 공정 단면도
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 또한, 본 명세서에서 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
한편, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니고, 예컨대, 본 발명의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 또한, 각 도면에 걸쳐 표시된 동일 참조 부호는 동일 구성 요소를 지칭하며, 도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명에 따른 인쇄회로기판의 단면도이다.
도 1을 참조하면, 본 발명에 따른 인쇄회로기판(100)은, 절연 부재(110)와, 상기 절연 부재(110)에 매립된 제1 도금층(121) 및 제2 도금층(122)으로 구성된다.
상기 제1 및 제2 도금층(121,122)은 신호 전달 라인이 되는 회로(121a,122a)와, 외부 칩과의 연결 신뢰성을 위해 회로(121a,122a)보다 넓은 폭으로 형성되는 패드(121b,122b)로 구성된다. 따라서, 상기 제1 및 제2 도금층(121,122)은 전기전도성이 우수한 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 중 선택되는 적어도 한 물질 또는 적어도 두 물질의 혼합물로 이루어질 수 있다.
이러한 상기 제1 및 제2 도금층(121,122)은 상기 절연 부재(110)에 형성된 패턴 사이로 금속 물질이 도금되어 형성되는 것으로, 상기 절연 부재(110)는 패턴 형성을 위한 포토리소(Photolitho) 공정이 가능하도록 감광성 수지로 이루어진다.
또한, 상기 절연 부재(110)는 제1 및 제2 도금층(121,122)의 패턴 사이를 절연시키고, 제1 및 제2 도금층(121,122)를 외부로부터 보호하는 역할을 하므로, 상기 절연 부재(110)의 구성 재질로는 절연성, 내열성, 내습성 등을 고려하여 선택하는 것이 바람직하다. 예컨대, 상기 절연 부재(110)를 형성하기 위한 최적의 고분자 재료로는, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지(프리프레그)를 사용할 수도 있다.
구체적으로, 상기 절연 부재(110)는, 상기 절연 부재(110)의 중심을 지나며 두께 방향에 평행한 가상의 점선(L)을 기준으로, 점선(L) 위쪽의 상부 영역과, 점선(L) 아래쪽의 하부 영역으로 구분된다. 여기서, 상기 점선(L)이 절연 부재(110)의 중심을 지나는 것은 하나의 예시일 뿐이고, 상기 절연 부재(110)는 도면에 표시된 점선(L) 위쪽이나 아래쪽을 기준으로 구분될 수도 있다.
이와 같은 구조에서, 상기 제1 도금층(121)은 절연 부재(110)의 하부 영역에 매립되고, 상기 제2 도금층(122)은 절연 부재(110)의 상부 영역에 매립된다. 즉, 제1 도금층(121)이 매립되는 하부 영역을 제1 절연 부재(110a), 제2 도금층(122)이 매립된 상부 영역을 제2 절연 부재(110b)라 하면, 상기 제1 도금층(121)은 제2 절연 부재(110b)의 하부면에 형성되어 제1 절연 부재(110a)에 매립되고, 상기 제2 도금층(122)은 제1 절연 부재(110a)의 상부면에 형성되어 제2 절연 부재(110b)에 매립되는 구조가 된다.
여기서, 상기 제1 절연 부재(110a)와 제2 절연 부재(110b)는 제조 과정에서 각각 개별적으로 형성되므로, 제1 절연 부재(110a)와 제2 절연 부재(110b) 사이에는 접합계면이 나타날 수 있다. 다만, 제1 절연 부재(110a)와 동일 재료로 이루어진 제2 절연 부재(110b)가 제1 절연 부재(110a) 위에 적층된 후 가압·소결되면, 제1 절연 부재(110a)와 제2 절연 부재(110b) 사이의 경계는 구별할 수 없을 정도로 일체화될 수 있다. 따라서, 도면에서는 별도의 접합계면없이 제1 절연 부재(110a)와 제2 절연 부재(110b)가 일체로 결합되어 하나의 절연 부재(110)를 이루는 것으로 도시하였다.
상기 제1 도금층(121)은 제1 절연 부재(110a)와 동일한 두께로 매립되며, 상기 제2 도금층(122) 역시 제2 절연 부재(110b)와 동일한 두께로 매립된다. 이에 따라, 상기 절연 부재(110)의 총 두께는 제1 도금층(121)의 두께와 제2 도금층(122)의 두께를 합한 두께와 일치하게 된다. 이러한 구조는 상기 제1 도금층(121)과 제2 도금층(122)이 한번의 도금 공정으로 동시 형성되기 때문인 것으로, 이에 대한 설명은 본 발명의 제조방법에서 자세히 살펴보기로 한다.
이처럼, 본 발명의 인쇄회로기판(100)은, 상기 제1 도금층(121)과 제2 도금층(122) 사이에 별도의 코어층이 없으며, 상기 제1 및 제2 도금층(121,122)이 절연 부재(110)에 매립되기 때문에, 종래처럼 코어층 상,하면에 회로 패턴이 돌출되게 형성된 인쇄회로기판에 비해 기판의 전체 두께가 크게 감소된다.
또한, 이와 같은 매립 구조에 따라 상기 제1 도금층(121)과 제2 도금층(122)은 상기 절연 부재(110)에 단단히 고정되므로, 가요성이 요구되는 플렉시블 기판(Flexible PCB)에서도 제1 및 제2 도금층(121,122)의 패턴 탈락을 방지할 수 있으며, 패턴 간의 단락(Short) 리스크를 최소화할 수 있다.
한편, 상기 제1 도금층(121)과 제2 도금층(122) 사이의 절연은 제1 및 제2 도금층(121,122)의 배치 구조로 해결 가능하다. 즉, 상기 제1 도금층(121)과 제2 도금층(122)은 상기 도금비아(123)를 중심으로 상기 제1 절연 부재(110a) 또는 제2 절연 부재(110b)에 번갈아 배치된다.
예컨대, 도면에 도시된대로 기판이 길이 방향에 따라 A구간과 B구간으로 구분된 경우를 가정하면, A구간에는 제1 도금층(121)이 형성되도록 배치하고, B구간에는 제2 도금층(122)이 형성되도록 배치한다. 이처럼, 상기 제1 도금층(121)과 제2 도금층(122)이 길이 방향으로 구분된 지정 구간에 번갈아 배치되면 서로 접촉되지 않고 절연된다.
그리고, 제1 도금층(121)과 제2 도금층(122)의 전기적 연결은, 상기 제1 절연 부재(110a)와 제2 절연 부재(110b) 중 어느 하나에 매립된 도금비아(123)를 통해 이루어진다. 전술한대로, 상기 제1 도금층(121)과 제2 도금층(122)은 각각 지정된 구간에 구분되어 배치되므로, 상기 도금비아(123)는, 제1 도금층(121)에서 B구간에 인접한 최외측 패턴과, 제2 도금층(121)에서 A구간에 인접한 최외측 패턴 사이를 서로 연결한다.
이처럼, 상기 도금비아(123)는 사선 방향으로 배치된 제1 도금층(121)과 제2 도금층(122)을 연결함에 따라, 상기 도금비아(123)의 하부면은 상기 제1 도금층(121)과 접하고, 일측면은 상기 제2 도금층(122)과 접하게 된다. 그리고, 상기 제1 및 제2 도금층(121,122)과 접하지 않는 도금비아(123)의 타측면은 경사진 형태로 절연 부재(110)에 매립된다.
상기 도금비아(123)가 이러한 구조로 형성되는 것은, 상기 도금비아(123)가 제1 및 제2 도금층(121,122)과 동시에 형성되기 때문인 것으로, 이에 따라, 상기 도금비아(123) 및 도금비아(123)를 통해 서로 연결되는 제1 및 제2 도금층(121,122)은 그 사이에 별도의 경계면 없이 일체로 이루어진 하나의 금속으로 구성된다.
도면에서 상기 도금비아(123)는, 제1 도금층(121)의 회로(121a)와 제2도금층(122)의 패드(122b)를 연결하는 것으로 도시되어 있으나 반드시 이에 한정되는 것은 아니고, 예컨대, 제1 도금층(121)의 패드(121b)와 제2 도금층(122)의 회로(122a)를 연결하거나, 또는 제1 도금층(121)의 회로(121a)와 제2 도금층(122)의 회로(122a)를 연결하는 등 다양한 조합의 연결이 가능하다.
또한, 상기 도금비아(123)가 제2 절연 부재(110b)에 매립되는 것으로 도시되어 있으나, 이는 제1 도금층(121)과 제2 도금층(122)의 적층 순서에 따라 달라질 수 있다. 예컨대, 도면과 달리 제2 도금층(122)이 절연 부재(110)의 하부 영역에 배치되는 경우, 상기 도금비아(123)는 제1 도금층(121)이 매립되는 제1 절연 부재(110a)에 매립될 수도 있다.
본 발명의 인쇄회로기판(100)은. 상기 제1 도금층(121)과 제2 도금층(122)을 외부로부터 보호하기 위하여, 상기 절연 부재(110)의 상,하면에 적층된 외부 절연층(130)을 더 포함할 수 있다. 이에 따라, 상기 제1 도금층(121)의 상부 쪽은 제2 절연 부재(110b)에 의해 복개되고, 하부 쪽은 외부 절연층(130)에 의해 복개되어 외부로부터 보호된다. 그리고, 상기 제2 도금층(122)의 상부 쪽은 외부 절연층(130)에 의해 복개되고, 하부 쪽은 제1 절연 부재(110a)에 복개되어 외부로부터 보호된다.
상기 외부 절연층(130)에는 상기 제1 및 제2 도금층(121,122)의 패드 영역을 노출시키는 개구부(130a)가 형성되고, 여기에 솔더 범프(도면 미도시)가 형성되어 본 발명의 인쇄회로기판(100)은 외부 칩과 연결될 수 있다.
이제, 본 발명의 인쇄회로기판 제조 방법에 대해 살펴보기로 한다.
도 2 내지 도 11은 본 발명에 따른 인쇄회로기판 제조방법을 순서대로 나타낸 공정 단면도이다.
도 2 내지 도 11을 참조하면, 본 발명의 인쇄회로기판 제조방법은, 첫 단계로서 감광성 수지로 이루어진 제1 절연 부재(110a)를 준비한 후(도 2), 상기 제1 절연 부재(110a)의 일정 구간을 선택적으로 식각하여 패턴을 형성하는 패터닝 단계를 진행한다(도 3).
여기서, 상기 제1 절연 부재(110a)는 캐리어(10) 상에 적층된 상태로 준비될 수 있다. 상기 캐리어(10)는 지지체로서의 기능을 하며, 후속 공정 후 제1 절연 부재(110a)로부터 분리되므로, 상기 캐리어(10)의 재질로는 제1 절연 부재(110a)와의 분리가 쉽고 강성이 우수한 금속 소재를 사용하는 것이 바람직하다.
상기 패터닝 단계는 포토리소(Photolitho) 공정을 통해 진행할 수 있으며, 제1 절연 부재(110a)의 일정 구간, 예컨대 A구간에 대해서만 진행한다. 즉, 패터닝된 A구간은 제1 도금층(121)이 형성되는 구간이 되고, 패터닝되지 않는 B구간은 제2 도금층(122)이 형성되는 구간이 된다.
따라서, 상기 패터닝 단계는, 제1 도금층(121)을 구성하는 회로(121a) 및 패드(121b)에 대응하는 패턴이 형성된 포토 마스크(도면 미도시)를 제1 절연 부재(110a) 상에 배치한 후 노광하고, 계속해서 빛이 조사되어 경화된 부분을 제외한 나머지 부분, 즉 회로(121a) 및 패드(121b)가 형성될 부분을 현상액으로 제거한다.
그 다음, 패턴이 형성된 상기 제1 절연 부재(110a)의 표면에 시드층(20)을 형성하는 단계를 진행한다(도 4).
상기 시드층(20) 형성 단계는 후속하는 전해도금 공정을 수행하기 위한 전처리 과정으로서, 패턴이 형성된 상기 제1 절연 부재(110a)를 동도금 작업통에 침적시킨 후 전류를 인가하면 도금액으로부터 구리가 석출된다. 그 결과, 패턴의 내벽 및 바닥면을 포함한 제1 절연 부재(110a)의 전(全) 표면에 상기 시드층(20)이 형성된다.
그 다음, 상기 제1 절연 부재(110a) 상에 레지스트 패턴(30)을 배치하는 단계를 진행한다(도 5).
상기 레지스트 패턴(30)은, 상기 제1 절연 부재(110a)에서 패터닝된 A구간에 배치되는 제1 레지스트 패턴(30a)과, 패터닝되지 않은 B구간에 배치되는 제2 레지스트 패턴(30b)으로 구성된다.
제2 도금층(122)은 상기 제2 레지스트 패턴(30b) 사이로 금속이 충진되어 형성되므로, 상기 제2 레지스트 패턴(30b)은 제2 도금층(122)을 구성하는 회로(122a) 및 패드(122b)에 대응하는 패턴을 갖는다. 그리고, 상기 제1 레지스트 패턴(30a)은 제1 절연 부재(110a)의 패턴 위로 도금이 진행되는 것을 방지하기 위한 것으로, 제1 절연 부재(110a)의 패턴과 동일한 패턴으로 형성된다.
그 다음, 상기 시드층(20)을 인입선으로 전해도금을 실시하여 상기 제1 절연 부재(110a)의 패턴 사이, 그리고 상기 레지스트 패턴(30) 사이로 금속 물질을 성장시키는 도금 공정을 진행한다(도 6).
상기 도금 공정 결과, A구간에서는 상기 제1 절연 부재(110a)의 패턴 사이로 제1 도금층(121)이 형성되고, 동시에 B구간에서는 상기 제2 레지스트 패턴(30b) 사이로 제2 도금층(122)이 함께 형성된다. 그리고, A구간과 B구간이 만나는 부근에서는, 제1 도금층(121)과 제2 도금층(122)을 연결하는 도금비아(123)가 자연스럽게 형성된다. 여기서, 설명의 편의를 위해 제1 도금층(121) 및 제2 도금층(122) 하부의 시드층(20)은 별도로 구분하여 도시하지 않고 제1 및 제2 도금층(121,122)에 포괄하여 도시하였다.
이와 같이, 본 발명에서는, 제1 도금층(121)과 제2 도금층(122)이 개별 공정이 아닌 한번의 도금 공정으로 동시 형성되며, 이와 함께 제1 도금층(121)과 제2 도금층(122)을 연결하는 도금비아(123) 역시 제1 및 제2 도금층(121,122) 도금 과정에서 자연스럽게 형성되므로 종래와 비교하여 제조 시간 및 비용을 크게 감소시킬 수 있다.
도금 공정이 끝나면, 상기 레지스트 패턴(30)을 박리하고(도 7), 외부로 노출된 상기 시드층(20)을 플래시 에칭(flash etching) 또는 소프트 에칭(soft etching)을 통해서 제거한다(도 8).
그 다음, 상기 제1 절연 부재(110a) 상에 제2 절연 부재(110b)를 코팅하고(도 9), 캐리어(10)를 제거하면 본 발명의 인쇄회로기판이 최종 완성된다(도 10). 여기서, 상기 제2 절연 부재(110b)는 제1 절연 부재(110a)와 동일 재질로 이루어질 수 있으며, 코팅 이후 가압·소결에 의해 제1 절연 부재(110a)와 일체화될 수 있다.
추가로, 상기 제1 및 제2 도금층(121,122)을 외부로부터 보호하기 위하여, 상기 제1 절연 부재(110a) 및 제2 절연 부재(110b)의 외층에 외부 절연층(130)을 더 적층하고, 상기 외부 절연층(130)에 패드 영역을 노출시키는 개구부(130a)를 가공할 수 있다(도 11).
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100 : 본 발명의 인쇄회로기판 110: 절연 부재
110a: 제1 절연 부재 110b: 제2 절연 부재
121: 제1 도금층 122: 제2 도금층
123: 도금비아 130: 외부 절연층
130a: 개구부 10: 캐리어
20: 시드층 30: 레지스트 패턴
30a: 제1 레지스트 패턴 30b: 제2 레지스트 패턴

Claims (14)

  1. 절연 부재;
    상기 절연 부재의 하부 영역에 매립된 제1 도금층;
    상기 절연 부재의 상부 영역에 매립된 제2 도금층; 및
    상기 절연 부재의 상부 영역와 하부 영역 중 어느 하나에 매립되어 상기 제1 도금층과 상기 제2 도금층을 전기적으로 연결하는 도금비아;를 포함하며,
    상기 제1 도금층의 상면 및 상기 제2 도금층의 하면은 공면을 이루며,
    상기 도금비아의 전체 영역은 상기 제1 도금층의 상면 및 하면 사이의 레벨 또는 상기 제2 도금층의 상면 및 하면 사이의 레벨에 배치된, 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 도금비아 및 상기 도금비아를 통해 연결된 상기 제1 도금층과 상기 제2 도금층은 일체로 이루어진 하나의 금속인, 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 도금비아의 하부면은 상기 제1 도금층과 접하고, 일측면은 상기 제2 도금층과 접하며, 상기 제1 및 제2 도금층과 접하지 않는 타측면은 상기 절연 부재에 매립된, 인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 절연 부재의 두께는, 상기 제1 도금층의 두께와 제2 도금층의 두께를 합한 두께와 동일한, 인쇄회로기판.
  5. 제 1 항에 있어서,
    상기 제1 도금층 및 제2 도금층은 회로와 패드로 구성되는, 인쇄회로기판.
  6. 제 1 항에 있어서,
    상기 절연 부재는 감광성 수지로 이루어지는, 인쇄회로기판.
  7. 제 1 항에 있어서,
    상기 제1 도금층과 제2 도금층은 상기 도금비아를 중심으로 상기 상부 영역 또는 하부 영역에 번갈아 배치되는, 인쇄회로기판.
  8. 제 1 항에 있어서,
    상기 절연 부재의 상,하면에 적층되고, 상기 제1 및 제2 도금층의 패드를 노출시키는 개구부가 형성된 절연층;을 더 포함하는, 인쇄회로기판.
  9. 제1 절연 부재를 패터닝하는 단계;
    상기 제1 절연 부재 상에 레지스트 패턴을 적층하는 단계;
    상기 제1 절연 부재의 패턴 사이, 그리고 상기 레지스트 패턴 사이로 금속물질을 도금하는 단계;
    상기 레지스트 패턴을 박리하는 단계; 및
    상기 제1 절연 부재 상에 제2 절연 부재를 코팅하는 단계;를 포함하는, 인쇄회로기판 제조 방법.
  10. 제 9 항에 있어서,
    상기 패터닝 단계 이후 상기 제1 절연 부재의 표면에 시드층을 도금하고, 상기 도금 단계는 상기 시드층을 이용한 전해도금으로 진행하는, 인쇄회로기판 제조 방법.
  11. 제 10 항에 있어서,
    상기 레지스트 패턴 박리 이후 외부로 노출된 상기 시드층을 에칭하는 단계;를 더 포함하는, 인쇄회로기판 제조 방법.
  12. 제 9 항에 있어서,
    상기 패터닝 단계에서 상기 제1 절연 부재의 일정 구간만을 패터닝하고, 상기 레지스트 패턴은 상기 제1 절연 부재에서 패터닝된 구간에 배치되는 제1 레지스트 패턴과, 패터닝되지 않은 구간에 배치되는 제2 레지스트 패턴으로 구성되는, 인쇄회로기판 제조 방법.
  13. 제 9 항에 있어서,
    상기 제1 절연 부재는 캐리어에 적층된 상태로 준비되고, 상기 캐리어는 제2 절연 부재 코팅 이후 제거되는, 인쇄회로기판 제조 방법.
  14. 제 9 항에 있어서,
    상기 제2 절연 부재 코팅 이후, 상기 제1 및 제2 절연 부재의 외층에 절연층을 적층하고, 상기 절연층에 패드를 노출시키는 개구부를 가공하는 단계;를 더 포함하는, 인쇄회로기판 제조 방법.
KR1020140135848A 2014-10-08 2014-10-08 인쇄회로기판 및 이의 제조방법 KR102222605B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140135848A KR102222605B1 (ko) 2014-10-08 2014-10-08 인쇄회로기판 및 이의 제조방법
US14/877,291 US20160105956A1 (en) 2014-10-08 2015-10-07 Printed circuit board and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140135848A KR102222605B1 (ko) 2014-10-08 2014-10-08 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20160041588A KR20160041588A (ko) 2016-04-18
KR102222605B1 true KR102222605B1 (ko) 2021-03-05

Family

ID=55656446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140135848A KR102222605B1 (ko) 2014-10-08 2014-10-08 인쇄회로기판 및 이의 제조방법

Country Status (2)

Country Link
US (1) US20160105956A1 (ko)
KR (1) KR102222605B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071417A (ja) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd 配線基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351923B1 (ko) 1999-12-29 2002-09-12 앰코 테크놀로지 코리아 주식회사 인쇄회로기판 제조방법
TWI347151B (en) * 2004-03-19 2011-08-11 Panasonic Corp Flexible substrate having interlaminar junctions, and process for producing the same
KR20110047795A (ko) * 2009-10-30 2011-05-09 삼성전기주식회사 범프가 구비된 인쇄회로기판의 제조방법
US9161454B2 (en) * 2012-12-24 2015-10-13 Unimicron Technology Corp. Electrical device package structure and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071417A (ja) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
KR20160041588A (ko) 2016-04-18
US20160105956A1 (en) 2016-04-14

Similar Documents

Publication Publication Date Title
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
US9478343B2 (en) Printed wiring board
US10090238B2 (en) Wiring substrate and method for manufacturing the same
CN104576596B (zh) 半导体基板及其制造方法
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US20120217049A1 (en) Wiring board with built-in imaging device
US20150114690A1 (en) Flex-rigid wiring board and method for manufacturing flex-rigid wiring board
KR20170004917A (ko) 칩 패키지
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP6244138B2 (ja) 配線基板及び配線基板の製造方法
US8535546B2 (en) Method of manufacturing multilayer wiring substrate
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2016051847A (ja) プリント配線板、その製造方法及び半導体装置
US8927875B2 (en) Wiring board and method for manufacturing wiring board
KR20150056816A (ko) 배선기판 및 그 제조방법
US12057384B2 (en) Wiring substrate and semiconductor device
CN109922600B (zh) 线路板结构及其制作方法
US20240260189A1 (en) Printed circuit board
KR20170059536A (ko) 캐비티 인쇄회로기판 제조 방법
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
US20120266463A1 (en) Method for manufacturing printed circuit board
KR102222605B1 (ko) 인쇄회로기판 및 이의 제조방법
JP2016051747A (ja) 配線基板
JP2015012286A (ja) 印刷回路基板及びその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)