Nothing Special   »   [go: up one dir, main page]

KR102204674B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102204674B1
KR102204674B1 KR1020140040031A KR20140040031A KR102204674B1 KR 102204674 B1 KR102204674 B1 KR 102204674B1 KR 1020140040031 A KR1020140040031 A KR 1020140040031A KR 20140040031 A KR20140040031 A KR 20140040031A KR 102204674 B1 KR102204674 B1 KR 102204674B1
Authority
KR
South Korea
Prior art keywords
line
thin film
data
film transistors
data lines
Prior art date
Application number
KR1020140040031A
Other languages
English (en)
Other versions
KR20150116015A (ko
Inventor
정선이
송화영
우민규
이동선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140040031A priority Critical patent/KR102204674B1/ko
Priority to US14/489,421 priority patent/US9530374B2/en
Publication of KR20150116015A publication Critical patent/KR20150116015A/ko
Priority to US15/360,942 priority patent/US9852678B2/en
Application granted granted Critical
Publication of KR102204674B1 publication Critical patent/KR102204674B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예에 따르면, 기판 상에 형성된 복수의 게이트 라인과, 상기 복수의 게이트 라인과 교차되게 형성된 복수의 데이터 라인과, 상기 복수의 게이트 라인과 복수의 데이터 라인에 각각 연결되는 복수의 화소를 포함하는 표시 패널, 복수의 채널 단자를 통하여 데이터 신호를 출력하는 데이터 구동부, 및 상기 데이터 신호를 복수의 데이터 라인으로 구성된 데이터 라인 블록에 인가하는 라인 선택부를 포함하되, 상기 라인 선택부는 복수의 박막 트랜지스터를 포함하며, 상기 복수의 박막 트랜지스터 중, 적어도 두개 이상의 박막 트랜지스터는 크기가 서로 상이한 표시 장치를 제공합니다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것으로, 보다 상세하게는 슬루율(slew rate)을 향상시킬 수 있는 구조를 갖는 표시 장치에 관한 것이다.
표시장치는 비디오신호에 따라 액정의 광 투과율을 조절함으로써 비디오신호에 해당하는 화상을 표시하게 된다. 이러한 액정표시장치에는 액정셀들이 액티브 매트릭스 형태로 배열되어진 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로들이 포함되게 된다. 액티브 매트릭스 타입의 액정표시패널 상에는 다수의 데이터 라인들과 다수의 게이트라인들이 교차되며 그 교차부에 화소 구동용 박막트랜지스터(Thin Film Transistor: 이하, "TFT"라 한다)에 형성된다. 액정표시장치의 구동회로에는 데이터를 액정표시패널의 데이터라인들에 공급하기 위한 데이터 구동회로, 스캔펄스를 액정표시패널에 공급하기 위한 게이트 구동회로가 포함된다. 또한, 구동회로에는 데이터 구동회로와 데이터라인들 사이에 설치되어 데이터 구동회로의 한 출력을 여러 개의 데이터라인들에 분배하기 위한 디멀티플렉서가 포함되기도 한다. 이 디멀티플렉서에 의해 데이터 구동회로의 출력 수가 작아지므로 데이터 구동회로의 간소화가 가능하고 액정표시패널의 데이터 입력단자 수가 작아지게 된다. 또한, 구동회로와 데이터라인들간의 거리가 존재하므로, 데이터라인의 길이차에 따른 데이터라인들간의 서로 다른 저항값을 갖을 수 있다.
이에, 서로 다른 저항값은 데이터터라인들 간의 신호지연 편차가 발생하게 되어, 각 위치별로 입력되는 데이터 전압이 달라져, 세로줄 얼룩 및 스캔 신호와의 커플링에 의한 크로스토크(cross talk)가 발생할 수 있다.
이에 본 발명이 해결하고자 하는 과제는, 디멀티플렉서의 크기를 조절하여, 신호 지연 편차를 줄일 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 다른 하는 과제는, 디멀티플렉서에 커패시터를 추가하여, 신호 지연 편차를 줄일 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 또 다른 하는 과제는, 데이터라인의 두께를 조절하여, 신호 지연 편차를 줄일 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 기판 상에 형성된 복수의 게이트 라인과, 상기 복수의 게이트 라인과 교차되게 형성된 복수의 데이터 라인과, 상기 복수의 게이트 라인과 복수의 데이터 라인에 각각 연결되는 복수의 화소를 포함하는 표시 패널, 복수의 채널 단자를 통하여 데이터 신호를 출력하는 데이터 구동부, 및 상기 데이터 신호를 복수의 데이터 라인으로 구성된 데이터 라인 블록에 인가하는 라인 선택부를 포함하되, 상기 라인 선택부는 복수의 박막 트랜지스터를 포함하며, 상기 복수의 박막 트랜지스터 중, 적어도 두개 이상의 박막 트랜지스터는 크기가 서로 상이하다.
상기 라인 선택부는 복수의 스위칭 블록을 포함하며, 상기 각 스위칭 블록은 각 채널 단자를 통하여 출력된 데이터 신호를 각 채널 단자에 연결된 데이터 라인 블록에 인가한다.
상기 각 스위칭 블록은 복수의 상기 박막 트랜지스터를 포함하며, 상기 각 스위칭 블록이 포함하는 박막 트랜지스터의 개수는 동일하다.
상기 라인 선택부를 제어하는 선택 제어 신호를 출력하는 신호 제어부를 더 포함한다.
상기 박막 트랜지스터는 상기 선택 제어 신호에 응답하여, 상기 데이터 신호를 상기 데이터 라인 블록에 인가한다.
상기 복수의 화소는 적색 화소, 녹색 화소 및 청색 화소를 포함한다.
상기 라인 선택부는 복수의 스위칭 블록을 포함하며, 상기 각 스위칭 블록은 3개의 동일한 크기의 상기 박막 트랜지스터를 포함한다.
상기 복수의 화소는 적색 화소, 녹색 화소, 청색 화소 및 백색 화소를 포함한다.
상기 라인 선택부는 복수의 스위칭 블록을 포함하며, 상기 각 스위칭 블록은 4개의 동일한 크기의 상기 박막 트랜지스터를 포함한다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 기판 상에 형성된 복수의 게이트 라인과, 상기 복수의 게이트 라인과 교차되게 형성된 복수의 데이터 라인과, 상기 복수의 게이트 라인과 복수의 데이터 라인에 각각 연결되는 복수의 화소를 포함하는 표시 패널, 복수의 채널 단자를 통하여 데이터 신호를 출력하는 데이터 구동부, 및 상기 데이터 신호를 복수의 데이터 라인으로 구성된 데이터 라인 블록에 인가하는 라인 선택부를 포함하되, 상기 라인 선택부는 복수의 스위칭 블록, 상기 복수의 스위칭 블록을 연결하며, 선택 제어 신호를 전달하는 복수의 선택 제어 라인, 및 상기 각 선택 제어 라인에 연결된 보상 커패시터를 포함한다.
상기 라인 선택부를 제어하는 상기 선택 제어 신호를 출력하는 신호 제어부를 더 포함한다.
상기 각 스위칭 블록은 복수의 박막 트랜지스터를 포함하며, 상기 각 스위칭 블록이 포함하는 박막 트랜지스터의 개수는 동일하다.
상기 박막 트랜지스터는 상기 선택 제어 신호에 응답하여, 상기 데이터 신호를 상기 데이터 라인 블록에 인가한다.
상기 복수의 화소는 적색 화소, 녹색 화소 및 청색 화소를 포함하며, 상기 각 스위칭 블록은 3개의 상기 박막 트랜지스터를 포함한다.
상기 복수의 화소는 적색 화소, 녹색 화소, 청색 화소 및 백색 화소를 포함하며, 상기 각 스위칭 블록은 4개의 상기 박막 트랜지스터를 포함한다.
상기 과제를 해결하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치는 기판 상에 형성된 복수의 게이트 라인과, 상기 복수의 게이트 라인과 교차되게 형성된 복수의 데이터 라인과, 상기 복수의 게이트 라인과 복수의 데이터 라인에 각각 연결되는 복수의 화소를 포함하는 표시 패널, 복수의 채널 단자를 통하여 데이터 신호를 출력하는 데이터 구동부, 및 상기 데이터 신호를 복수의 데이터 라인으로 구성된 데이터 라인 블록에 인가하는 라인 선택부를 포함하되, 상기 복수의 게이트 라인 중, 적어도 두개 이상의 게이트 라인은 폭이 서로 상이하다.
상기 라인 선택부는 복수의 스위칭 블록을 포함하며, 상기 각 스위칭 블록은 각 채널 단자를 통하여 출력된 데이터 신호를 각 채널 단자에 연결된 데이터 라인 블록에 인가하며, 상기 각 스위칭 블록은 복수의 상기 박막 트랜지스터를 포함한다.
상기 라인 선택부를 제어하는 선택 제어 신호를 출력하는 신호 제어부를 더 포함하며, 상기 각 박막 트랜지스터는 상기 선택 제어 신호에 응답하여, 상기 데이터 신호를 상기 데이터 라인 블록에 인가한다.
상기 복수의 화소는 적색 화소, 녹색 화소 및 청색 화소를 포함하며, 상기 각 스위칭 블록은 3개의 상기 박막 트랜지스터를 포함한다.
상기 복수의 화소는 적색 화소, 녹색 화소, 청색 화소 및 백색 화소를 포함하며, 상기 각 스위칭 블록은 4개의 상기 박막 트랜지스터를 포함한다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과 있다.
즉, 라인 선택부의 지연 편차를 줄일 수 표시 장치를 제공할 수 있다.
또, 라인 선택부의 신뢰성을 향상시킬 수 있는 표시 장치를 제공할 수 있다.
또한, 데이터라인들의 지연 편차를 줄일 수 있는 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1의 한 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 라인 선택부의 평면도이다.
도 4는 도 3의 일부를 확대하여 도시한 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 구조를 도시한 도이다.
도 6는 본 발명의 일 실시예에 따른 라인 선택부를 도시한 도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 회로도이다.
도 8은 본 발명의 일 실시예에 따른 디멀티플렉서의 평면도이다.
도 9는 도 6에 도시된 라인 선택부에 인가되는 선택 제어 신호의 타이밍도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 패널의 구조를 도시한 도이다.
도 11은 본 발명의 다른 실시예에 따른 라인 선택부를 도시한 도이다.
도 12는 본 발명의 다른 실시예에 따른 디멀티플렉서의 평면도이다.
도 13은 도 11에 도시된 라인 선택부에 인가되는 선택 제어 신호의 타이밍도이다.
도 14는 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 15는 본 발명의 또 다른 실시예에 따른 표시 장치의 회로도이다.
도 16은 본 발명의 또 다른 실시예에 따른 표시 장치의 변형된 회로도이다.
도 17은 본 발명의 또 다른 실시예에 따른 한 화소의 등가 회로이다.
도 18은 본 발명의 또 다른 실시예에 따른 표시장치의 한 화소의 회로도이다.
도 19는 본 발명의 또 다른 실시예에 따른 표시장치의 평면도이다.
도 20은 도 19의 I-I'선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 명세서에서 서술하는 "표시 장치"는 액정 표시 장치 또는 유기 발광 표시 장치를 포괄하는 의미일 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이며, 도 2는 도 1의 한 화소의 등가 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 패널(100), 게이트 구동부(200), 데이터 구동부(300), 라인 선택부(400), 신호 제어부(500) 및 구동 전압 생성부(600)를 포함한다.
표시 패널(100)은 일 방향, 예를 들면 행 방향으로 연장된 복수의 게이트 라인(G1 ~ Gn) 및 이와 직교하는 방향, 예를 들면 열 방향으로 연장된 복수의 데이터 라인(D1 ~ Dm)을 포함하고, 게이트 라인(G1 ~ Gn)과 데이터 라인(D1 ~ Dm)의 교차 영역에 마련된 화소 영역을 포함한다. 화소 영역 내에는 박막 트랜지스터(T), 스토리지 캐패시터(Cst) 및 액정 캐패시터(Clc)등을 포함하는 화소(PX)가 형성된다. 이러한 표시 패널(100)은 박막 트랜지스터(T), 게이트 라인(G1 ~ Gn), 데이터 라인(D1 ~ Dm) 및 화소 전극(115)이 형성된 박막 트랜지스터 기판(110)과, 블랙 매트릭스, 컬러 필터 및 공통 전극이 형성된 컬러 필터 기판(120)을 포함한다.
박막 트랜지스터(T)는 게이트 전극, 소오스 전극 및 드레인 전극을 포함하며, 게이트 전극은 게이트 라인(G1 ~ Gn)에 연결되고, 소오스 전극은 데이터 라인(D1 ~ Dm)에 연결되며, 드레인 전극은 화소 전극(P)에 연결된다.
박막 트랜지스터(T)는 게이트 라인(G1 ~ Gn)에 인가되는 게이트 신호에 따라 동작하여 데이터 라인(D1 ~ Dm)을 통해 공급되는 데이터 신호를 화소 전극에 공급하여 액정 캐패시터(Clc) 양단의 전계를 변화시키고, 그 결과 액정(130)의 배열을 변화시켜 백라이트(미도시)로부터 공급된 광의 투과율을 조절하게 된다.
게이트 구동부(200), 데이터 구동부(300), 라인 선택부(400), 신호 제어부(500) 및 구동 전압 생성부(600)는 표시 패널(100)의 구동을 위한 복수의 신호를 제공한다. 게이트 구동부(200)는 표시 패널(100)상에 직접 형성될 수 있으며, 데이터 구동부(300)는 표시 패널(100)상에 실장되거나, 별도의 인쇄회로기판(Printed Circuit Board; PCB)에 실장 후, 연성인쇄회로기판(Flexible Printed Circuit Board; FPC)을 통해 전기적으로 접속될 수도 있다. 그리고, 라인 선택부(400)는 표시 패널(100)에 실장되고, 신호 제어부(500) 및 구동 전압 생성부(600)는 인쇄회로기판 상에 실장되어 연성인쇄회로기판을 통해 표시 패널(100)과 전기적으로 접속될 수 있다.
신호 제어부(500)는 외부의 그래픽 제어기(미도시)로부터 입력되는 영상 신호, 즉 화소 데이터(R, G, B, W) 및 이의 표시를 제어하는 제어 신호, 예를 들면 수평 동기 신호(Hsync)와 수직 동기 신호(Vsync), 메인 클럭(CLK), 데이터 인에이블 신호(DE) 등을 제공 받는다. 이러한 화소 데이터(R, G, B, W)를 표시 패널(100)의 동작 조건에 맞게 처리하여 게이트 제어 신호(CON1), 데이터 제어 신호(CON2) 및 선택 제어 신호(CON3)를 생성하고 게이트 구동부(200), 데이터 구동부(300) 및 라인 선택부(400)에 전송한다. 이때, 게이트 제어 신호(CON1)는 게이트 턴온 전압(Von)의 출력 시작을 지시하는 수직 동기 시작 신호, 게이트 턴온 전압(Von)의 출력 시기를 제어하는 게이트 클럭 신호 및 게이트 턴온 전압(Von)의 지속 시간을 제어하는 출력 인에이블 신호 등을 포함한다. 또한, 데이터 제어 신호(CON2)는 화소 데이터의 전송 시작을 알리는 수평 동기 시작 신호, 해당 데이터 라인에 데이터 전압을 인가하라는 로드 신호 및 공통 전압에 대한 계조 전압의 극성을 반전시키는 반전 신호 및 데이터 클럭 신호 등을 포함한다. 그리고, 선택 제어 신호(CON3)는 라인 선택부(400)를 구성하는 각 스위칭부의 복수의 스위칭 소자의 동작을 제어하는 복수의 선택 제어 신호(CON31 ~ CON33; 도 3 참조)를 포함한다.
구동 전압 생성부(600)는 외부 전원 장치로부터 입력되는 외부 전원을 이용하여 액정 표시 장치의 구동에 필요한 다양한 구동 전압들을 생성한다. 구동 전압 생성부(600)는 기준 전압(AVDD), 게이트 턴온 전압(Von) 및 게이트 턴오프 전압(Voff) 그리고 공통 전압을 생성한다. 그리고, 구동 전압 생성부(600)는 신호 제어부(500)로부터의 제어 신호에 따라 게이트 턴온 전압(Von) 및 게이트 턴오프 전압(Voff)을 게이트 구동부(300)에 인가하고, 기준 전압(AVDD)을 데이터 구동부(300)에 인가한다. 여기서, 기준 전압(AVDD)은 액정을 구동시키는 계조 전압 생성을 위한 기준 전압으로 사용된다.
게이트 구동부(200)는 신호 제어부(500)로부터의 게이트 제어 신호(CON1)에 따라 구동 전압 생성부(600)의 게이트 턴온/턴오프 전압(Von/Voff)을 게이트 라인(G1 ~ Gn)에 인가한다. 이를 통해 각 화소에 인가될 계조 전압이 해당 화소에 인가되도록 해당 박막 트랜지스터(T)를 제어할 수 있게 된다.
데이터 구동부(300)는 신호 제어부(500)로부터의 데이터 제어 신호(CON2)와 구동 전압 생성부(600)의 기준 전압(AVDD)을 이용하여 계조 전압을 생성하여 각 채널 단자(CH1 ~ CHk)에 인가한다.
도 3은 본 발명의 일 실시예에 따른 라인 선택부의 평면도이며, 도 4는 도 3의 일부를 확대하여 도시한 평면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 라인 선택부는 복수의 라인 블록(LB1-LBk)을 포함할 수 있다. 복수의 라인 블록(LB1-LBk)은 데이터 구동부(300)와 연결된 복수의 데이터 신호 채널(CH1-CHk)에 의해 데이터 신호를 인가받을 수 있다. 또한, 신호 제어부(500)으로부터 인가받는 선택 제어 신호(CON3)에 응답하여 데이터 신호 채널에 의해 인가받은 데이터 신호를 복수의 데이터 라인(D1 ~ Dm)에 인가할 수 있다. 각각의 라인 블록(예를 들면, LB1, LB2, LB3 등)은 동일한 수의 박막 트랜지스터(TFT)를 포함할 수 있다. 후술하는 도 5에서는 3개의 박막 트랜지스터를 포함할 수 있으며, 도 10에서는 4개의 박막 트랜지스터를 포함할 수 있지만, 이에, 한정되는 것은 아니며, 적어도 2개 이상의 박막 트랜지스터를 포함할 수 있다. 복수의 박막 트랜지스터는 데이터 라인(D1 ~ Dm)에 데이터 신호를 인가하는 스위치 역할을 할 수 있다.
구동 IC(Integrated Circuit)는 한정된 영역에 많은 스위칭 소자를 집적해야하므로, 데이터 구동부(300) 및 라인 선택부(400)의 크기는 표시 패널(100)에 비해 작을 수 있다. 즉, 도 3에 도시되어 있는 바와 같이, 라인 선택부(400)는 표시 패널(100)에 비해 좁은 너비로 형성되어 있으며, 라인 선택부(400)는 표시 패널(100)에 연결되는 데이터 라인들(D1 ~ Dm)과 일대일 대응으로 연결되어 있다. 라인 선택부(400)와 연결된 데이터 라인들(D1 ~ Dm)은 방사형으로 뻗어 배치될 수 있다. 즉, 라인 선택부(400)로부터 멀리 떨어진 화소와 연결되는 데이터 라인(D1 ~ Dm)의 길이는 라인 선택부(400)로부터 인접한 화소와 연결되는 데이터 라인(D1 ~ Dm)의 길이보다 길며, 저항값이 더 커질 수 있다. 각 데이터 라인(D1 ~ Dm)은 서로 중첩되어 형성될 수 없다.
라인 선택부(400)와 표시 패널의 위치는 도 3의 배치에 한정되지 않으며, 다양한 위치에 라인 선택부(400)가 배치될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 구조를 도시한 도이며, 도 6는 본 발명의 일 실시예에 따른 라인 선택부를 도시한 도이며, 도 7은 본 발명의 일 실시예에 따른 표시 장치의 회로도이다.
도 5를 참조하면, 표시 패널(100)은 행 방향으로 연장된 복수의 게이트 라인(G1 ~ Gn) 및 이와 교차하는 열 방향으로 연장된 복수의 데이터 라인(D1 ~ Dm)을 포함한다. 또한, 게이트 라인(G1 ~ Gn)과 데이터 라인(D1 ~ Dm)의 교차 영역에 게이트 라인과 데이터 라인에 각각 연결된 복수의 화소를 포함할 수 있다.
복수의 화소는 적색 화소(R), 녹색 화소(G), 청색 화소(B)를 포함할 수 있다. 본 실시예의 경우, 홀수 행은 적색 화소(R), 녹색 화소(G), 및 청색 화소(B) 들이 순차적으로 배열되며, 적색 화소(R), 녹색 화소(G), 및 청색 화소(B)를 포함하는 RGB화소 배열 방식은 본 실시예에서 살펴본 배열 이외에도 다양한 배열이 가능한데, 예를 들면, 행 방향 및 열 방향으로 동일한 색의 화소가 연속 배열되지 않도록 적색 화소(R), 녹색 화소(G), 청색 화소(B)들을 배열할 수 있다.
복수의 데이터 라인(D1 ~ Dm)은 데이터 라인 블록들(LB1, LB2 ~ LBk)로 그룹화되며, 각 라인 블록(LB)은 복수의 데이터 라인 예를 들면, 3개의 데이터 라인으로 구성된다. 이때, 각 채널 단자(CH)는 라인 선택부(400)를 통하여 3개의 데이터 라인으로 구성된 각 라인 블록(LB)과 연결된다.
도 6을 참조하여 라인 선택부(400)의 구성 및 동작을 살펴보면, 라인 선택부(400)는 라인 블록(CH1 ~CHk)를 포함하며, 이때 스위칭부의 개수는 데이터 구동부(300)의 채널 단자의 개수와 동일하게 구성될 수 있다. 또한, 각 라인 블록(CH1 ~CHk)는 복수의 스위칭 소자 예를 들면, 3개의 스위칭 소자로 구성된다. 이때, 스위칭 소자의 개수는 각 데이터 라인 블록 내에 포함되는 데이터 라인의 개수와 동일하게 구성될 수 있다.
제1 라인 블록(LB1)에 연결된 스위칭 소자(SW11 ~ SW13)는 제1 채널 단자(CH1)를 통하여 출력된 데이터 신호를 복수의 데이터 라인(D1 ~ Dm)에 순차적으로 인가하며, 제2 라인 블록(LB2)에 연결된 스위칭부(SW21 ~ SW23)는 제2 채널 단자(CH2)를 통하여 출력된 데이터 신호를 복수의 데이터 라인(D1 ~ Dm)에 순차적으로 인가한다. 이때, 제1 라인 블록(LB1) 내의 복수의 데이터 라인(D1 ~ Dm)에 데이터 신호가 인가되는 순서와 제2 라인 블록(LB2) 내의 복수의 데이터 라인(D1 ~ Dm)에 데이터 신호가 인가되는 순서는 동일할 수 있지만, 이에 한정되지 않고, 이미 각각의 데이터 라인(D1 ~ Dm)에 데이터 신호가 인가될 수 있다.
본 실시예의 경우를 설명하면, 하나의 채널 단자(CHi)와 3개의 데이터 라인을 연결하기 위하여, 각 라인 블록(LBi)은 3개의 스위칭 소자(SWi1 ~ SWi3)로 구성된다. 여기서, 스위칭 소자로는 트랜지스터가 이용될 수 있으나, 이에 한정되는 것은 아니며 그 외 스위칭 가능한 모든 소자를 포함할 수 있다.
제i 라인 블록(LBi)에 연결된 스위칭부의 제1 스위칭 소자(SWi1)는 제1 선택 제어 신호(CON31)에 응답하여 구동되고, 제i 라인 블록(LBi)에 연결된 스위칭부의 제2 스위칭 소자(SWi2)는 제2 선택 제어 신호(CON32)에 응답하여 구동되고, 제i 라인 블록(LBi)에 연결된 스위칭부의 제3 스위칭 소자(SWi3)는 제3 선택 제어 신호(CON33)에 응답하여 구동될 수 있다.
도 7을 참조하면, 데이터 구동부(300), 라인 선택부(400), 및 표시 패널(100)에 형성된 회로를 간략하게 설명할 수 있다.
먼저 데이터 구동부(300)는 데이터 신호(DS)를 증폭하여 채널 라인(CH1 ~ CHk)에 데이터 신호(DS)를 인가할 수 있다. 데이터 구동부(300)의 작동은 일반적인 데이터 구동부의 구동 원리에 의할 수 있으며, 자세한 설명은 생략한다.
라인 선택부(400)는 복수의 라인 블록을 포함하며, 개별 라인 블록은 R, G, B화소에 대응되는 스위칭 소자(SWi1 ~ SWi3)를 포함할 수 있다. R, G, B화소에 대응되는 스위칭 소자(SWi1 ~ SWi3)는 제1 내지 제3 선택 제어 신호(CON31 ~ CON33)에 응답하여 데이터 신호를 데이터 라인에 인가할 수 있다. 스위칭 소자(SWi1 ~ SWi3)는 커플링 커패시터(CC1 ~ CC3)를 포함할 수 있으며, 라인 커패시터(CD1 ~ CD3)를 포함할 수 있다. 커플링 커패시터(CC1 ~ CC3) 및 라인 커패시터(CD1 ~ CD3)는 안정적으로 스위칭 소자에 인가되는 전압의 크기를 안정적으로 유지하여, 스위칭 소자가 턴온될 수 있는 전압 레벨을 유지하도록 도와줄 수 있다. 라인 저항(RL1 ~ RL3)은 라인 선택부에서 개별 화소에 대응되는 데이터 라인간의 길이에 비례하는 저항값을 의미할 수 있다. 라인 저항의 크기는 라인 선택부(400)와 개별 데이터 라인(D1 ~ Dm)을 이어주는 배선의 길이 및 두께에 의해 결정될 수 있다. 즉, 서로 다른 라인 블록(LB1 ~ LBk)은 서로 다른 라인 저항을 가질 수 있으며, 이로 인해 라인 블록(LB1 ~ LBk) 간에 서로 다른 지연 시간을 갖게 된다.
표시 패널(100)은 화소 저항(RP1 ~ RP3) 및 화소 커패시터(CP1 ~ CP3)를 포함할 수 있다. 화소 저항(RP1 ~ RP3)은 R, G, B 화소 각각이 갖는 모든 저항값을 의미하며, 화소 커패시터(CP1 ~ CP3) 역시 R, G, B 화소 각각이 갖는 모든 커패시턴스 값에 대응되는 커패시터를 의미한다. 화소 커패시터(CP1 ~ CP3)는 예를 들면, 유지 커패시터(Cst) 또는 액정 캐패시터(Clc)를 의미할 수 있다.
즉, 도 7의 회로도를 통해 라인 선택부(400)를 중심으로 한, 전체 회로를 대략적으로 알 수 있다.
도 8은 본 발명의 일 실시예에 따른 라인 블록의 평면도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 개별 라인 블록(LB)은 동일한 개수와 동일한 크기의 스위칭 소자(TFT)를 포함하고 있으며, 개별 라인 블록(LB) 중, 적어도 두개 이상의 라인 블록은 서로 다른 크기의 스위칭 소자(TFT)를 포함할 수 있다. 보다 상세하게 설명하면, 라인 선택부(400)에는 제1 내지 제3 선택 제어 신호(CON31 ~ CON33)가 인가되는 제1 제어 라인(10), 제2 제어 라인(20), 및 제3 제어 라인(30)을 포함할 수 있다. 또한, 제1 제어 라인(10), 제2 제어 라인(20), 및 제3 제어 라인(30)과 브릿지(81 내지 83)를 통해 연결되는 제1 게이트 전극(11), 제2 게이트 전극(12), 및 제3 게이트 전극(13)을 포함할 수 있다. 제1 게이트 전극(11), 제2 게이트 전극(12), 및 제3 게이트 전극(13)과 제1 제어 라인(10), 제2 제어 라인(20), 및 제3 제어 라인(30)은 브릿지(81 내지 83) 상에 형성된 컨택홀(14a, 14b, 15a, 15b, 16a, 16b)을 통해 전기적으로 연결될 수 있다.
개별 라인 블록(LB)은 채널 라인(CH)을 통해 데이터 신호(DS)를 인가 받을 수 있으며, 채널 라인(CH)은 소스 패드(51)에 데이터 신호(DS)를 인가할 수 있다. 채널 라인(CH)은 소스 패드(51) 상에 형성된 컨택홀(53)을 통해 전기적으로 연결될 수 있다. 소스 패드(51)는 제1 소스 전극(61), 제2 소스 전극(62), 및 제3 소스 전극(63)을 포함할 수 있으며, 제1 소스 전극(61), 제2 소스 전극(62), 및 제3 소스 전극(63)은 제1 게이트 전극(11), 제2 게이트 전극(21), 및 제3 게이트 전극(31) 상에 형성될 수 있다. 제1 소스 전극(61), 제2 소스 전극(62), 및 제3 소스 전극(63)는 소스 패드 상에 형성된 컨택홀(54 내지 56)을 통해 전기적으로 연결될 수 있다.
개별 라인 블록(LB)은 제1 드레인 전극(71), 제2 드레인 전극(72), 및 제3 드레인 전극(73)을 포함하며, 제1 드레인 전극(71), 제2 드레인 전극(72), 및 제3 드레인 전극(73)은 제1 게이트 전극(11), 제2 게이트 전극(21), 및 제3 게이트 전극(31) 상에 형성될 수 있다. 개별 라인 블록(LB)은 인가된 데어터 신호(DS)를 제1 드레인 전극(71), 제2 드레인 전극(72), 및 제3 드레인 전극(73)을 통해 개별 데이터 라인(D1 - Dm)에 인가할 수 있다.
즉, 제1 드레인 전극(71), 제2 드레인 전극(72), 및 제3 드레인 전극(73)과 제1 소스 전극(61), 제2 소스 전극(62), 및 제3 소스 전극(63)은 제1 게이트 전극(11), 제2 게이트 전극(21), 및 제3 게이트 전극(31) 상에 형성될 수 있으며, 중첩되어 있는 면적에 따라 박막 트랜지스터의 W/L의 크기가 결정될 수 있다. 박막 트랜지스터는 일반적으로 MOSFET 등이 사용될 수 있으며, MOSFET은 W/L의 크기에 따라, 인가되는 전압에 대한 전류의 크기가 달라질 수 있다. 즉, 박막 트랜지스터의 W/L의 크기를 조절하여, 박막 트랜지스터에 흐르는 전류의 크기를 결정할 수 있고, 이는 슬루율(slew rate)을 조절할 수 있다.
도 8에서 제1 라인 블록(LB1)에서의 박막 트랜지스터의 크기, 제2 라인 블록(LB2)에서의 박막 트랜지스터의 크기, 및 제3 라인 블록(LB3)에서의 박막 트랜지스터의 크기가 서로 상이하므로, 각 라인 블록이 인가하는 데이터 라인은 서로 다른 슬루율(slew rate)을 가질 수 있다. 동일한 데이터 전압을 인가하였을 때, 라인 선택부(400)와 개별 데이터 라인(D1 ~ Dm)까지의 배선 길이에 따라, 개별 데이터 라인에 연결된 화소들의 슬루율(slew rate)이 달라져 세로줄이 시인될 수 있다. 그러므로, 측정된 개별 데이터 라인에 연결된 화소들의 슬루율(slew rate)을 고려하여, 라인 블록에 포함된 박막 트랜지스터의 크기를 변형시켜 설계한다면, 슬루율(slew rate)를 향상시킬 수 있다.
도 9는 도 6에 도시된 라인 선택부에 인가되는 선택 제어 신호의 타이밍도이다.
도 9를 참조하면, 라인 블록(LBi)에 연결된 제1 스위칭 소자(SWi1)는 제1 선택 제어 신호(CON31)에 따라 구동되고, 제2 스위칭 소자(SWi2)는 제2 선택 제어 신호(CON32)에 따라 구동되며, 제3 스위칭 소자(SWi3)는 제3 선택 제어 신호(CON33)에 따라 구동될 수 있습니다. 각 선택 제어 신호는 게이트 신호의 한 주기(1H) 마다 반복적으로 인가될 수 있다.
선택 제어 신호(CON3)는 도 9에 도시된 바와 같이 제1 선택 제어 신호(CON31), 제2 선택 제어 신호(CON32), 및 제3 선택 제어 신호(CON33)의 순으로 펄스 입력되나, 이에 한정되지 않으며, 제3 선택 제어 신호(CON33), 제2 선택 제어 신호(CON32), 및 제1 선택 제어 신호(CON31)의 순으로 펄스 입력될 수도 있다. 즉, 펄스가 입력되는 순서는 임의로 정하여 인가할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 표시 패널의 구조를 도시한 도이며, 도 11은 본 발명의 다른 실시예에 따른 라인 선택부를 도시한 도이며, 도 12는 본 발명의 다른 실시예에 따른 라인 선택부의 평면도이며, 도 13은 도 11에 도시된 라인 선택부에 인가되는 선택 제어 신호의 타이밍도이다.
도 10를 참조하면, 액정표시패널(100)은 행 방향으로 연장된 복수의 게이트 라인(G1 ~ Gn) 및 이와 교차하는 열 방향으로 연장된 복수의 데이터 라인(D1 ~ Dm)을 포함한다. 또한, 게이트 라인(G1 ~ Gn)과 데이터 라인(D1 ~ Dm)의 교차 영역에 게이트 라인과 데이터 라인에 각각 연결된 복수의 화소를 포함할 수 있다.
복수의 화소는 적색 화소(R), 녹색 화소(G), 청색 화소(B), 및 백색 화소(W)를 포함할 수 있다. 본 실시예의 경우, 홀수 행은 적색 화소(R), 녹색 화소(G), 청색 화소(B), 및 백색 화소(W) 들이 순차적으로 배열되며, 적색 화소(R), 녹색 화소(G), 청색 화소(B), 및 백색 화소(W)를 포함하는 펜타일 배열 방식은 본 실시예에서 살펴본 배열 이외에도 다양한 배열이 가능한데, 예를 들면, 행 방향 및 열 방향으로 동일한 색의 화소가 연속 배열되지 않도록 적색 화소(R), 녹색 화소(G), 청색 화소(B), 및 백색 화소(W)들을 배열할 수 있다.
복수의 데이터 라인(D1 ~ Dm)은 데이터 라인 블록들(LB1, LB2 ~ LBk)로 그룹화되며, 각 라인 블록은 복수의 데이터 라인, 예를 들면, 4개의 데이터 라인으로 구성된다. 이때, 각 채널 단자(CH)는 라인 선택부(400)를 통하여 4개의 데이터 라인으로 구성된 각 라인 블록(LB)과 연결된다.
도 11을 참조하여 라인 선택부(400)의 구성 및 동작을 살펴보면, 라인 선택부(400)는 라인 블록(CH1 ~CHk)를 포함하며, 이때 스위칭부의 개수는 데이터 구동부(300)의 채널 단자의 개수와 동일하게 구성될 수 있다. 또한, 각 라인 블록(CH1 ~CHk)는 복수의 스위칭 소자 예를 들면, 4개의 스위칭 소자로 구성된다. 이때, 스위칭 소자의 개수는 각 라인 블록(LB) 내에 포함되는 데이터 라인의 개수와 동일하게 구성될 수 있다.
제1 라인 블록(LB1)에 연결된 스위칭 소자(SW11 ~ SW13)는 제1 채널 단자(CH1)를 통하여 출력된 데이터 신호를 복수의 데이터 라인(D1 ~ Dm)에 순차적으로 인가하며, 제2 라인 블록(LB2)에 연결된 스위칭부(SW21 ~ SW23)는 제2 채널 단자(CH2)를 통하여 출력된 데이터 신호를 복수의 데이터 라인(D1 ~ Dm)에 순차적으로 인가한다. 이때, 제1 라인 블록(LB1) 내의 복수의 데이터 라인(D1 ~ Dm)에 데이터 신호가 인가되는 순서와 제2 라인 블록(LB2) 내의 복수의 데이터 라인에 데이터 신호가 인가되는 순서는 동일할 수 있지만, 이에 한정되지 않고, 이미 각각의 데이터 라인(D1 ~ Dm)에 데이터 신호가 인가될 수 있다.
본 실시예의 경우를 설명하면, 하나의 채널 단자(CHi)와 4개의 데이터 라인을 연결하기 위하여, 각 라인 블록(LBi)은 4개의 스위칭 소자(SWi1 ~ SWi4)로 구성된다. 여기서, 스위칭 소자로는 트랜지스터가 이용될 수 있으나, 이에 한정되는 것은 아니며 그 외 스위칭 가능한 모든 소자를 포함할 수 있다.
제i 라인 블록(LBi)에 연결된 스위칭부의 제1 스위칭 소자(SWi1)는 제1 선택 제어 신호(CON31)에 응답하여 구동되고, 제i 라인 블록(LBi)에 연결된 스위칭부의 제2 스위칭 소자(SWi2)는 제2 선택 제어 신호(CON32)에 응답하여 구동되고, 제i 라인 블록(LBi)에 연결된 스위칭부의 제3 스위칭 소자(SWi3)는 제3 선택 제어 신호(CON33)에 응답하여 구동되며, 제i 라인 블록(LBi)에 연결된 스위칭부의 제4 스위칭 소자(SWi4)는 제4 선택 제어 신호(CON34)에 응답하여 구동될 수 있다.
도 12는 본 발명의 일 실시예에 따른 라인 블록의 평면도이다.
도 12를 참조하면, 본 발명의 일 실시예에 따른 개별 라인 블록(LB)은 동일한 개수와 동일한 크기의 스위칭 소자(TFT)를 포함하고 있으며, 개별 라인 블록(LB) 중, 적어도 두개 이상의 라인 블록은 서로 다른 크기의 스위칭 소자(TFT)를 포함할 수 있다. 보다 상세하게 설명하면, 라인 선택부(400)에는 제1 내지 제4 선택 제어 신호(CON31 ~ CON34)가 인가되는 제1 제어 라인(10), 제2 제어 라인(20), 제3 제어 라인(30), 및 제4 제어 라인(40)을 포함할 수 있다. 또한, 제1 제어 라인(10), 제2 제어 라인(20), 제3 제어 라인(30), 및 제4 제어 라인(40)과 브릿지(81 내지 84)를 통해 연결되는 제1 게이트 전극(11), 제2 게이트 전극(12), 제3 게이트 전극(13), 및 제4 게이트 전극(14)을 포함할 수 있다. 제1 게이트 전극(11), 제2 게이트 전극(12), 제3 게이트 전극(13), 및 제4 게이트 전극(14)과 제1 제어 라인(10), 제2 제어 라인(20), 제3 제어 라인(30), 및 제4 제어 라인(40)은 브릿지(81 내지 84) 상에 형성된 컨택홀(14a, 14b, 15a, 15b, 16a, 16b, 17a, 17b)을 통해 전기적으로 연결될 수 있다.
개별 라인 블록(LB)은 채널 라인(CH)을 통해 데이터 신호(DS)를 인가 받을 수 있으며, 채널 라인(CH)은 소스 패드(51)에 데이터 신호(DS)를 인가할 수 있다. 채널 라인(CH)은 소스 패드(51) 상에 형성된 컨택홀(53)을 통해 전기적으로 연결될 수 있다. 소스 패드(51)는 제1 소스 전극(61), 제2 소스 전극(62), 제3 소스 전극(63), 및 제4 소스 전극(64)을 포함할 수 있으며, 제1 소스 전극(61), 제2 소스 전극(62), 제3 소스 전극(63), 및 제4 소스 전극(64)은 제1 게이트 전극(11), 제2 게이트 전극(21), 제3 게이트 전극(31), 및 제4 게이트 전극(41) 상에 형성될 수 있다. 제1 소스 전극(61), 제2 소스 전극(62), 제3 소스 전극(63), 및 제4 소스 전극(64)은 소스 패드 상에 형성된 컨택홀(54 내지 57)을 통해 전기적으로 연결될 수 있다.
개별 라인 블록(LB)은 제1 드레인 전극(71), 제2 드레인 전극(72), 제3 드레인 전극(73), 및 제4 드레인 전극(74)을 포함하며, 제1 드레인 전극(71), 제2 드레인 전극(72), 제3 드레인 전극(73), 및 제4 드레인 전극(74)은 제1 게이트 전극(11), 제2 게이트 전극(12), 제3 게이트 전극(13), 및 제4 게이트 전극(14) 상에 형성될 수 있다. 개별 라인 블록(LB)은 인가된 데어터 신호(DS)를 제1 드레인 전극(71), 제2 드레인 전극(72), 제3 드레인 전극(73), 및 제4 드레인 전극(74)을 통해 개별 데이터 라인(D1 - Dm)에 인가할 수 있다.
즉, 제1 드레인 전극(71), 제2 드레인 전극(72), 제3 드레인 전극(73), 및 제4 드레인 전극(74)과 제1 소스 전극(61), 제2 소스 전극(62), 제3 소스 전극(63), 및 제4 소스 전극(64)은 제1 게이트 전극(11), 제2 게이트 전극(12), 제3 게이트 전극(13), 및 제4 게이트 전극(14) 상에 형성될 수 있으며, 중첩되어 있는 면적에 따라 박막 트랜지스터의 W/L의 크기가 결정될 수 있다. 박막 트랜지스터는 일반적으로 MOSFET 등이 사용될 수 있으며, MOSFET은 W/L의 크기에 따라, 인가되는 전압에 대한 전류의 크기가 달라질 수 있다. 즉, 박막 트랜지스터의 W/L의 크기를 조절하여, 박막 트랜지스터에 흐르는 전류의 크기를 결정할 수 있고, 이는 슬루율(slew rate)을 조절할 수 있다.
도 12에서 제1 라인 블록(LB1)에서의 박막 트랜지스터의 크기, 제2 라인 블록(LB2)에서의 박막 트랜지스터의 크기, 및 제3 라인 블록(LB3)에서의 박막 트랜지스터의 크기가 서로 상이하므로, 각 라인 블록(LB)과 연결되는 데이터 라인은 서로 다른 슬루율(slew rate)을 가질 수 있다. 동일한 데이터 전압을 인가하였을 때, 라인 선택부(400)와 개별 데이터 라인까지의 배선 길이에 따라, 개별 데이터 라인에 연결된 화소들의 슬루율(slew rate)이 달라져 세로줄이 시인될 수 있다. 그러므로, 측정된 개별 데이터 라인에 연결된 화소들의 슬루율을 고려하여, 라인 블록에 포함된 박막 트랜지스터의 크기를 변형시켜 설계하여 슬루율(slew rate)를 향상시킬 수 있다.
도 13을 참조하면, 라인 블록(LBi)에 연결된 제1 스위칭 소자(SWi1)는 제1 선택 제어 신호(CON31)에 따라 구동되고, 제2 스위칭 소자(SWi2)는 제2 선택 제어 신호(CON32)에 따라 구동되며, 제3 스위칭 소자(SWi3)는 제3 선택 제어 신호(CON33)에 따라 구동되며, 제4 스위칭 소자(SWi4)는 제4 선택 제어 신호(CON34)에 따라 구동될 수 있습니다. 각 선택 제어 신호는 게이트 신호의 한 주기(1H) 마다 반복적으로 인가될 수 있다.
선택 제어 신호(CON3)는 도 13에 도시된 바와 같이 제1 선택 제어 신호(CON31), 제2 선택 제어 신호(CON32), 제3 선택 제어 신호(CON33), 및 제4 선택 제어 신호(CON34)의 순으로 펄스 입력되나, 이에 한정되지 않으며, 제4 선택 제어 신호(CON34), 제3 선택 제어 신호(CON33), 제2 선택 제어 신호(CON32), 및 제1 선택 제어 신호(CON31)의 순으로 펄스 입력될 수도 있다. 즉, 펄스가 입력되는 순서는 임의로 정하여 인가할 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 표시 장치의 블록도이다.
도 14를 참조하면, 표시 패널이 직사각형의 형태가 아닌 원형 또는 다각형의 형태를 이룰 수 있다. 원형 표시 패널의 경우도 도 1에서 도시한 직사각형의 표시 패널과 동일하게 작동할 수 있다. 즉, 라인 블록(LB)에서 연장된 데이터 라인(D1 ~ Dm)들이 열 방향으로 형성되고, 이와 수직하게 배열된 게이트 라인(G1 ~ Gn)이 행 방향으로 연장될 수 있다. 다만, 개별 게이트 라인 및 데이터 라인에 형성되는 화소의 개수가 상이할 수 있다. 게이트 라인(G1 ~ Gn)은 게이트 신호 인가부(GU1 ~ GUn)에 의해 게이트 신호가 인가될 수 있다.
직사각형의 액정 패널은 개별 데이터 라인(D1 ~ Dm)에 형성되는 화소의 개수가 동일하여, 개별 라인 블록(LB)의 슬루율이 크게 차이나지 않을 수 있다. 그러나, 도 14에서 도시된 원형 표시 패널의 경우, 개별 데이터 라인에 형성되는 화소의 개수가 상이하여, 개별 라인 블록(LB)의 슬루율이 크게 차이날 수 있다. 즉, 측정된 개별 데이터라인의 슬루율을 고려하여, 개별 라인 블록(LB) 내의 박막 트랜지스터(TFT)의 크기를 변형하여 설계할 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 표시 장치의 회로도이다.
도 15를 참조하면, 데이터 구동부(300), 라인 선택부(400), 및 표시 패널(100)에 형성된 회로를 간략하게 설명할 수 있다.
먼저 데이터 구동부(300)는 데이터 신호(DS)를 증폭하여 채널 라인(CH1 ~ CHk)에 데이터 신호(DS)를 인가할 수 있다. 데이터 구동부(300)의 작동은 일반적인 데이터 구동부의 구동 원리에 의할 수 있으며, 자세한 설명은 생략한다.
라인 선택부(400)는 복수의 라인 블록(LB1 ~ LBk)을 포함하며, 개별 라인 블록은 스위칭 소자(SW1 ~ SWk)를 포함할 수 있다. 스위칭 소자(SW1 ~ SWk)는 동일한 선택 제어 신호(CON3)에 응답하여 데이터 신호를 데이터 라인(D1 ~ Dm)에 인가할 수 있다. 예를 들어, 제1 선택 제어 신호, 제2 선택 제어 신호 또는 제3 선택 제어 신호에 의해 각 라인 블록(LB)의 스위칭 소자(SW1 ~ SWk)를 제어할 수 있다. 스위칭 소자(SW1 ~ SWk)는 커플링 커패시터(CC1 ~ CCk)를 포함할 수 있으며, 라인 커패시터(CD1 ~ CDk)를 포함할 수 있다. 커플링 커패시터(CC1 ~ CCk) 및 라인 커패시터(CD1 ~ CDk)는 안정적으로 스위칭 소자에 인가되는 전압의 크기를 안정적으로 유지하여, 스위칭 소자가 턴온될 수 있는 전압 레벨을 듀지하도록 도와줄 수 있다. 라인 저항(RL1 ~ RLk)은 라인 선택부(400)에서 개별 화소에 대응되는 데이터 라인간의 길이에 비례하는 저항값을 의미할 수 있다. 라인 저항의 크기는 라인 선택부(400)와 개별 데이터 라인(D1 ~ Dm)을 이어주는 배선의 길이 및 두께에 의해 결정될 수 있다. 즉, 서로 다른 라인 블록(LB1 ~ LBk)은 서로 다른 라인 저항을 가질 수 있으며, 이로 인해 라인 블록(LB1 ~ LBk) 간에 서로 다른 지연 시간을 갖게 된다.
선택 제어 신호(CON3)와 연결되는 노드에 보상 커패시터(CCP)를 포함할 수 있다. 라인 블록(LB) 외부(라인 선택부(400)의 내부)에 보상 커패시터(CCP)를 추가하여, 커플링 커패시터(CC1 ~ CCk) 및 라인 커패시터(CD1 ~ CDk)가 포함하는 전하량보다 큰 전하량을 포함할 수 있어 보다 안정적으로 스위칭 소자에 인가되는 전압의 크기를 유지할 수 있다. 또한, 보상 커패시터(CCP)의 커패시턴스에 따라 τ(= r * c, 시상수)의 크기가 변할 수 있어, 슬루율(slew rate)을 조절할 수 있다.
표시 패널(100)은 화소 저항(RP1 ~ RPk) 및 화소 커패시터(CP1 ~ CPk)를 포함할 수 있다. 화소 저항(RP1 ~ RPk)은 화소 각각이 갖는 모든 저항값을 의미하며, 화소 커패시터(CP1 ~ CPk) 역시 화소 각각이 갖는 모든 커패시턴스 값에 대응되는 커패시터를 의미한다. 화소 커패시터(CP1 ~ CPk)는 예를 들면, 유지 커패시터(Cst) 또는 액정 캐패시터(Clc)를 의미할 수 있다.
도 16은 본 발명의 또 다른 실시예에 따른 표시 장치의 변형된 회로도이다.
도 16을 참조하면, 도 15와 유사하나, 선택 제어 신호를 인가하는 양방향에 보상 커패시터(CCP')를 병렬로 추가할 수 있다. 추가되는 보상 커패시터(CCP')의 크기를 조절하여, 다양한 크기의 커패시턴스를 얻을 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 한 화소의 등가 회로이다.
도 17을 참조하면, 개별 라인 블록(LB)마다 보상 커패시터(CCP1 ~ CCPk)를 병렬로 추가할 수 있다. 개별 라인 블록(LB)마다 보상 커패시터(CCP1 ~ CCPk)를 추가하여 라인 선택부(400)의 중간에 형성되어 있는 개별 라인 블록(LB)에도 안정적으로 전하를 공급할 수 있으며, 개별 라인 블록(LB)의 슬루율을 용이하게 조절할 수 있다. 다만, 이에 한정하지 않고, 복수개의 라인 블록(LB) 마다 보상 커패시터(CCP)를 추가할 수 있으며, 사용자 편의에 따라 추가되는 보상 커패시터(CCP)의 개수를 조절할 수 있다.
도 18은 본 발명의 또 다른 실시예에 따른 표시장치의 한 화소의 회로도이다.
도 18을 참조하면, 화소(PX)는 구동 트랜지스터(T1) 및 유기 발광 다이오드(OLED)를 포함한다. 구동 트랜지스터(T1)의 게이트(G)는 제1 노드(N1)에 연결되고, 소스(S)는 제2 노드(N2)에 연결되고, 드레인(D)은 제3 노드(N3)에 연결될 수 있다. 구동 트랜지스터(T1)는 구동 전류(Id)를 제어할 수 있다. 구동 전류(Id)는 구동 트랜지스터(T1)의 소스(S)로부터 드레인(D)으로 흐르는 전류일 수 있다. 구동 전류(Id)는 유기 발광 다이오드(OLED)에 흐르는 전류일 수 있으며, 유기 발광 다이오드(OLED)는 구동 전류(Id)에 대응하는 휘도로 발광할 수 있다. 구동 전류(Id)의 크기는 구동 트랜지스터(T1)의 게이트(G)와 소스(S)의 전위차 및 구동 트랜지스터(T1)의 드레인(D)과 소스(S)의 전위차에 대응될 수 있다. 예를 들어, 게이트(G)와 소스(S)의 전위차가 클수록 구동 전류(Id)는 증가할 수 있고, 드레인(D)과 소스(S)의 전위차가 클수록 구동 전류(Id)는 증가할 수 있다. 게이트(G)와 소스(S)의 전위차가 일정하게 유지된다고 가정하면, 드레인(D)과 소스(S)의 전위차에 대응하여 구동 전류(Id)는 제어될 수 있다. 구동 트랜지스터(T1)의 드레인(D)에는 스위칭 트랜지스터(T2)가 데이터 전압을 인가해줄 수 있다. 스위칭 트랜지스터(T2)가 스캔 신호에 응답하여, 스위칭 트랜지스터(T2)의 드레인(D)에 연결된 데이터 라인(D1 ~ Dm)의 전압을 인가함으로써, 데이터 전압이 구동 트랜지스터(T1)의 드레인(D)에 인가될 수 있다. 각 화소의 구동 전류(Id)의 크기는 데이터 라인(D1 ~ Dm)에 인가되는 전압의 크기에 따라 달라질 수 있다. 또한 화소에 전압을 인가하는 데이터 라인(D1 ~ Dm)의 폭을 조절하여, 데이터 라인(D1 ~ Dm)의 저항의 크기를 조절할 수 있으며, 데이터 라인(D1 ~ Dm)에 연결되는 화소 및 라인 선택부의 슬루율(slew rate)을 조절할 수 있다.
도 19는 본 발명의 또 다른 실시예에 따른 표시장치의 평면도이다.
도 19를 참조하면, 패널은 행 방향으로 연장되어 있는 데이터 라인(121 내지 123)과 열 방향으로 연장되어 있는 게이트 라인(150)이 교차하여 형성되어 있으며, 데이터 라인과 게이트 라인에 의해 정의되는 화소(PX)를 포함할 수 있다. 상기 패널은 표시 장치의 일반적인 형태를 도시한 것으로, 액정 표시 장치 또는 유기 발광 표시 장치 등의 패널을 포함할 수 있다. 화소(PX)는 복수의 박막 트랜지스터를 포함할 수 있으며(도 19에는 미도시), 게이트 라인(150)에 인가되는 신호에 응답하여, 데이터 라인(121 내지 123)에 의해 인가된 데이터 전압에 대응하는 신호를 표시할 수 있다.
다만, 데이터 라인(121 내지 123)의 폭은 모두 동일하지 않을 수 있으며, 이로 인해 데이터 라인들의 저항값도 상이해질 수 있다. 데이터 라인(121 내지 123)의 폭을 조절하여, 데이터 라인(D1 ~ Dm)의 저항의 크기를 조절할 수 있으며, 데이터 라인(D1 ~ Dm)에 연결되는 화소 및 라인 선택부의 슬루율(slew rate)을 조절할 수 있다.
도 20은 도 19의 I-I'선을 따라 자른 단면도이다.
도 20을 참조하면, 기판(101) 상에 게이트 절연막(111)이 형성될 수 있으며, 게이트 절연막(111) 상에 게이트 전극(121 내지 123)이 형성될 수 있으며, 게이트 전극(121 내지 123) 및 게이트 절연막(111) 상에 제1 내지 제4 절연층(112 내지 115)이 형성될 수 있다. 제1 내지 제4 절연층(112 내지 115) 상에 복수의 화소 전극(P)이 형성될 수 있다.
게이트 전극(121 내지 123)은 서로 상이한 폭을 가질 수 있다. 제1 게이트 전극(121)은 제1 너비(W1)를 가질 수 있으며, 제2 게이트 전극(122)은 제2 너비(W2)를 가질 수 있으며, 제3 게이트 전극(123)은 제3 너비(W3)를 가질 수 있다. 제1 너비, 제2 너비 또는 제3 너비는 서로 상이할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 표시 패널 101: 기판
111: 게이트 절연막 112: 제1 절연층
121: 제1 게이트 전극 122: 제2 게이트 전극
123: 제3 게이트 전극 200: 게이트 구동부
300: 데이터 구동부 400: 라인 선택부
500: 신호 제어부 600: 구동 전압 생성부
LB: 라인 블록 RL: 라인 저항
RP: 화소 저항 GU: 게이트 신호 인가부
CD: 라인 커패시터 CC: 커플링 커패시터
CCP: 보상 커패시터 CP: 화소 커패시터
CON3: 선택 제어 신호 OUT2: 전달 신호 출력 단
Vss1: 제1 게이트 오프 전압 Vss2: 제2 게이트 오프 전압
Qnode: 제1 노드 T4node: 제2 노드
Inode: 제3 노드 R: 리셋 단자
GV1: 제1 전원 단자 GV2: 제2 전원 단자

Claims (20)

  1. 기판 상에 형성된 복수의 게이트 라인과, 상기 복수의 게이트 라인과 교차되게 형성된 복수의 데이터 라인과, 상기 복수의 게이트 라인과 복수의 데이터 라인에 각각 연결되는 복수의 화소를 포함하는 표시패널;
    복수의 채널 단자를 통하여 데이터 신호를 출력하는 데이터 구동부; 및
    상기 데이터 구동부의 복수의 채널 단자와 상기 표시패널의 복수의 데이터 라인 사이에 배치되는 라인 선택부를 포함하되,
    상기 라인 선택부는,
    상기 복수의 채널 단자 중 어느 한 채널 단자와 상기 복수의 데이터 라인 중 일부의 데이터 라인 사이에 배치되는 복수의 박막 트랜지스터를 포함하는 제1 라인 블록; 및
    상기 복수의 채널 단자 중 또 다른 채널 단자와 상기 복수의 데이터 라인 중 또 다른 일부의 데이터 라인 사이에 배치되는 복수의 박막 트랜지스터를 포함하는 제2 라인 블록을 포함하며,
    상기 제1 라인 블록의 복수의 박막 트랜지스터 중 어느 하나의 박막 트랜지스터의 크기는 상기 제2 라인 블록의 복수의 박막 트랜지스터 중 어느 하나의 박막 트랜지스터의 크기와 상이한 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 라인 블록은 상기 어느 한 채널 단자를 통하여 출력된 데이터 신호를 상기 일부의 데이터 라인에 인가하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 라인 블록의 복수의 박막 트랜지스터의 개수는 상기 제2 라인 블록의 복수의 박막 트랜지스터의 개수와 동일한 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 라인 블록의 복수의 박막 트랜지스터와 상기 제2 라인 블록의 복수의 박막 트랜지스터를 제어하는 선택 제어 신호를 출력하는 신호 제어부를 더 포함하는 표시 장치.
  5. 제4항에 있어서,
    상기 제1 라인 블록의 복수의 박막 트랜지스터는 상기 선택 제어 신호에 응답하여 상기 어느 한 채널 단자의 데이터 신호를 상기 제1 라인 블록의 복수의 박막 트랜지스터에 인가하는 표시 장치.
  6. 제1 항에 있어서,
    상기 복수의 화소는 적색 화소, 녹색 화소 및 청색 화소를 포함하는 표시 장치.
  7. 제6항에 있어서,
    상기 제1 라인 블록의 복수의 박막 트랜지스터는 동일한 크기를 갖는 3 개의 박막 트랜지스터를 포함하는 표시 장치.
  8. 제1 항에 있어서,
    상기 복수의 화소는 적색 화소, 녹색 화소, 청색 화소 및 백색 화소를 포함하는 표시 장치.
  9. 제8항에 있어서,
    상기 제1 라인 블록의 복수의 박막 트랜지스터는 동일한 크기를 갖는 4 개의 박막 트랜지스터를 포함하는 표시 장치.
  10. 기판 상에 형성된 복수의 게이트 라인과, 상기 복수의 게이트 라인과 교차되게 형성된 복수의 데이터 라인과, 상기 복수의 게이트 라인과 복수의 데이터 라인에 각각 연결되는 복수의 화소를 포함하는 표시 패널;
    복수의 채널 단자를 통하여 데이터 신호를 출력하는 데이터 구동부; 및
    상기 데이터 신호를 복수의 데이터 라인에 인가하는 라인 선택부를 포함하되,
    상기 라인 선택부는 복수의 라인 블록;
    상기 복수의 라인 블록에 선택 제어 신호를 전달하는 복수의 선택 제어 라인; 및
    복수의 선택 제어 라인 각각에 연결된 보상 커패시터를 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 라인 선택부를 제어하는 상기 선택 제어 신호를 상기 복수의 선택 제어 라인에 출력하는 신호 제어부를 더 포함하는 표시 장치.
  12. 제10 항에 있어서,
    상기 복수의 라인 블록 각각은 동일한 개수의 복수의 박막 트랜지스터를 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 복수의 박막 트랜지스터는 상기 선택 제어 신호에 응답하여, 상기 데이터 신호를 상기 복수의 데이터 라인에 인가하는 표시 장치.
  14. 제12 항에 있어서,
    상기 복수의 화소는 적색 화소, 녹색 화소 및 청색 화소를 포함하며,
    상기 복수의 라인 블록 각각의 복수의 박막 트랜지스터는 동일한 크기를 갖는 3 개의 박막 트랜지스터를 포함하는 표시 장치.
  15. 제12 항에 있어서,
    상기 복수의 화소는 적색 화소, 녹색 화소, 청색 화소 및 백색 화소를 포함하며,
    상기 복수의 라인 블록 각각의 복수의 박막 트랜지스터는 동일한 크기를 갖는 4 개의 박막 트랜지스터를 포함하는 표시 장치.
  16. 기판 상에 형성된 복수의 게이트 라인과, 상기 복수의 게이트 라인과 교차되게 형성된 복수의 데이터 라인과, 상기 복수의 게이트 라인과 복수의 데이터 라인에 각각 연결되는 복수의 화소를 포함하는 표시 패널;
    복수의 채널 단자를 통하여 데이터 신호를 출력하는 데이터 구동부; 및
    상기 데이터 신호를 복수의 데이터 라인에 인가하는 라인 선택부를 포함하되,
    상기 라인 선택부는,
    상기 복수의 채널 단자 중 어느 한 채널 단자와 상기 복수의 데이터 라인 중 일부의 데이터 라인 사이에 배치되는 복수의 박막 트랜지스터를 포함하는 제1 라인 블록; 및
    상기 복수의 채널 단자 중 또 다른 채널 단자와 상기 복수의 데이터 라인 중 또 다른 일부의 데이터 라인 사이에 배치되는 복수의 박막 트랜지스터를 포함하는 제2 라인 블록을 포함하며,
    상기 복수의 게이트 라인 중, 적어도 두개 이상의 게이트 라인은 폭이 서로 상이한 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 라인 블록은 상기 어느 한 채널 단자를 통하여 출력된 데이터 신호를 상기 일부의 데이터 라인에 인가하는 표시 장치.
  18. 제17 항에 있어서,
    상기 라인 선택부를 제어하는 선택 제어 신호를 출력하는 신호 제어부를 더 포함하며,
    상기 제1 라인 블록의 복수의 박막 트랜지스터는 상기 선택 제어 신호에 응답하여, 상기 어느 한 채널 단자를 통하여 출력된 데이터 신호를 상기 일부의 데이터 라인에 인가하는 표시 장치.
  19. 제16 항에 있어서,
    상기 복수의 화소는 적색 화소, 녹색 화소 및 청색 화소를 포함하며,
    상기 제1 라인 블록의 복수의 박막 트랜지스터는 3 개의 박막 트랜지스터를 포함하는 표시 장치.
  20. 제16 항에 있어서,
    상기 복수의 화소는 적색 화소, 녹색 화소, 청색 화소 및 백색 화소를 포함하며,
    상기 제1 라인 블록의 복수의 박막 트랜지스터는 4 개의 박막 트랜지스터를 포함하는 표시 장치.
KR1020140040031A 2014-04-03 2014-04-03 표시 장치 KR102204674B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140040031A KR102204674B1 (ko) 2014-04-03 2014-04-03 표시 장치
US14/489,421 US9530374B2 (en) 2014-04-03 2014-09-17 Display device
US15/360,942 US9852678B2 (en) 2014-04-03 2016-11-23 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140040031A KR102204674B1 (ko) 2014-04-03 2014-04-03 표시 장치

Publications (2)

Publication Number Publication Date
KR20150116015A KR20150116015A (ko) 2015-10-15
KR102204674B1 true KR102204674B1 (ko) 2021-01-20

Family

ID=54210292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140040031A KR102204674B1 (ko) 2014-04-03 2014-04-03 표시 장치

Country Status (2)

Country Link
US (2) US9530374B2 (ko)
KR (1) KR102204674B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432737B2 (en) * 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR101795691B1 (ko) * 2010-11-11 2017-11-09 삼성디스플레이 주식회사 표시장치
KR102137079B1 (ko) * 2014-03-03 2020-07-24 삼성디스플레이 주식회사 유기 발광 표시 장치
US9869917B2 (en) * 2014-08-07 2018-01-16 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing the same
KR102442644B1 (ko) * 2015-04-16 2022-09-13 삼성디스플레이 주식회사 표시장치
KR102505836B1 (ko) * 2016-04-25 2023-03-06 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
JP6747156B2 (ja) * 2016-08-05 2020-08-26 天馬微電子有限公司 表示装置
KR20180051739A (ko) 2016-11-08 2018-05-17 삼성디스플레이 주식회사 표시 장치
KR20180082688A (ko) 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치
CN106935217B (zh) * 2017-03-23 2019-03-15 武汉华星光电技术有限公司 多路输出选择电路及显示装置
KR102353361B1 (ko) * 2017-07-07 2022-01-20 엘지디스플레이 주식회사 표시 장치의 디멀티플렉서
KR102463350B1 (ko) * 2017-09-27 2022-11-03 엘지디스플레이 주식회사 표시 장치
TWI638216B (zh) * 2017-10-30 2018-10-11 友達光電股份有限公司 顯示裝置
KR102444215B1 (ko) 2017-11-09 2022-09-20 삼성디스플레이 주식회사 표시 장치
TWI652815B (zh) * 2017-12-18 2019-03-01 友達光電股份有限公司 顯示面板
TWI678923B (zh) * 2018-05-25 2019-12-01 友達光電股份有限公司 具雜訊抑制設計的顯示面板
KR102586783B1 (ko) * 2018-10-05 2023-10-12 삼성디스플레이 주식회사 표시 장치
US10789894B2 (en) * 2018-11-28 2020-09-29 Wuhan China Star Optoelectronics Technology Co., Ltd. Drive method for display panel
CN109448631B (zh) * 2019-01-25 2019-04-19 南京中电熊猫平板显示科技有限公司 一种显示装置
CN113994417A (zh) * 2019-04-12 2022-01-28 拉碧斯半导体株式会社 显示驱动器和显示装置
KR102717975B1 (ko) * 2019-05-14 2024-10-17 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006301166A (ja) 2005-04-19 2006-11-02 Hitachi Displays Ltd 表示装置及びその駆動方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07294961A (ja) * 1994-04-22 1995-11-10 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置の駆動回路および設計方法
KR100239413B1 (ko) * 1997-10-14 2000-01-15 김영환 액정표시소자의 구동장치
JP2000056330A (ja) * 1998-08-06 2000-02-25 Sony Corp 液晶表示装置
KR100335724B1 (ko) * 1999-08-02 2002-05-08 노수창 신문자동판매기의 신문인출장치
GB2372620A (en) * 2001-02-27 2002-08-28 Sharp Kk Active Matrix Device
KR100840675B1 (ko) * 2002-01-14 2008-06-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100603456B1 (ko) 2003-07-04 2006-07-20 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 구동 방법
KR100549983B1 (ko) * 2003-07-30 2006-02-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
TWI229312B (en) * 2003-09-16 2005-03-11 Toppoly Optoelectronics Corp Method and the circuit for driving a liquid crystal display
KR100847823B1 (ko) * 2003-12-04 2008-07-23 엘지디스플레이 주식회사 액정표시장치
KR100602361B1 (ko) * 2004-09-22 2006-07-19 삼성에스디아이 주식회사 디멀티플렉서 및 이를 이용한 발광 표시장치와 그의구동방법
KR100604054B1 (ko) * 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
JP2006267148A (ja) * 2005-03-22 2006-10-05 Sanyo Electric Co Ltd 表示装置
KR101136318B1 (ko) * 2005-04-29 2012-04-19 엘지디스플레이 주식회사 액정표시장치
KR100761077B1 (ko) 2005-05-12 2007-09-21 삼성에스디아이 주식회사 유기 전계발광 표시장치
KR20070041878A (ko) * 2005-10-17 2007-04-20 엘지.필립스 엘시디 주식회사 액정표시장치
US7432737B2 (en) * 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP4692828B2 (ja) * 2006-03-14 2011-06-01 カシオ計算機株式会社 表示装置及びその駆動制御方法
KR20080011896A (ko) * 2006-08-01 2008-02-11 삼성전자주식회사 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
US20080055304A1 (en) * 2006-08-30 2008-03-06 Do Hyung Ryu Organic light emitting display and driving method thereof
KR101385225B1 (ko) * 2007-05-18 2014-04-14 삼성디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20090025402A (ko) 2007-09-06 2009-03-11 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US7598894B2 (en) * 2007-10-19 2009-10-06 Himax Technologies Limited Source driver and digital-to-analog converter thereof
TWI371025B (en) * 2007-11-20 2012-08-21 Chimei Innolux Corp Liquid crystal display panel and liquid crystal display thereof
KR101479999B1 (ko) * 2008-02-15 2015-01-09 삼성디스플레이 주식회사 표시 장치
KR100996193B1 (ko) 2008-03-26 2010-11-24 주식회사 하이닉스반도체 출력 드라이빙장치
JP4737221B2 (ja) * 2008-04-16 2011-07-27 ソニー株式会社 表示装置
JP4614106B2 (ja) * 2008-06-18 2011-01-19 ソニー株式会社 自発光表示装置および電子機器
US9370075B2 (en) * 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
JP4735998B2 (ja) * 2009-02-20 2011-07-27 奇美電子股▲ふん▼有限公司 アクティブマトリックス液晶表示装置及びその駆動方法
KR101577829B1 (ko) * 2009-07-15 2015-12-15 엘지디스플레이 주식회사 액정표시장치
US8854561B2 (en) * 2009-11-13 2014-10-07 Au Optronics Corporation Liquid crystal display panel with charge sharing scheme
JP5409329B2 (ja) * 2009-12-21 2014-02-05 三菱電機株式会社 画像表示装置
US8411007B2 (en) * 2010-02-23 2013-04-02 Au Optronics Corporation LCD display visual enhancement driving circuit and method
KR101178913B1 (ko) * 2010-06-25 2012-09-03 삼성디스플레이 주식회사 액정표시장치
KR101894720B1 (ko) * 2011-12-22 2018-10-19 삼성디스플레이 주식회사 투명 디스플레이 장치
KR101977592B1 (ko) * 2012-07-24 2019-05-13 엘지디스플레이 주식회사 공통전압 보상회로를 포함하는 액정표시장치
US9728124B2 (en) * 2013-05-08 2017-08-08 Apple Inc. Adaptive RGB-to-RGBW conversion for RGBW display systems
CN103680413B (zh) * 2013-12-31 2015-07-01 京东方科技集团股份有限公司 一种图像处理装置及方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006301166A (ja) 2005-04-19 2006-11-02 Hitachi Displays Ltd 表示装置及びその駆動方法

Also Published As

Publication number Publication date
US20170076655A1 (en) 2017-03-16
US9530374B2 (en) 2016-12-27
KR20150116015A (ko) 2015-10-15
US20150287378A1 (en) 2015-10-08
US9852678B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
KR102204674B1 (ko) 표시 장치
US10056052B2 (en) Data control circuit and flat panel display device including the same
US9019187B2 (en) Liquid crystal display device including TFT compensation circuit
EP3174042A2 (en) Organic light emitting diode display
KR102612946B1 (ko) 게이트 구동부 및 이를 포함하는 표시패널
KR102410631B1 (ko) Oled 표시 장치
EP3038095A1 (en) Liquid crystal display device
US9552789B2 (en) Scan driver and driving method thereof
US10896639B2 (en) Display apparatus and driving method thereof
KR20170081095A (ko) 전압변환 회로 및 이를 구비한 유기발광 표시장치
KR20190036461A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR101996555B1 (ko) 표시 장치의 구동 장치
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR101325199B1 (ko) 표시 장치 및 이의 구동 방법
KR102437684B1 (ko) 표시장치
JP6354355B2 (ja) 電気光学装置、電子機器、及び電気光学装置の制御方法
KR102203773B1 (ko) 표시패널과 이를 이용한 oled 표시 장치
KR102401064B1 (ko) 게이트 구동 회로 및 이를 이용한 평판 표시 장치
EP3188179B1 (en) Gate driving module and gate-in-panel
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR20230159158A (ko) 터치 디스플레이 장치, 디스플레이 패널 및 게이트 구동 회로
KR102626514B1 (ko) 디스플레이 장치
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
KR20160023977A (ko) 액정 표시 장치
KR20110130793A (ko) 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant