KR102189802B1

KR102189802B1 - Composite electronic component and board having the same

Info

Publication number: KR102189802B1
Application number: KR1020150179341A
Authority: KR
Inventors: 박흥길; 박종환; 안영규
Original assignee: 삼성전기주식회사
Priority date: 2015-12-15
Filing date: 2015-12-15
Publication date: 2020-12-11
Also published as: KR20170071246A

Abstract

본 발명은, 세라믹 바디 및 상기 세라믹 바디의 두께 방향의 일면에 서로 이격되게 배치된 복수의 외부 전극을 포함하는 적층형 커패시터; 탄탈 바디와 상기 탄탈 바디에 일부가 매설된 탄탈 와이어를 포함하며, 상기 적층형 커패시터와 폭 방향으로 이격되게 배치되는 탄탈 커패시터; 일면에 상기 복수의 외부 전극 및 상기 탄탈 바디의 두께 방향의 일면과 접속되도록 복수의 커패시터 실장용패턴이 배치되고, 타면에 상기 커패시터 실장용패턴과 각각 대응되는 복수의 외부실장용패턴이 배치되는 기판; 상기 기판의 외부실장용패턴과 상기 탄탈 와이어가 노출되도록 상기 적층형 커패시터 및 상기 탄탈 커패시터를 캡슐화(encapsulation)하는 캡슐부; 및 상기 커패시터 실장용패턴과 상기 외부실장용패턴을 서로 연결하는 복수의 연결 단자; 를 포함하는 복합 전자 부품을 제공한다.The present invention includes: a multilayer capacitor including a ceramic body and a plurality of external electrodes spaced apart from each other on one surface of the ceramic body in the thickness direction; A tantalum capacitor including a tantalum body and a tantalum wire partially buried in the tantalum body, and disposed to be spaced apart from the stacked capacitor in a width direction; A substrate on which a plurality of capacitor mounting patterns are disposed so as to be connected to the plurality of external electrodes and one surface in the thickness direction of the tantalum body on one surface, and a plurality of external mounting patterns respectively corresponding to the capacitor mounting patterns are disposed on the other surface ; An encapsulation unit encapsulating the stacked capacitor and the tantalum capacitor so that the external mounting pattern of the substrate and the tantalum wire are exposed; And a plurality of connection terminals connecting the capacitor mounting pattern and the external mounting pattern to each other. It provides a composite electronic component comprising a.

Description

Composite electronic component and board having the same

본 발명은 복합 전자 부품 및 그 실장 기판에 관한 것이다.
The present invention relates to a composite electronic component and a mounting substrate thereof.

LSI(large scale integrated circuit)와 같은 전원 회로에는 디커플링 커패시터(Decoupling Capacitor)가 실장된다. A decoupling capacitor is mounted on a power supply circuit such as a large scale integrated circuit (LSI).

상기 디커플링 커패시터는 커패시터의 충전 및 방전을 통해 LSI의 전원 전압 변동을 억제하고 LSI의 성능을 보증하는 역할을 한다.The decoupling capacitor serves to suppress fluctuations in the power supply voltage of the LSI and guarantee the performance of the LSI through charging and discharging of the capacitor.

최근 LSI의 다기능화와 고집적화에 따라 소비 전류가 증가되고 구동 주파수의 고주파화에 의해 전원 회로에 급격한 과도 전류가 발생되어, 디커플링 커패시터의 고용량화와 ESL(등가직렬인덕턴스; Equivalent Series Inductance)의 저감이 요구되고 있다.As the current consumption increases due to the recent multi-functionalization and high integration of LSIs, and a sudden transient current is generated in the power circuit due to the high frequency of the driving frequency, it is required to increase the capacity of the decoupling capacitor and reduce the ESL (Equivalent Series Inductance). Has become.

또한, 정보통신장치의 휴대화로 전자 부품의 소형화가 요구되면서 고성능의 디커플링 커패시터에 대한 수요가 증가하고 있다.
In addition, as information communication devices are required to be miniaturized due to the portability of information communication devices, the demand for high-performance decoupling capacitors is increasing.

일본공개특허 1997-232196Japanese Patent Publication 1997-232196

본 발명의 목적은, 직류전압(DC-Bias)이나 온도가 안정된 정전 용량 특성을 얻을 수 있으며, ESL 및 ESR(등가직렬저항; Equivalent Series Resistance)이 낮고 고주파 임피던스(impedance)를 저감할 수 있는 복합 전자 부품 및 그 실장 기판을 제공하는데 있다.
An object of the present invention is to obtain a DC voltage (DC-Bias) or temperature stable capacitance characteristics, ESL and ESR (Equivalent Series Resistance) is low, and a composite capable of reducing high frequency impedance (impedance) It is to provide an electronic component and its mounting board.

본 발명의 일 측면은, 세라믹 바디의 두께 방향의 일면에 서로 이격되게 배치된 복수의 외부 전극을 포함하는 적층형 커패시터; 탄탈 바디에 일부가 매설된 탄탈 와이어를 포함하며, 상기 적층형 커패시터와 폭 방향으로 이격되게 배치되는 탄탈 커패시터; 일면에 상기 복수의 외부 전극 및 상기 탄탈 바디의 두께 방향의 일면과 접속되도록 복수의 커패시터 실장용패턴이 배치되고, 타면에 상기 커패시터 실장용패턴과 각각 대응되는 복수의 외부실장용패턴이 배치되는 기판; 상기 기판의 외부실장용패턴과 상기 탄탈 와이어가 노출되도록 상기 적층형 커패시터 및 상기 탄탈 커패시터를 캡슐화(encapsulation)하는 캡슐부; 및 상기 커패시터 실장용패턴과 상기 외부실장용패턴을 서로 연결하는 복수의 연결 단자; 를 포함하는 복합 전자 부품을 제공한다.
An aspect of the present invention is a multilayer capacitor including a plurality of external electrodes disposed to be spaced apart from each other on one surface of the ceramic body in the thickness direction; A tantalum capacitor including a tantalum wire partially buried in a tantalum body and disposed to be spaced apart from the stacked capacitor in a width direction; A substrate on which a plurality of capacitor mounting patterns are arranged to be connected to one surface of the plurality of external electrodes and the tantalum body in the thickness direction on one surface, and a plurality of external mounting patterns respectively corresponding to the capacitor mounting patterns are arranged on the other surface ; An encapsulation unit encapsulating the stacked capacitor and the tantalum capacitor so that the external mounting pattern of the substrate and the tantalum wire are exposed; And a plurality of connection terminals connecting the capacitor mounting pattern and the external mounting pattern to each other. It provides a composite electronic component comprising a.

본 발명의 다른 측면은, 상부에 복수의 전극 패드를 갖는 회로 기판과 상기 회로 기판 위에 설치된 상기 복합 전자 부품 및 상기 전극 패드와 상기 복합 전자 부품을 연결하는 솔더를 포함하는 복합 전자 부품의 실장 기판을 제공한다.
Another aspect of the present invention provides a circuit board having a plurality of electrode pads thereon, the composite electronic component installed on the circuit board, and a mounting board for a composite electronic component including solder connecting the electrode pads to the composite electronic component. to provide.

본 발명의 일 실시 형태에 따르면, DC-Bias나 온도가 안정된 정전 용량 특성을 얻을 수 있으며, 낮은 ESL 및 낮은 ESR 값을 가지며 고주파 임피던스가 저감된 복합 전자 부품 및 그 실장 기판을 제공할 수 있다.
According to an embodiment of the present invention, it is possible to obtain a capacitance characteristic with stable DC-Bias or temperature, a low ESL and a low ESR value, and a composite electronic component having a reduced high frequency impedance and a mounting board thereof.

도 1은 본 발명의 일 실시 형태에 따른 복합 전자 부품을 개략적으로 도시한 투명사시도이다.
도 2는 도 1의 복합 전자 부품에서 캡슐부를 제외하고 도시한 사시도이다.
도 3은 도 1의 복합 전자 부품에 적용되는 적층형 커패시터의 내부 전극 구조를 도시한 분리사시도이다.
도 4는 도 2의 분리사시도이다.
도 5는 도 1의 복합 전자 부품에서 기판의 저면도이다.
도 6은 본 발명의 일 실시 형태에 따른 복합 전자 부품의 등가회로도이다.
도 7은 본 발명의 다른 실시 형태에 따른 복합 전자 부품에서 캡슐부를 제외하고 개략적으로 도시한 사시도이다.
도 8은 도 7의 적층형 커패시터를 도시한 사시도이다.
도 9는 도 8의 적층형 커패시터의 내부 전극 구조를 도시한 분리사시도이다.
도 10은 본 발명의 또 다른 실시 형태에 따른 복합 전자 부품에서 캡슐부를 제외하고 개략적으로 도시한 사시도이다.
도 11은 도 10의 분리사시도이다.
도 12은 도 10의 복합 전자 부품의 등가회로도이다.
도 13은 본 발명의 또 다른 실시 형태에 따른 복합 전자 부품을 개략적으로 도시한 투명사시도이다.
도 14는 도 13의 복합 전자 부품에서 캡슐부를 제외하고 도시한 사시도이다.
도 15는 도 14의 분리사시도이다.
도 16은 본 발명의 일 실시 예에 의한 복합 전자 부품과 종래의 복합 전자 부품의 입력 신호의 주파수 대비 임피던스(impedance)를 비교하여 나타낸 그래프이다.
도 17은 도 1의 복합 전자 부품이 회로 기판에 실장된 모습을 도시한 사시도이다.
도 18은 본 발명의 복합 전자 부품이 LSI 전원회로의 디커플링 커패시터(decoupling capacitor)로 사용되는 일 실시 예를 개략적으로 나타낸 회로도이다.
도 19는 도 18의 복합 전자 부품의 전류변화 및 전압변동을 나타낸 그래프이다.1 is a transparent perspective view schematically showing a composite electronic component according to an embodiment of the present invention.
2 is a perspective view illustrating the composite electronic component of FIG. 1 excluding a capsule part.
3 is an exploded perspective view showing an internal electrode structure of a multilayer capacitor applied to the composite electronic component of FIG. 1.
4 is an exploded perspective view of FIG. 2.
5 is a bottom view of a substrate in the composite electronic component of FIG. 1.
6 is an equivalent circuit diagram of a composite electronic component according to an embodiment of the present invention.
7 is a schematic perspective view of a composite electronic component according to another embodiment of the present invention, excluding a capsule portion.
8 is a perspective view illustrating the multilayer capacitor of FIG. 7.
9 is an exploded perspective view showing an internal electrode structure of the multilayer capacitor of FIG. 8.
10 is a perspective view schematically illustrating a composite electronic component according to another embodiment of the present invention, excluding a capsule part.
11 is an exploded perspective view of FIG. 10.
12 is an equivalent circuit diagram of the composite electronic component of FIG. 10.
13 is a transparent perspective view schematically showing a composite electronic component according to another embodiment of the present invention.
14 is a perspective view illustrating the composite electronic component of FIG. 13 excluding a capsule portion.
15 is an exploded perspective view of FIG. 14.
16 is a graph showing a comparison of an impedance versus frequency of an input signal of a composite electronic component and a conventional composite electronic component according to an embodiment of the present invention.
17 is a perspective view illustrating a state in which the composite electronic component of FIG. 1 is mounted on a circuit board.
18 is a circuit diagram schematically showing an embodiment in which the composite electronic component of the present invention is used as a decoupling capacitor of an LSI power circuit.
19 is a graph showing changes in current and voltage of the composite electronic component of FIG. 18.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. Embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below.

또한, 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. In addition, embodiments of the present invention are provided to more completely explain the present invention to those with average knowledge in the art.

따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer explanation, and elements indicated by the same reference numerals in the drawings are the same elements.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components unless otherwise stated.

또한 명세서 전체에서, "상에" 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In addition, throughout the specification, the term "formed on" not only means that it is formed by direct contact, but also means that other components may be further included therebetween.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다.
In addition, throughout the specification, when a part is said to be'connected' to another part, it is not only'directly connected', but also'indirectly connected' with another element in the middle. Include.

본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다.
In order to clearly describe the embodiments of the present invention, when the direction of the hexahedron is defined, L, W, and T indicated in the drawings represent a length direction, a width direction, and a thickness direction, respectively.

복합 전자 부품Composite electronic components

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 형태에 따른 복합 전자 부품을 개략적으로 도시한 투명사시도이고, 도 2는 도 1의 복합 전자 부품에서 캡슐부를 제외하고 도시한 사시도이고, 도 3은 도 1의 복합 전자 부품에 적용되는 적층형 커패시터의 내부 전극 구조를 도시한 분리사시도이고, 도 4는 도 2의 분리사시도이고, 도 5는 도 1의 복합 전자 부품에서 기판의 저면도이다.
1 is a transparent perspective view schematically showing a composite electronic component according to an embodiment of the present invention, FIG. 2 is a perspective view illustrating the composite electronic component of FIG. 1 excluding a capsule, and FIG. 3 is a composite electronic component of FIG. It is an exploded perspective view showing an internal electrode structure of a multilayer capacitor applied to a component, FIG. 4 is an exploded perspective view of FIG. 2, and FIG. 5 is a bottom view of a substrate in the composite electronic component of FIG. 1.

도 1 및 도 2를 참조하면, 본 발명의 일 실시 형태에 따른 복합 전자 부품(1)은, 세라믹 바디(110)와 세라믹 바디(110)의 두께 방향의 일면에 서로 이격되게 배치되는 복수의 외부 전극을 포함하는 적층형 커패시터(100), 탄탈 커패시터(200), 일면에 상기 복수의 외부 전극 및 탄탈 커패시터(200)의 일면과 접속되는 복수의 커패시터 실장용패턴을 가지고 타면에 상기 커패시터 실장용패턴과 대응되는 복수의 외부실장용패턴을 가지는 기판(300), 캡슐부(500) 및 상기 커패시터 실장용패턴과 상기 외부실장용패턴을 서로 대응되게 연결하는 복수의 연결 단자를 포함한다.
1 and 2, a composite electronic component 1 according to an embodiment of the present invention includes a plurality of external components disposed to be spaced apart from each other on one surface of the ceramic body 110 and the ceramic body 110 in the thickness direction. A multilayer capacitor 100 including an electrode, a tantalum capacitor 200, a plurality of external electrodes and a plurality of capacitor mounting patterns connected to one surface of the tantalum capacitor 200 on one surface, and the capacitor mounting pattern on the other surface A substrate 300 having a plurality of corresponding external mounting patterns, a capsule part 500, and a plurality of connection terminals correspondingly connecting the capacitor mounting pattern and the external mounting pattern to each other.

본 실시 형태의 적층형 커패시터(100)는 세라믹 바디(110) 및 제1 내지 제4 외부 전극(131-134)을 포함한다.The multilayer capacitor 100 according to the present embodiment includes a ceramic body 110 and first to fourth external electrodes 131 to 134.

세라믹 바디(110)는 폭 방향으로 적층되는 복수의 유전체층(111) 및 유전체층(111)을 사이에 두고 폭 방향으로 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하며, 이렇게 적층된 유전체층(111)과 제1 및 제2 내부 전극(121, 122)를 소성하여 형성될 수 있다.The ceramic body 110 includes a plurality of dielectric layers 111 stacked in the width direction and first and second internal electrodes 121 and 122 alternately disposed in the width direction with the dielectric layer 111 interposed therebetween. The resulting dielectric layer 111 and the first and second internal electrodes 121 and 122 may be fired.

이러한 세라믹 바디(110)는 두께 방향으로 서로 대향하는 제1 및 제2 면, 길이 방향으로 서로 대향하는 제3 및 제4 면, 폭 방향으로 서로 대향하는 제5 및 제6 면을 포함하는 대략적인 육면체 형상을 가질 수 있다.
The ceramic body 110 includes first and second surfaces facing each other in the thickness direction, third and fourth surfaces facing each other in the longitudinal direction, and fifth and sixth surfaces facing each other in the width direction. It can have a hexahedral shape.

유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO₃)계 또는 티탄산스트론튬(SrTiO₃)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
The dielectric layer 111 may include a ceramic powder having a high dielectric constant, for example, barium titanate (BaTiO ₃ )-based or strontium titanate (SrTiO ₃ )-based powder, but the present invention is not limited thereto.

도 3을 참조하면, 제1 내부 전극(121)은 세라믹 바디(110)의 제3 및 제4 면을 통해 노출된다.Referring to FIG. 3, the first internal electrode 121 is exposed through the third and fourth surfaces of the ceramic body 110.

제2 내부 전극(122)은 제1 내부 전극(121)과 오버랩 되는 제1 바디부(122a)와 제1 바디부(122a)에서 상하로 연장되어 세라믹 바디(110)의 제1 및 제2 면을 통해 각각 노출되는 제1 및 제2 리드부(122b, 122c)를 포함할 수 있다.The second internal electrode 122 extends vertically from the first body portion 122a overlapping the first internal electrode 121 and the first body portion 122a to form the first and second surfaces of the ceramic body 110. It may include first and second lead portions 122b and 122c each exposed through.

이때, 제1 및 제2 내부 전극(121, 122)의 재료는 특별히 제한되지 않으며, 예를 들어 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 적어도 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
At this time, the material of the first and second internal electrodes 121 and 122 is not particularly limited, and for example, noble metal materials such as palladium (Pd), palladium-silver (Pd-Ag) alloy, and nickel (Ni), copper It may be formed using a conductive paste including at least one or more materials of (Cu).

도 4 및 도 5를 참조하면, 제1 및 제2 외부 전극(131, 132)은 세라믹 바디(110)의 두께 방향의 제1 면에서 길이 방향의 제3 및 제4 면에 까지 각각 연장되게 배치되며, 제1 내부 전극(121)의 제3 및 제4 면을 통해 노출되는 양 단부와 각각 접촉되어 전기적으로 연결될 수 있다.4 and 5, the first and second external electrodes 131 and 132 are disposed to extend from the first surface in the thickness direction of the ceramic body 110 to the third and fourth surfaces in the length direction, respectively. The first internal electrode 121 may be electrically connected to each other by contacting both ends exposed through the third and fourth surfaces of the first internal electrode 121.

이때, 제1 및 제2 외부 전극(131, 132)은 세라믹 바디(110)의 폭 방향의 제5 및 제6 면에 까지 연장되게 형성될 수 있다.In this case, the first and second external electrodes 131 and 132 may be formed to extend to the fifth and sixth surfaces of the ceramic body 110 in the width direction.

제3 및 제4 외부 전극(133, 134)은 세라믹 바디(110)의 제1 및 제2 면에 각각 배치되고, 제2 내부 전극(122)의 제1 및 제2 리드부(122b, 122c)의 제1 및 제2 면을 통해 노출되는 부분과 각각 접촉되어 전기적으로 연결될 수 있다.
The third and fourth external electrodes 133 and 134 are disposed on the first and second surfaces of the ceramic body 110, respectively, and the first and second lead portions 122b and 122c of the second internal electrode 122 It may be electrically connected to each other by contacting the exposed portions through the first and second surfaces of the.

본 실시 형태의 복합 전자 부품은 후술하는 바와 같이 적층형 커패시터(100)와 탄탈 커패시터(200)를 포함하는 복합체를 둘러싸도록 배치된 캡슐부(500)를 포함하기 때문에, 적층형 커패시터(100)의 제1 내지 제4 외부 전극(131-134) 상에 별도의 도금층을 형성할 필요가 없다.Since the composite electronic component of the present embodiment includes the encapsulant 500 disposed so as to surround the composite including the multilayer capacitor 100 and the tantalum capacitor 200 as described later, the first of the multilayer capacitor 100 It is not necessary to form a separate plating layer on the fourth external electrodes 131-134.

즉, 외부 전극에 도금층을 형성하지 않더라도 적층형 커패시터(100)의 세라믹 바디(110) 내부로 도금액 침투에 의한 신뢰성 저하의 문제가 발생하지 않는다.
That is, even if the plating layer is not formed on the external electrode, the problem of deterioration of reliability due to penetration of the plating solution into the ceramic body 110 of the multilayer capacitor 100 does not occur.

탄탈 커패시터(200)는 탄탈 바디(210) 및 탄탈 와이어(220)를 포함한다. 탄탈 커패시터(200)는 적층형 커패시터(100)와 폭 방향으로 일정 간격을 두고 이격되게 배치된다.The tantalum capacitor 200 includes a tantalum body 210 and a tantalum wire 220. The tantalum capacitor 200 is disposed to be spaced apart from the stacked capacitor 100 at a predetermined interval in the width direction.

탄탈 바디(210)는 탄탈 분말 소결체를 포함한다. 본 실시 형태에서, 탄탈 와이어(220)는 길이 방향의 일부가 탄탈 바디(210)의 길이 방향의 일면을 통해 노출되도록 탄탈 바디(210) 내부에 일부 영역이 매설된다.
The tantalum body 210 includes a sintered tantalum powder. In this embodiment, a partial region of the tantalum wire 220 is buried in the tantalum body 210 so that a portion of the tantalum wire 220 is exposed through one surface of the tantalum body 210 in the longitudinal direction.

기판(300)은 기판 바디(310)와 기판 바디(310)의 일면에 배치되는 복수의 커패시터 실장용패턴 및 기판 바디(310)의 타면에 배치되는 복수의 외부실장용패턴을 포함한다.
The substrate 300 includes a substrate body 310, a plurality of capacitor mounting patterns disposed on one surface of the substrate body 310, and a plurality of external mounting patterns disposed on the other surface of the substrate body 310.

본 실시 형태에서, 상기 커패시터 실장용패턴은, 제1 내지 제4 커패시터 실장용패턴(321-324)를 포함한다.In the present embodiment, the capacitor mounting pattern includes first to fourth capacitor mounting patterns 321 to 324.

이때, 제1 내지 제4 커패시터 실장용패턴(321-324)은 예컨대 구리와 같은 금속으로 이루어질 수 있다.In this case, the first to fourth capacitor mounting patterns 321 to 324 may be formed of, for example, a metal such as copper.

제1 및 제2 커패시터 실장용패턴(321, 322)은 길이 방향으로 이격되게 배치되고 제1 및 제2 외부 전극(131, 132)와 각각 접촉되어 전기적으로 연결된다.The first and second capacitor mounting patterns 321 and 322 are disposed to be spaced apart in the longitudinal direction, and are electrically connected to the first and second external electrodes 131 and 132, respectively.

제3 커패시터 실장용패턴(323)은 제1 및 제2 커패시터 실장용패턴(321, 322) 사이에 배치되고, 제3 외부 전극(133)과 접촉되어 전기적으로 연결된다.The third capacitor mounting pattern 323 is disposed between the first and second capacitor mounting patterns 321 and 322, and is electrically connected by contacting the third external electrode 133.

이때, 제1 내지 제3 외부 전극(131-133)은 도전성 수지 페이스트나 솔더 등을 통해 제1 내지 제3 커패시터 실장용패턴(321-323)과 접속될 수 있다.In this case, the first to third external electrodes 131-133 may be connected to the first to third capacitor mounting patterns 321-323 through a conductive resin paste or solder.

제4 커패시터 실장용패턴(324)은 제1 및 제2 커패시터 실장용패턴(321-322)과 폭 방향으로 이격되게 배치되고, 제3 커패시터 실장용패턴(323)과 연결되며 그 위에 탄탈 바디(210)가 접촉되어 전기적으로 연결된다. 이와 같이 적층형 커패시터(100)의 제3 및 제4 외부 전극(133, 134)과 탄탈 바디(210)는 제3 커패시터 실장용 패턴(323)에 의해 동일한 그라운드 단자로 묶이게 되므로 기판(300)의 패턴 구성이 보다 간단해질 수 있다.
The fourth capacitor mounting pattern 324 is disposed to be spaced apart from the first and second capacitor mounting patterns 321 to 322 in the width direction, is connected to the third capacitor mounting pattern 323, and has a tantalum body ( 210) is in contact and electrically connected. In this way, since the third and fourth external electrodes 133 and 134 of the multilayer capacitor 100 and the tantalum body 210 are bound to the same ground terminal by the third capacitor mounting pattern 323, the pattern of the substrate 300 Configuration can be made simpler.

본 실시 형태에서, 상기 외부실장용패턴은, 제1 내지 제4 외부실장용패턴(331, 334)를 포함한다.In the present embodiment, the external mounting pattern includes first to fourth external mounting patterns 331 and 334.

제1 및 제2 외부실장용패턴(331, 332)은 길이 방향으로 이격되게 배치되며, 이때 제1 외부실장용패턴(331)은 제1 및 제4 커패시터 실장용패턴(321, 324)과 상하로 대응되고, 제2 외부실장용패턴(332)은 제2 및 제4 커패시터 실장용패턴(322, 324)과 상하로 대응된다.The first and second external mounting patterns 331 and 332 are disposed to be spaced apart in the longitudinal direction, and the first external mounting pattern 331 is vertically separated from the first and fourth capacitor mounting patterns 321 and 324. And the second external mounting pattern 332 vertically corresponds to the second and fourth capacitor mounting patterns 322 and 324.

제3 및 제4 외부실장용패턴(333, 334)은 제1 및 제2 외부실장용패턴(331, 332) 사이에 배치되고, 이때 제3 외부실장용패턴(333)은 제3 커패시터 실장용패턴(323)과 상하로 대응되고, 제4 외부실장용패턴(334)은 제4 커패시터 실장용패턴(324)과 상하로 대응된다.The third and fourth external mounting patterns 333 and 334 are disposed between the first and second external mounting patterns 331 and 332, wherein the third external mounting pattern 333 is for mounting a third capacitor. The pattern 323 corresponds vertically, and the fourth external mounting pattern 334 corresponds vertically to the fourth capacitor mounting pattern 324.

이때, 제1 내지 제4 외부실장용패턴(331-324)은 예컨대 구리와 같은 금속으로 이루어질 수 있다.
In this case, the first to fourth external mounting patterns 331 to 324 may be made of a metal such as copper.

이때, 제1 내지 제3 외부 전극(131-133) 및 탄탈 바디(210)와 기판(310)의 커패시터 실장용패턴 사이에는 필요시 도전성 접착층(미도시)이 각각 배치될 수 있다. In this case, a conductive adhesive layer (not shown) may be disposed between the first to third external electrodes 131-133 and the tantalum body 210 and the capacitor mounting pattern of the substrate 310, respectively, if necessary.

이때, 상기 도전성 접착층은 솔더, 은(Ag) 또는 도전성 페이스트와 같은 재료를 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
In this case, the conductive adhesive layer may be formed of a material such as solder, silver (Ag), or conductive paste, and the present invention is not limited thereto.

또한, 각각의 대응하는 커패시터 실장용패턴과 외부실장용패턴은 서로 연결되는데, 예컨대 상기 커패시터 실장용패턴과 상기 외부실장용패턴의 일부를 기판 바디의 선단으로 노출시켜 이 노출된 부분을 연결 단자를 이용하여 서로 연결시킬 수 있다.In addition, each corresponding capacitor mounting pattern and an external mounting pattern are connected to each other. For example, the capacitor mounting pattern and a part of the external mounting pattern are exposed to the front end of the substrate body to connect the exposed portion to the connection terminal. Can be used to connect to each other.

즉, 제1 및 제2 커패시터 실장용패턴(321, 322)은 기판 바디(310)의 길이 방향의 양면을 통해 각각 노출되고, 제3 커패시터 실장용패턴(323)은 기판 바디(310)의 폭 방향의 일면을 통해 노출되고, 제4 커패시터 실장용패턴(324)은 기판 바디(310)의 폭 방향의 타면을 통해 노출되는 연장부(324a)를 가질 수 있다.That is, the first and second capacitor mounting patterns 321 and 322 are exposed through both sides of the substrate body 310 in the length direction, and the third capacitor mounting pattern 323 is the width of the substrate body 310 The fourth capacitor mounting pattern 324 may have an extension portion 324a that is exposed through one surface in the direction and is exposed through the other surface in the width direction of the substrate body 310.

그리고, 제1 및 제2 외부실장용패턴(331, 332)는 기판 바디(310)의 길이 방향의 양면을 통해 각각 노출되고, 제3 및 제4 외부실장용패턴(333, 334)는 폭 방향의 양면을 통해 각각 노출될 수 있다.In addition, the first and second external mounting patterns 331 and 332 are exposed through both surfaces of the substrate body 310 in the longitudinal direction, and the third and fourth external mounting patterns 333 and 334 are respectively exposed in the width direction. Each can be exposed through both sides of.

이때, 상기 연결 단자는, 기판 바디(310)의 길이 방향의 일면에 배치되고 제1 커패시터 실장용패턴(321)과 제1 외부실장용패턴(331)을 연결하는 제1 연결 단자(511)와, 기판 바디(310)의 길이 방향의 타면에 배치되고 제2 커패시터 실장용패턴(322)과 제2 외부실장용패턴(332)을 연결하는 제2 연결 단자(512)와, 기판 바디(310)의 폭 방향의 일면에 배치되고 제3 커패시터 실장용패턴(323)과 제3 외부실장용패턴(333)을 연결하는 제3 연결 단자(513)와, 기판 바디(310)의 폭 방향의 타면에 배치되고 제4 커패시터 실장용패턴(324)의 연장부(324a)와 제4 외부실장용패턴(334)을 연결하는 제4 연결 단자(514)를 포함할 수 있다. 또한, 상기 연결 단자들은 필요시 표면에 도금 등의 표면처리가 될 수 있다.
In this case, the connection terminal is disposed on one surface of the substrate body 310 in the length direction and connects the first capacitor mounting pattern 321 and the first external mounting pattern 331 to the first connection terminal 511 , A second connection terminal 512 disposed on the other surface of the substrate body 310 in the length direction and connecting the second capacitor mounting pattern 322 and the second external mounting pattern 332, and the substrate body 310 A third connection terminal 513 disposed on one side in the width direction of and connecting the third capacitor mounting pattern 323 and the third external mounting pattern 333, and the other side of the substrate body 310 in the width direction. It may include a fourth connection terminal 514 that is disposed and connects the extension portion 324a of the fourth capacitor mounting pattern 324 to the fourth external mounting pattern 334. In addition, the connection terminals may be surface-treated, such as plating, on the surface if necessary.

캡슐부(500)는 세라믹 바디(110) 및 탄탈 바디(210)를 커버하도록 형성된다.The capsule part 500 is formed to cover the ceramic body 110 and the tantalum body 210.

캡슐부(500)는 적층형 커패시터(100)와 탄탈 커패시터(200)를 외부 환경으로부터 보호하고, 적층형 커패시터(100)와 탄탈 바디(210)가 서로 절연되도록 하는 역할을 한다. The capsule unit 500 serves to protect the stacked capacitor 100 and the tantalum capacitor 200 from an external environment, and insulate the stacked capacitor 100 and the tantalum body 210 from each other.

또한, 캡슐부(300)는 예컨대 에폭시나 실리카 계열의 EMC 등으로 이루어지며, 본 발명이 이에 한정되는 것은 아니다.Further, the capsule part 300 is made of, for example, an epoxy or silica-based EMC, and the present invention is not limited thereto.

이와 같이, 캡슐부(500)로 인하여 본 발명의 일 실시 형태에 따른 복합 전자 부품(1)은 적층형 커패시터(100)와 탄탈 커패시터(200)가 결합된 하나의 부품으로 구현될 수 있다.
As described above, the composite electronic component 1 according to the exemplary embodiment of the present invention may be implemented as a single component in which the multilayer capacitor 100 and the tantalum capacitor 200 are combined due to the capsule 500.

한편, 캡슐부(500) 내에서, 적층형 커패시터(100)의 세라믹 바디(110)와 탄탈 커패시터(200)의 탄탈 바디(210) 사이에 절연부재(400)가 배치될 수 있다.Meanwhile, in the capsule part 500, an insulating member 400 may be disposed between the ceramic body 110 of the multilayer capacitor 100 and the tantalum body 210 of the tantalum capacitor 200.

절연부재(400)는 적층형 커패시터(100)의 외부 전극들과 탄탈 커패시터(200)의 탄탈 바디(210)이 예기치 않게 접속되어 쇼트가 발생되는 것을 더 효과적으로 방지하는 역할을 한다.
The insulating member 400 serves to more effectively prevent a short circuit due to unexpected connection between the external electrodes of the multilayer capacitor 100 and the tantalum body 210 of the tantalum capacitor 200.

위와 같은 구조에 따라, 도 6에 도시된 바와 같이, 본 실시 형태의 탄탈 커패시터(200)는 제1 및 제4 연결 단자(511, 514)와 연결되며, 본 실시 형태의 복합 전자 부품(1)에서 적층형 커패시터(100)와 탄탈 커패시터(200)는 서로 병렬로 연결될 수 있다.According to the above structure, as shown in FIG. 6, the tantalum capacitor 200 of this embodiment is connected to the first and fourth connection terminals 511 and 514, and the composite electronic component 1 of this embodiment The multilayer capacitor 100 and the tantalum capacitor 200 may be connected in parallel with each other.

이렇게 탄탈 커패시터(200)가 내부 리드 프레임이 없는 구조로서 탄탈 와이어(220)가 캡슐부(500)의 길이 방향의 일면으로 노출되면 탄탈 커패시터(200)의 용량을 종래의 프레임을 갖는 탄탈 커패시터에 비해 향상시킬 수 있다.In this way, when the tantalum capacitor 200 has no internal lead frame and the tantalum wire 220 is exposed to one side in the length direction of the capsule part 500, the capacity of the tantalum capacitor 200 is reduced compared to the tantalum capacitor having a conventional frame. Can be improved.

또한, 본 실시 형태는, 정전 용량 체적 효율이 높은 탄탈 커패시터와 적층형 커패시터를 하나의 전자 부품으로 복합화함으로써 고용량 및 저ESL을 실현할 수 있다.Further, in the present embodiment, a high capacitance and low ESL can be realized by combining a tantalum capacitor with high capacitance volume efficiency and a stacked capacitor into one electronic component.

탄탈 커패시터는 고체전해 커패시터로 DC-Bias 특성 및 온도 특성이 안정적이다. 그러나, ESL 및 ESR이 높아 고주파에서 임피던스가 줄어들지 않는다는 단점이 있다. Tantalum capacitors are solid electrolytic capacitors with stable DC-bias characteristics and temperature characteristics. However, there is a disadvantage in that the impedance is not reduced at high frequencies due to high ESL and ESR.

적층형 커패시터는 고주파 특성은 뛰어나지만, DC-Bias 특성 및 온도 특성에 따라 정전 용량이 저하되는 단점이 있다.The multilayer capacitor has excellent high-frequency characteristics, but has a disadvantage in that the capacitance decreases depending on the DC-bias characteristics and temperature characteristics.

LSI의 전원 회로에 사용되는 디커플링 커패시터는 LSI에 흐르는 급격한 전류 변화와 배선 인덕턴스에 의해 발생하는 전압 변동을 흡수하여 전원 전압을 안정시키므로 정전 용량이 크고 ESL이 작아야 한다.The decoupling capacitor used in the power supply circuit of the LSI stabilizes the power supply voltage by absorbing the sudden change of current flowing through the LSI and the voltage fluctuation caused by the wiring inductance, so the capacitance must be large and the ESL must be small.

본 실시 형태에 따르면, 적층형 커패시터와 탄탈 커패시터가 결합된 복합 전자 부품의 구조를 통해 적층형 커패시터와 탄탈 커패시터의 단점을 서로 보완하고, 안정된 정전 용량과 고주파 특성이 우수한 디커플링 커패시터를 제공할 수 있다.
According to the present embodiment, the disadvantages of the multilayer capacitor and the tantalum capacitor are compensated for each other through the structure of the composite electronic component in which the multilayer capacitor and the tantalum capacitor are combined, and a decoupling capacitor having stable capacitance and high frequency characteristics can be provided.

탄탈 커패시터는 고용량과 우수한 DC-Bias 특성을 구현할 수 있으며, 기판에 실장시 어쿠스틱 노이즈를 발생시키지 않는 특성을 가진다. 그러나, 탄탈 커패시터는 ESR이 높은 문제가 있다.Tantalum capacitors can implement high capacity and excellent DC-bias characteristics, and have characteristics that do not generate acoustic noise when mounted on a substrate. However, tantalum capacitors have high ESR problems.

적층형 커패시터는 ESR과 ESL은 낮지만, 탄탈 커패시터에 비해 DC-Bias 특성이 좋지 못하고 용량이 낮은 단점이 있다.Multilayer capacitors have low ESR and ESL, but have poor DC-Bias characteristics and low capacity compared to tantalum capacitors.

본 발명의 일 실시 형태에 따른 복합 전자 부품은 적층형 커패시터와 탄탈 커패시터가 결합된 복합체를 포함하기 때문에, 탄탈 커패시터의 단점인 높은 ESR을 감소시킬 수 있고, 적층형 커패시터의 단점인 DC-Bias 특성 저하를 개선할 수 있다.
Since the composite electronic component according to an embodiment of the present invention includes a composite in which a multilayer capacitor and a tantalum capacitor are combined, it is possible to reduce a high ESR, a disadvantage of a tantalum capacitor, and reduce the DC-Bias characteristic, a disadvantage of a multilayer capacitor. It can be improved.

도 7은 본 발명의 다른 실시 형태에 따른 복합 전자 부품에서 캡슐부를 제외하고 개략적으로 도시한 사시도이고, 도 8은 도 7의 적층형 커패시터를 도시한 사시도이고, 도 9는 도 8의 적층형 커패시터의 내부 전극 구조를 도시한 분리사시도이다.
FIG. 7 is a perspective view schematically illustrating a composite electronic component according to another embodiment of the present invention except for a capsule part, FIG. 8 is a perspective view illustrating the multilayer capacitor of FIG. 7, and FIG. 9 is an interior of the multilayer capacitor of FIG. It is an exploded perspective view showing the electrode structure.

여기서, 탄탈 커패시터, 캡슐부 및 기판의 구조는 앞서 설명한 일 실시 형태와 유사하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 적층형 커패시터를 도시하여 이를 토대로 구체적으로 설명하기로 한다.
Here, the structures of the tantalum capacitor, the capsule part, and the substrate are similar to those of the above-described embodiment, so a detailed description thereof will be omitted to avoid duplication, and a multilayer capacitor having a structure different from that of the previously described embodiment is shown, and based on this I will explain.

도 7 내지 도 9를 참조하면, 본 발명의 다른 실시 형태로서, 적층형 커패시터(1000)가 실장 면 쪽으로 3개의 외부 전극을 가지도록 구성될 수 있다.7 to 9, as another embodiment of the present invention, the multilayer capacitor 1000 may be configured to have three external electrodes toward a mounting surface.

본 실시 형태에서, 적층형 커패시터(1000)는 세라믹 바디(1100)의 두께 방향의 일면에 서로 이격되게 제5 및 제6 외부 전극(1310, 1320)이 배치되고, 세라믹 바디(1100)의 두께 방향의 일면에서 제5 및 제6 외부 전극(1310, 1320) 사이에 제7 외부 전극(1330)이 배치된다.In this embodiment, in the multilayer capacitor 1000, fifth and sixth external electrodes 1310 and 1320 are disposed to be spaced apart from each other on one surface of the ceramic body 1100 in the thickness direction, and in the thickness direction of the ceramic body 1100. On one side, the seventh external electrode 1330 is disposed between the fifth and sixth external electrodes 1310 and 1320.

이때, 제5 및 제5 외부 전극(1310, 1320)은 세라믹 바디(1100)의 길이 방향의 일면의 일부와 폭 방향의 양면의 일부까지 각각 연장되게 형성될 수 있다.In this case, the fifth and fifth external electrodes 1310 and 1320 may be formed to extend to a part of one surface of the ceramic body 1100 in the length direction and a part of both surfaces of the ceramic body 1100, respectively.

또한, 제7 외부 전극(1330)은 세라믹 바디(1100)의 폭 방향의 양면의 일부까지 연장되게 형성될 수 있다.Also, the seventh external electrode 1330 may be formed to extend to a part of both surfaces of the ceramic body 1100 in the width direction.

그리고, 세라믹 바디(1100)는, 폭 방향으로 적층된 복수의 유전체층(1110) 및 유전체층(1110)을 사이에 두고 폭 방향으로 번갈아 배치되는 제3 및 제4 내부 전극(1210, 1220)을 포함한다.In addition, the ceramic body 1100 includes a plurality of dielectric layers 1110 stacked in the width direction and third and fourth internal electrodes 1210 and 1220 alternately disposed in the width direction with the dielectric layers 1110 interposed therebetween. .

제3 내부 전극(1210)은 제2 바디부(1210b)와 제2 바디부(1210b)에서 세라믹 바디(1100)의 두께 방향의 일면을 통해 노출되어 제5 및 제6 외부 전극(1310, 1320)과 각각 접촉되어 전기적으로 연결되는 제3 및 제4 리드부(1210b, 1210c)를 가진다.The third internal electrode 1210 is exposed through one surface of the ceramic body 1100 in the thickness direction from the second body portion 1210b and the second body portion 1210b, and the fifth and sixth external electrodes 1310 and 1320 And third and fourth lead portions 1210b and 1210c that are in contact with each other and are electrically connected to each other.

제4 내부 전극(1220)은 제2 바디부(1210a)와 오버랩 되는 제3 바디부(1220a)와 제3 바디부(1220a)에서 세라믹 바디(1100)의 두께 방향의 일면을 통해 노출되어 제7 외부 전극(1330)과 접촉되어 전기적으로 연결되는 제5 리드부(1220b)를 가진다.
The fourth internal electrode 1220 is exposed through one surface in the thickness direction of the ceramic body 1100 in the third body portion 1220a and the third body portion 1220a overlapping with the second body portion 1210a to provide a seventh. It has a fifth lead part 1220b which is in contact with the external electrode 1330 and is electrically connected.

도 10은 본 발명의 또 다른 실시 형태에 따른 복합 전자 부품에서 캡슐부를 제외하고 개략적으로 도시한 사시도이고, 도 11은 도 10의 분리사시도이다.
FIG. 10 is a perspective view schematically illustrating a composite electronic component according to another embodiment of the present invention except for a capsule part, and FIG. 11 is an exploded perspective view of FIG. 10.

여기서, 적층형 커패시터 및 캡슐부의 구조는 앞서 설명한 일 실시 형태와 유사하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 탄탈 커패시터와 기판(단자)을 도시하여 이를 토대로 구체적으로 설명하기로 한다.
Here, the structure of the multilayer capacitor and the capsule unit is similar to the embodiment described above, so a detailed description thereof will be omitted to avoid duplication, and a tantalum capacitor and a substrate (terminal) having a structure different from that of the previously described embodiment are shown and based on this It will be described in detail.

본 실시 형태에서 탄탈 커패시터는 캡슐부(300) 내에서 길이 방향으로 적어도 2개 이상이 이격되게 배치될 수 있다.In the present embodiment, at least two tantalum capacitors may be spaced apart from each other in the length direction within the capsule part 300.

본 실시 형태의 제1 및 제2 탄탈 커패시터(2100, 2200)는 길이 방향으로 이격되게 배치되는 제1 및 제2 탄탈 바디(2110, 2210)와 제1 및 제2 탄탈 바디(2110, 2210)에서 서로 대향되는 면을 통해 인출되는 제1 및 제2 탄탈 와이어(2120, 2220)를 각각 포함한다.In the first and second tantalum capacitors 2100 and 2200 of the present embodiment, the first and second tantalum bodies 2110 and 2210 and the first and second tantalum bodies 2110 and 2210 are disposed to be spaced apart in the longitudinal direction. It includes first and second tantalum wires 2120 and 2220, respectively, which are drawn out through surfaces opposite to each other.

이때, 커패시터 실장용패턴은 길이 방향으로 이격되게 배치되는 제5 및 제6 커패시터 실장용패턴(3210, 3220)과 제5 및 제6 커패시터 실장용패턴(3210, 3220) 사이에 이격되게 배치되는 제7 및 제8 커패시터 실장용패턴(3230, 3240)을 포함한다.At this time, the capacitor mounting pattern is the fifth and sixth capacitor mounting patterns 3210 and 3220 disposed to be spaced apart in the longitudinal direction, and the fifth and sixth capacitor mounting patterns 3210 and 3220. 7 and 8 capacitor mounting patterns 3230 and 3240 are included.

제5 내지 제7 커패시터 실장용패턴에는 제1 내지 제3 외부 전극이 각각 접촉되어 전기적으로 연결된다.The first to third external electrodes are respectively in contact with the fifth to seventh capacitor mounting patterns to be electrically connected.

제1 탄탈 바디는 제5 및 제8 커패시터 실장용패턴과 접촉되어 전기적으로 연결되고, 제2 탄탈 바디는 제6 및 제8 커패시터 실장용패턴과 접촉되어 전기적으로 연결된다.The first tantalum body is in contact with the fifth and eighth capacitor mounting patterns to be electrically connected, and the second tantalum body is in contact with the sixth and eighth capacitor mounting patterns to be electrically connected.

이때, 제7 및 제8 커패시터 실장용패턴(3230, 3240)을 서로 연결되고, 제8 커패시터 실장용패턴(3240)은 기판 바디(3100)의 폭 방향의 일면으로 노출되는 연장부(3240a)를 가질 수 있다.At this time, the seventh and eighth capacitor mounting patterns 3230 and 3240 are connected to each other, and the eighth capacitor mounting pattern 3240 includes an extension part 3240a exposed to one surface of the substrate body 3100 in the width direction. Can have.

이와 같이 적층형 커패시터(100)의 외부 전극(133, 134)과 탄탈 바디(210)는 제7 및 제8 커패시터 실장용패턴(3230, 3240)의 연결에 의해 동일한 그라운드 단자로 묶이게 되므로 기판(300)의 패턴 구성이 보다 간단해질 수 있다.
In this way, the external electrodes 133 and 134 and the tantalum body 210 of the multilayer capacitor 100 are bound to the same ground terminal by the connection of the seventh and eighth capacitor mounting patterns 3230 and 3240, so the substrate 300 The pattern configuration of the can be made simpler.

또한, 제1 및 제2 탄탈 와이어(2120, 2220))는 캡슐부(500) 외부로 노출되어 외부 단자(미도시)에 의해, 도 12에 도시된 바와 같이, 각각 제5 및 제6 단자 패턴(3210, 3220)과 접속되어 제1 및 제2 탄탈 커패시터(2100, 2200)가 서로 병렬로 연결되도록 할 수 있다.In addition, the first and second tantalum wires 2120 and 2220 are exposed to the outside of the capsule unit 500 and are exposed to the outside of the capsule unit 500 by an external terminal (not shown), as shown in FIG. It is connected to the 3210 and 3220 so that the first and second tantalum capacitors 2100 and 2200 are connected in parallel with each other.

위와 같이 복합 전자 부품이 복수의 탄탈 커패시터를 포함하면, 저주파의 ESR이 더 낮아져 광대역에서 임피던스를 낮출 수 있으며, 디커플링 효과를 더 개선할 수 있다.
As described above, when the composite electronic component includes a plurality of tantalum capacitors, the low-frequency ESR is lowered, thereby lowering the impedance in a broadband range, and further improving the decoupling effect.

한편, 도면부호 3310, 3320, 3340은 각각 제1, 제2 및 제4 외부실장용패턴을 나타낸다. 커패시터 실장용패턴들과 외부실장용패턴들의 연결 구조는 앞서 설명한 일 실시 형태와 유사하므로 중복을 피하기 위하여 이하 상세한 설명은 생략한다.
Meanwhile, reference numerals 3310, 3320, and 3340 denote first, second, and fourth external mounting patterns, respectively. Since the connection structure of the capacitor mounting patterns and the external mounting patterns is similar to that of the previous embodiment, detailed descriptions will be omitted in order to avoid redundancy.

도 13은 본 발명의 또 다른 실시 형태에 따른 복합 전자 부품을 개략적으로 도시한 투명사시도이고, 도 14는 도 13의 복합 전자 부품에서 캡슐부를 제외하고 도시한 사시도이고, 도 15는 도 14의 분리사시도이다.
FIG. 13 is a transparent perspective view schematically showing a composite electronic component according to another embodiment of the present invention, FIG. 14 is a perspective view showing the composite electronic component of FIG. 13 excluding a capsule, and FIG. 15 is a separation of FIG. 14 It is a perspective view.

여기서, 앞서 설명한 일 실시 형태와 유사하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 적층형 커패시터, 탄탈 커패시터 및 기판(단자)을 도시하여 이를 토대로 구체적으로 설명하기로 한다.
Here, since it is similar to the embodiment described above, a detailed description thereof will be omitted in order to avoid duplication, and a multilayer capacitor, a tantalum capacitor, and a substrate (terminal) having a structure different from that of the above-described embodiment will be shown and described in detail based on this. To

도 13 내지 도 15를 참조하면, 본 발명의 또 다른 실시 형태로서, 탄탈 커패시터(2300)는 탄탈 와이어(2320)이 탄탈 바디(2310)의 폭 방향의 일면을 통해 노출되도록 형성될 수 있다.13 to 15, as another embodiment of the present invention, the tantalum capacitor 2300 may be formed such that the tantalum wire 2320 is exposed through one surface of the tantalum body 2310 in the width direction.

이때, 커패시터 실장용패턴은 길이 방향으로 양 끝에 배치되는 제9 및 제10 커패시터 실장용패턴(3610, 3620)과 제9 및 제10 커패시터 실장용패턴(3610, 3620) 사이에서 폭 방향으로 이격되게 배치되는 제11 및 제12 커패시터 실장용패턴(3630, 3640)을 포함한다.At this time, the capacitor mounting pattern is spaced apart in the width direction between the ninth and tenth capacitor mounting patterns 3610 and 3620 and the ninth and tenth capacitor mounting patterns 3610 and 3620 disposed at both ends in the length direction. It includes 11th and 12th capacitor mounting patterns 3630 and 3640 arranged.

제11 내지 제12 커패시터 실장용패턴(3630, 3640)은 연결부에 의해 서로 연결된다.The eleventh to twelfth capacitor mounting patterns 3630 and 3640 are connected to each other by connecting portions.

그리고, 제1 내지 제3 외부 전극은 제9 내지 제11 커패시터 실장용패턴(3610, 3620, 3630)과 각각 접촉되어 전기적으로 연결된다.In addition, the first to third external electrodes are electrically connected by contacting with the ninth to eleventh capacitor mounting patterns 3610, 3620, and 3630, respectively.

탄탈 바디는 제9, 제10 및 제12 커패시터 실장용패턴(3610, 3620, 3640)과 접촉되어 전기적으로 연결된다.The tantalum body is in contact with the ninth, tenth, and twelfth capacitor mounting patterns 3610, 3620, and 3640 to be electrically connected.

이때, 탄탈 와이어(2320)는 제12 커패시터 실장용패턴(2640)에 접속부(3641)를 상향 돌출되게 형성하여 서로 접촉시켜 전기적으로 연결할 수 있다.In this case, the tantalum wire 2320 may form a connection part 3642 upwardly protruding from the twelfth capacitor mounting pattern 2640 to contact each other to be electrically connected.

다른 예로서, 탄탈 와이어(2320)는 캡슐부(500) 외부로 노출되어 외부 단자(미도시)에 의해 제12 단자 패턴(3640)과 전기적으로 연결될 수 있다.
As another example, the tantalum wire 2320 may be exposed to the outside of the capsule part 500 and electrically connected to the twelfth terminal pattern 3640 by an external terminal (not shown).

도 16은 본 발명의 일 실시 예에 의한 복합 전자 부품과 다른 비교 예에 의한 입력 신호의 주파수 대비 임피던스를 나타낸 그래프이다.16 is a graph showing an impedance versus a frequency of an input signal according to another comparative example and a composite electronic component according to an embodiment of the present invention.

여기서, 비교 예는 2단자형 적층 세라믹 커패시터와 탄탈 커패시터를 하나의 복합 전자 부품으로 구성한 것이다.
Here, in a comparative example, a two-terminal multilayer ceramic capacitor and a tantalum capacitor are configured as one composite electronic component.

도 16을 참조하면, 실시 예 및 비교 예는, 저주파 영역에서는 탄탈 커패시터의 임피던스가 나타나고, 고주파 영역에서는 적층 세라믹 커패시터의 임피던스가 나타난다.Referring to FIG. 16, in Examples and Comparative Examples, the impedance of the tantalum capacitor appears in the low frequency region, and the impedance of the multilayer ceramic capacitor appears in the high frequency region.

따라서, 자기 공진 주파수(Self Resonant Frequency, SRF)를 기준으로 이전 혹은 이후의 주파수 영역 중 적어도 한 영역에 임피던스의 변곡점이 발생한다.Accordingly, an inflection point of impedance occurs in at least one of the frequency domains before or after the self-resonant frequency (SRF).

상기 임피던스의 변곡점은 자기 공진 주파수(SRF)를 기준으로 이전 혹은 이후의 주파수 영역 중 적어도 한 영역에 발생하거나, 이전 및 이후의 주파수 영역 모두에 발생할 수 있다.The inflection point of the impedance may occur in at least one of a frequency range before or after the self-resonant frequency (SRF), or may occur in both a frequency range before and after.

위와 같이 임피던스의 변곡점이 자기 공진 주파수를 기준으로 이전 혹은 이후의 주파수 영역 중 적어도 한 영역에서 발생하면, 전자 부품의 ESR이 낮아진다.As above, when the inflection point of the impedance occurs in at least one of the frequency ranges before or after the self-resonant frequency, the ESR of the electronic component is lowered.

또한, 실시 예는 비교 예에 비해 고주파에서의 임피던스가 더 낮게 나타나 디커플링 성능이 더 우수하다고 볼 수 있다. 비교 예는 리드 프레임의 인덕턴스에 의해 ESL이 증가하기 때문이다.In addition, it can be seen that the embodiment exhibits a lower impedance at high frequencies than the comparative example and thus has better decoupling performance. The comparative example is because ESL increases due to the inductance of the lead frame.

따라서, 실시 예의 경우 비교 예 대비 자기공진주파수(SRF)가 고주파로 이동되면서 낮은 임피던스를 나타내고 있으며, 이에 전기적 특성이 비교 예에 비해 상대적으로 개선된 것을 알 수 있다.Accordingly, in the case of the embodiment, it can be seen that the magnetic resonance frequency (SRF) is moved to a high frequency as compared to the comparative example, indicating a low impedance, and accordingly, the electrical characteristics are relatively improved compared to the comparative example.

위와 같이 실시 예는, 리드 프레임을 사용하지 않고 직접 단자 전극에 적층 세라믹 커패시터와 탄탈 커패시터를 접속하기 때문에, ESL의 증가가 거의 없으며 양호한 고주파 특성을 나타낼 수 있어서 LSI의 전압 변동이나 고주파 노이즈를 저감할 수 있다.
In the above embodiment, since the multilayer ceramic capacitor and the tantalum capacitor are directly connected to the terminal electrode without using a lead frame, there is little increase in ESL and good high-frequency characteristics can be exhibited, thereby reducing LSI voltage fluctuations and high-frequency noise. I can.

복합 전자 부품의 실장 기판Composite electronic component mounting board

본 발명의 다른 측면은, 상부에 복수의 전극 패드를 갖는 회로 기판을 포함하며, 회로 기판 위에 복합 전자 부품이 설치된다.
Another aspect of the present invention includes a circuit board having a plurality of electrode pads thereon, and a composite electronic component is provided on the circuit board.

도 19는 도 1의 복합 전자 부품이 회로 기판에 실장된 모습을 도시한 사시도이다.
19 is a perspective view showing a state in which the composite electronic component of FIG. 1 is mounted on a circuit board.

도 19를 참조하면, 본 실시 형태에 따른 복합 전자 부품의 실장 기판(600)은 복합 전자 부품이 실장되는 회로 기판(610)과, 회로 기판(610)의 상면에 서로 이격되게 형성된 제1 내지 제4 전극 패드(611, 612, 613, 미도시)를 포함한다. 상기 제4 전극 패드는 폭 방향으로 제3 전극 패드(613)와 이격되게 배치되고, 그 위에 제3 외부실장용패턴이 접속된다.Referring to FIG. 19, the mounting board 600 of the composite electronic component according to the present embodiment includes a circuit board 610 on which the composite electronic component is mounted, and first to first formed spaced apart from each other on the upper surface of the circuit board 610. 4 electrode pads 611, 612, 613 (not shown) are included. The fourth electrode pad is disposed to be spaced apart from the third electrode pad 613 in the width direction, and a third external mounting pattern is connected thereon.

위와 같이, 상기 복합 전자 부품은 제1 내지 제4 외부실장용패턴이 각각 제1 내지 제4 전극 패드 위에 각각 접촉되게 위치한 상태에서 솔더(621, 622, 623)에 의해 회로 기판(610)과 전기적으로 연결될 수 있다.
As above, the composite electronic component is electrically connected to the circuit board 610 by solders 621, 622, and 623 in a state in which the first to fourth external mounting patterns are respectively in contact with each of the first to fourth electrode pads. Can be connected to.

한편, 도 19에서는 도 1의 복합 전자 부품을 회로 기판에 실장한 구조를 도시하여 설명하고 있으나, 다른 실시 형태의 복합 전자 부품도 유사한 형태로 회로 기판 상에 실장하여 구성할 수 있다.
Meanwhile, in FIG. 19, a structure in which the composite electronic component of FIG. 1 is mounted on a circuit board is illustrated, but a composite electronic component of another embodiment may be mounted on a circuit board in a similar manner.

도 18은 본 발명의 복합 전자 부품이 LSI 전원회로의 디커플링 커패시터(decoupling capacitor)로 사용되는 일 실시 예를 개략적으로 나타낸 회로도이고, 도 19는 도 18의 복합 전자 부품의 전류변화 및 전압변동을 나타낸 그래프이다.18 is a circuit diagram schematically showing an embodiment in which the composite electronic component of the present invention is used as a decoupling capacitor of the LSI power circuit, and FIG. 19 is a current change and voltage change of the composite electronic component of FIG. It is a graph.

도 18 및 도 19를 참조하면, 디커플링 커패시터는 LSI에 흐르는 급격한 전류변화와 배선 인덕턴스에 의해 발생하는 전압변동을 흡수하여 전원전압을 안정시키는 역할을 한다. 본 발명의 일 실시 예에 의한 복합 전자 부품을 LSI 전원회로에 사용되는 디커플링 커패시터로 적용하는 경우, 도시된 바와 같이, 정전 용량이 크고 ESL이 작아 상기의 전류변화와 배선 인덕턴스에 의해 발생하는 전압변동 흡수가 잘 이루어지는 것을 알 수 있다.
18 and 19, the decoupling capacitor serves to stabilize the power supply voltage by absorbing the sudden change in current flowing through the LSI and the voltage change caused by the wiring inductance. When the composite electronic component according to an embodiment of the present invention is applied as a decoupling capacitor used in an LSI power circuit, as shown, voltage fluctuations caused by the above current change and wiring inductance are large and small ESL as shown. It can be seen that absorption is well done.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims.

따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
Therefore, various types of substitutions, modifications and changes will be possible by those of ordinary skill in the art within the scope not departing from the technical spirit of the present invention described in the claims, and this also belongs to the scope of the present invention. something to do.

1 ; 복합 전자 부품
100, 100', 1000 ; 적층형 커패시터
110, 1100 ; 세라믹 바디
111, 1110 ; 유전체층
121, 122 ; 제1 및 제2 내부 전극
200, 2300 ; 탄탈 커패시터
210, 2310 ; 탄탈 바디
220, 2320 ; 탄탈 와이어
300, 3000, 3500 ; 기판
310, 3510 ; 기판 바디
321-324 ; 제1 내지 제4 커패시터 실장용패턴
331-334 ; 제1 내지 제4 외부실장용패턴
400 ; 절연부재
500 ; 캡슐부
511-514 ; 제1 내지 제4 연결 단자
600 ; 실장 기판
610 ; 회로 기판
611-613 ; 제1 내지 제3 전극 패드
621-623 ; 솔더
1210, 1220 ; 제3 및 제4 내부 전극
1310, 1320, 1330 ; 제5 내지 제8 외부 전극
2100, 2200 ; 제1 및 제2 탄탈 커패시터
2110, 2210 ; 제1 및 제2 탄탈 바디
2120, 2220 ; 제1 및 제2 탄탈 와이어
3210, 3220, 3230, 3240 ; 제5 내지 제8 커패시터 실장용패턴
3610, 3620, 3630, 3640 ; 제9 내지 제12 커패시터 실장용패턴One ; Composite electronic components
100, 100', 1000; Stacked capacitors
110, 1100; Ceramic body
111, 1110; Dielectric layer
121, 122; First and second internal electrodes
200, 2300; Tantalum capacitor
210, 2310; Tantalum body
220, 2320; Tantalum wire
300, 3000, 3500; Board
310, 3510; Substrate body
321-324; The first to fourth capacitor mounting patterns
331-334; 1st to 4th external mounting patterns
400; Insulation member
500; Capsule part
511-514; 1st to 4th connection terminals
600; Mounting board
610; Circuit board
611-613; First to third electrode pads
621-623; Solder
1210, 1220; Third and fourth internal electrodes
1310, 1320, 1330; Fifth to eighth external electrodes
2100, 2200; First and second tantalum capacitors
2110, 2210; First and second tantalum bodies
2120, 2220; First and second tantalum wire
3210, 3220, 3230, 3240; 5th to 8th capacitor mounting patterns
3610, 3620, 3630, 3640; 9th to 12th capacitor mounting patterns

Claims

A multilayer capacitor including a ceramic body and a plurality of external electrodes disposed to be spaced apart from each other on one surface of the ceramic body in the thickness direction;
A tantalum capacitor including a tantalum body and a tantalum wire partially buried in the tantalum body, and disposed to be spaced apart from the stacked capacitor in a width direction;
A substrate on which a plurality of capacitor mounting patterns are arranged to be connected to one surface of the plurality of external electrodes and the tantalum body in the thickness direction on one surface, and a plurality of external mounting patterns respectively corresponding to the capacitor mounting patterns are arranged on the other surface ;
An encapsulation unit encapsulating the stacked capacitor and the tantalum capacitor so that the external mounting pattern of the substrate and the tantalum wire are exposed; And
A plurality of connection terminals for connecting the capacitor mounting pattern and the external mounting pattern to each other; Including,
The multilayer capacitor may include first and second external electrodes disposed to extend from one surface in the thickness direction of the ceramic body to both surfaces in the length direction, a third external electrode disposed between the first and second external electrodes, and the And a fourth external electrode disposed to correspond to the third external electrode on the other surface of the ceramic body in the thickness direction,
The capacitor mounting patterns include first and second capacitor mounting patterns respectively connected to the first and second external electrodes, and third and third capacitor mounting patterns respectively connected to and connected to the third external electrode and the tantalum body. Including 4 capacitor mounting patterns,
The external mounting pattern includes: a first external mounting pattern connected to the first and fourth capacitor mounting patterns, a second external mounting pattern connected to the second and fourth capacitor mounting patterns, and the first Including third and fourth external mounting patterns connected to the third and fourth capacitor mounting patterns, respectively,
Composite electronic components.

The method of claim 1,
A composite electronic component further comprising an insulating member disposed between the ceramic body and the tantalum body.

The method of claim 1,
The ceramic body includes a plurality of dielectric layers stacked in a width direction and first and second internal electrodes alternately disposed with the dielectric layer interposed therebetween,
The first internal electrodes are exposed through both surfaces of the ceramic body in the longitudinal direction to be connected to the first and second external electrodes, respectively,
The second internal electrode is a composite electronic component having first and second lead portions respectively exposed through both surfaces of the ceramic body in the thickness direction and connected to the third and fourth external electrodes, respectively.

delete

The method of claim 1,
A composite electronic component in which the third and fourth external electrodes are connected to each other.

The method of claim 1,
The multilayer capacitor includes fifth and sixth external electrodes disposed to be spaced apart from each other on one surface of the ceramic body in a thickness direction, and a seventh external electrode disposed between the fifth and sixth external electrodes,
The ceramic body includes a plurality of dielectric layers stacked in a width direction and third and fourth internal electrodes alternately disposed with the dielectric layer interposed therebetween,
The third internal electrode has third and fourth lead portions that are exposed through one surface of the ceramic body in the thickness direction and connected to the fifth and sixth external electrodes, respectively,
The fourth internal electrode is a composite electronic component having a fifth lead portion exposed through one surface of the ceramic body in a thickness direction to be connected to the seventh external electrode.

The method of claim 1,
The tantalum capacitor is a composite electronic component in which the tantalum wire is exposed through one surface of the tantalum body in a length direction.

A multilayer capacitor including a ceramic body and a plurality of external electrodes disposed to be spaced apart from each other on one surface of the ceramic body in the thickness direction;
A tantalum capacitor including a tantalum body and a tantalum wire partially buried in the tantalum body, and disposed to be spaced apart from the stacked capacitor in a width direction;
A substrate on which a plurality of capacitor mounting patterns are arranged to be connected to one surface of the plurality of external electrodes and the tantalum body in the thickness direction on one surface, and a plurality of external mounting patterns respectively corresponding to the capacitor mounting patterns are arranged on the other surface ;
An encapsulation unit encapsulating the stacked capacitor and the tantalum capacitor so that the external mounting pattern of the substrate and the tantalum wire are exposed; And
A plurality of connection terminals for connecting the capacitor mounting pattern and the external mounting pattern to each other; Including,
At least two or more tantalum capacitors are disposed to be spaced apart from each other in the length direction in the capsule part,
The tantalum capacitor includes first and second tantalum bodies disposed to be spaced apart in a longitudinal direction, and first and second tantalum wires disposed to face each other on the first and second tantalum bodies, respectively. Containing tantalum capacitors,
The multilayer capacitor may include first and second external electrodes disposed to extend from one surface in the thickness direction of the ceramic body to both surfaces in the length direction, a third external electrode disposed between the first and second external electrodes, and the And a fourth external electrode disposed to correspond to the third external electrode on the other surface of the ceramic body in the thickness direction,
The capacitor mounting pattern is disposed between the ninth and tenth capacitor mounting patterns and the ninth and tenth capacitor mounting patterns that are disposed to be spaced apart in the length direction and connected to the first and second external electrodes, respectively. And the eleventh and twelfth terminal patterns connected to each other,
The third external electrode is connected to the eleventh terminal pattern, the first tantalum body is connected to the ninth and twelfth terminal patterns, and the second tantalum body is connected to the tenth and twelfth terminal patterns,
Composite electronic components.

delete

A multilayer capacitor including a ceramic body and a plurality of external electrodes disposed to be spaced apart from each other on one surface of the ceramic body in the thickness direction;
A tantalum capacitor including a tantalum body and a tantalum wire partially buried in the tantalum body, and disposed to be spaced apart from the stacked capacitor in a width direction;
A substrate on which a plurality of capacitor mounting patterns are arranged to be connected to one surface of the plurality of external electrodes and the tantalum body in the thickness direction on one surface, and a plurality of external mounting patterns respectively corresponding to the capacitor mounting patterns are arranged on the other surface ;
An encapsulation unit encapsulating the stacked capacitor and the tantalum capacitor so that the external mounting pattern of the substrate and the tantalum wire are exposed; And
A plurality of connection terminals for connecting the capacitor mounting pattern and the external mounting pattern to each other; Including,
In the tantalum capacitor, the tantalum wire is exposed through one surface in the width direction of the tantalum body,
The multilayer capacitor may include first and second external electrodes disposed to extend from one surface in the thickness direction of the ceramic body to both surfaces in the length direction, a third external electrode disposed between the first and second external electrodes, and the And a fourth external electrode disposed to correspond to the third external electrode on the other surface of the ceramic body in the thickness direction,
The capacitor mounting pattern includes thirteenth and fourteenth terminal patterns disposed at both ends in a length direction and connected to each other, and fifteenth and sixteenth terminal patterns disposed to be spaced apart in a width direction between the 13th and 14th terminal patterns Including,
The first external electrode is connected to the 13th terminal pattern, the second external electrode is connected to the 14th terminal pattern, the third external electrode is connected to the 15th terminal pattern, and the tantalum body is connected to the A composite electronic component connected to the 13th, 14th, and 16th terminal patterns.

delete

A circuit board having a plurality of electrode pads thereon;
The composite electronic according to any one of claims 1 to 3, 6 to 9, and 12, wherein the external mounting patterns corresponding to the electrode pads of the circuit board are respectively connected and mounted on the circuit board. part; And
A plurality of solders respectively connecting the respective electrode pads and corresponding external mounting patterns of the composite electronic component; A mounting board for a composite electronic component comprising a.