Nothing Special   »   [go: up one dir, main page]

KR102075119B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR102075119B1
KR102075119B1 KR1020130011285A KR20130011285A KR102075119B1 KR 102075119 B1 KR102075119 B1 KR 102075119B1 KR 1020130011285 A KR1020130011285 A KR 1020130011285A KR 20130011285 A KR20130011285 A KR 20130011285A KR 102075119 B1 KR102075119 B1 KR 102075119B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
conductive semiconductor
light emitting
alinn
Prior art date
Application number
KR1020130011285A
Other languages
Korean (ko)
Other versions
KR20140098518A (en
Inventor
정성이
최미경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130011285A priority Critical patent/KR102075119B1/en
Publication of KR20140098518A publication Critical patent/KR20140098518A/en
Application granted granted Critical
Publication of KR102075119B1 publication Critical patent/KR102075119B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자에 관한 것이다. 실시예에 따른 발광소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 활성층, 상기 활성층 상에 배치되며, 제2 도전형 반도체층, 상기 제2 도전형 반도체층 상에 배치되는 AlInN층 및 상기 AlInN층 상에 배치되는 제3 도전형 반도체층을 포함하고, 상기 AlInN층에 있어서, 상기 제2 도전형 반도체층에 접하는 영역은 상기 제3 도전형 반도체층에 접하는 영역보다 In 함량이 더 적을 수 있다.The embodiment relates to a light emitting device. The light emitting device according to the embodiment includes a first conductive semiconductor layer, an active layer disposed on the first conductive semiconductor layer, and an active layer disposed on the second conductive semiconductor layer and the second conductive semiconductor layer. And an AlInN layer disposed thereon and a third conductive semiconductor layer disposed on the AlInN layer, wherein the region in contact with the second conductive semiconductor layer in the AlInN layer is less than the region in contact with the third conductive semiconductor layer. The In content may be less.

Description

발광소자{Light emitting device}Light emitting device

실시예는 발광소자에 관한 것이다.The embodiment relates to a light emitting device.

발광 다이오드(Light Emitting Diode, LED)는 화합물 반도체의 특성을 이용해 전기 신호를 광의 형태로 변환시키는 소자로, 가정용 가전제품, 리모컨, 전광판, 표시기, 각종 자동화 기기 등에 사용되고 있으며, 점차 사용 영역이 넓어지고 있는 추세이다.Light Emitting Diode (LED) is a device that converts an electric signal into a light form using the characteristics of a compound semiconductor. It is used in home appliances, remote controls, electronic displays, indicators, and various automation devices, and its use area is gradually increasing. There is a trend.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mount device type in order to directly mount on a printed circuit board (PCB) board. Accordingly, LED lamps, which are used as display elements, are also being developed as surface mount device types. . Such a surface mount device can replace a conventional simple lighting lamp, which is used as a lighting display that emits various colors, a character display, and an image display.

이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높아지는 바, LED의 발광휘도를 증가시키기 위해서는 발광효율을 증가시키는 것이 필요하다.As the usage area of the LED expands as described above, the luminance required for electric light used for living, electric light for rescue signals, etc. increases, and therefore, it is necessary to increase the luminous efficiency in order to increase the luminous luminance of the LED.

이와 같은 LED는 활성층에서 전자와 정공의 재결합으로 빛이 발생하는데, 전자의 이동도가 정공보다 커서, 전자가 활성층을 넘어 p형 반도체층으로 오버플로우되는 것을 방지하기 위해 전자차단층을 형성하여, 발광효율을 증가시키고 있다.Such LEDs generate light by recombination of electrons and holes in the active layer. The mobility of electrons is greater than that of holes, forming an electron blocking layer to prevent electrons from overflowing the active layer to the p-type semiconductor layer. It is increasing the luminous efficiency.

이에 대해, 한국공개특허 10-2012-0111364에서는 기판과 제1 도전형 반도체층 사이에 전위차단층이 배치된 발광소자를 개시하고 있다. In contrast, Korean Laid-Open Patent Publication No. 10-2012-0111364 discloses a light emitting device in which a potential blocking layer is disposed between a substrate and a first conductive semiconductor layer.

그러나, p형 반도체층이 서로 다른 물질을 포함하는 복수의 층으로 형성되는경우, 상기 복수의 층 사이에는 격자 부정합으로 인한 전위 발생이 증가하여, p형 반도체층의 전기적 특성과 발광소자의 전체적인 특성을 저하시키는 문제가 있다.However, when the p-type semiconductor layer is formed of a plurality of layers including different materials, the potential generation due to lattice mismatch increases between the plurality of layers, thereby the electrical characteristics of the p-type semiconductor layer and the overall characteristics of the light emitting device. There is a problem of lowering.

다른 물질로 형성되는 p형 반도체층 사이의 격자 부정합을 완화하여 전위발생을 억제할 수 있는 발광소자를 제공하고자 한다.An object of the present invention is to provide a light emitting device capable of suppressing potential generation by alleviating lattice mismatch between p-type semiconductor layers formed of different materials.

실시예에 따른 발광소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 활성층, 상기 활성층 상에 배치되며, 제2 도전형 반도체층, 상기 제2 도전형 반도체층 상에 배치되는 AlInN층 및 상기 AlInN층 상에 배치되는 제3 도전형 반도체층을 포함하고, 상기 AlInN층에 있어서, 상기 제2 도전형 반도체층에 접하는 영역은 상기 제3 도전형 반도체층에 접하는 영역보다 In 함량이 더 적을 수 있다.The light emitting device according to the embodiment includes a first conductive semiconductor layer, an active layer disposed on the first conductive semiconductor layer, and an active layer disposed on the second conductive semiconductor layer and the second conductive semiconductor layer. And an AlInN layer disposed thereon and a third conductive semiconductor layer disposed on the AlInN layer, wherein the region in contact with the second conductive semiconductor layer in the AlInN layer is less than the region in contact with the third conductive semiconductor layer. The In content may be less.

실시예에 따른 발광소자는 다른 물질로 형성되는 p형 반도체층 사이에 AlInN층을 형성함으로써, p형 반도체층의 격자 부정합을 완화시킬 수 있다. 따라서, 전위 발생을 억제하여, 결함구조를 감소시킴으로써, p형 반도체층의 전기적 특성 및 발광소자의 전체적인 특성을 개선시키는 효과가 있다.In the light emitting device according to the embodiment, the lattice mismatch of the p-type semiconductor layer can be alleviated by forming an AlInN layer between the p-type semiconductor layers formed of different materials. Therefore, by suppressing the generation of dislocations and reducing the defect structure, there is an effect of improving the electrical characteristics of the p-type semiconductor layer and the overall characteristics of the light emitting device.

도 1은 실시예에 따른 수평형 발광소자의 단면을 나타내는 단면도이다.
도 2는 다른 실시예에 따른 수평형 발광소자의 단면을 나타내는 단면도이다.
도 3은 실시예에 따른 수직형 발광소자의 단면을 나타내는 단면도이다.
도 4 내지 도 8은 실시예에 따른 발광소자의 제조공정을 나타내는 도이다.
도 9는 실시예에 따른 발광소자를 포함하는 발광소자 패키지의 단면도이다.
도 10a는 실시예에 따른 발광소자 모듈을 포함하는 조명장치를 도시한 사시도이며, 도 10b는 도 10a의 조명장치의 C -C'를 도시한 단면도이다.
도 11 및 도 12는 실시예에 따른 광학시트를 포함하는 액정표시장치의 분해 사시도이다.1 is a cross-sectional view showing a cross section of a horizontal light emitting device according to the embodiment.
2 is a cross-sectional view illustrating a cross section of a horizontal light emitting device according to another embodiment.
3 is a cross-sectional view showing a cross section of a vertical light emitting device according to the embodiment.
4 to 8 are views showing a manufacturing process of the light emitting device according to the embodiment.
9 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment.
10A is a perspective view illustrating a lighting device including a light emitting device module according to an embodiment, and FIG. 10B is a cross-sectional view illustrating C-C 'of the lighting device of FIG. 10A.
11 and 12 are exploded perspective views of a liquid crystal display device including the optical sheet according to the embodiment.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be embodied in various different forms, and the present embodiments merely make the disclosure of the present invention complete, and those of ordinary skill in the art to which the present invention belongs. It is provided to fully inform the person having the scope of the invention, which is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The spatially relative terms " below ", " beneath ", " lower ", " above ", " upper " It can be used to easily describe the correlation of a device or components with other devices or components. Spatially relative terms are to be understood as terms that include different directions of the device in use or operation in addition to the directions shown in the figures. For example, when flipping a device shown in the figure, a device described as "below" or "beneath" of another device may be placed "above" of another device. Thus, the exemplary term "below" can encompass both an orientation of above and below. The device can also be oriented in other directions, so that spatially relative terms can be interpreted according to orientation.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, “comprises” and / or “comprising” refers to the presence of one or more other components, steps, operations and / or elements. Or does not exclude additions.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms used in the present specification (including technical and scientific terms) may be used in a sense that can be commonly understood by those skilled in the art. In addition, the terms defined in the commonly used dictionaries are not ideally or excessively interpreted unless they are specifically defined clearly.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다. In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size and area of each component does not necessarily reflect the actual size or area.

또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.In addition, the angle and direction mentioned in the process of describing the structure of the light emitting device in the embodiment are based on those described in the drawings. In the description of the structure of the light emitting device in the specification, if the reference point and the positional relationship with respect to the angle is not clearly mentioned, reference is made to related drawings.

도 1은 실시예에 따른 수평형 발광소자의 단면을 나타내는 단면도이다.1 is a cross-sectional view showing a cross section of a horizontal light emitting device according to the embodiment.

도 1을 참조하면, 실시예에 따른 발광소자(100)는 성장기판(110), 버퍼층(120), 제1 도전형 반도체층(131), 활성층(132), 제2 도전형 반도체층(141), AlInN층(142), 제3 도전형 반도체층(143), 제1 전극(160) 및 제2 전극(150)을 포함할 수 있다.Referring to FIG. 1, the light emitting device 100 according to the embodiment may include a growth substrate 110, a buffer layer 120, a first conductivity type semiconductor layer 131, an active layer 132, and a second conductivity type semiconductor layer 141. ), An AlInN layer 142, a third conductive semiconductor layer 143, a first electrode 160, and a second electrode 150.

성장기판(110)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga203 중 적어도 어느 하나로 형성될 수 있다. 이러한 성장기판(110)은 습식세척을 하여 표면의 불순물을 제거할 수 있고, 성장기판(110)은 광추출효율을 향상시키기 위해 표면이 패터닝(Patterned SubStrate, PSS)될 수 있으나, 이에 한정하지는 않는다.The growth substrate 110 may be formed of a conductive substrate or an insulating substrate. For example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 0 It may be formed of at least one of three . The growth substrate 110 may be wet-washed to remove impurities from the surface, and the growth substrate 110 may be patterned (Ptterned SubStrate, PSS) to improve light extraction efficiency, but is not limited thereto. .

성장기판(110) 상에는 성장기판(110)과 제1 도전형 반도체층(131)간의 격자 부정합을 완화하고 도전형 반도체층들이 용이하게 성장될 수 있도록 버퍼층(120)을 형성할 수 있다.The buffer layer 120 may be formed on the growth substrate 110 to mitigate lattice mismatch between the growth substrate 110 and the first conductive semiconductor layer 131 and to easily grow the conductive semiconductor layers.

버퍼층(120)은 AlN, GaN를 포함하여 AlInN/GaN 적층 구조, InGaN/GaN 적층 구조, AlInGaN/InGaN/GaN의 적층 구조 등의 구조로 형성될 수 있다.The buffer layer 120 may be formed of an AlInN / GaN stacked structure including AlN and GaN, an InGaN / GaN stacked structure, and a stacked structure of AlInGaN / InGaN / GaN.

발광구조물(130)은 성장기판(110) 상에 위치하며, 제1 도전형 반도체층(131), 활성층(132), 제2 도전형 반도체층(141), AlInN층(142) 및 제3 도전형 반도체층(143)을 포함할 수 있고, 제1 도전형 반도체층(131)과 제3 도전형 반도체층(141) 사이에 활성층(132)이 개재된 구성으로 이루어질 수 있다.The light emitting structure 130 is positioned on the growth substrate 110 and has a first conductivity type semiconductor layer 131, an active layer 132, a second conductivity type semiconductor layer 141, an AlInN layer 142, and a third conductivity. It may include a type semiconductor layer 143, the active layer 132 is interposed between the first conductive type semiconductor layer 131 and the third conductive type semiconductor layer 141.

제1 도전형 반도체층(131)은 AlxInyGa(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 어느 하나 이상으로 형성될 수 있다. 또한 N를 대신하여 다른 5족 원소를 이용하여 형성될 수 있다. 예를 들어, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP 및 InP 중 어느 하나 이상으로 형성될 수 있다. 또한, 제1 도전형 반도체층(131)이 일 예로, n형 반도체층인 경우는, n형 불순물로서, Si, Ge, Sn, Se, Te 등을 포함할 수 있다. 이하, 제1 도전형 반도체층은 n형 반도체층인 것을 예로 들어 설명하기로 한다.The first conductive semiconductor layer 131 is a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0 = x = 1, 0 = y = 1, 0 = x + y = 1), for example For example, at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN may be formed. It may also be formed using other Group 5 elements instead of N. For example, it may be formed of any one or more of AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP. For example, when the first conductivity type semiconductor layer 131 is an n-type semiconductor layer, the n-type impurity may include Si, Ge, Sn, Se, Te, or the like. Hereinafter, the first conductive semiconductor layer will be described as an example of an n-type semiconductor layer.

제1 도전형 반도체층(131)상에는 활성층(132)이 형성될 수 있다. 활성층(132)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.The active layer 132 may be formed on the first conductive semiconductor layer 131. The active layer 132 is a region where electrons and holes are recombined. The active layer 132 transitions to a low energy level as the electrons and holes recombine, and may generate light having a corresponding wavelength.

활성층(132)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. The active layer 132 may include, for example, a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It may be formed, and may be formed of a single quantum well structure or a multi quantum well structure (MQW).

따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다. Therefore, more electrons are collected at the low energy level of the quantum well layer, and as a result, the probability of recombination of electrons and holes can be increased, thereby improving the luminous effect. Also, a quantum wire structure or a quantum dot structure may be included.

활성층(132)상에는 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)이 형성될 수 있다. 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)은 p형 반도체층으로 구현되어, 활성층(132)에 정공을 주입할 수 있다. 예를 들어 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 불순물로 도핑될 수 있다. 이하, 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)이 모두 p형 불순물이 도핑된 AlGaN층이거나, 제2 도전형 반도체층(141)은 p형 불순물이 도핑된 AlGaN층이고, 제3 도전형 반도체층(143)은 p형 불순물이 도핑된 GaN층인 것을 예로 들어 설명한다.The second conductive semiconductor layer 141 and the third conductive semiconductor layer 143 may be formed on the active layer 132. The second conductive semiconductor layer 141 and the third conductive semiconductor layer 143 may be implemented as p-type semiconductor layers to inject holes into the active layer 132. For example, the p-type semiconductor layer is a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1), for example It may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and may be doped with p-type impurities such as Mg, Zn, Ca, Sr, and Ba. Hereinafter, both the second conductive semiconductor layer 141 and the third conductive semiconductor layer 143 may be AlGaN layers doped with p-type impurities, or the second conductive semiconductor layer 141 may be AlGaN doped with p-type impurities. Layer and the third conductive semiconductor layer 143 is described as an example of a GaN layer doped with p-type impurities.

이때, 제2 도전형 반도체층의 Al 조성비는 0.3 내지 0.9일 수 있으며, 제3 도전형 반도체층의 Al 조성비는 0.1 이하일 수 있다.In this case, the Al composition ratio of the second conductive semiconductor layer may be 0.3 to 0.9, and the Al composition ratio of the third conductive semiconductor layer may be 0.1 or less.

한편, 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143) 사이에는 AlInN층(142)이 형성될 수 있다. AlInN층(142)은 서로 다른 물질 또는 서로 다른 조성비를 가지는 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143) 사이에 형성되어, 격자 부정합을 완화시키는 역할을 할 수 있다.An AlInN layer 142 may be formed between the second conductive semiconductor layer 141 and the third conductive semiconductor layer 143. The AlInN layer 142 may be formed between the second conductive semiconductor layer 141 and the third conductive semiconductor layer 143 having different materials or different composition ratios, and may serve to mitigate lattice mismatch.

제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)이 서로 다른 물질로 형성되는 경우, 계면에서는 격자상수 차이로 인한 스트레인(strain)이 발생하게 되며, 이에 의해 전위 발생이 증가하게 되고, 이로 인해 발생한 결함들은 발광소자의 전체적인 성능 및 효율을 저하시킨다.When the second conductive semiconductor layer 141 and the third conductive semiconductor layer 143 are formed of different materials, strain is generated at the interface due to a lattice constant difference, thereby increasing dislocations. As a result, defects generated thereby lower the overall performance and efficiency of the light emitting device.

예를 들어, 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)이 모두 AlGaN층이고, 제2 도전형 반도체층(141)의 Al 함량이 제3 도전형 반도체층(143)의 Al 함량보다 높은 경우이거나 제2 도전형 반도체층(141)은 AlGaN층이고, 제3 도전형 반도체층(143)은 GaN층인 경우, AlInN층(142)에 있어서, 제2 도전형 반도체층(141)에 접하는 영역의 In 함량이 제3 도전형 반도체층(143)에 접하는 영역의 In 함량보다 적어지도록 형성할 수 있다.For example, the second conductive semiconductor layer 141 and the third conductive semiconductor layer 143 are both AlGaN layers, and the Al content of the second conductive semiconductor layer 141 is the third conductive semiconductor layer 143. Is higher than the Al content or the second conductivity-type semiconductor layer 141 is an AlGaN layer, and the third conductivity-type semiconductor layer 143 is a GaN layer. The In content of the region in contact with 141 may be smaller than the In content of the region in contact with the third conductive semiconductor layer 143.

상기와 같이 형성하면, 상대적으로 입자의 크기가 작은 Al 함량이 높은 제2 도전형 반도체층(141)과 접하는 영역에는 상대적으로 입자의 크기가 큰 In 함량이 적어지므로 격자 부정합을 효율적으로 완화시킬 수 있다. 반면에 상대적으로 Al 함량이 낮은 제3 도전형 반도체층(143)과 접하는 영역에는 상대적으로 입자의 크기가 큰 In 함량이 많아지므로 격자 부정합을 효율적으로 완화시킬 수 있다.When formed as described above, in the region in contact with the second conductive semiconductor layer 141 having a relatively small Al content, the In content having a relatively large particle size decreases, so that lattice mismatch can be effectively alleviated. have. On the other hand, in the region in contact with the third conductivity-type semiconductor layer 143 having a relatively low Al content, the In content having a larger particle size increases, so that lattice mismatch can be effectively alleviated.

또한, 격자부정합을 효율적으로 완화시키기 위해 AlInN층(142)의 In 함량이 적층방향을 따라서 선형적으로 증가하도록 형성할 수 있다.In addition, in order to effectively mitigate lattice mismatch, the In content of the AlInN layer 142 may be formed to increase linearly along the stacking direction.

한편, AlInN층(142)의 두께는 10 내지 30nm일 수 있다. AlInN층(142)의 두께는 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)의 특성에 영향을 주지 않는 범위로 형성되어야 한다.Meanwhile, the thickness of the AlInN layer 142 may be 10 to 30 nm. The thickness of the AlInN layer 142 should be formed in a range that does not affect the characteristics of the second conductive semiconductor layer 141 and the third conductive semiconductor layer 143.

AlInN층(142)의 두께가 10nm보다 작은 경우, AlInN층(142)이 제2 도전형 반도체층(141)과 제3 도전형 반도체층(143) 사이의 격자 부정합을 완화시키는 효과가 미비하며, AlInN층(142)의 두께가 30nm보다 큰 경우, AlInN층(142)이 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)의 특성에 영향을 주어, 발광소자의 전체적인 성능을 저하시킬 수 있다. 또한, 활성층에서 형성되는 광을 흡수하여 광효율이 저하될 수 있으며, 저항이 증가하여, 작동전압을 증가시킬 수 있다. 따라서, AlInN층(142)의 두께는 10 내지 30nm일 수 있다.When the thickness of the AlInN layer 142 is smaller than 10 nm, the AlInN layer 142 may not have sufficient effect of mitigating lattice mismatch between the second conductive semiconductor layer 141 and the third conductive semiconductor layer 143. When the thickness of the AlInN layer 142 is greater than 30 nm, the AlInN layer 142 affects the characteristics of the second conductive semiconductor layer 141 and the third conductive semiconductor layer 143, and thus the overall performance of the light emitting device. Can be lowered. In addition, by absorbing the light formed in the active layer may lower the light efficiency, the resistance is increased, it is possible to increase the operating voltage. Therefore, the thickness of the AlInN layer 142 may be 10 to 30 nm.

또한, AlInN층(142)의 In의 조성비는 0.018 내지 0.18일 수 있다.In addition, the composition ratio of In of the AlInN layer 142 may be 0.018 to 0.18.

AlInN층(142)의 In의 조성비가 0.018보다 작은 경우, 제2 도전형 반도체층(141)과 제3 도전형 반도체층(143) 사이의 격자 부정합을 완화시키는 효과가 미비하며, AlInN층(142)의 In의 조성비가 0.18보다 큰 경우, 제2 도전형 반도체층(141)과 제3 도전형 반도체층(143) AlInN층(142)을 형성하지 않는 경우보다 격자 부정합이 심화될 수 있다. 따라서, AlInN층(142)의 In 조성비는 0.018 내지 0.18일 수 있다.When the composition ratio of In of the AlInN layer 142 is smaller than 0.018, the effect of mitigating lattice mismatch between the second conductive semiconductor layer 141 and the third conductive semiconductor layer 143 is insufficient, and the AlInN layer 142 When the composition ratio of In is greater than 0.18, lattice mismatch may be deeper than when the AlInN layer 142 of the second conductive semiconductor layer 141 and the third conductive semiconductor layer 143 is not formed. Therefore, the In composition ratio of the AlInN layer 142 may be 0.018 to 0.18.

한편, 도 2를 참조하면, AlInN층(142)은 제1 AlInN층(142a) 및 제2 AlInN층(142b)을 포함할 수 있으며, 제1 AlInN층(142a)은 제2 도전형 반도체층(141) 상에 배치되고, 제2 AlInN층(142b)은 제1 AlInN층(142a) 상에 배치될 수 있다.Meanwhile, referring to FIG. 2, the AlInN layer 142 may include a first AlInN layer 142a and a second AlInN layer 142b, and the first AlInN layer 142a may include a second conductive semiconductor layer ( 141 and a second AlInN layer 142b may be disposed on the first AlInN layer 142a.

이때, 제1 AlInN층(142a)의 In 함량은 제2 AlInN층(142b)의 In 함량보다 더 적을 수 있다. In this case, the In content of the first AlInN layer 142a may be less than the In content of the second AlInN layer 142b.

예를 들어, 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)이 모두 AlGaN층이고, 제2 도전형 반도체층(141)의 Al 함량이 제3 도전형 반도체층(143)의 Al 함량보다 높은 경우이거나 제2 도전형 반도체층(141)은 AlGaN층이고, 제3 도전형 반도체층(143)은 GaN층인 경우, AlInN층(142)에 있어서, 제2 도전형 반도체층(141)에 상에 배치되는 제1 AlInN층(142a)의 In 함량이 제1 AlInN층(142a) 상에 배치되는 제2 AlInN층(142b)의 In 함량보다 적어지도록 형성할 수 있다.For example, the second conductive semiconductor layer 141 and the third conductive semiconductor layer 143 are both AlGaN layers, and the Al content of the second conductive semiconductor layer 141 is the third conductive semiconductor layer 143. Is higher than the Al content or the second conductivity-type semiconductor layer 141 is an AlGaN layer, and the third conductivity-type semiconductor layer 143 is a GaN layer. The In content of the first AlInN layer 142a disposed on 141 may be smaller than the In content of the second AlInN layer 142b disposed on the first AlInN layer 142a.

상기와 같이 형성하면, 상대적으로 입자의 크기가 작은 Al 함량이 높은 제2 도전형 반도체층(141)과 가까이 배치되는 제1 AlInN층(142a)에는 상대적으로 입자의 크기가 큰 In 함량이 적어지므로, 격자 부정합을 효율적으로 완화시킬 수 있다. 반면에 상대적으로 Al 함량이 낮은 제3 도전형 반도체층(143)과 가까이 배치되는 제2 AlInN층(142b)에는 상대적으로 입자의 크기가 큰 In 함량이 많아지므로 격자 부정합을 효율적으로 완화시킬 수 있다.When formed as described above, since the first AlInN layer 142a disposed close to the second conductive semiconductor layer 141 having a relatively high Al content, the In content having a relatively large particle size is reduced. The lattice mismatch can be effectively alleviated. On the other hand, in the second AlInN layer 142b disposed close to the third conductive semiconductor layer 143 having a relatively low Al content, the In content having a larger particle size increases, so that lattice mismatch can be effectively alleviated. .

한편, 제1 AlInN층(142a)의 In 함량은 제2 도전형 반도체층(141)의 Al 함량에 반비례할 수 있다. 제2 도전형 반도체층(143)의 Al 함량이 많아지는 경우, 제2 도전형 반도체층(141) 상에 배치되는 제1 AlInN층(142a)의 In 함량이 적어져야 격자 부정합을 효율적으로 완화시킬 수 있다.Meanwhile, the In content of the first AlInN layer 142a may be inversely proportional to the Al content of the second conductive semiconductor layer 141. When the Al content of the second conductivity-type semiconductor layer 143 increases, the In content of the first AlInN layer 142a disposed on the second conductivity-type semiconductor layer 141 must be reduced to effectively mitigate lattice mismatch. Can be.

또한, 제2 AlInN층(142a)의 In 함량은 제3 도전형 반도체층(143)의 Al 함량에 반비례할 수 있다. 제3 도전형 반도체층(143)의 Al 함량이 많아지는 경우, 제3 도전형 반도체층(143) 아래에 배치되는 제2 AlInN층(142b)의 In 함량이 적어져야 격자 부정합을 효율적으로 완화시킬 수 있다.In addition, the In content of the second AlInN layer 142a may be inversely proportional to the Al content of the third conductive semiconductor layer 143. When the Al content of the third conductive semiconductor layer 143 increases, the In content of the second AlInN layer 142b disposed under the third conductive semiconductor layer 143 should be reduced to effectively mitigate lattice mismatch. Can be.

한편, 도 2에서는 AlInN층(142)이 두개의 층으로 구성되는 것을 도시하고 설명하였지만, 이에 한정되는 것은아니며, AlInN층(142)은 제3 AlInN층(미도시)을 더 포함할 수 있으며, 이때, 제2 도전형 반도체층(141)에 가까운 층일수록 상대적으로 In 함량이 적을 수 있다.Meanwhile, although FIG. 2 illustrates and described that the AlInN layer 142 is composed of two layers, the present invention is not limited thereto. The AlInN layer 142 may further include a third AlInN layer (not shown). At this time, the layer closer to the second conductivity-type semiconductor layer 141 may have a relatively smaller In content.

한편, 상술한 제1 도전형 반도체층(131), 활성층(132), 제2 도전형 반도체층(141), AlInN층(142) 및 제3 도전형 반도체층(143)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer 131, the active layer 132, the second conductive semiconductor layer 141, the AlInN layer 142, and the third conductive semiconductor layer 143 may be formed using an organometallic chemical vapor deposition method. MOCVD; Metal Organic Chemical Vapor Deposition (CVD), Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE; Molecular Beam Epitaxy) HVPE (Hdride Vapor Phase Epitaxy), sputtering (Sputtering), etc. may be formed using, but is not limited thereto.

다시 도 1을 참조하면, 제1 도전형 반도체층(131) 상에는 제1 전극(160)이 형성될 수 있고, 제3 도전형 반도체층(143) 상에는 제2 전극(150)이 형성될 수 있다.Referring back to FIG. 1, a first electrode 160 may be formed on the first conductive semiconductor layer 131, and a second electrode 150 may be formed on the third conductive semiconductor layer 143. .

이때, 제3 도전형 반도체층(143)부터 제1 도전형 반도체층(131)의 일부분까지 메사 식각함으로써, 제1 전극(160)을 형성할 수 있는 공간을 확보할 수 있다. 제1 도전형 반도체층(131) 표면의 식각되어 노출된 영역에 제1 전극(160)을 형성할 수 있다. In this case, mesa etching may be performed from the third conductive semiconductor layer 143 to a part of the first conductive semiconductor layer 131 to secure a space for forming the first electrode 160. The first electrode 160 may be formed in an etched and exposed area of the surface of the first conductive semiconductor layer 131.

또한, 제1 전극(160) 및 제2 전극(150)은 전도성 물질로 형성될 수 있으며, 예를 들어 인듐(In), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 금(Au), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 레늄(Re), 마그네슘(Mg), 아연(Zn), 하프늄(Hf), 탄탈(Ta), 로듐(Rh), 이리듐(Ir), 텅스텐(W), 티타늄(Ti), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 니오브(Nb), 알루미늄(Al), 니켈(Ni) 및 구리(Cu) 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.In addition, the first electrode 160 and the second electrode 150 may be formed of a conductive material, for example, indium (In), cobalt (Co), silicon (Si), germanium (Ge), and gold (Au). ), Palladium (Pd), platinum (Pt), ruthenium (Ru), rhenium (Re), magnesium (Mg), zinc (Zn), hafnium (Hf), tantalum (Ta), rhodium (Rh), iridium (Ir) ), Tungsten (W), titanium (Ti), silver (Ag), chromium (Cr), molybdenum (Mo), niobium (Nb), aluminum (Al), nickel (Ni) and copper (Cu) It may be formed or formed of two or more alloys, it may be formed by stacking two or more different materials.

도 3은 실시예에 따른 수직형 발광소자의 단면을 나타내는 단면도이다.3 is a cross-sectional view showing a cross section of a vertical light emitting device according to the embodiment.

도 3을 참조하면, 실시예에 따른 수직형 발광소자(200)는 지지기판(210), 제1 도전형 반도체층(231), 활성층(232), 및 제2 도전형 반도체층(241), AlInN층(242) 및 제3 도전형 반도체층(243)을 포함하는 발광구조물(230), 제2 전극층(260), 전도층(270) 및 제1 전극(250)을 포함할 수 있다. 도 1의 실시예와 비교하면, 지지기판(210), 전도층(270), 제2 전극층(240)을 더 포함한다는 차이가 있다. 이하 동일한 구성요소에 대한 설명은 생략한다.Referring to FIG. 3, the vertical light emitting device 200 according to the embodiment may include a support substrate 210, a first conductive semiconductor layer 231, an active layer 232, and a second conductive semiconductor layer 241. The light emitting structure 230 including the AlInN layer 242 and the third conductive semiconductor layer 243, the second electrode layer 260, the conductive layer 270, and the first electrode 250 may be included. Compared with the embodiment of FIG. 1, there is a difference that the support substrate 210, the conductive layer 270, and the second electrode layer 240 are further included. Description of the same components will be omitted below.

지지기판(210)은 전도성 물질로 형성 될 수 있으며, 예를 들어, 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈(Ta), 은(Ag), 백금(Pt), 크롬(Cr), Si, Ge, GaAs, ZnO, GaN, Ga2O3 또는 SiC, SiGe, CuW 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.Support substrate 210 may be formed of a conductive material, for example, gold (Au), nickel (Ni), tungsten (W), molybdenum (Mo), copper (Cu), aluminum (Al), tantalum ( Ta), silver (Ag), platinum (Pt), chromium (Cr), Si, Ge, GaAs, ZnO, GaN, Ga 2 O 3 or SiC, SiGe, CuW or any one of two or more alloys to be formed It may be formed by stacking two or more different materials.

이와 같은 지지기판(210)은 발광소자(200)에서 발생하는 열의 방출을 용이하게 하여 발광소자(200)의 열적 안정성을 향상시킬 수 있다.The support substrate 210 may facilitate the emission of heat generated from the light emitting device 200 to improve the thermal stability of the light emitting device 200.

지지기판(210) 상으로는 지지기판(210)과 전도층(270)의 결합을 위하여 결합층(미도시)을 형성할 수 있다. 결합층(미도시)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.A bonding layer (not shown) may be formed on the support substrate 210 to couple the support substrate 210 and the conductive layer 270 to each other. The bonding layer (not shown) is, for example, a group consisting of gold (Au), tin (Sn), indium (In), silver (Ag), nickel (Ni), niobium (Nb), and copper (Cu). It may be formed of a material selected from or alloys thereof.

전도층(270)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W), 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다. The conductive layer 270 is a material selected from the group consisting of nickel (Ni), platinum (Pt), titanium (Ti), tungsten (W), vanadium (V), iron (Fe), and molybdenum (Mo). Or they may be made of an alloy optionally included.

전도층(270)은 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, 전도층(270)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. 실시예에 따라 전도층(270)은 복수의 레이어로 형성될 수도 있다. Conductive layer 270 may be formed using a sputtering deposition method. When using a sputtering deposition method, when ionized atoms are accelerated by an electric field to impinge on the source material of the conductive layer 270, atoms of the source material are ejected and deposited. In addition, according to the embodiment, an electrochemical metal deposition method, a bonding method using a eutectic metal, or the like may be used. In some embodiments, the conductive layer 270 may be formed of a plurality of layers.

전도층(270)은 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다. The conductive layer 270 may have an effect of minimizing mechanical damage (breaking or peeling, etc.) that may occur in the manufacturing process of the light emitting device.

또한, 전도층(270)은 지지기판(210) 또는 결합층(미도시)을 구성하는 금속 물질이 발광 구조물(230)으로 확산되는 것을 방지하는 효과가 있다.In addition, the conductive layer 270 may have an effect of preventing the metal material constituting the support substrate 210 or the bonding layer (not shown) from being diffused into the light emitting structure 230.

다시 도 3을 참조하면, 제2 전극층(260) 은 금속과 투광성 전도층을 선택적으로 사용할 수 있으며, 발광구조물(230)에 전원을 제공한다. 제2 전극층(260)은 전도성 재질을 포함하여 형성될 수 있다. 예를 들면, 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) ), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나로 형성될 수 있다. 다만 이에 한정되는 것은 아니다.Referring back to FIG. 3, the second electrode layer 260 may selectively use a metal and a transparent conductive layer, and provide power to the light emitting structure 230. The second electrode layer 260 may be formed including a conductive material. For example, nickel (Ni), platinum (Pt), ruthenium (Ru), iridium (Ir), rhodium (Rh), tantalum (Ta), molybdenum (Mo), titanium (Ti), silver (Ag), tungsten (W), copper (Cu), chromium (Cr), palladium (Pd), vanadium (V), cobalt (Co), niobium (Nb), zirconium (Zr), indium tin oxide (ITO), Aluminum zinc oxide (AZO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium (IGTO) tin oxide), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrO x , RuO x , RuO x / ITO, Ni / IrO x / Au, or Ni / IrO x / Au / ITO Can be. However, it is not limited thereto.

또한, 제2 전극층(260)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. In addition, the second electrode layer 260 may be formed of a single layer or multiple layers of a reflective electrode material having ohmic characteristics.

제2 전극층(260)은 오믹층(261)/반사층(262)/본딩층(미도시)의 구조이거나, 오믹층(261)/반사층(262)의 적층 구조이거나, 반사층(오믹 포함)(262)/본딩층(미도시)의 구조일 수 있으나, 이에 대해 한정하지는 않는다. The second electrode layer 260 may be a structure of an ohmic layer 261 / reflection layer 262 / bonding layer (not shown), a laminated structure of the ohmic layer 261 / reflection layer 262, or a reflective layer (including ohmic) 262. ) / Bonding layer (not shown), but is not limited thereto.

오믹층(261)은 발광 구조물(예컨대, 제2 도전형 반도체층(233))의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 상기 오믹층(261)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(261)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다. 반사층(262)은 발광구조물(230)의 활성층(232)에서 발생된 광 중 일부가 지지기판(210) 방향으로 향하는 경우, 발광소자(200)의 상부 방향으로 향하도록 광을 반사시켜 발광소자(200)의 광 추출 효율을 향상시킬 수 있다.The ohmic layer 261 is in ohmic contact with a lower surface of the light emitting structure (eg, the second conductivity type semiconductor layer 233), and may be formed in a layer or a plurality of patterns. The ohmic layer 261 may selectively use a transparent conductive layer and a metal. For example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc (AZO) oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al- Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh , Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, can be formed including at least one of Hf, and is not limited to these materials. The ohmic layer 261 may be formed by sputtering or electron beam deposition. The reflective layer 262 reflects the light toward the upper direction of the light emitting device 200 when some of the light generated from the active layer 232 of the light emitting structure 230 is directed toward the support substrate 210. It is possible to improve the light extraction efficiency of 200).

반사층(262)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어지거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(262)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(262)을 발광 구조물(예컨대, 제2 도전형 반도체층(233))과 오믹 접촉하는 물질로 형성할 경우, 오믹층(261)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. The reflective layer 262 is made of a metal layer including aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), or an alloy containing Al, Ag, Pt, or Rh, It may be formed in multiple layers using the metal material and light transmitting conductive materials such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, and ATO. In addition, the reflective layer 262 may be laminated with IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, or the like. In addition, when the reflective layer 262 is formed of a material in ohmic contact with the light emitting structure (eg, the second conductivity type semiconductor layer 233), the ohmic layer 261 may not be formed separately, but is not limited thereto.

반사층(262)과 오믹층(261)은 폭 및 길이가 동일한 것으로 설명하지만, 폭 및 길이 중 적어도 하나가 상이할 수 있으며 이에 한정을 두지 않는다.Although the reflective layer 262 and the ohmic layer 261 are described as having the same width and length, at least one of the width and the length may be different, but is not limited thereto.

본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, 티탄(Ti), 금(Au), 주석(Sn), 니켈(Ni), 크롬(Cr), 갈륨(Ga), 인듐(In), 비스무트(Bi), 구리(Cu), 은(Ag) 또는 탄탈(Ta) 중 적어도 하나를 포함할 수 있다.The bonding layer (not shown) may be a barrier metal or a bonding metal, for example, titanium (Ti), gold (Au), tin (Sn), nickel (Ni), chromium (Cr), and gallium (Ga). ), Indium (In), bismuth (Bi), copper (Cu), silver (Ag) or tantalum (Ta).

도 4 내지 도 8은 실시예에 따른 발광소자의 제조공정을 나타내는 도이다.4 to 8 are views showing a manufacturing process of the light emitting device according to the embodiment.

도 4를 참조하면, 먼저, 성장기판(110) 상에 순차적으로 버퍼층(120), 제 1도전형 반도체층(131), 활성층(132)이 형성된다.Referring to FIG. 4, first, the buffer layer 120, the first conductive semiconductor layer 131, and the active layer 132 are sequentially formed on the growth substrate 110.

성장기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다.The growth substrate 110 may be selected from the group consisting of sapphire substrate (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP, and GaAs.

버퍼층(120)은 3족과 5족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다. The buffer layer 120 may be formed of a combination of Group 3 and Group 5 elements, or may be formed of any one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN, and dopants may be doped.

이러한 성장기판(110) 또는 버퍼층(120) 위에는 언도프드 반도체(미도시)층이 형성될 수 있으며, 버퍼층(120)과 언도프드 도전형 반도체층(미도시) 중 어느 한 층 또는 두 층 모두 형성하거나 형성하지 않을 수도 있으며, 이러한 구조에 대해 한정되지는 않는다.An undoped semiconductor layer (not shown) may be formed on the growth substrate 110 or the buffer layer 120, and either or both of the buffer layer 120 and the undoped conductive semiconductor layer (not shown) are formed. It may or may not be formed and is not limited to this structure.

성장기판(110)상에 제1 도전형 반도체층(131), 활성층(132)을 순차적으로 형성할 수 있다.The first conductive semiconductor layer 131 and the active layer 132 may be sequentially formed on the growth substrate 110.

제1 도전형 반도체층(131)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2) 및 실리콘(Si)과 같은 N형 불순물을 포함하는 실란 가스(SiH4)를 주입하여 형성할 수 있다.The first conductive semiconductor layer 131 injects silane gas (SiH4) containing N-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH3), nitrogen gas (N2), and silicon (Si) into the chamber. Can be formed.

활성층(132)은 트리메틸 갈륨 가스(TMGa) 및 트리메틸 인듐 가스(TMIn)를 주입하면서 질소 분위기에서 성장시킬 수 있으며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.The active layer 132 may be grown in a nitrogen atmosphere while injecting trimethyl gallium gas (TMGa) and trimethyl indium gas (TMIn), and a single quantum well structure, a multi quantum well structure (MQW), and a quantum line It may be formed of at least one of a wire structure or a quantum dot structure.

도 5의 (a)를 참조하면, 활성층(132)상에 제2 도전형 반도체층(141), AlInN층(142) 및 제3 도전형 반도체층(143)을 순차적으로 성장시켜 형성할 수 있다.Referring to FIG. 5A, the second conductive semiconductor layer 141, the AlInN layer 142, and the third conductive semiconductor layer 143 may be sequentially formed on the active layer 132. .

제2 도전형 반도체층(141), AlInN층(142) 및 제3 도전형 반도체층(143)은 챔버에 960? 이상의 고온에서 수소를 캐리어 가스로 하여 트리메틸 갈륨 가스(TMGa), 트리메틸 알루미늄 가스(TMAl), 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2} 등을 주입하여 성장시킬 수 있으나, 이에 한정하는 것은 아니다.The second conductive semiconductor layer 141, the AlInN layer 142, and the third conductive semiconductor layer 143 are formed in a chamber of 960? At high temperatures, hydrogen may be used as a carrier gas to inject trimethyl gallium gas (TMGa), trimethyl aluminum gas (TMAl), bicetyl cyclopentadienyl magnesium (EtCp2Mg) {Mg (C2H5C5H4) 2}, or the like. It is not limited.

AlInN층(142)의 In 함량은 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)의 Al 함량을 고려하여, 적절히 조절할 수 있으며, 성장방향으로 In 함량을 증가시킬 수 있다. The In content of the AlInN layer 142 may be appropriately adjusted in consideration of the Al content of the second conductive semiconductor layer 141 and the third conductive semiconductor layer 143, and may increase the In content in the growth direction. .

이때, 도 5의 (b)를 참조하면, AlInN층(142)은 트리메틸 인듐 가스(TMIn)의 양은 선형적으로 증가시키며, 트리메틸 알루미늄 가스(TMAl)의 양 및 암모니아 가스(NH3)의 양은 일정하게 유지시켜 성장시킬 수 있다. 이에 따라, AlInN층(142)의 In의 양은 성장방향에 따라 선형적으로 증가할 수 있다.In this case, referring to FIG. 5B, the AlInN layer 142 linearly increases the amount of trimethyl indium gas (TMIn), and the amount of trimethyl aluminum gas (TMAl) and the amount of ammonia gas (NH 3) are constant. It can be grown by keeping it. Accordingly, the amount of In in the AlInN layer 142 may increase linearly according to the growth direction.

이후, 수평형 발광소자와 수직형 발광소자의 제조공정이 달라진다.Then, the manufacturing process of the horizontal light emitting device and the vertical light emitting device is different.

도 6은 도 5에 나타낸 공정이후에 수평형 발광소자의 제조공정을 나타내는 도이다.6 is a view showing a manufacturing process of the horizontal light emitting device after the process shown in FIG.

도 6을 참조하면, 제3 도전형 반도체층(143)에서 제1 도전형 반도체층(131)의 일부분까지 RIE(Reactive Ion Etching)방식으로 메사(Mesa) 식각한다. 예를 들어, 사파이어 기판과 같이 절연성 기판을 사용하는 경우 기판 하부에 전극을 형성할 수 없기 때문에, 제3 도전형 반도체층(143)부터 제1 도전형 반도체층(131)의 일부분까지 메사식각함으로써, 전극을 형성할 수 있는 공간을 확보할 수 있다. 따라서, 제1 도전형 반도체층(131) 표면의 식각되어 노출된 영역에 제1 전극(160)을 형성할 수 있다.Referring to FIG. 6, Mesa is etched from the third conductive semiconductor layer 143 to a portion of the first conductive semiconductor layer 131 by a reactive ion etching (RIE) method. For example, when an insulating substrate is used, such as a sapphire substrate, since the electrode cannot be formed under the substrate, mesa etching is performed from the third conductive semiconductor layer 143 to a part of the first conductive semiconductor layer 131. It is possible to secure a space in which the electrode can be formed. Accordingly, the first electrode 160 may be formed in an etched and exposed area of the surface of the first conductivity type semiconductor layer 131.

제3 도전형 반도체층(143) 상에 제2 전극(150)을 형성할 수 있다.The second electrode 150 may be formed on the third conductive semiconductor layer 143.

도 7 및 도 8은 도 5에 나타낸 공정이후에 수직형 발광소자의 제조공정을 나타내는 도이다.7 and 8 are views showing a manufacturing process of the vertical light emitting device after the process shown in FIG.

도 7을 참조하면, 제3 도전형 반도체층(143)상에는 제2 전극층(260)이 형성될 수 있으며, 전도층(270)이 배치된 지지기판(210)이 본딩 접착될 수 있다. 이때 제1 도전형 반도체층(131) 상에 배치된 성장기판(110)을 분리시킬 수 있다.Referring to FIG. 7, a second electrode layer 260 may be formed on the third conductive semiconductor layer 143, and the support substrate 210 on which the conductive layer 270 is disposed may be bonded and bonded. In this case, the growth substrate 110 disposed on the first conductive semiconductor layer 131 may be separated.

이때, 성장기판(210)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다.In this case, the growth substrate 210 may be removed by a physical or / and chemical method, and the physical method may be removed by, for example, a laser lift off (LLO) method.

한편, 성장기판(110)의 제거 후 버퍼층(120)을 제거해 줄 수 있다. 이 때 버퍼층(120)은 건식 또는 습식 식각 방법, 또는 연마 공정을 통해 제거할 수 있다.Meanwhile, the buffer layer 120 may be removed after the growth substrate 110 is removed. In this case, the buffer layer 120 may be removed through a dry or wet etching method or a polishing process.

또한, 도시하지는 않았으나, 발광 구조물(230)의 외곽부 영역에 대해 에칭을 수행하여 경사를 가지게 할 수 있으며, 발광구조물(230)의 외주면 일부 또는 전체 영역에 패시베이션(미도시)이 형성될 수 있고, 패시베이션(미도시)은 절연성 재질로 형성될 수 있다In addition, although not shown, the outer area of the light emitting structure 230 may be etched to have an inclination, and a passivation (not shown) may be formed on a part or the entire area of the outer circumferential surface of the light emitting structure 230. Passivation (not shown) may be formed of an insulating material.

제1 도전형 반도체층(231)의 표면에는 제1 전극(260)을 형성할 수 있다.The first electrode 260 may be formed on the surface of the first conductive semiconductor layer 231.

도 4 내지 도 8에 나타낸 공정 순서에서 적어도 하나의 공정은 순서가 바뀔 수 있으며 이에 한정을 두지 않는다.At least one process in the process sequence shown in FIGS. 4 to 8 may be reversed, but is not limited thereto.

도 9는 실시예에 따른 발광소자를 포함하는 발광소자패키지의 단면을 도시한 단면도이다.9 is a cross-sectional view showing a cross section of a light emitting device package including a light emitting device according to the embodiment.

도 9를 참조하면, 실시예에 따른 발광소자패키지(300)는 캐비티가 형성된 몸체(310), 몸체(310)의 캐비티에 실장된 광원부(320) 및 캐비티에 충진되는 봉지재(350)를 포함할 수 있다.Referring to FIG. 9, the light emitting device package 300 according to the embodiment includes a body 310 in which a cavity is formed, a light source unit 320 mounted in a cavity of the body 310, and an encapsulant 350 filled in a cavity. can do.

몸체(310)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board), 세라믹 중 적어도 하나로 형성될 수 있다. 몸체(310)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.The body 310 is made of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), photosensitive glass (PSG), polyamide 9T (PA9T) ), Neo geotactic polystyrene (SPS), a metal material, sapphire (Al2O3), beryllium oxide (BeO), a printed circuit board (PCB, Printed Circuit Board), and may be formed of at least one. The body 310 may be formed by injection molding, etching, or the like, but is not limited thereto.

광원부(320)는 몸체(310)의 바닥면에 실장되며, 일 예로 광원부(320)는 도 1 내지 도 3에서 도시하고 설명한 발광소자 중 어느 하나일 수 있다. 발광소자는 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광 소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광 소자는 한 개 이상 실장될 수 있다.The light source unit 320 may be mounted on the bottom surface of the body 310. For example, the light source unit 320 may be any one of the light emitting devices illustrated and described with reference to FIGS. 1 to 3. The light emitting device may be, for example, a colored light emitting device emitting light of red, green, blue, white, or the like, or an ultraviolet (UV) light emitting device emitting ultraviolet light, but is not limited thereto. In addition, one or more light emitting devices may be mounted.

몸체(310)는 제1 전극(330) 및 제2 전극(340)을 포함할 수 있다. 제1 전극(330) 및 제2 전극(340)은 광원부(320)와 전기적으로 연결되어 광원부(320)에 전원을 공급할 수 있다.The body 310 may include a first electrode 330 and a second electrode 340. The first electrode 330 and the second electrode 340 may be electrically connected to the light source 320 to supply power to the light source 320.

또한, 제1 전극(330) 및 제2 전극(340)은 서로 전기적으로 분리되며, 광원부(320)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있고, 또한 광원부(320)에서 발생된 열을 외부로 배출시킬 수 있다.In addition, the first electrode 330 and the second electrode 340 are electrically separated from each other, and may reflect light generated from the light source unit 320 to increase light efficiency, and also generate heat generated from the light source unit 320. Can be discharged to the outside.

도 9에는 제1 전극(330)과 제2 전극(340) 모두가 와이어(360)에 의해 광원부(320)와 본딩된 것을 도시하나, 이에 한정하지 않으며, 특히 수직형 발광소자의 경우는 제1 전극(330) 및 제2 전극(340) 중 어느 하나가 와이어(360)에 의해 광원부(320)와 본딩될 수 있으며, 플립칩 방식에 의해 와이어(360) 없이 광원부(320)와 전기적으로 연결될 수도 있다.9 illustrates that both the first electrode 330 and the second electrode 340 are bonded to the light source unit 320 by the wire 360, but the present invention is not limited thereto. One of the electrode 330 and the second electrode 340 may be bonded to the light source unit 320 by the wire 360, or may be electrically connected to the light source unit 320 without the wire 360 by a flip chip method. have.

이러한 제1 전극(330) 및 제2 전극(340)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 전극(330) 및 제2 전극(340)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 330 and the second electrode 340 are made of a metal material, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), and tantalum ( Ta, platinum (Pt), tin (Sn), silver (Ag), phosphorus (P), aluminum (Al), indium (In), palladium (Pd), cobalt (Co), silicon (Si), germanium ( Ge), hafnium (Hf), ruthenium (Ru), iron (Fe) may include one or more materials or alloys. In addition, the first electrode 330 and the second electrode 340 may be formed to have a single layer or a multilayer structure, but is not limited thereto.

봉지재(350)는 캐비티에 충진될 수 있으며, 형광체(미도시)를 포함할 수 있다. 봉지재(350)는 투명한 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다. The encapsulant 350 may be filled in the cavity, and may include a phosphor (not shown). The encapsulant 350 may be formed of transparent silicone, epoxy, and other resin materials, and may be formed by filling in a cavity and then ultraviolet or thermal curing.

형광체(미도시)는 광원부(320)에서 방출되는 광의 파장에 따라 종류가 선택되어 발광소자패키지(300)가 백색광을 구현하도록 할 수 있다.The phosphor (not shown) may be selected according to the wavelength of the light emitted from the light source unit 320 so that the light emitting device package 300 may implement white light.

봉지재(350)에 포함되어 있는 형광체(미도시)는 광원부(320)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다. The phosphor (not shown) included in the encapsulant 350 may be a blue light emitting phosphor, a cyan light emitting phosphor, a green light emitting phosphor, a yellow green light emitting phosphor, a yellow light emitting phosphor, or a yellow red light emitting phosphor according to a wavelength of light emitted from the light source unit 320. One of, an orange light emitting phosphor, and a red light emitting phosphor can be applied.

즉, 형광체(미도시)는 광원부(320)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 광원부(320)가 청색 발광 다이오드이고 형광체(미도시)가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자패키지(300)는 백색 빛을 제공할 수 있다. That is, the phosphor (not shown) may be excited by the light having the first light emitted from the light source unit 320 to generate the second light. For example, when the light source unit 320 is a blue light emitting diode and the phosphor (not shown) is a yellow phosphor, the yellow phosphor may be excited by blue light to emit yellow light, and blue light and blue generated from the blue light emitting diode As yellow light generated by being excited by light is mixed, the light emitting device package 300 may provide white light.

도 10a는 실시예에 따른 발광소자 모듈을 포함하는 조명장치를 도시한 사시도이며, 도 10b는 도 10a의 조명장치의 C - C'단면을 도시한 단면도이다.FIG. 10A is a perspective view illustrating a lighting device including a light emitting device module according to an embodiment, and FIG. 10B is a cross-sectional view illustrating a C-C 'cross section of the lighting device of FIG. 10A.

즉, 도 10b는 도 10a의 조명장치(400)를 길이방향(Z)과 높이방향(X)의 면으로 자르고, 수평방향(Y)으로 바라본 단면도이다.That is, FIG. 10B is a cross-sectional view of the lighting apparatus 400 of FIG. 10A cut in the plane of the longitudinal direction Z and the height direction X, and viewed in the horizontal direction Y. FIG.

도 10a 및 도 10b를 참조하면, 조명장치(400)는 몸체(410), 몸체(410)와 체결되는 커버(430) 및 몸체(410)의 양단에 위치하는 마감캡(450)을 포함할 수 있다.10A and 10B, the lighting device 400 may include a body 410, a cover 430 fastened to the body 410, and a closing cap 450 positioned at both ends of the body 410. have.

몸체(410)의 하부면에는 발광소자 모듈(440)이 체결되며, 몸체(410)는 발광소자 패키지(444)에서 발생한 열이 몸체(410)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있고, 이에 한정하지 아니한다.The lower surface of the body 410 is fastened to the light emitting device module 440, the body 410 is conductive and so that the heat generated from the light emitting device package 444 can be discharged to the outside through the upper surface of the body 410 The heat dissipation effect may be formed of an excellent metal material, but is not limited thereto.

특히, 발광소자 모듈(440)는 발광소자 패키지(444)를 둘러싸는 밀봉부(미도시)를 포함하여 이물질의 침투가 방지될 수 있어서 신뢰성이 향상될 수 있고, 아울러 신뢰성 있는 조명장치(400)의 구현이 가능해진다.In particular, the light emitting device module 440 may include a sealing part (not shown) surrounding the light emitting device package 444 to prevent penetration of foreign substances, thereby improving reliability, and also providing reliable lighting device 400. Implementation of.

발광소자 패키지(444)는 기판(442) 상에 다색, 다열로 실장되어 모듈을 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 기판(442)으로 MCPCB(Metal Core PCB) 또는 FR4 재질의 PCB 를 사용할 수 있다.The light emitting device package 444 may be mounted on the substrate 442 in multiple colors and in multiple rows to form a module. The light emitting device package 444 may be mounted at the same interval or may be mounted with various separation distances as necessary to adjust brightness. As the substrate 442, a metal core PCB (MCPCB) or a PCB made of FR4 may be used.

커버(430)는 몸체(410)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.The cover 430 may be formed in a circular shape to surround the lower surface of the body 410, but is not limited thereto.

커버(430)는 내부의 발광소자 모듈(440)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(430)는 발광소자 패키지(444)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다. The cover 430 protects the light emitting device module 440 from the outside and the like. In addition, the cover 430 may include diffusing particles to prevent glare of the light generated from the light emitting device package 444 and to uniformly emit light to the outside, and may also include at least one of an inner surface and an outer surface of the cover 430. A prism pattern or the like may be formed on either side. In addition, a phosphor may be applied to at least one of an inner surface and an outer surface of the cover 430.

한편, 발광소자 패키지(444)에서 발생하는 광은 커버(430)를 통해 외부로 방출되므로, 커버(430)는 광투과율이 우수하여야 하며, 발광소자 패키지(444)에서 발생하는 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는 바, 커버(430)는 폴리에틸렌 테레프탈레이트(Polyethylen?Terephthalate;?PET), 폴리카보네이트(Polycarbonate;?PC), 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.On the other hand, since the light generated from the light emitting device package 444 is emitted to the outside through the cover 430, the cover 430 should be excellent in the light transmittance, sufficient to withstand the heat generated in the light emitting device package 444 The cover 430 should be provided with heat resistance, and the cover 430 includes polyethylene terephthalate (PET), polycarbonate (PC), polymethyl methacrylate (PMMA), or the like. It is preferably formed of a material.

마감캡(450)은 몸체(410)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(450)에는 전원 핀(452)이 형성되어 있어, 실시예에 따른 조명장치(400)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.Closing cap 450 is located at both ends of the body 410 may be used for sealing the power supply (not shown). In addition, the closing cap 450 is a power pin 452 is formed, the lighting device 400 according to the embodiment can be used immediately without a separate device in the terminal from which the existing fluorescent lamps are removed.

도 11 및 도 12는 실시예에 따른 광학시트를 포함하는 액정표시장치의 분해 사시도이다.11 and 12 are exploded perspective views of a liquid crystal display device including the optical sheet according to the embodiment.

도 11은 에지-라이트 방식으로, 액정 표시 장치(500)는 액정표시패널(510)과 액정표시패널(510)로 빛을 제공하기 위한 백라이트 유닛(570)을 포함할 수 있다.11 is an edge-light method, and the liquid crystal display 500 may include a liquid crystal display panel 510 and a backlight unit 570 for providing light to the liquid crystal display panel 510.

액정표시패널(510)은 백라이트 유닛(570)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(510)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(512) 및 박막 트랜지스터 기판(514)을 포함할 수 있다.The liquid crystal display panel 510 may display an image using light provided from the backlight unit 570. The liquid crystal display panel 510 may include a color filter substrate 512 and a thin film transistor substrate 514 facing each other with a liquid crystal interposed therebetween.

컬러 필터 기판(512)은 액정표시패널(510)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.The color filter substrate 512 may implement colors of an image displayed through the liquid crystal display panel 510.

박막 트랜지스터 기판(514)은 구동 필름(517)을 통해 다수의 회로부품이 실장되는 인쇄회로기판(518)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(514)은 인쇄회로기판(518)으로부터 제공되는 구동 신호에 응답하여 인쇄회로기판(518)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.The thin film transistor substrate 514 is electrically connected to the printed circuit board 518 on which a plurality of circuit components are mounted through the driving film 517. The thin film transistor substrate 514 may apply a driving voltage provided from the printed circuit board 518 to the liquid crystal in response to a driving signal provided from the printed circuit board 518.

박막 트랜지스터 기판(514)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다. The thin film transistor substrate 514 may include a thin film transistor and a pixel electrode formed of a thin film on another substrate of a transparent material such as glass or plastic.

백라이트 유닛(570)은 빛을 출력하는 발광소자 모듈(520), 발광소자 모듈(520)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(510)로 제공하는 도광판(530), 도광판(530)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(550, 566, 564) 및 도광판(530)의 후방으로 방출되는 빛을 도광판(530)으로 반사시키는 반사 시트(540)로 구성된다.The backlight unit 570 may convert the light provided from the light emitting device module 520, the light emitting device module 520 into a surface light source, and provide the light guide plate 530 to the liquid crystal display panel 510. Reflective sheet for reflecting the light emitted to the light guide plate 530 to the plurality of films 550, 566, 564 and the light guide plate 530 to uniform the luminance distribution of the light provided from the 530 and to improve the vertical incidence ( 540.

발광소자 모듈(520)은 복수의 발광소자 패키지(524)와 복수의 발광소자 패키지(524)가 실장되어 모듈을 이룰 수 있도록 PCB기판(522)을 포함할 수 있다.The light emitting device module 520 may include a PCB substrate 522 so that a plurality of light emitting device packages 524 and a plurality of light emitting device packages 524 may be mounted to form a module.

특히, 발광소자 모듈(520)는 발광소자 패키지(524)를 둘러싸는 밀봉부(미도시)를 포함하여 이물질의 침투가 방지될 수 있어서 신뢰성이 향상될 수 있고, 아울러 신뢰성 있는 백라이트 유닛(570)의 구현이 가능해진다.In particular, the light emitting device module 520 may include a sealing part (not shown) surrounding the light emitting device package 524 to prevent foreign matter from penetrating, thereby improving reliability, and also providing reliable backlight unit 570. Implementation of.

한편, 백라이트유닛(570)은 도광판(530)으로부터 입사되는 빛을 액정 표시 패널(510) 방향으로 확산시키는 확산필름(566)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(550)으로 구성될 수 있으며, 프리즘필름(550)를 보호하기 위한 보호필름(564)을 포함할 수 있다.Meanwhile, the backlight unit 570 includes a diffusion film 566 for diffusing light incident from the light guide plate 530 toward the liquid crystal display panel 510, and a prism film 550 for condensing the diffused light to improve vertical incidence. It may be configured as), and may include a protective film 564 for protecting the prism film 550.

도 12은 실시예에 따른 광학시트를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 11에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.12 is an exploded perspective view of a liquid crystal display device including the optical sheet according to the embodiment. However, the parts shown and described in FIG. 11 will not be repeatedly described in detail.

도 12는 직하 방식으로, 액정 표시 장치(600)는 액정표시패널(610)과 액정표시패널(610)로 빛을 제공하기 위한 백라이트 유닛(670)을 포함할 수 있다.12 illustrates a direct method, the liquid crystal display 600 may include a liquid crystal display panel 610 and a backlight unit 670 for providing light to the liquid crystal display panel 610.

액정표시패널(610)은 도 9에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.Since the liquid crystal display panel 610 is the same as that described with reference to FIG. 9, a detailed description thereof will be omitted.

백라이트 유닛(670)은 복수의 발광소자 모듈(623), 반사시트(624), 발광소자 모듈(623)과 반사시트(624)가 수납되는 하부 섀시(630), 발광소자 모듈(623)의 상부에 배치되는 확산판(640) 및 다수의 광학필름(660)을 포함할 수 있다.The backlight unit 670 may include a plurality of light emitting device modules 623, a reflective sheet 624, a lower chassis 630 in which the light emitting device modules 623 and the reflective sheet 624 are accommodated, and an upper portion of the light emitting device module 623. It may include a diffusion plate 640 and a plurality of optical film 660 disposed in the.

발광소자 모듈(623) 복수의 발광소자 패키지(622)와 복수의 발광소자 패키지(622)가 실장되어 모듈을 이룰 수 있도록 PCB기판(621)을 포함할 수 있다.LED Module 623 A plurality of light emitting device packages 622 and a plurality of light emitting device packages 622 may be mounted to include a PCB substrate 621 to form a module.

특히, 발광소자 모듈(623)는 발광소자 패키지(622)를 둘러싸는 밀봉부(미도시)를 포함하여 이물질의 침투가 방지될 수 있어서 신뢰성이 향상될 수 있고, 아울러 신뢰성 있는 백라이트 유닛(670)의 구현이 가능해진다.In particular, the light emitting device module 623 may include a sealing part (not shown) surrounding the light emitting device package 622 to prevent foreign matter from penetrating, thereby improving reliability, and also providing reliable backlight unit 670. Implementation of.

반사 시트(624)는 발광소자 패키지(622)에서 발생한 빛을 액정표시패널(610)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.The reflective sheet 624 reflects the light generated from the light emitting device package 622 in the direction in which the liquid crystal display panel 610 is positioned to improve light utilization efficiency.

한편, 발광소자 모듈(623)에서 발생한 빛은 확산판(640)에 입사하며, 확산판(640)의 상부에는 광학 필름(660)이 배치된다. 광학 필름(660)은 확산 필름(666), 프리즘필름(650) 및 보호필름(664)를 포함하여 구성된다.Meanwhile, light generated by the light emitting device module 623 is incident on the diffusion plate 640, and the optical film 660 is disposed on the diffusion plate 640. The optical film 660 includes a diffusion film 666, a prism film 650, and a protective film 664.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.Although the above has been shown and described with respect to preferred embodiments of the present invention, the present invention is not limited to the above-described specific embodiments, it is intended in the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

110: 성장기판 120: 버퍼층
131: 제1 도전형 반도체층 132: 활성층
133: 제2 도전형 반도체층 140: 전자차단층
150: 제2 전극 160: 제1 전극110: growth substrate 120: buffer layer
131: first conductive semiconductor layer 132: active layer
133: second conductive semiconductor layer 140: electron blocking layer
150: second electrode 160: first electrode

Claims (11)

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 배치되는 활성층;
상기 활성층 상에 배치되며, 제2 도전형 반도체층;
상기 제2 도전형 반도체층 상에 배치되는 AlInN층; 및
상기 AlInN층 상에 배치되는 제3 도전형 반도체층을 포함하고,
상기 AlInN층에 있어서,
상기 제2 도전형 반도체층은 AlGaN층이고, 상기 제3 도전형 반도체층은 GaN층이고,
상기 제2 도전형 반도체층 및 제3 도전형 반도체층은 p형 반도체층이며,
상기 제2 도전형 반도체층의 Al 함량이 상기 제3 도전형 반도체층의 Al 함량보다 높고,
상기 제2 도전형 반도체층에 접하는 영역은 상기 제3 도전형 반도체층에 접하는 영역보다 In 함량이 더 적고,
상기 AlInN층은,
제1 AlInN층 및 상기 제1 AlInN층 상에 배치되는 제2 AlInN층을 포함하고,
상기 제2 AlInN층은 상기 제1 AlInN층보다 In 함량이 더 많은 발광소자. A first conductivity type semiconductor layer;
An active layer disposed on the first conductivity type semiconductor layer;
A second conductive semiconductor layer disposed on the active layer;
An AlInN layer disposed on the second conductivity type semiconductor layer; And
A third conductive semiconductor layer disposed on the AlInN layer,
In the AlInN layer,
The second conductivity type semiconductor layer is an AlGaN layer, the third conductivity type semiconductor layer is a GaN layer,
The second conductive semiconductor layer and the third conductive semiconductor layer are p-type semiconductor layers,
Al content of the second conductivity type semiconductor layer is higher than Al content of the third conductivity type semiconductor layer,
The region in contact with the second conductive semiconductor layer has a smaller In content than the region in contact with the third conductive semiconductor layer,
The AlInN layer,
A first AlInN layer and a second AlInN layer disposed on the first AlInN layer,
The second AlInN layer has a higher In content than the first AlInN layer. 제1항에 있어서,
상기 제1 AlInN층의 In 함량은 제2 도전형 반도체층의 Al 함량에 반비례하는 발광소자.The method of claim 1,
The In content of the first AlInN layer is inversely proportional to the Al content of the second conductive semiconductor layer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 AlInN층의 두께는 10 내지 30nm이고,
상기 AlInN층의 In의 조성비는 0.018 내지 0.18인 발광소자.The method of claim 1,
The thickness of the AlInN layer is 10 to 30nm,
The composition ratio of In of the AlInN layer is 0.018 to 0.18. 제1항에 있어서,
상기 제2 도전형 반도체층의 Al 조성비는 0.3 내지 0.9인 발광소자.The method of claim 1,
An Al composition ratio of the second conductive semiconductor layer is 0.3 to 0.9. 제1항에 있어서,
상기 제1 도전형 반도체층이 AlGaN이고,
자외선을 발광하는 발광소자.The method of claim 1,
The first conductivity type semiconductor layer is AlGaN,
Light emitting device emitting ultraviolet light.
KR1020130011285A 2013-01-31 2013-01-31 Light emitting device KR102075119B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130011285A KR102075119B1 (en) 2013-01-31 2013-01-31 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130011285A KR102075119B1 (en) 2013-01-31 2013-01-31 Light emitting device

Publications (2)

Publication Number Publication Date
KR20140098518A KR20140098518A (en) 2014-08-08
KR102075119B1 true KR102075119B1 (en) 2020-02-10

Family

ID=51745294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130011285A KR102075119B1 (en) 2013-01-31 2013-01-31 Light emitting device

Country Status (1)

Country Link
KR (1) KR102075119B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102329719B1 (en) * 2015-02-23 2021-11-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and light unit having thereof
KR102237154B1 (en) 2015-02-25 2021-04-07 엘지이노텍 주식회사 Light emitting device and light unit having thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661708B1 (en) * 2004-10-19 2006-12-26 엘지이노텍 주식회사 Nitride semiconductor LED and fabrication method thereof
KR101778159B1 (en) * 2011-02-01 2017-09-26 엘지이노텍 주식회사 Light Emitting device and Light Emitting device Package
KR101734558B1 (en) * 2011-02-28 2017-05-11 엘지이노텍 주식회사 Light emitting device
KR20120111364A (en) * 2011-03-31 2012-10-10 엘지이노텍 주식회사 Light emitting device and light emitting device package

Also Published As

Publication number Publication date
KR20140098518A (en) 2014-08-08

Similar Documents

Publication Publication Date Title
KR101860320B1 (en) Light emitting device
KR101778161B1 (en) Light emitting device
KR20120134456A (en) Light emitting device
KR102035180B1 (en) Light emitting device
KR101843740B1 (en) Light emitting device
KR102075119B1 (en) Light emitting device
KR20120088986A (en) Light Emitting device and Light Emitting device Package
KR20130007314A (en) Light emitting device
KR20130031932A (en) Light emitting device
KR101709991B1 (en) Light emitting device and fabrication method thereof
KR102017496B1 (en) Light emitting device
KR20130053974A (en) Light emitting device
KR102019745B1 (en) Light emitting device
KR20130027303A (en) Light emitting device
KR102075132B1 (en) Light emitting device
KR20130053512A (en) Light emitting device
KR102042444B1 (en) Light emitting device
KR20120037772A (en) Light emitting device
KR102057715B1 (en) Light emitting device
KR102042258B1 (en) Light emitting device
KR102065383B1 (en) Light emitting device
KR20130066994A (en) Light emitting device
KR20130061980A (en) Light emitting device
KR20140098519A (en) Light emitting device and manufacturing method thereof
KR20140098521A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant