KR101860320B1

KR101860320B1 - Light emitting device

Info

Publication number: KR101860320B1
Application number: KR1020110128337A
Authority: KR
Inventors: 황정현; 정종필; 백광선
Original assignee: 엘지이노텍 주식회사
Priority date: 2011-12-02
Filing date: 2011-12-02
Publication date: 2018-05-23
Also published as: KR20130061981A

Abstract

실시예는 발광소자에 관한 것이다. 실시예에 따른 발광소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 피트층, 상기 피트층 상에 위치하는 제1 초격자층, 상기 제1 초격자층 상에 위치하는 벌크층, 상기 벌크층 상에 위치하는 제2 초격자층, 상기 제2 초격자층 상에 위치하는 활성층 및 상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고, 상기 피트층, 상기 제1 초격자층, 상기 벌크층, 상기 제2 초격자층 및 상기 활성층은 브이 피트(v-pit) 구조를 포함할 수 있다.An embodiment relates to a light emitting element. The light emitting device according to the embodiment includes a first conductive type semiconductor layer, a pit layer located on the first conductive type semiconductor layer, a first superlattice layer located on the pit layer, a second superlattice layer located on the first superlattice layer, A second superlattice layer located on the bulk layer, an active layer located on the second superlattice layer, and a second conductivity type semiconductor layer located on the active layer, wherein the pit layer, The first superlattice layer, the bulk layer, the second superlattice layer, and the active layer may comprise a v-pit structure.

Description

[0001]

실시예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.

발광 다이오드(Light Emitting Diode, LED)는 화합물 반도체의 특성을 이용해 전기 신호를 광의 형태로 변환시키는 소자로, 가정용 가전제품, 리모컨, 전광판, 표시기, 각종 자동화 기기 등에 사용되고 있으며, 점차 사용 영역이 넓어지고 있는 추세이다.Light Emitting Diode (LED) is a device that converts electrical signals into light by using the characteristics of compound semiconductors. It is widely used in household appliances, remote control, electric signboard, display, and various automation devices. There is a trend.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mounting device for mounting directly on a PCB (Printed Circuit Board) substrate, and an LED lamp used as a display device is also being developed as a surface mounting device type . Such a surface mount device can replace a conventional simple lighting lamp, which is used for a lighting indicator for various colors, a character indicator, an image indicator, and the like.

이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높아지는 바, LED의 발광휘도를 증가시키기 위해서는 발광효율을 증가시키는 것이 필요하다.As the use area of the LED is widened as described above, the luminance required for a lamp used in daily life and a lamp for a structural signal is increased. In order to increase the luminance of the LED, it is necessary to increase the luminous efficiency.

이러한, 발광소자는 ESD 및 신뢰성을 개선하기 위하여 브이 피트(V-pit)구조를 갖는 에피를 사용한다. 이러한 브이 피트 구조를 갖는 발광소자는 공개특허 10-2009-0006609에 개시되어 있다. 이러한 브이 피트 구조를 갖는 에피를 성장하기 위하여 일반적으로 저온으로 GaN을 성장시켜 브이 피트를 형성하거나, 또는 다층의 초격자층을 적층하여 브이 피트를 형성하는 방법이 사용될 수 있다.Such a light emitting device uses an epi having a V-pit structure to improve ESD and reliability. A light emitting device having such a V-pit structure is disclosed in Patent Document 10-2009-0006609. In order to grow an epitaxial layer having such a V-pit structure, GaN may be grown at a low temperature to form V-pits, or a multilayer superlattice layer may be laminated to form V-pits.

그러나 첫 번째 방법은 저온 성장에 따라 에피의 품질이 저하될 수 있으며, 형성되는 브이 피트의 균일성(uniformity)이 떨어질 수 있고, 두 번째 방법은 원하는 브이 피트 구조를 얻기 위해 20쌍 이상의 다층의 초격자층을 형성하여야 하기 때문에 공정시간이 길고 인듐에 의한 빛의 흡수가 일어날 수 있다는 문제점이 있다.However, in the first method, the quality of the epitaxial layer may deteriorate due to the low-temperature growth, the uniformity of the formed V-pits may be reduced, and the second method may include 20 or more pairs of multi- There is a problem that the process time is long and absorption of light by indium may occur due to the formation of the lattice layer.

실시예는 다층의 초격자층 사이에 벌크층을 포함하여, 브이 피트 구조를 일정하게 유지하여 광도를 개선시키고, 공정시간을 단축시킬 수 있는 발광소자를 제공하고자 한다.The embodiment is intended to provide a light emitting device that includes a bulk layer between superlattices of multiple layers and can maintain the V-shaped structure constant to improve brightness and shorten the processing time.

실시예에 따른 발광소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치하는 피트층, 상기 피트층 상에 위치하는 제1 초격자층, 상기 제1 초격자층 상에 위치하는 벌크층, 상기 벌크층 상에 위치하는 제2 초격자층, 상기 제2 초격자층 상에 위치하는 활성층 및 상기 활성층 상에 위치하는 제2 도전형 반도체층을 포함하고, 상기 피트층, 상기 제1 초격자층, 상기 벌크층, 상기 제2 초격자층 및 상기 활성층은 브이 피트(v-pit) 구조를 포함할 수 있다.The light emitting device according to the embodiment includes a first conductive type semiconductor layer, a pit layer located on the first conductive type semiconductor layer, a first superlattice layer located on the pit layer, a second superlattice layer located on the first superlattice layer, A second superlattice layer located on the bulk layer, an active layer located on the second superlattice layer, and a second conductivity type semiconductor layer located on the active layer, wherein the pit layer, The first superlattice layer, the bulk layer, the second superlattice layer, and the active layer may comprise a v-pit structure.

실시예에 따른 발광소자는 브이 피트 구조를 일정하게 유지시켜 광도를 개선시킬 수 있다.The light emitting device according to the embodiment can maintain the V-shaped structure constant to improve the brightness.

다층의 초격자층 사이에 벌크층을 형성시킴으로써, 공정시간을 단축시킬 수 있다.By forming a bulk layer between the superlattice layers of multiple layers, the processing time can be shortened.

도 1은 실시예에 따른 수평형 발광소자의 단면을 나타내는 단면도이다.
도 2는 실시예에 따른 수직형 발광소자의 단면을 나타내는 단면도이다.
도 3 내지 도 7은 실시예에 따른 발광소자의 제조공정을 나타내는 도이다.
도 8은 실시예에 따른 발광소자를 포함하는 발광소자 패키지의 단면도이다.
도 9a는 실시예에 따른 발광소자 모듈을 포함하는 조명장치를 도시한 사시도이며, 도 9b는 도 9a의 조명장치의 C - C' 단면을 도시한 단면도이다.
도 10 및 도 11은 실시예에 따른 광학시트를 포함하는 액정표시장치의 분해 사시도이다.1 is a cross-sectional view showing a cross section of a horizontal light emitting device according to an embodiment.
2 is a cross-sectional view illustrating a vertical light emitting device according to an embodiment.
3 to 7 are views showing a manufacturing process of the light emitting device according to the embodiment.
8 is a cross-sectional view of a light emitting device package including the light emitting device according to the embodiment.
FIG. 9A is a perspective view illustrating a lighting device including a light emitting device module according to an embodiment, and FIG. 9B is a cross-sectional view illustrating a C-C 'cross section of the lighting device of FIG. 9A.
10 and 11 are exploded perspective views of a liquid crystal display device including an optical sheet according to an embodiment.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions. The elements can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is noted that the terms "comprises" and / or "comprising" used in the specification are intended to be inclusive in a manner similar to the components, steps, operations, and / Or additions.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size and area of each component do not entirely reflect actual size or area.

또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.Further, the angle and direction mentioned in the description of the structure of the light emitting device in the embodiment are based on those shown in the drawings. In the description of the structure of the light emitting device in the specification, reference points and positional relationship with respect to angles are not explicitly referred to, refer to the related drawings.

도 1은 실시예에 따른 수평형 발광소자의 단면을 나타내는 단면도이다.1 is a cross-sectional view showing a cross section of a horizontal light emitting device according to an embodiment.

도 1을 참조하면, 실시예에 따른 발광소자(100)는 성장기판(110), 버퍼층(120), 제1 도전형 반도체층(131), 피트층(140), 제1 초격자층(151), 벌크층(152), 제2 초격자층(153), 활성층(132), 제2 도전형 반도체층(133), 제1 전극(160) 및 제2 전극(170)을 포함할 수 있다.1, a light emitting device 100 according to an embodiment includes a growth substrate 110, a buffer layer 120, a first conductive semiconductor layer 131, a pit layer 140, a first superlattice layer 151 The active layer 132, the second conductivity type semiconductor layer 133, the first electrode 160, and the second electrode 170. The first electrode 160 and the second electrode 170 may be formed of a single layer, .

성장기판(110)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al₂O₃), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga₂0₃ 중 적어도 어느 하나로 형성될 수 있다. 이러한 성장기판(110)은 습식세척을 하여 표면의 불순물을 제거할 수 있고, 성장기판(110)은 광추출효율을 향상시키기 위해 표면이 패터닝(Patterned SubStrate, PSS)될 수 있으나, 이에 한정하지는 않는다.Growth substrate 110 may be made of a conductive substrate or an insulating substrate, e.g., sapphire (Al ₂ O _3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga ₂ 0 ₃ < / RTI > The growth substrate 110 may be wet-cleaned to remove impurities on the surface, and the growth substrate 110 may be patterned (PSS) to improve light extraction efficiency, but the present invention is not limited thereto .

성장기판(110) 상에는 성장기판(110)과 제1 도전형 반도체층(131)간의 격자 부정합을 완화하고 도전형 반도체층들이 용이하게 성장될 수 있도록 버퍼층(120)을 형성할 수 있다.The buffer layer 120 may be formed on the growth substrate 110 to mitigate lattice mismatch between the growth substrate 110 and the first conductivity type semiconductor layer 131 and to facilitate growth of the conductivity type semiconductor layers.

버퍼층(120)은 AlN, GaN를 포함하여 AlInN/GaN 적층 구조, InGaN/GaN 적층 구조, AlInGaN/InGaN/GaN의 적층 구조 등의 구조로 형성될 수 있다.The buffer layer 120 may be formed of a structure including AlInN / GaN laminated structure including AlN and GaN, InGaN / GaN laminated structure, and AlInGaN / InGaN / GaN laminated structure.

버퍼층(120) 상에는 제1 도전형 반도체층(131)이 위치할 수 있다.The first conductive semiconductor layer 131 may be located on the buffer layer 120.

제1 도전형 반도체층(131)은 Al_xIn_yGa_(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 물질, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 어느 하나 이상으로 형성될 수 있다. 또한 N를 대신하여 다른 5족 원소를 이용하여 형성될 수 있다. 예를 들어, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP 및 InP 중 어느 하나 이상으로 형성될 수 있다. 또한, 제1 도전형 반도체층(131)이 일 예로, n형 도전형 반도체층인 경우는, n형 불순물로서, Si, Ge, Sn, Se, Te 등을 포함할 수 있다.The first conductive semiconductor layer 131 is a semiconductor material having a composition formula of Al _x In _y Ga _(1-xy) N (0 = x = 1, 0 = y = 1, 0 = x + y = 1) For example, one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. And may be formed using another Group 5 element instead of N. For example, at least one of AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP. When the first conductivity type semiconductor layer 131 is, for example, an n-type conductivity type semiconductor layer, n-type impurities may include Si, Ge, Sn, Se, Te and the like.

제1 도전형 반도체층(131)상에는 피트층(140)이 위치할 수 있다.The pit layer 140 may be located on the first conductive semiconductor layer 131.

피트층(140)은 브이 피트 구조를 포함할 수 있으며, 제1 피트층(141) 및 제2 피트층(142)을 포함하는 다층으로 형성될 수 있다. 예를 들어, 제1 피트층(141)은 저온으로 성장할 수 있으며, 제2 피트층(142)은 제1 피트층(141)의 성장 온도보다 높은 온도로 성장할 수 있다. 이때, 피트층(140)은 질화물 반도체, 예컨대 GaN층일 수 있다.The pit layer 140 may comprise a V-pit structure and may be formed of multiple layers including a first pit layer 141 and a second pit layer 142. For example, the first pit layer 141 may grow at a lower temperature, and the second pit layer 142 may grow at a temperature higher than the growth temperature of the first pit layer 141. At this time, the pit layer 140 may be a nitride semiconductor, for example, a GaN layer.

피트층(140) 상에는 제1 초격자층(151), 벌크층(152), 제2 초격자층(153)이 위치할 수 있으며, 벌크층(152)은 제1 초격자층(151)과 제2 초격자층(153) 사이에 개재된 구성일 수 있다.A first superlattice layer 151, a bulk layer 152 and a second superlattice layer 153 may be located on the pit layer 140 and the bulk layer 152 may include a first superlattice layer 151, And the second superlattice layer 153, as shown in FIG.

제1 초격자층(151), 벌크층(152) 및 제2 초격자층(153)은 피트층(140)의 브이 피트 구조에 대응되는 브이 피트 구조를 포함할 수 있다. 이러한 브이 피트 구조는 다른 부분에 비하여 높은 저항을 가진다. 따라서, 브이피트 구조는 ESD(Electro Static Discharge)로부터 소자를 보호하는 역할 또는 전류를 분산하여 발광효율을 향상시키는 역할을 할 수 있다.The first superlattice layer 151, the bulk layer 152 and the second superlattice layer 153 may include a V-pit structure corresponding to the V-pit structure of the pit layer 140. Such a V-pit structure has a higher resistance than the other portions. Accordingly, the V-pit structure can serve to protect the device from ESD (Electro Static Discharge) or to improve current efficiency by dispersing current.

벌크층(152)은 제1 초격자층(151) 및 제2 초격자층(153) 사이에 형성될 수 있으며, 벌크층(152)에 의해 초격자층의 수를 줄일 수 있어, 공정을 간소화시킬 수 있으며, 공정시간도 단축할 수 있다.The bulk layer 152 can be formed between the first superlattice layer 151 and the second superlattice layer 153 and the number of superlattice layers can be reduced by the bulk layer 152, And the process time can be shortened.

벌크층(152)은 In_xGa_(1-x)N (0<x<1)의 조성식을 갖는 반도체 물질일 수 있으며, 벌크층(152)의 두께는 10Å 내지 30Å일 수 있다. 벌크층(152)의 두께가 30Å보다 두꺼우면, 브이 피트 구조가 너무 커져서 균일성(uniformity)이 떨어질 수 있으며, 10Å보다 얇으면, 일정한 모양의 브이 피트 구조를 형성할 수 없다. The bulk layer 152 may be a semiconductor material having a composition formula of In _x Ga _(1-x) N (0 <x <1), and the bulk layer 152 may have a thickness of 10 Å to 30 Å. If the thickness of the bulk layer 152 is larger than 30 ANGSTROM, the V-pit structure may become too large and uniformity may be deteriorated. If it is thinner than 10 ANGSTROM, a constant V-shaped structure can not be formed.

따라서, 벌크층(152)의 두께를 10Å 내지 30Å으로 형성하여, 고품질의 브이 피트 구조를 형성할 수 있으며, 브이 피트 구조를 일정하게 유지할 수 있다.Therefore, by forming the bulk layer 152 to a thickness of 10 ANGSTROM to 30 ANGSTROM, a high-quality V-PIT structure can be formed, and the V-PIT structure can be kept constant.

또한, 벌크층(152)의 인듐(In) 함량이 너무 크면, 브이 피트 구조가 너무 커져서 균일성(uniformity)이 떨어질 수 있다. 따라서, 벌크층(152)의 인듐(In) 함량은 1.5%이하로 할 수 있다.Also, if the indium (In) content of the bulk layer 152 is too large, the V-pit structure may become too large and the uniformity may be deteriorated. Therefore, the indium (In) content of the bulk layer 152 can be 1.5% or less.

제1 초격자층(151)은 피트층(140)의 브이 피트 구조에 대응되는 브이 피트 구조를 포함할 수 있으며, 제2 초격자층(153)은 벌크층(152)의 브이 피트 구조에 대응되는 브이 피트 구조를 포함할 수 있다.The first superlattice layer 151 may include a V-pit structure corresponding to the V-pit structure of the pit layer 140 and the second superlattice layer 153 may correspond to the V- Lt; RTI ID = 0.0 > V-pit < / RTI >

제1 초격자층(151) 및 제2 초격자층(153)은 1쌍 내지 3쌍의 초격자층을 포함할 수있으며, 각 쌍의 초격자층은 InGaN/GaN층일 수 있다.The first superlattice layer 151 and the second superlattice layer 153 may include one pair to three pairs of superlattice layers and each pair of superlattice layers may be an InGaN / GaN layer.

제2 초격자층(153) 상에는 활성층(132)이 위치할 수 있다. 활성층(132)은 제2 초격자층(153)에 형성된 브이 피트 구조에 대응되는 브이 피트 구조를 포함할 수 있다.The active layer 132 may be located on the second superlattice layer 153. The active layer 132 may include a V-pit structure corresponding to the V-pit structure formed in the second superlattice layer 153.

활성층(132)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.The active layer 132 is a region where electrons and holes are recombined. As the electrons and the holes are recombined, the active layer 132 transits to a low energy level and can generate light having a wavelength corresponding thereto.

활성층(132)은 예를 들어, In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. The active layer 132 includes a semiconductor material having a composition formula of In _x Al _y Ga ₁ _-x- _y N (0? X? 1, 0? _Y? 1, 0? _X + y? 1) And may be formed of a single quantum well structure or a multi quantum well (MQW) structure.

따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다. Therefore, more electrons are collected at the lower energy level of the quantum well layer, and as a result, the recombination probability of electrons and holes is increased, and the luminous efficiency can be improved. It may also include a quantum wire structure or a quantum dot structure.

활성층(132)상에는 제2 도전형 반도체층(133)이 형성될 수 있다.The second conductivity type semiconductor layer 133 may be formed on the active layer 132.

피트층(140)에서 형성된 브이 피트 구조는 제2 도전형 반도체층(133)으로 갈수록 그 형태가 완만해져 제2 도전형 반도체층(133)의 표면은 평평한 면을 이루게 된다.The V-pit structure formed in the pit layer 140 becomes gentler as it goes to the second conductivity type semiconductor layer 133, so that the surface of the second conductivity type semiconductor layer 133 becomes a flat surface.

제2 도전형 반도체층(133)은 p형 반도체층으로 구현되어, 활성층(132)에 정공을 주입할 수 있다. 예를 들어 p형 반도체층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 불순물로 도핑될 수 있다. The second conductivity type semiconductor layer 133 may be a p-type semiconductor layer, and may inject holes into the active layer 132. For example, the p-type semiconductor layer may be a semiconductor material having a composition formula of In _x Al _y Ga ₁ _-x- _y N (0? X? 1, 0? _Y? 1, 0? _X + y? 1) GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like, and may be doped with p-type impurities such as Mg, Zn, Ca, Sr and Ba.

한편, 상술한 제1 도전형 반도체층(131), 활성층(132) 및 제2 도전형 반도체층(133)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer 131, the active layer 132 and the second conductive semiconductor layer 133 may be formed by metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD) Deposition, plasma enhanced chemical vapor deposition (PECVD), molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE), and sputtering And the present invention is not limited thereto.

제1 도전형 반도체층(131) 상에는 제1 전극(160)이 형성될 수 있고, 제2 도전형 반도체층(133) 상에는 제2 전극(170)이 형성될 수 있다.The first electrode 160 may be formed on the first conductive semiconductor layer 131 and the second electrode 170 may be formed on the second conductive semiconductor layer 133.

이때, 제2 도전형 반도체층(133)부터 제1 도전형 반도체층(131)의 일부분까지 메사 식각함으로써, 제1 전극(160)을 형성할 수 있는 공간을 확보할 수 있다. 제1 도전형 반도체층(131) 표면의 식각되어 노출된 영역에 제1 전극(160)을 형성할 수 있다. At this time, mesa etching is performed from the second conductivity type semiconductor layer 133 to a portion of the first conductivity type semiconductor layer 131, thereby securing a space for forming the first electrode 160. The first electrode 160 may be formed on the exposed region of the surface of the first conductive semiconductor layer 131.

또한, 제1 전극(160) 및 제2 전극(170)은 전도성 물질로 형성될 수 있으며, 예를 들어 인듐(In), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 금(Au), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 레늄(Re), 마그네슘(Mg), 아연(Zn), 하프늄(Hf), 탄탈(Ta), 로듐(Rh), 이리듐(Ir), 텅스텐(W), 티타늄(Ti), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 니오브(Nb), 알루미늄(Al), 니켈(Ni) 및 구리(Cu) 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.The first electrode 160 and the second electrode 170 may be formed of a conductive material such as indium (In), cobalt (Co), silicon (Si), germanium (Ge) ), Iridium (Ir), palladium (Pd), platinum (Pt), ruthenium (Ru), rhenium (Re), magnesium (Mg), zinc (Zn), hafnium ), Tungsten (W), titanium (Ti), silver (Ag), chromium (Cr), molybdenum (Mo), niobium (Nb), aluminum (Al), nickel (Ni) Or two or more alloys, or may be formed by laminating two or more different materials.

상술한 바와 같이, 제1 초격자층(151)과 제2 초격자층(153) 사이에 벌크층(152)을 형성하여, 적은 수의 초격자층, 예컨대, 1쌍 내지 3쌍으로 이루어진 제1 초격자층(151) 및 제2 초격자층(153)을 형성하더라도 일정한 밀도를 갖는 브이 피트 구조를 형성할 수 있으며, 브이피트 구조의 품질을 유지하며 일정한 모양을 유지할 수 있어 발광소자의 광도를 향상시킬 수 있다.As described above, the bulk layer 152 is formed between the first superlattice layer 151 and the second superlattice layer 153 to form a small number of superlattice layers, for example, It is possible to form a V-pit structure having a constant density even when the first superlattice layer 151 and the second super lattice layer 153 are formed, maintain the quality of the V-pit structure and maintain a constant shape, Can be improved.

도 2는 실시예에 따른 수직형 발광소자의 단면을 나타내는 단면도이다.2 is a cross-sectional view illustrating a vertical light emitting device according to an embodiment.

도 2를 참조하면, 실시예에 따른 수직형 발광소자(200)는 지지기판(210), 제1 도전형 반도체층(231), 피트층(240), 제1 초격자층(251), 벌크층(252), 제2 초격자층(253), 활성층(232), 제2 도전형 반도체층(233)을 포함하는 발광구조물(230), 제2 전극층(270), 전도층(280) 및 제1 전극(260)을 포함할 수 있다. 도 1의 실시예와 비교하면, 지지기판(210), 전도층(280), 제2 전극층(270)을 더 포함한다는 차이가 있다. 이하 동일한 구성요소에 대한 설명은 생략한다.2, the vertical light emitting device 200 includes a support substrate 210, a first conductive semiconductor layer 231, a pit layer 240, a first superlattice layer 251, The light emitting structure 230 including the layer 252, the second superlattice layer 253, the active layer 232 and the second conductivity type semiconductor layer 233, the second electrode layer 270, the conductive layer 280, And may include a first electrode 260. Compared with the embodiment of FIG. 1, there is a difference that the supporting substrate 210, the conductive layer 280, and the second electrode layer 270 are further included. Description of the same components will be omitted below.

지지기판(210)은 전도성 물질로 형성 될 수 있으며, 예를 들어, 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈(Ta), 은(Ag), 백금(Pt), 크롬(Cr), Si, Ge, GaAs, ZnO, GaN, Ga₂O₃ 또는 SiC, SiGe, CuW 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.The support substrate 210 may be formed of a conductive material such as gold, gold, tungsten, molybdenum, copper, aluminum, tantalum, Ta, Ag, Pt, Cr, Si, Ge, GaAs, ZnO, GaN, Ga ₂ O ₃ or SiC, SiGe or CuW, or formed of two or more alloys And may be formed by laminating two or more different materials.

이와 같은 지지기판(210)은 발광소자(200)에서 발생하는 열의 방출을 용이하게 하여 발광소자(200)의 열적 안정성을 향상시킬 수 있다.The support substrate 210 facilitates the emission of heat generated in the light emitting device 200, thereby improving the thermal stability of the light emitting device 200.

지지기판(210) 상으로는 지지기판(210)과 전도층(280)의 결합을 위하여 결합층(미도시)을 형성할 수 있다. 결합층(미도시)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.A coupling layer (not shown) may be formed on the supporting substrate 210 for coupling the supporting substrate 210 and the conductive layer 280. The bonding layer (not shown) may be formed of, for example, a layer composed of gold (Au), tin (Sn), indium (In), silver (Ag), nickel (Ni), niobium (Nb) and copper , Or an alloy thereof.

전도층(280)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W), 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다. The conductive layer 280 is formed of a material selected from the group consisting of Ni-nickel, platinum Pt, titanium Ti, tungsten W, vanadium V, iron Fe, and molybdenum Mo Or an alloy optionally containing them.

전도층(280)은 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, 전도층(280)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. 실시예에 따라 전도층(280)은 복수의 레이어로 형성될 수도 있다. The conductive layer 280 may be formed using a sputtering deposition method. When a sputter deposition method is used, ions of the source material are sputtered and deposited as the ionized atoms are accelerated by an electric field to impinge on the source material of the conductive layer 280. [ In addition, an electrochemical metal deposition method, a bonding method using a eutectic metal, or the like may be used according to the embodiment. The conductive layer 280 may be formed of a plurality of layers according to an embodiment.

전도층(280)은 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다. The conductive layer 280 has an effect of minimizing mechanical damage (breakage or peeling, etc.) that may occur in the manufacturing process of the light emitting device.

또한, 전도층(280)은 지지기판(210) 또는 결합층(미도시)을 구성하는 금속 물질이 발광 구조물(230)으로 확산되는 것을 방지하는 효과가 있다.Also, the conductive layer 280 has an effect of preventing diffusion of the metal material constituting the support substrate 210 or the bonding layer (not shown) into the light emitting structure 230.

다시 도 2를 참조하면, 제2 전극층(270)은 금속과 투광성 전도층을 선택적으로 사용할 수 있으며, 발광구조물(230)에 전원을 제공한다. 제2 전극층(270)은 전도성 재질을 포함하여 형성될 수 있다. 예를 들면, 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) ), IrO_x, RuO_x, RuO_x/ITO, Ni/IrO_x/Au, 또는 Ni/IrO_x/Au/ITO 중 적어도 하나로 형성될 수 있다. 다만 이에 한정되는 것은 아니다.Referring again to FIG. 2, the second electrode layer 270 may selectively use a metal and a light-transmitting conductive layer to provide power to the light-emitting structure 230. The second electrode layer 270 may be formed of a conductive material. For example, a metal such as nickel (Ni), platinum (Pt), ruthenium (Ru), iridium (Ir), rhodium (Rh), tantalum (Ta), molybdenum (Mo), titanium (Ti) (W), Cu, Cr, Pd, V, Co, Nb, Zr, Indium Tin Oxide (ITO) Aluminum zinc oxide (AZO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO) tin oxide, ATO (antimony tin oxide), GZO (gallium zinc oxide), IrO _x , RuO _x , RuO _x / ITO, Ni / IrO _x / Au, or Ni / IrO _x / Au / ITO . However, the present invention is not limited thereto.

또한, 제2 전극층(270)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. In addition, the second electrode layer 270 may be formed as a single layer or multiple layers of a reflective electrode material having an ohmic characteristic.

제2 전극층(270)은 오믹층(271)/반사층(272)/본딩층(미도시)의 구조이거나, 오믹층(271)/반사층(272)의 적층 구조이거나, 반사층(오믹 포함)(272)/본딩층(미도시)의 구조일 수 있으나, 이에 대해 한정하지는 않는다. The second electrode layer 270 may have a structure of an ohmic layer 271 / a reflective layer 272 / a bonding layer (not shown) or a laminate structure of an ohmic layer 271 / a reflective layer 272 or a reflective layer ) / Bonding layer (not shown), but the present invention is not limited thereto.

오믹층(271)은 발광 구조물(예컨대, 제2 도전형 반도체층(233))의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 상기 오믹층(271)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(271)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다. 반사층(272)은 발광구조물(230)의 활성층(240)에서 발생된 광 중 일부가 지지기판(210) 방향으로 향하는 경우, 발광소자(200)의 상부 방향으로 향하도록 광을 반사시켜 발광소자(200)의 광 추출 효율을 향상시킬 수 있다.The ohmic layer 271 is in ohmic contact with the lower surface of the light emitting structure (for example, the second conductivity type semiconductor layer 233), and may be formed as a layer or a plurality of patterns. The ohmic layer 271 may be made of a conductive material such as ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO oxide, IGZO, IGTO, aluminum zinc oxide, ATO, GZO, IZO, AGZO, AlGaO, NiO, IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh , Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf. The ohmic layer 271 may be formed by a sputtering method or an electron beam evaporation method. The reflective layer 272 reflects light toward the upper side of the light emitting device 200 when a part of the light generated in the active layer 240 of the light emitting structure 230 is directed toward the support substrate 210, 200 can be improved.

반사층(272)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어지거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(272)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(272)을 발광 구조물(예컨대, 제2 도전형 반도체층(233))과 오믹 접촉하는 물질로 형성할 경우, 오믹층(241)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. The reflective layer 272 is made of a metal layer containing aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), or an alloy containing Al, Ag, Pt, The metal material and the light transmitting conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, and ATO can be used to form a multilayer. Further, the reflective layer 272 may be laminated with IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / In addition, when the reflective layer 272 is formed of a material that makes an ohmic contact with the light emitting structure (for example, the second conductivity type semiconductor layer 233), the ohmic layer 241 may not be formed separately and is not limited thereto.

반사층(272)과 오믹층(271)은 폭 및 길이가 동일한 것으로 설명하지만, 폭 및 길이 중 적어도 하나가 상이할 수 있으며 이에 한정을 두지 않는다.Although the reflective layer 272 and the ohmic layer 271 are described as having the same width and length, at least one of the width and the length may be different and is not limited thereto.

본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, 티탄(Ti), 금(Au), 주석(Sn), 니켈(Ni), 크롬(Cr), 갈륨(Ga), 인듐(In), 비스무트(Bi), 구리(Cu), 은(Ag) 또는 탄탈(Ta) 중 적어도 하나를 포함할 수 있다.The bonding layer (not shown) may include a barrier metal or a bonding metal such as titanium (Ti), gold (Au), tin (Sn), nickel (Ni), chromium (Cr) ), Indium (In), bismuth (Bi), copper (Cu), silver (Ag), or tantalum (Ta).

도 3 내지 도 7은 실시예에 따른 발광소자의 제조공정을 나타내는 도이다.3 to 7 are views showing a manufacturing process of the light emitting device according to the embodiment.

도 3을 참조하면, 먼저, 성장기판(110) 상에 순차적으로 버퍼층(120), 제 1도전형 반도체층(131) 및 피트층(140)이 형성된다.Referring to FIG. 3, a buffer layer 120, a first conductivity type semiconductor layer 131, and a pit layer 140 are sequentially formed on a growth substrate 110.

성장기판(110)은 사파이어 기판(Al₂0₃), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다.The growth substrate 110 may be selected from the group consisting of a sapphire substrate (Al ₂ O ₃ ), GaN, SiC, ZnO, Si, GaP, InP, and GaAs.

버퍼층(120)은 3족과 5족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다. The buffer layer 120 may be formed of a combination of Group 3 and Group 5 elements, or may be formed of any one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN, and may be doped with a dopant.

이러한 성장기판(110) 또는 버퍼층(120) 위에는 언도프드 반도체(미도시)층이 형성될 수 있으며, 버퍼층(120)과 언도프드 도전형 반도체층(미도시) 중 어느 한 층 또는 두 층 모두 형성하거나 형성하지 않을 수도 있으며, 이러한 구조에 대해 한정되지는 않는다.An undoped semiconductor layer (not shown) may be formed on the growth substrate 110 or the buffer layer 120 and any one or both of the buffer layer 120 and the undoped conductive semiconductor layer Or not, and is not limited to such a structure.

다시 도 3을 참조하면, 버퍼층(120)상에 제1 도전형 반도체층(131)을 형성할 수 있다.Referring again to FIG. 3, the first conductive semiconductor layer 131 may be formed on the buffer layer 120.

제1 도전형 반도체층(131)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2) 및 실리콘(Si)과 같은 N형 불순물을 포함하는 실란 가스(SiH4)를 주입하여 형성할 수 있다.The first conductivity type semiconductor layer 131 is formed by implanting silane gas (SiH 4) containing N-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2) .

제1 도전형 반도체층(131) 상에는 브이 피트 구조를 포함하는 피트층(140)을 형성할 수 있다.A pit layer 140 including a V-pit structure may be formed on the first conductive semiconductor layer 131.

피트층(140)은 제1 피트층(141)과 제2 피트층(142)으로 나누어 형성할 수 있으며, 제1 피트층(141)및 제2 피트층(142)은 GaN층일 수 있으며, 성장온도를 다르게 하여 형성할 수 있다. The pit layer 140 may be divided into a first pit layer 141 and a second pit layer 142. The first pit layer 141 and the second pit layer 142 may be a GaN layer, Can be formed at different temperatures.

제1 피트층(141)의 성장온도는 제2 피트층(141)의 성장온도보다 작을 수 있으며, 예를 들어, 제1 피트층(141)의 성장온도는 700℃ 내지 800℃일 수 있고, 제2 피트층(142)의 성장온도는 800℃ 내지 1000℃일 수 있다. 다만, 이에 한정하는 것은 아니다.The growth temperature of the first pit layer 141 may be less than the growth temperature of the second pit layer 141. For example, the growth temperature of the first pit layer 141 may be 700 ° C to 800 ° C, The growth temperature of the second pit layer 142 may be 800 ° C to 1000 ° C. However, the present invention is not limited thereto.

브이 피트 구조는 제1 피트층(141)의 저온 성장 과정에서 자발적으로 형성될 수 있으며, 제2 피트층(142)의 성장 과정에서 형성되는 브이 피트 구조는 제1 피트층(141)의 브이 피트 구조에 대응하게 된다.The V-pit structure may be spontaneously formed during the low-temperature growth of the first pit layer 141. The V-pit structure formed in the growth process of the second pit layer 142 may be formed in the V- Structure.

도 4를 참조하면, 제2 피트층(142) 상에 제1 초격자층(151), 벌크층(152), 제2 초격자층(153), 활성층(132) 및 제2 도전형 반도체층(133)을 순차적으로 형성한다.Referring to FIG. 4, a first superlattice layer 151, a bulk layer 152, a second superlattice layer 153, an active layer 132, and a second conductive semiconductor layer (133) are sequentially formed.

제1 초격자층(151), 벌크층(152), 제2 초격자층(153) 및 활성층(132) 내부에는 브이 피트 구조가 형성될 수 있으며, 제1 피트층(141)의 브이 피트 구조에 대응하여 형성될 수 있다.A V-pit structure may be formed in the first superlattice layer 151, the bulk layer 152, the second superlattice layer 153, and the active layer 132, and the V-pit structure of the first pit layer 141 As shown in FIG.

제1 초격자층(151) 및 제2 초격자층(153)은 InGaN/GaN층 일 수 있으며, 1쌍 내지 3쌍으로 형성될 수 있다. The first superlattice layer 151 and the second superlattice layer 153 may be InGaN / GaN layers and may be formed of one pair to three pairs.

벌크층(152)은 In_xGa_(1-x)N (0<x<1)의 조성식을 갖는 반도체 물질로 형성될 수 있으며, 10Å 내지 30Å 두께로 형성될 수 있다.The bulk layer 152 may be formed of a semiconductor material having a composition formula of In _x Ga _(1-x) N (0 <x <1), and may be formed to a thickness of 10 Å to 30 Å.

벌크층(152)은 인듐(In)을 포함하여, 브이 피트 구조의 균일성 및 품질을 향상시키며, 그 모양을 일정하게 유지시킬 수 있으며, 인듐(In)의 함량은 1.5% 이하일 수 있다.The bulk layer 152 includes indium (In), which improves the uniformity and quality of the V-PIT structure, maintains its shape uniformly, and the content of indium (In) may be less than 1.5%.

활성층(132)은 트리메틸 갈륨 가스(TMGa) 및 트리메틸 인듐 가스(TMIn)를 주입하면서 질소 분위기에서 성장시킬 수 있으며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.The active layer 132 can be grown in a nitrogen atmosphere while injecting trimethyl gallium gas (TMGa) and trimethyl indium gas (TMIn), and can be grown in a single quantum well structure, a multi quantum well (MQW) -Wire structure, or a quantum dot structure.

활성층(132)상에는 제2 도전형 반도체층(133)을 형성할 수 있다.The second conductive semiconductor layer 133 may be formed on the active layer 132.

제2 도전형 반도체층(133)은 챔버에 960? 이상의 고온에서 수소를 캐리어 가스로 하여 트리메틸 갈륨 가스(TMGa), 트리메틸 알루미늄 가스(TMAl), 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2} 등을 주입하여 성장시킬 수 있으나, 이에 한정하는 것은 아니다.The second conductivity type semiconductor layer 133 is formed by depositing 960? (TMGa), trimethylaluminum gas (TMAl), bisethylcyclopentadienyl magnesium (EtCp2Mg) {Mg (C2H5C5H4) 2} can be grown by using hydrogen as a carrier gas at a high temperature But is not limited to.

제1 피트층(141)에서 형성된 브이 피트 구조는 제2 도전형 반도체층(133)으로 갈수록 그 형태가 완만해져 제2 도전형 반도체층(133)의 표면은 평평한 면을 이루게 된다.The V-PIT structure formed in the first pit layer 141 becomes gentler as it goes to the second conductive type semiconductor layer 133, so that the surface of the second conductive type semiconductor layer 133 becomes a flat surface.

이후, 수평형 발광소자와 수직형 발광소자의 제조공정이 달라진다.Thereafter, the manufacturing processes of the horizontal type light emitting device and the vertical type light emitting device are changed.

도 5는 도 4에 나타낸 공정이후에 수평형 발광소자의 제조공정을 나타내는 도이다.5 is a view showing a manufacturing process of a horizontal light emitting device after the process shown in FIG.

도 5를 참조하면, 제2 도전형 반도체층(133)에서 제1 도전형 반도체층(131)의 일부분까지 RIE(Reactive Ion Etching)방식으로 메사(Mesa) 식각한다. 예를 들어, 사파이어 기판과 같이 절연성 기판을 사용하는 경우 기판 하부에 전극을 형성할 수 없기 때문에, 제2 도전형 반도체층(133)부터 제1 도전형 반도체층(131)의 일부분까지 메사식각함으로써, 전극을 형성할 수 있는 공간을 확보할 수 있다. 따라서, 제1 도전형 반도체층(131) 표면의 식각되어 노출된 영역에 제1 전극(160)을 형성할 수 있다.Referring to FIG. 5, a portion of the first conductivity type semiconductor layer 131 from the second conductivity type semiconductor layer 133 is etched by a reactive ion etching (RIE) method. For example, when an insulating substrate such as a sapphire substrate is used, electrodes can not be formed under the substrate. Therefore, mesa etching is performed from the second conductivity type semiconductor layer 133 to a portion of the first conductivity type semiconductor layer 131 , It is possible to secure a space in which electrodes can be formed. Therefore, the first electrode 160 can be formed in the exposed region of the surface of the first conductive type semiconductor layer 131.

제2 도전형 반도체층(133) 상에 제2 전극(170)을 형성할 수 있다.The second electrode 170 may be formed on the second conductive type semiconductor layer 133.

도 6 및 도 7은 도 4에 나타낸 공정이후에 수직형 발광소자의 제조공정을 나타내는 도이다.FIGS. 6 and 7 are views showing a manufacturing process of a vertical light emitting device after the process shown in FIG.

도 6을 참조하면, 제2 도전형 반도체층(133)상에는 제2 전극층(270)이 형성될 수 있으며, 전도층(280)이 배치된 지지기판(210)이 본딩 접착될 수 있다. 이때 제1 도전형 반도체층(131) 상에 배치된 성장기판(110)을 분리시킬 수 있다.Referring to FIG. 6, a second electrode layer 270 may be formed on the second conductive semiconductor layer 133, and a supporting substrate 210 on which the conductive layer 280 is disposed may be bonded and bonded. At this time, the growth substrate 110 disposed on the first conductivity type semiconductor layer 131 can be separated.

이때, 성장기판(110)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다.At this time, the growth substrate 110 can be removed by a physical or / and chemical method, and the physical method can be removed, for example, by a LLO (laser lift off) method.

한편, 성장기판(110)의 제거 후 발광 구조물(230)의 위에 배치된 버퍼층(120)을 제거해 줄 수 있다. 이 때 버퍼층(120)은 건식 또는 습식 식각 방법, 또는 연마 공정을 통해 제거할 수 있다.On the other hand, after the growth substrate 110 is removed, the buffer layer 120 disposed on the light emitting structure 230 can be removed. At this time, the buffer layer 120 may be removed by a dry or wet etching method or a polishing process.

또한, 도시하지는 않았으나, 발광 구조물(230)의 외곽부 영역에 대해 에칭을 수행하여 경사를 가지게 할 수 있으며, 발광구조물(230)의 외주면 일부 또는 전체 영역에 패시베이션(미도시)이 형성될 수 있고, 패시베이션(미도시)은 절연성 재질로 형성될 수 있다Although not shown, the outer peripheral region of the light emitting structure 230 may be tilted by etching, and a passivation (not shown) may be formed in a part or the entire region of the outer peripheral surface of the light emitting structure 230 , Passivation (not shown) may be formed of an insulating material

도 7을 참조하면, 제1 도전형 반도체층(231)의 표면에는 제1 전극(260)을 형성할 수 있다.Referring to FIG. 7, a first electrode 260 may be formed on a surface of the first conductive semiconductor layer 231.

도 3 내지 도 7에 나타낸 공정 순서에서 적어도 하나의 공정은 순서가 바뀔 수 있으며 이에 한정을 두지 않는다.At least one process in the process sequence shown in FIGS. 3 to 7 can be changed in order, but is not limited thereto.

도 8은 실시예에 따른 발광소자를 포함하는 발광소자패키지의 단면을 도시한 단면도이다.8 is a cross-sectional view illustrating a light emitting device package including the light emitting device according to the embodiment.

도 8을 참조하면, 실시예에 따른 발광소자패키지(300)는 캐비티가 형성된 몸체(310), 몸체(310)의 캐비티에 실장된 광원부(320) 및 캐비티에 충진되는 봉지재(350)를 포함할 수 있다.8, the light emitting device package 300 according to the embodiment includes a body 310 having a cavity, a light source 320 mounted on the cavity of the body 310, and an encapsulant 350 filled in the cavity 310 can do.

몸체(310)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board), 세라믹 중 적어도 하나로 형성될 수 있다. 몸체(310)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.The body 310 may be made of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), photo sensitive glass (PSG), polyamide 9T (SPS), a metal material, sapphire (Al2O3), beryllium oxide (BeO), a printed circuit board (PCB), and ceramics. The body 310 may be formed by injection molding, etching, or the like, but is not limited thereto.

광원부(320)는 몸체(310)의 바닥면에 실장되며, 일 예로 광원부(320)는 도 1 및 도 2에서 도시하고 설명한 발광소자 중 어느 하나일 수 있다. 발광소자는 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광 소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광 소자는 한 개 이상 실장될 수 있다.The light source unit 320 may be mounted on a bottom surface of the body 310. For example, the light source unit 320 may be any one of the light emitting devices shown in FIGS. The light emitting device may be, for example, a colored light emitting device that emits light such as red, green, blue, or white, or a UV (Ultra Violet) light emitting device that emits ultraviolet light. In addition, one or more light emitting elements can be mounted.

몸체(310)는 제1 전극(330) 및 제2 전극(340)을 포함할 수 있다. 제1 전극(330) 및 제2 전극(340)은 광원부(320)와 전기적으로 연결되어 광원부(320)에 전원을 공급할 수 있다.The body 310 may include a first electrode 330 and a second electrode 340. The first electrode 330 and the second electrode 340 may be electrically connected to the light source 320 to supply power to the light source 320.

또한, 제1 전극(330) 및 제2 전극(340)은 서로 전기적으로 분리되며, 광원부(320)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있고, 또한 광원부(320)에서 발생된 열을 외부로 배출시킬 수 있다.In addition, the first electrode 330 and the second electrode 340 are electrically separated from each other. The first electrode 330 and the second electrode 340 can reflect the light generated from the light source unit 320 to increase the light efficiency. Further, To the outside.

도 8에는 제1 전극(330)과 제2 전극(340) 모두가 와이어(360)에 의해 광원부(320)와 본딩된 것을 도시하나, 이에 한정하지 않으며, 특히 수직형 발광소자의 경우는 제1 전극(330) 및 제2 전극(340) 중 어느 하나가 와이어(360)에 의해 광원부(320)와 본딩될 수 있으며, 플립칩 방식에 의해 와이어(360) 없이 광원부(320)와 전기적으로 연결될 수도 있다.8 illustrates that both the first electrode 330 and the second electrode 340 are bonded to the light source 320 by the wire 360. However, the present invention is not limited thereto, Any one of the electrode 330 and the second electrode 340 may be bonded to the light source 320 by the wire 360 and may be electrically connected to the light source 320 without the wire 360 by the flip- have.

이러한 제1 전극(330) 및 제2 전극(340)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 전극(330) 및 제2 전극(340)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 330 and the second electrode 340 may be formed of a metal material such as titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum Ta, Pt, Sn, Ag, P, Al, Pd, Co, Si, Ge, Ge), hafnium (Hf), ruthenium (Ru), and iron (Fe). The first electrode 330 and the second electrode 340 may have a single-layer structure or a multi-layer structure, but the present invention is not limited thereto.

봉지재(350)는 캐비티에 충진될 수 있으며, 형광체(미도시)를 포함할 수 있다. 봉지재(350)는 투명한 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다. The encapsulant 350 may be filled in the cavity and may include a phosphor (not shown). The encapsulant 350 may be formed of a transparent silicone, epoxy, or other resin material, and may be formed in such a manner that the encapsulant 350 is filled in the cavity and then cured by UV or thermal curing.

형광체(미도시)는 광원부(320)에서 방출되는 광의 파장에 따라 종류가 선택되어 발광소자패키지(300)가 백색광을 구현하도록 할 수 있다.The phosphor (not shown) may be selected according to the wavelength of the light emitted from the light source unit 320 so that the light emitting device package 300 may emit white light.

봉지재(350)에 포함되어 있는 형광체(미도시)는 광원부(320)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다. The fluorescent material (not shown) included in the encapsulant 350 may be a blue light emitting phosphor, a blue light emitting fluorescent material, a green light emitting fluorescent material, a yellow green light emitting fluorescent material, a yellow light emitting fluorescent material, , An orange light-emitting fluorescent substance, and a red light-emitting fluorescent substance may be applied.

즉, 형광체(미도시)는 광원부(320)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 광원부(320)가 청색 발광 다이오드이고 형광체(미도시)가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자패키지(300)는 백색 빛을 제공할 수 있다. That is, the phosphor (not shown) may be excited by the light having the first light emitted from the light source 320 to generate the second light. For example, when the light source 320 is a blue light emitting diode and the phosphor (not shown) is a yellow phosphor, the yellow phosphor may be excited by blue light to emit yellow light, and blue light emitted from the blue light emitting diode and blue The light emitting device package 300 can provide white light as yellow light generated by excitation by light is mixed.

도 9a는 실시예에 따른 발광소자 모듈을 포함하는 조명장치를 도시한 사시도이며, 도 9b는 도 9a의 조명장치의 C -C'단면을 도시한 단면도이다.FIG. 9A is a perspective view showing a lighting device including a light emitting device module according to an embodiment, and FIG. 9B is a sectional view showing a C -C 'cross section of the lighting device of FIG. 9A.

즉, 도 9b는 도 9a의 조명장치(400)를 길이방향(Z)과 높이방향(X)의 면으로 자르고, 수평방향(Y)으로 바라본 단면도이다.9B is a cross-sectional view of the lighting device 400 of FIG. 9A cut in the longitudinal direction Z and the height direction X and viewed in the horizontal direction Y. FIG.

도 9a 및 도 9b를 참조하면, 조명장치(400)는 몸체(410), 몸체(410)와 체결되는 커버(430) 및 몸체(410)의 양단에 위치하는 마감캡(450)을 포함할 수 있다.9A and 9B, the lighting device 400 may include a body 410, a cover 430 coupled to the body 410, and a finishing cap 450 positioned at opposite ends of the body 410 have.

몸체(410)의 하부면에는 발광소자 모듈(440)이 체결되며, 몸체(410)는 발광소자 패키지(444)에서 발생한 열이 몸체(410)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있고, 이에 한정하지 아니한다.The light emitting device module 440 is coupled to a lower surface of the body 410. The body 410 is electrically connected to the light emitting device package 444 through a conductive material such that heat generated from the light emitting device package 444 can be emitted to the outside through the upper surface of the body 410. [ And may be formed of a metal material having excellent heat dissipation effect, but is not limited thereto.

특히, 발광소자 모듈(440)는 발광소자 패키지(444)를 둘러싸는 밀봉부(미도시)를 포함하여 이물질의 침투가 방지될 수 있어서 신뢰성이 향상될 수 있고, 아울러 신뢰성 있는 조명장치(400)의 구현이 가능해진다.Particularly, the light emitting device module 440 includes a sealing portion (not shown) that surrounds the light emitting device package 444 to prevent foreign matter from penetrating, thereby improving the reliability. In addition, . &Lt; / RTI >

발광소자 패키지(444)는 기판(442) 상에 다색, 다열로 실장되어 모듈을 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 기판(442)으로 MCPCB(Metal Core PCB) 또는 FR4 재질의 PCB 를 사용할 수 있다.The light emitting device package 444 may be mounted on the substrate 442 in a multi-color, multi-row manner to form a module. The light emitting device package 444 may be mounted at equal intervals or may be mounted with various spacings as needed. As such a substrate 442, MCPCB (Metal Core PCB) or FR4 PCB can be used.

커버(430)는 몸체(410)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.The cover 430 may be formed in a circular shape so as to surround the lower surface of the body 410, but is not limited thereto.

커버(430)는 내부의 발광소자 모듈(440)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(430)는 발광소자 패키지(444)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다. The cover 430 protects the internal light emitting device module 440 from foreign substances or the like. The cover 430 may include diffusion particles to prevent glare of light generated in the light emitting device package 444 and uniformly emit light to the outside and may include at least one of an inner surface and an outer surface of the cover 430 A prism pattern or the like may be formed on one side. Further, the phosphor may be coated on at least one of the inner surface and the outer surface of the cover 430.

한편, 발광소자 패키지(444)에서 발생하는 광은 커버(430)를 통해 외부로 방출되므로, 커버(430)는 광투과율이 우수하여야 하며, 발광소자 패키지(444)에서 발생하는 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는 바, 커버(430)는 폴리에틸렌 테레프탈레이트(Polyethylen?Terephthalate;?PET), 폴리카보네이트(Polycarbonate;?PC), 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.Since the light generated from the light emitting device package 444 is emitted to the outside through the cover 430, the cover 430 must have a high light transmittance and sufficient to withstand the heat generated from the light emitting device package 444. [ The cover 430 may be made of polyethylene terephthalate (PET), polycarbonate (PC), polymethyl methacrylate (PMMA), or the like. It is preferable that it is formed of a material.

마감캡(450)은 몸체(410)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(450)에는 전원 핀(452)이 형성되어 있어, 실시예에 따른 조명장치(400)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.The finishing cap 450 is located at both ends of the body 410 and can be used for sealing the power supply unit (not shown). In addition, the fin 450 is formed on the finishing cap 450, so that the lighting device 400 according to the embodiment can be used immediately without a separate device on the terminal from which the conventional fluorescent lamp is removed.

도 10 및 도 11은 실시예에 따른 광학시트를 포함하는 액정표시장치의 분해 사시도이다.10 and 11 are exploded perspective views of a liquid crystal display device including an optical sheet according to an embodiment.

도 10는 에지-라이트 방식으로, 액정 표시 장치(500)는 액정표시패널(510)과 액정표시패널(510)로 빛을 제공하기 위한 백라이트 유닛(570)을 포함할 수 있다.10, the liquid crystal display device 500 may include a liquid crystal display panel 510 and a backlight unit 570 for providing light to the liquid crystal display panel 510 in an edge-light manner.

액정표시패널(510)은 백라이트 유닛(570)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(510)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(512) 및 박막 트랜지스터 기판(514)을 포함할 수 있다.The liquid crystal display panel 510 can display an image using the light provided from the backlight unit 570. The liquid crystal display panel 510 may include a color filter substrate 512 and a thin film transistor substrate 514 facing each other with a liquid crystal therebetween.

컬러 필터 기판(512)은 액정표시패널(510)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.The color filter substrate 512 can realize the color of an image to be displayed through the liquid crystal display panel 510.

박막 트랜지스터 기판(514)은 구동 필름(517)을 통해 다수의 회로부품이 실장되는 인쇄회로기판(518)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(514)은 인쇄회로기판(518)으로부터 제공되는 구동 신호에 응답하여 인쇄회로기판(518)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.The thin film transistor substrate 514 is electrically connected to a printed circuit board 518 on which a plurality of circuit components are mounted via a driving film 517. The thin film transistor substrate 514 may apply a driving voltage provided from the printed circuit board 518 to the liquid crystal in response to a driving signal provided from the printed circuit board 518. [

박막 트랜지스터 기판(514)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다. The thin film transistor substrate 514 may include a thin film transistor and a pixel electrode formed as a thin film on another substrate of a transparent material such as glass or plastic.

백라이트 유닛(570)은 빛을 출력하는 발광소자 모듈(520), 발광소자 모듈(520)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(510)로 제공하는 도광판(530), 도광판(530)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(550, 566, 564) 및 도광판(530)의 후방으로 방출되는 빛을 도광판(530)으로 반사시키는 반사 시트(540)로 구성된다.The backlight unit 570 includes a light emitting device module 520 that outputs light, a light guide plate 530 that changes the light provided from the light emitting device module 520 into a surface light source and provides the light to the liquid crystal display panel 510, A plurality of films 550, 566, and 564 that uniformly distribute the luminance of light provided from the light guide plate 530 and improve vertical incidence, and a reflective sheet (not shown) that reflects light emitted to the rear of the light guide plate 530 to the light guide plate 530 540).

발광소자 모듈(520)은 복수의 발광소자 패키지(524)와 복수의 발광소자 패키지(524)가 실장되어 모듈을 이룰 수 있도록 PCB기판(522)을 포함할 수 있다.The light emitting device module 520 may include a PCB substrate 522 to mount a plurality of light emitting device packages 524 and a plurality of light emitting device packages 524 to form a module.

특히, 발광소자 모듈(520)는 발광소자 패키지(524)를 둘러싸는 밀봉부(미도시)를 포함하여 이물질의 침투가 방지될 수 있어서 신뢰성이 향상될 수 있고, 아울러 신뢰성 있는 백라이트 유닛(570)의 구현이 가능해진다.Particularly, the light emitting device module 520 includes a sealing portion (not shown) surrounding the light emitting device package 524 to prevent foreign matter from penetrating, thereby improving the reliability. In addition, . &Lt; / RTI >

한편, 백라이트유닛(570)은 도광판(530)으로부터 입사되는 빛을 액정 표시 패널(510) 방향으로 확산시키는 확산필름(566)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(550)으로 구성될 수 있으며, 프리즘필름(550)를 보호하기 위한 보호필름(564)을 포함할 수 있다.The backlight unit 570 includes a diffusion film 566 for diffusing light incident from the light guide plate 530 toward the liquid crystal display panel 510 and a prism film 550 for enhancing vertical incidence by condensing the diffused light And may include a protective film 564 for protecting the prism film 550. [

도 11는 실시예에 따른 광학시트를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 10에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.11 is an exploded perspective view of a liquid crystal display including an optical sheet according to an embodiment. However, the parts shown and described in Fig. 10 are not repeatedly described in detail.

도 11은 직하 방식으로, 액정 표시 장치(600)는 액정표시패널(610)과 액정표시패널(610)로 빛을 제공하기 위한 백라이트 유닛(670)을 포함할 수 있다.11, the liquid crystal display 600 may include a liquid crystal display panel 610 and a backlight unit 670 for providing light to the liquid crystal display panel 610 in a direct-down manner.

액정표시패널(610)은 도 10에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.The liquid crystal display panel 610 is the same as that described with reference to FIG. 10, and thus a detailed description thereof will be omitted.

백라이트 유닛(670)은 복수의 발광소자 모듈(623), 반사시트(624), 발광소자 모듈(623)과 반사시트(624)가 수납되는 하부 섀시(630), 발광소자 모듈(623)의 상부에 배치되는 확산판(640) 및 다수의 광학필름(660)을 포함할 수 있다.The backlight unit 670 includes a plurality of light emitting element modules 623, a reflective sheet 624, a lower chassis 630 in which the light emitting element module 623 and the reflective sheet 624 are accommodated, And a plurality of optical films 660 disposed on the diffuser plate 640.

발광소자 모듈(623) 복수의 발광소자 패키지(622)와 복수의 발광소자 패키지(622)가 실장되어 모듈을 이룰 수 있도록 PCB기판(621)을 포함할 수 있다.The light emitting device module 623 may include a PCB substrate 621 to mount a plurality of light emitting device packages 622 and a plurality of light emitting device packages 622 to form a module.

특히, 발광소자 모듈(623)는 발광소자 패키지(622)를 둘러싸는 밀봉부(미도시)를 포함하여 이물질의 침투가 방지될 수 있어서 신뢰성이 향상될 수 있고, 아울러 신뢰성 있는 백라이트 유닛(670)의 구현이 가능해진다.Particularly, the light emitting element module 623 includes a sealing portion (not shown) surrounding the light emitting element package 622 to prevent foreign matter from penetrating thereto, thereby improving reliability. Further, the reliability of the backlight unit 670 is improved, . &Lt; / RTI >

반사 시트(624)는 발광소자 패키지(622)에서 발생한 빛을 액정표시패널(610)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.The reflective sheet 624 reflects light generated from the light emitting device package 622 in a direction in which the liquid crystal display panel 610 is positioned, thereby improving light utilization efficiency.

한편, 발광소자 모듈(623)에서 발생한 빛은 확산판(640)에 입사하며, 확산판(640)의 상부에는 광학 필름(660)이 배치된다. 광학 필름(660)은 확산 필름(666), 프리즘필름(650) 및 보호필름(664)를 포함하여 구성된다.The light emitted from the light emitting element module 623 is incident on the diffusion plate 640 and the optical film 660 is disposed on the diffusion plate 640. The optical film 660 is composed of a diffusion film 666, a prism film 650, and a protective film 664.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It should be understood that various modifications may be made by those skilled in the art without departing from the spirit and scope of the present invention.

110: 성장기판 120: 버퍼층
131: 제1 도전형 반도체층 132: 활성층
133: 제2 도전형 반도체층 140: 피트층
151: 제1 초격자층 152: 버퍼층
153: 제2 초격자층110: growth substrate 120: buffer layer
131: first conductivity type semiconductor layer 132: active layer
133: second conductivity type semiconductor layer 140: pit layer
151: first superlattice layer 152: buffer layer
153: second superlattice layer

Claims

A first conductive semiconductor layer;
A pit layer located on the first conductive type semiconductor layer;
A first superlattice layer disposed in contact with the pit layer on the pit layer;
A bulk layer disposed on the first superlattice layer in contact with the first superlattice layer;
A second superlattice layer disposed in contact with the bulk layer on the bulk layer;
An active layer located on the second superlattice layer; And
And a second conductivity type semiconductor layer disposed on the active layer,
Wherein the pit layer, the first superlattice layer, the bulk layer, the second superlattice layer and the active layer comprise a v-pit structure,
Wherein the pit layer comprises a first pit layer and a second pit layer,
Wherein the first pit layer and the second pit layer have different growth temperatures.

The method according to claim 1,
The composition of the bulk layer is In _x Ga _1-x N (0 < x < 1)
The indium (In) content of the bulk layer is 1.5% or less,
Wherein the bulk layer has a thickness of 10 to 30 ANGSTROM.

delete

The method according to claim 1,
Wherein at least one of the first superlattice layer and the second superlattice layer comprises one to three pairs of superlattice layers,
Each pair of superlattice layers is an InGaN / GaN layer.

The method according to claim 1,
Wherein the first pit layer and the second pit layer comprise GaN.

The method according to claim 1,
Wherein the V pit structure of the first superlattice layer, the bulk layer, the second superlattice layer, and the active layer corresponds to the V pit structure of the pit layer.