Nothing Special   »   [go: up one dir, main page]

KR102059324B1 - Cu막의 형성 방법 - Google Patents

Cu막의 형성 방법 Download PDF

Info

Publication number
KR102059324B1
KR102059324B1 KR1020187017507A KR20187017507A KR102059324B1 KR 102059324 B1 KR102059324 B1 KR 102059324B1 KR 1020187017507 A KR1020187017507 A KR 1020187017507A KR 20187017507 A KR20187017507 A KR 20187017507A KR 102059324 B1 KR102059324 B1 KR 102059324B1
Authority
KR
South Korea
Prior art keywords
film
temperature
hydrogen
degas
treatment
Prior art date
Application number
KR1020187017507A
Other languages
English (en)
Other versions
KR20180084963A (ko
Inventor
마사미치 하라다
아키라 이가리
유타카 코카제
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20180084963A publication Critical patent/KR20180084963A/ko
Application granted granted Critical
Publication of KR102059324B1 publication Critical patent/KR102059324B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 Cu막의 형성 방법은, 층간 절연막에 형성된 요부 내에 라이너 막을 개재하여 Cu막을 매립하여 형성하는 방법으로, 성막 후의 상기 라이너 막을 열처리하고, 상기 열처리를 실시한 후, 수소를 포함하는 가스의 분위기 하에서, 상기 라이너 막의 표면에 대하여 디가스 처리를 실시하고, 상기 디가스 처리를 실시한 후, 상기 열처리 된 상기 라이너 막 상에 Cu막을 형성하고, 상기 라이너 막은, Co막, Ni막, CoNi막으로부터 선택되는 하나이다.

Description

Cu막의 형성 방법
본 발명은, 라이너 막 상에 Cu막을 형성하는 방법에 관한 것이다. 보다 상세하게는, Cu배선 구조에서 라이너 막 상에 Cu막을 형성할 때에 이용되는 방법에 관한 것이다. 본 출원은 2016년 5월 16일에 일본에 출원된 특허출원 제2016－098032호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
반도체 디바이스에서는 Cu를 도전재료로 이용한 Cu배선 구조가 다용(多用)되고 있다. 이러한 Cu배선 구조에서는 층간 절연막(1)에 형성된 요부(凹部)(홀이나 트렌치 등)(1a) 내에, 드라이법이나 웨트법을 이용하여 Cu배선층(4)이 매립하여 형성된다. 층간 절연막(1)과 Cu배선층(4)과의 사이에는, 층간 절연막(1)으로의 Cu의 확산 방지를 목적으로 한 배리어층(Ta계나 Ti계)(2), 배리어층(2) 상에 형성되어 Cu배선층(4)의 기재(下地)가 되는 라이너 막(Co나 Ru)(3)이 설치된다(도15a). 이러한 라이너 막(3)은 PVD법이나 CVD법에 의해 형성된다.
라이너 막(3)으로서는, 반도체 디바이스의 속도와 기능이 개량됨에 따라, 모폴로지가 양호하고 배리어층(2)에 대한 밀착성이 우수하고, 한편, 라이너 막(3) 자체가 저저항인 부재가 요구되고 있다. 또한, 반도체 디바이스에는 저비용화가 요구되고 있고, 라이너 막(3)의 부재도 마찬가지이다. 이러한 관점에서, 라이너 막(3)으로서는 Co가 유망시 되고 있다(특허문헌 1).
통상, 라이너 막(3)으로서 기능시키기 위하여, 예를 들면, CVD법에 의해 성막된 후의 Co막에 대해서는, Co막 내로부터 불순물(C, N, O 등)을 날려버리고, Co막의 저저항화를 도모하기 위하여 포스트 어닐 처리가 이루어진다(도15a：특허 문헌 2). 그 후, 냉각된 상태에 있는 Co막 상에, 예를 들면, PVD법에 의해 배선층(4)이 이루어지는 Cu막이 형성된다(도15b). 이어, 리플로우 처리함으로써, Cu막으로 내벽이 덮인 요부(4H)를 매설함과 동시에, 표면 평탄화를 도모할 수 있다. 그러나, 요부(4H)의 개구 지름이 좁아져서, 요부(4H)의 깊이가 깊어짐에 따라, 리플로우 된 Cu에 의해서 요부(4H) 내를 안정하게 충전하는 것이 어려워지는 경향이 있고, 요부(4H) 내에 우발적으로 보이드(공극)(4V)가 발생하는 우려가 있었다(도15c). 도16은 이러한 종래의 제조 플로차트(flow chart)의 일례를 나타내는 도이다.
Cu배선층(4)에 보이드(4V)가 내재되면, Cu배선층(4)을 흐르는 전류의 저해 요인이 되어 신호 전달이나 전력 공급이 불안정하게 되기 때문에, 보이드(4V)가 존재하지 않는 Cu배선층(4)을 안정하게 형성할 수 있는 제법의 개발이 기대되고 있었다.
국제 공개 제2011/027835호 팜플렛 일본국 특허 공개 제2012－023152호 공보
본 발명은 이러한 종래의 실정에 비추어 이루어진 것으로서, 층간 절연막에 형성된 요부 내에 라이너 막을 개재시켜 Cu배선층을 매립하여 형성할 때에, Cu배선층 내의 보이드 발생을 억제하는 것이 가능한, Cu막의 형성 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명의 일 태양에 관한 Cu막의 형성 방법은, 층간 절연막에 형성된 요부 내에 라이너 막을 개재시켜 Cu막을 매립하여 형성하는 방법으로, 성막 후의 상기 라이너 막을 열처리 하고(포스트 어닐 공정), 상기 열처리를 실시한 후, 수소를 포함하는 가스의 분위기 하에서 상기 라이너 막의 표면에 대해서 디가스(Degas) 처리를 실시하고(개질 공정), 상기 디가스 처리를 실시한 후, 상기 열처리 된 상기 라이너 막 상에 Cu막을 형성하고(성막 공정), 상기 라이너 막은 Co막, Ni막, CoNi막으로부터 선택되는 하나이다.
본 발명의 일 태양에 관한 Cu막의 형성 방법에 있어서는, 상기 디가스 처리는 수소환원에 의해 상기 Co막의 표면이 수소로 종단(終端,hydrogen termination)된 상태로 하여도 좋다.
본 발명의 일 태양에 관한 Cu막의 형성 방법에 있어서는, 상기 디가스 처리의 온도는 상기 열처리의 온도보다 낮아도 좋다.
본 발명의 일 태양에 관한 Cu막의 형성 방법에 있어서는, 상기 디가스 처리의 온도는 260℃ 이상 290℃ 이하여도 좋다.
본 발명의 일 태양에 관한 Cu막의 형성 방법에 있어서는, 상기 열처리를 실시한 후, 상기 Co막을 대기에 노출시키고, 그 후, 상기 디가스 처리를 실시해도 좋다(폭로(暴露) 공정). 즉, 포스트 어닐 공정과 디가스 처리(개질 공정)의 사이에서, 상기 Co막을 대기에 노출시켜도 좋다.
본 발명의 일 태양에 관한 Cu막의 형성 방법은, 층간 절연막에 형성된 요부 내에 Co막을 개재시켜 Cu막을 매립하여 형성하는 경우에, Co막의 포스트 어닐 공정과 Cu막의 성막 공정과의 사이에서 Co막의 표면에 대해 디가스 처리를 실시하는 개질 공정을 실시한다. 상기 디가스 처리는, 수소를 포함하는 가스의 분위기 하에서 수행된다.
이 디가스 처리에 의하면, H2 환원에 의해 Co막의 표면으로부터 OH기나 산소가 제거되어 Co막의 표면은 거의 수소로 종단(수소가 흡착)된 상태가 된다. 이와 같이 Co막의 표면을 수소로 종단(수소가 흡착) 시킴으로써, 그 위에 퇴적되는 Cu막의 젖음각θ이 작아진다고 생각할 수 있다. 그 결과, Cu막을 리플로우함으로써, 층간 절연막에 형성된 요부 내에, Co막을 개재시켜 Cu막을 매립하여 형성하는 것이 가능해졌다.
그러므로, 본 발명의 일 태양는, 매립 형성시의 과제인 Cu배선층 내의 보이드 발생을 억제하는 것이 가능한 Cu막의 형성 방법 제공에 공헌한다.
도1a는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 일례를 나타내는 모식 단면도이다.
도1b는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 일례를 나타내는 모식 단면도이다.
도1c는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 일례를 나타내는 모식 단면도이다.
도1d는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 일례를 나타내는 모식 단면도이다.
도2a는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 다른 일례를 나타내는 모식 단면도이다.
도2b는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 다른 일례를 나타내는 모식 단면도이다.
도2c는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 다른 일례를 나타내는 모식 단면도이다.
도2d는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 다른 일례를 나타내는 모식 단면도이다.
도3a는 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도로서, 디가스 처리 전 상태를 나타내는 도이다.
도3b는 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도로서, 디가스 처리 중 상태를 나타내는 도이다.
도4a는 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도로서, 저온 처리 후 상태를 나타내는 도이다.
도4b는 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도로서, 중온 처리 처리 후 상태를 나타내는 도이다.
도4c는 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도로서, 고온 처리 후 상태를 나타내는 도이다.
도5는 Cu막 표면의 수소 종단(수소 흡착)과 젖음각과의 관계를 설명하는 도이다.
도6은 본 발명의 일 실시형태가 적용되는 Cu배선막 형성 프로세스의 일례를 나타내는 플로차트이다.
도7은 본 발명의 일 실시형태에 관한 제조 장치의 일례를 나타내는 도이다.
도8은 포스트 어닐 온도와 Filling 성공율 및 비저항과의 관계를 나타내는 그래프이다.
도9는 포스트 어닐 온도와 Co막 중의 불순물 농도(O, C, N)와의 관계를 나타내는 그래프이다.
도10은 디가스 조건(분위기 가스)과 Filling 성공율과의 관계를 나타내는 그래프이다.
도11은 디가스 조건(진공 배기, He분위기)과 Filling 성공율과의 관계를 나타내는 그래프이다.
도12는 디가스 조건(H2 분압)과 Filling 성공율과의 관계를 나타내는 그래프이다.
도13은 디가스 조건(온도)과 Filling 성공율과의 관계를 나타내는 그래프이다.
도14는 개선 전후에 있어서의 포스트 어닐 온도와 Filling 성공율 및 비저항과의 관계를 나타내는 그래프이다.
도15a는 종래의 Cu막의 형성 방법의 일례를 나타내는 모식 단면도이다.
도15b는 종래의 Cu막의 형성 방법의 일례를 나타내는 모식 단면도이다.
도15c는 종래의 Cu막의 형성 방법의 일례를 나타내는 모식 단면도이다.
도16는 종래의 제조 플로차트의 일례를 나타내는 도이다.
이하에서는, 본 발명의 일 실시형태에 관한 Cu막의 형성 방법에 대하여, 도를 기초로 설명한다. 여기서는, 라이너 막이 Co막으로 이루어지는 경우에 대하여 상술한다.
도1a ~ 도1d는, 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 일례를 나타내는 모식 단면도이다. 본 발명의 일 실시형태에 관한 Cu막의 형성 방법은, 도1a ~ 도1d에 나타난 것처럼, 층간 절연막(1)에 형성된 요부(홀이나 트렌치 등)(1a) 내에, Co막(3)을 개재하여 Cu배선층(4)(Cu막)을 매립하여 형성하는 방법으로 호적하게 이용된다. 이하에 상술하는 Cu막의 형성 방법은, 도1a ~ 도1d에 비하여 Cu배선층이 충분히 두꺼운 경우(도2a ~ 도2d)에도 적용 가능하다.
이 방법은, 예를 들면, 도6의 플로차트에 나타내는 Cu배선막 형성 프로세스를 구성하는 부분적인 공정으로서 이용된다. 도6의 플로차트에 나타내는 일련의 공정에 대해서는, 도7에 나타내는 제조 장치와 함께 후술한다.
본 발명의 일 실시형태에 관한 Cu막의 형성 방법에서는, 층간 절연막(1)과 Cu배선층(4)과의 사이에는, 층간 절연막(1)으로 Cu의 확산 방지를 목적으로 한 배리어층(Ta나 Ti계)(2), 배리어층(2) 상에 형성되어 Cu배선층(4)의 기재가 되는 라이너 막(Co)(3)이 설치된다.
본 발명의 일 실시형태는, 특히, 성막 후의 Co막(3)에 대하여 열처리 하는 포스트 어닐 공정(S6)과 이 포스트 어닐 공정(S6)을 거친 Co막(3) 상에 Cu배선층(4)을 형성하는 성막 공정(S10)을 포함하고, 포스트 어닐 공정(S6)과 Cu배선층(4)을 형성하는 성막 공정(S10)과의 사이에서, Co막(3)의 표면에 대하여 디가스 처리를 실시하는 개질 공정(S8)을 가진다.
포스트 어닐 공정(S6)은 성막 후의 Co막(3)의 표면 또는 내부로부터 불순물(탄소(C), 질소(N), 산소(O) 등)을 열적으로 Co막(3)의 외부로 날려 버리고, Co막(3)의 저저항화를 도모하는 공정이다. 포스트 어닐 공정(S6)의 대표적인 조건으로는, 프로세스 온도가 260℃ ~ 380℃, 프로세스 가스가 NH3와 H2의 혼합가스, 프로세스 압력이 390Pa, 프로세스 시간이 120sec를 들 수 있다.
본 발명의 일 실시형태에서는, 포스트 어닐 공정(S6)을 거친 Co막(3)에 대하여, 개질 공정(S8)의 디가스 처리가 수행된다. 한편, 포스트 어닐 공정(S6)과 개질 공정(S8)과의 사이에서는, 필요에 따라 냉각 공정의 일례로서, 예를 들면, 에어 브레이크(대기 폭로)를 실시해도 좋다. 상세한 사항에 대하여는 후술한다.
이 디가스 처리를 실시함으로써, H2 환원에 의해 Co막의 표면으로부터 OH기나 산소가 제거되고, Co막의 표면은 거의 수소로 종단(수소가 흡착)된 상태가 된다. 그러므로, 본 발명의 일 실시형태에서는, 디가스 처리를 「H2 흡착처리」라고도 부른다.
H2 흡착처리의 대표적인 조건으로는, 프로세스 온도가 RT(실온) ~ 300℃, 프로세스 가스가 수소(H)를 포함하는 가스, 프로세스 압력이 10Pa에서 1000Pa, 프로세스 시간이 120sec를 들 수 있다. 여기서, 「수소(H)를 포함하는 가스」란, 수소가스만으로 구성되는 가스로 한정되지 않는다. 여기에 대신하여, 예를 들면, 불활성 가스(예를 들면, He가스)와 수소가스를 포함하는 혼합가스나, 리모트 플라즈마 법 또는 CAT법 등에 의해 생성된 수소 라디칼을 이용해도 좋다.
도1b는 디가스 처리에 의해서, H2 환원에 의해 Co막 표면으로부터 OH기나 산소가 제거되어 Co막의 표면은 거의 수소로 종단(수소가 흡착)된 상태를 나타내고 있다. Co막(3) 표면에 나타낸 「탈색의 ○표」가 흡착된 수소를 나타내고 있다. 이 디가스 처리 전 상태, 처리 중 상태, 처리 후 상태에 대해서는, 도3a, 도3b, 및 도4a ~ 도4c에 각각 상세하게 나타냈다.
도3a 및 도3b는 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도이고, 도3a가 디가스 처리 전 상태를 나타내고, 도3b가 디가스 처리 중 상태를 나타내고 있다. 도4a ~ 도4c는, 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도이고, 도4a가 저온 처리 후 상태, 도4b가 중온 처리 후 상태, 도4c가 고온 처리 후 상태를 나타내고 있다.
도3a에 나타내는 바와 같이, 디가스 처리 전 Co막(3)의 표면은, 산소나 OH기에 의해 덮인 상태로 있는 것을 나타내고 있다. 도3b는, 도3a에 나타낸 Co막(3)의 표면에 대하여, 수소(H2)를 포함하는 가스를 이용하여 디가스 처리를 실시하고 있는 가장 중간의 상태를 나타낸다. Co막(3)의 표면을 덮고 있던 산소나 OH기는 수소(H2)에 의해서 물(H2O)이 되어, Co막(3)의 표면으로부터 이탈한다.
즉, 상술한 디가스 처리에 의하면, 도4a ~ 도4c에 나타나는 바와 같이, H2 환원에 의해 Co막의 표면으로부터 OH기나 산소가 제거되어, Co막의 표면은 거의 수소로 종단(수소가 흡착)된 상태가 되도록 할 수 있다. 다만, 디가스 처리의 온도 조건에 의해서, 이 디가스 처리의 작용·효과는 변화한다. 이하에서, 디가스 처리의 온도 조건마다 상술한다.
도4a는, 저온 처리(200℃ 이상 260℃ 미만)의 경우를 나타내고 있다. 이 경우에는, 수소(H2) 환원은 생기고 있지만, 수소(H2) 환원이 불충분한 상황에 있다. 이로 인해, Co막의 표면에는, 제거되지 않는 OH기나 산소가 잔존한 상태로 있다.
도4b는, 중온 처리(260℃ 이상 290℃ 미만)의 경우를 나타내고 있다. 이 경우에는, Co막의 표면에는 OH기나 산소가 대부분 잔존하지 않고, Co막의 표면은 거의 전역에 걸쳐 수소(H2) 환원된 상태가 된다. 이로 인해, 수소 종단의 밀도가 극대를 나타낸다.
도4c는, 고온 처리(320℃ 이상)의 경우를 나타내고 있다. 이 경우에는, Co막의 표면에는 OH기나 산소가 전혀 잔존하지 않는다. Co막의 표면은 수소(H2) 환원 된 상태가 되지만, 수소(H2) 이탈도 시작되어, 수소 종단의 밀도가 감소한다.
도5는, Cu막 표면의 수소 종단(수소 흡착)과 젖음각과의 관계를 설명하는 도이다. 도5에서, 부호 2는 TaN막, 부호 3은 Co막, 부호 4는 리플로우된 Cu이다.
상술한 중온 처리(260℃ 이상 290℃ 미만)의 경우(도4b)는, Co막 표면이 수소로 종단(수소가 흡착)된다. 이로 인하여, Co막 표면 상에 형성되어 열적으로 용융된 상태로 된 Cu막은 Co막 표면에 대한 젖음각θ가 작아진다고 생각할 수 있다.
이것은, 다음의 Young식에 의해서 표시된다. 여기서, YS는 Co막의 표면장력, YL는 Cu막의 표면장력, YLS는 Cu막과 Co막의 계면의 표면장력이다.
[수 1]
Figure 112018060539657-pct00001
이 식으로부터, 젖음각θ를 작게 하기 위해서는 YL를 작게 하거나, (YS－YLS)를 크게 하는 것임을 알 수 있다. Cu막의 표면장력 YL는 온도에 의해서 정해지고, Co막의 표면 상태와는 무관계하므로, Co 표면의 수소 종단에 의해서 변화는 일어나지 않는다.
한편, YS, YLS는 함께 Co 표면 상태가 영향을 주는 물리량이므로, Co 표면의 수소 종단의 영향을 받는 것은 용이하게 추측할 수 있다. 따라서, 젖음각θ가 작아지는 것은 (YS－YLS)가 커지고 있기 때문이라고 생각할 수 있다.
이와 같이 Co막의 표면이 수소로 종단(수소가 흡착)되는 것에 의해, 그 위에 퇴적되는 Cu막의 젖음각θ가 작아진다고 생각할 수 있다. 그 결과, Cu막을 리플로우함으로써, 층간 절연막에 형성된 요부 4H(도 1c, 도 2c) 내에 Co막을 개재하여 Cu막을 매립하여 형성하는 것이 가능해졌다고 본 발명자들은 생각하고 있다. 도1a ~ 도1d, 도2a ~ 도2d에서, 부호4C는, 리플로우 후에 Cu가 매립된 부위를 나타낸다. 부호4A는, 리플로우 전의 Cu막이다. 도4b는, 리플로우 후의 Cu막이다.
그러므로, 본 발명의 일 실시형태는, 매립 형성시의 과제인, Cu 배선층 내에 서의 보이드의 발생을 억제하는 것이 가능한 Cu막의 형성 방법의 제공에 공헌한다.
도6은 본 발명이 적용되는 Cu 배선막 형성 프로세스의 일례를 나타내는 플로차트이다. 도7은 본 발명의 일 실시형태에 관한 제조 장치의 일례를 나타내는 도이다. 이 제조 장치는, 도6의 Cu 배선막 형성 프로세스를 실시하는 것이 가능한 구성으로 되어 있다.
도6에 나타난 예에서는, 이하의 S1 ~ S13의 공정이 순차로 행해진다. 단, 공정(S7)는 필요에 따라 설치되는 특수한 공정이다.
S1는 주조실(mashing room)(C1)의 내부 공간에 웨이퍼(피처리체)를 도입하는 공정이다.
S2는 챔버(C11)에서 웨이퍼를 열처리하여, 디가스(탈기)하는 공정이다.
S3는 챔버(C7)에서 다음 공정의 프로세스보다 낮은 온도로 웨이퍼를 냉각시키는 공정이다.
S4는 챔버(C10)에서 웨이퍼 상에 TaN막을 형성하는 공정이다.
S5는 챔버(C8)에서 TaN막 상에 Co막을 형성하는 공정이다.
S6는 챔버(C3)에서 Co막을 포스트 어닐 하는 공정이다.
S7는 챔버(C2)에서 Co막을 대기 폭로(에어 브레이크)하는 공정이다.
S8는 챔버(C11)에서 수소를 포함하는 가스로 H2 흡착처리(디가스)하는 공정이다.
S9는 챔버(C7)에서 다음 공정의 프로세스보다 낮은 온도로 웨이퍼를 냉각시키는 공정이다.
S10는 챔버(C5)에서 Cu막을 성막시키는 공정이다.
S11는 챔버(C4)에서 Cu를 리플로우하는 공정이다.
S12는 챔버(C7)에서 웨이퍼 취출에 대비하여 웨이퍼를 냉각시키는 공정이다.
S13는 취출실(C12)의 내부 공간으로부터 웨이퍼를 장치 외부에 반출하는 공정이다.
공정(S1)에 의해 주조실(C1)의 내부로 웨이퍼(피처리체)를 도입하고, 공정 (S2)에서 웨이퍼의 탈기 처리를 실시한다. 그 후, 다음 공정인 공정(S4)의 프로세스에 의해 낮은 온도로 웨이퍼를 냉각시켜 TaN막의 성막에 대비한다.
공정(S4)에서 실리콘 산화막(SiO2으로 피복된) 웨이퍼를 기재로 이용하여 그 위에 TaN막을 형성하는 경우는, 예를 들면, 이하에서 기술하는 화학 성장 법(Chemical　Vapor　Deposition；CVD법)이나 원자층 퇴적법(Atomic　Layer　Deposition；ALD법)이 호적하게 이용된다.
TaN막은 CVD법이나 ALD법에 의해, 예를 들면, 원료로서 유기계 원료 PDMAT(Ta(N(CH3)2)5 펜타키스 디메틸아미노 탄탈륨)이나, 할로겐 금속 화합물 TaCl5 등을 이용하여, H2나 NH3 또는 플라즈마화된 H2나 NH3와 열적으로 반응시킨다. 성막 압력：수 Pa ~ 수십 Pa, 성막 온도：350℃에서, TaN막을 1.5nm ~ 3.0nm의 두께로 형성한다.
여기에서는, 배리어막이 TaN막인 경우에 대하여 상술했지만, 본 발명의 배리어막은 TaN막으로 한정되지 않는다. 본 발명의 배리어막을 구성하는 재료로서는, TaN 외에, 예를 들면, Ti, TiN, Ta, W, WN, 및 실리사이드 등을 들 수 있다.
공정(S5)에서 TaN막을 기재로 이용하여 그 위에 Co막을 형성하는 경우는, 예를 들면, 이하에서 기술하는 화학 성장법(Chemical　Vapor　Deposition；CVD법)이나 원자층 퇴적법(Atomic　Layer　Deposition；ALD법)이 호적하게 이용된다.
배리어막으로서 기능하는 TaN막 상에, 코발트 2-알킬 아미디네이트와 같은 Co와 알킬 아미디네이트기(이 알킬은 에틸, 부틸이다)를 포함하는 유기금속 재료를 환원하여 Co막을 형성하기 위하여 환원 가스가 이용된다. 이러한 환원 가스로서 공지의 환원 가스인 NH3, N2H4, NH(CH3)2, N2H3CH, 및 N2로부터 선택된 적어도 1종의 가스, 또는 H2가스와 상기 환원 가스를 조합한 가스(이 중에서도, 특히 NH3가 바람직하다)가 이용된다. 상기의 환원 가스를 챔버 내에 공급하여 CVD법이나 ALD법을 이용하고, 프로세스 조건(예를 들면, 성막 압력：50 ~ 1000Pa, 기재 온도(성막 온도)：180~400℃, 바람직하게는 180 ~ 300℃, 보다 바람직하게는 200 ~ 300℃, 환원 가스(예를 들면, NH3 등)의 유량：100 ~ 1000 sccm) 하에서, CVD(ALD)-Co막을 형성할 수 있다.
이것에 의해, TaN막 상에, CVD-Co막을 1.5nm ~ 3.0nm의 두께로 성장시켰다. 이러한 환원 가스를 이용함으로써, Co의 핵 생성 시간 억제나 Co막의 성장 속도 제어, 표면 모폴로지 개선, 불순물 농도의 억제, 저저항화를 가능하게 하고, 미세 패턴에서의 Co막의 밀착층, 실리사이드층, 캡층에서의 이용이 가능하게 된다. 상술한 코발트 알킬 아미디네이트로 이루어지는 유기 금속 재료로서는, 예를 들면, Co(tBu-Et-Et-amd)2를 들 수 있다.
Co막의 성막법은 CVD법으로 한정되지 않고, PVD법을 채용해도 좋다. PVD법을 채용하는 경우, 프로세스 조건(성막 온도：실온, 마그네트론 스퍼터, DC파워：1000W, RF바이어스 파워：100W, Ar：5sccm, 압력：0.5Pa 등의 조건) 하에서, PVD-Co막을 형성할 수 있다.
공정(S6)은 공정(S5)에서 형성한 Co막을 포스트 어닐하는 공정이다. Co막의 포스트 어닐은, 예를 들면, 암모니아 가스와 수소 가스를 포함하는 혼합가스 분위기 중에서, 바꾸어 말하면, 환원 가스 분위기에서 소정의 온도에서 어닐할 수 있다. 이것에 의해 성막된 Co막 중의 탄소나 질소 등의 불순물이 효과적으로 제거되어 Co막 자체를 저저항화할 수 있다. 또한, Co막 표면에서의 탄소의 농도를 낮게 억제할 수 있다. 그러므로, 이러한 Co막 형성 방법을 Cu 배선구조에서의 시드층의 형성에 채용함으로써, Co막으로 이루어지는 시드층과 배리어층과의 밀착성을 향상시킬 수 있다. 또한 Co막으로 이루어지는 시드층과 Cu배선층과도 밀착성도 개선된다. 따라서, Co막 자체의 저저항화와 연동하여 Cu배선의 저저항화를 한층 도모할 수 있다.
포스트 어닐시의 온도는, Co막 성막시의 온도보다 높게 설정하는 것이 바람직하다. 포스트 어닐시의 온도를 Co성막시의 온도보다 높게 함으로써, 단시간에 효과적으로 Co막 중의 불순물을 제거할 수 있다. 포스트 어닐시의 온도는 250℃ ~ 350℃의 범위가 바람직하다. 250℃보다 낮으면 Co막 중의 불순물을 충분히 제거할 수 없기 때문에, 저저항의 Co막을 얻을 수 없다. 또한, 반도체 디바이스의 구조 상, 반도체 디바이스의 배선 형성 공정에서는 350℃보다 높은 온도를 사용할 수 없다.
상기 포스트 어닐을 실시하는 공정에서는, 암모니아 가스 및 수소 가스 중 어느 한 쪽만을 포함하는 가스 분위기 중에서 어닐을 실시할 수 있다. 그러나, 암모니아 가스만을 포함하는 경우에는, Co막 중 및 Co막 표면의 질소가 효과적으로 제거되지 않는다. 또한 수소 가스만을 포함하는 경우에는, Co막 중 및 Co막 표면의 탄소가 효과적으로 제거되지 않는다. 이 때문에, 포스트 어닐하는 공정은, 암모니아 가스 및 수소 가스의 양쪽을 포함하는 가스 분위기에서 실시하는 것이 바람직하다. 이 때, 포스트 어닐시의 수소 가스의 분압은 1 ~ 1000Pa가 바람직하고, 100Pa ~ 1000Pa가 보다 바람직하다. 수소 가스의 분압이 이 범위로부터 벗어나면, 불순물을 충분히 제거할 수 없다.
공정(S7)는, 챔버(C2)에서 Co막을 대기 폭로(에어 브레이크)하는 공정이다. 이러한 Co막을 대기 폭로하는 공정이 Co막의 성막 공정과 후술 하는 Cu막의 성막 공정과의 사이에 존재하더라도 Cu배선 구조가 안정하게 성립한다면, 대기 폭로 공정은 양산면에서 매우 유효하다. 예를 들면, 생산 라인을 도중에 일단 정지시키고, 처리하는 물량을 조정하는 것이 가능해진다. 즉, 제조 공정을, 최초의 공정으로부터 Co막의 성막 공정 및 포스트 어닐 공정까지의 공정을 실시하기 전(前) 공정과 Cu막의 성막 공정을 포함하는 후(後) 공정으로 나누어 관리할 수 있다. 또한, 전 공정과 후 공정을 진공 일관(一貫)(in－situ)으로 형성할 필요가 없어지므로, 전 공정이나 후 공정에 특화된 제조 장치의 도입도 가능해져 제조 장치의 소형화나 풋 프린트 삭감 등의 효과도 전망할 수 있다.
공정(S8)는 챔버(C11)에서 수소를 포함하는 가스로, H2 흡착처리(디가스) 하는 공정이다. 공정(S8)는 만일 공정(S7)(Co막을 대기 폭로(에어 브레이크)하는 공정)이 존재하더라도, Cu배선 구조가 안정하게 성립되기 위해서 유효하게 기여하는, 본 발명의 가장 특징적인 공정이다. 공정(S8)은, 공정(S7)의 유무에 의존하지 않는다. 공정(S8)의 디가스 처리에 의하면, 도4a ~ 도4c에 나타내는 것처럼, H2 환원에 의해 Co막의 표면으로부터 OH기나 산소가 제거되어 Co막의 표면이 거의 수소로 종단(수소 흡착)된 상태로 할 수 있다.
이 때, 디가스 처리의 온도 조건으로는, 전술한 것처럼, 중온 처리(260℃ 이상 290℃ 미만)가 바람직하다. 이 온도 범위를 채용하는 경우에는, Co막의 표면에는 OH기나 산소가 거의 잔존하지 않고, Co막의 표면은 거의 전역에 걸쳐 수소(H2) 환원된 상태가 된다. 이 때문에, 수소 종단의 밀도가 극대를 나타낸다. 이와 같이 Co막의 표면이 수소로 종단(수소 흡착)됨으로써, 그 위에 퇴적되는 Cu막의 젖음각θ이 작아지게 되므로, Cu막을 리플로우 함으로써, 층간 절연막에 형성된 요부 내에 Co막을 개재시켜 Cu막을 매립하여 형성하는 것이 가능해진다.
또한, 이러한 공정(S8)에서 디가스 처리 및 전술한 공정(S6)에서의 열처리를 챔버 내에서 실시해도 좋다. 이 경우는, 디가스 처리의 온도를 포스트 어닐 공정의 온도보다 낮게 할 필요가 생긴다. 그러므로, 웨이퍼 가열 방법으로서는, 웨이퍼 온도의 승온, 강온이 가능한 적외선 램프나, 복사 등의 전자파에 의한 가열 방식이 적합하다.
공정(S9)는 챔버(C7)에서 다음 공정의 프로세스보다 낮은 온도로 웨이퍼를 냉각하는 공정이다. 이것에 의해, 전 공정인 디가스 처리의 온도에 의존하는 것 없이, 다음 공정인 Cu막의 성막이 바람직한 소정 온도에서 실시할 수 있게 된다.
공정(S10)는 챔버(C5)에서 Cu막을 성막 하는 공정이다. Cu막의 성막법으로는, 예를 들면, CVD법이나 PVD법을 들 수 있다. CVD법에서 Cu막을 형성하는 경우, 예를 들면, 성막 온도：200℃, 성막 압력：500 Pa에서 소정의 막 두께로 하면 좋다. PVD법에서 Cu막을 형성하는 경우는, 성막 온도：-20℃, 성막 압력：0.5 Pa에서, 소정의 막 두께가 얻어진다. 여기서, 소정의 막 두께에 관해서, 막 두께의 최소치는 요부를 매립하는데 필요한 막 두께이고, 막 두께의 최대치는, 형성되는 Cu배선 구조의 조건에 따라 결정된다. Cu막의 성막법은 CVD법이나 PVD법으로 한정되지 않고, 필요에 따라 도금법 등을 이용해도 좋다.
공정(S11)는 챔버(C4)에서 Cu를 리플로우 하는 공정이다. 공정(S8)에서 디가스 처리된 Co막 상에 공정(S10)에서 형성된 Cu막은 본 공정(S11)에서 리플로우 된다. 이로 인해, 요부 내에 공극(보이드)을 발생시키지 않고, 요부 내를 Cu막으로 매립할 수 있다. 전술한 것처럼, 디가스 처리에 의해서 Co막의 표면이 수소로 종단(수소 흡착)된 상태가 됨으로써, 그 위에 퇴적된 Cu막의 젖음각θ이 작아졌다. 그러므로, 그 후, Cu막을 리플로우 함으로써, 층간 절연막에 형성된 요부 내에 Co막을 개재시켜 안정한 Cu막의 매립 형성을 실현할 수 있었다.
공정(S12)는 챔버(C7)에서 웨이퍼 취출에 대비하여 웨이퍼를 냉각하는 공정이고, 공정(S13)는 취출실(C12)의 내부 공간으로부터 웨이퍼를 장치 외부로 반출하는 공정이다.
이러한 일련의 공정을 거침으로써, Cu배선층 내의 보이드 발생을 억제하는 것이 가능한 Cu막의 형성 방법이 제공될 수 있다.
도7은 본 발명의 일 실시형태에 관한 제조 장치의 일례를 나타내는 도이고, 상술한 일련의 공정을 실시할 때에 호적하게 이용된다.
도7의 제조 장치는, 복수의 스퍼터링 모듈 등을 부착한 클러스터 툴이다. 도7에서, C1는 로딩실(반입실), C12는 언로딩실(반출실)이다. 대기압 분위기에 설치된 로봇(31)에 의해서, 피처리체인 기판은 로딩실(C1)과 언로딩실(C12) 중에 반입 혹은 반출된다.
로딩실(C1)과 언로딩실(C12)은, 제1반송실(FX)과 제2반송실(RX)에 접속되어 있다. 반송실(FX, RX)은 각각 기판을 옮기는 로봇(32, 33)을 구비하고 있다. 2개의 반송실(FX, RX)은 중간실(MX)에 의해 연통되어 있다. 제1반송실(FX)에는 6개의 챔버(c1~c3, c10~c12)가 접속되어 있다. 제2반송실(RX)에도, 6개의 챔버(c4~c9)가 접속되어 있다.
상술한 제조 방법에서, 예를 들면, 부호c2로 표시된 에어 브레이크실, 부호 c3로 표시된 포스트 어닐실, 부호c4로 표시된 리플로우실, 부호c5로 표시된 PVD-Cu성막실, 부호c7로 표시된 냉각실, 부호c8로 표시된 CVD-Co성막실, 부호c10로 표시된 PVD-TaN 성막실, 및 부호c11로 표시된 디가스실로 이루어지는 구성의 제조 장치를 이용했다. 각 실의 내에서 각종 처리가 수행되는 경우에는, 기판의 상면이 피처리면이 되도록 배치된다.
예를 들면, 상술한 제조 방법에서, 공정(S1~S13)를 수행하는 경우에는, c1→c11→c7→c10→c8→c3→(c2)→c11→c7→c5→c4→c7→c12로 순차 실시함으로써, 본 발명의 일 실시형태에 관한 Cu막의 형성 방법이 제공될 수 있다. 여기서, 본 실시 형태는, 각 실의 내에서 수행되는 각종 처리의 일례를 나타내고 있고, 본 발명은, 도7에 나타나는 배치에 한정되지 않는다.
(실험예 1)
본 실험예에서는 Co막의 포스트 어닐 온도와 Filling 성공율과의 관계에 대하여 검토했다.
도8은 포스트 어닐 온도와 Filling 성공율 및 비저항과의 관계를 나타내는 그래프이고, 기호◇표는 Filling 성공율을 나타내고, 기호□표는 비저항을 나타내고 있다.
도9는, 포스트 어닐 온도와 Co막 중의 불순물 농도(O, C, N)와의 관계를 나타내는 그래프이고, 기호□표는 산소(O)를 나타내고, 기호△표는 탄소(C)를 나타내고, 기호◇표는 질소(N)를 나타내고 있다.
도8 및 도9에 의해 이하의 점이 명확해졌다.
(A1) 포스트 어닐 온도의 상승에 수반하여, Co막의 비저항과 Co막에 포함되는 불순물 농도(O, C, N)가 저하되어 막질이 개선되어 간다.
(A2) 이것에 대하여, 포스트 어닐 온도의 상승에 수반하여, Filling 성공율(매입율)이 저하된다.
이상의 결과로부터, 포스트 어닐 온도를 올리는 것만으로는 실제의 배선 형성 공정에 적용하는 것이 곤란하다는 것을 알았다.
(실험예 2)
본 실험예에서는, Co막의 디가스 조건을 바꾸고, Filling 성공율에 대하여 검토했다. 이 때, 작위적으로 Co막의 표면을 대기 폭로한 시료를 준비하고, 디가스로 할 때의 분위기에 대하여 조사했다. 그 결과를 도 10에 나타낸다.
도10은 디가스로 할 때의 분위기와 Filling 성공율과의 관계를 나타내는 그래프이다.
도10의 횡축에서, 「high　Vac」는 디가스 분위기로서 H2 및 He가 공급되지 않는 진공 상태를 나타내고 있다. 「He　1000 sccm, 57 Pa」는 디가스 분위기로서 He가스가 챔버에 공급되어 있는 상태를 나타내고 있다. 「H2/He　500/1000 sccm, 84 Pa」는 디가스 분위기로서 수소 가스와 헬륨 가스의 혼합 가스가 챔버에 공급되어 있는 상태를 나타내고 있다. 단, 도 10에서는, 디가스 처리할 때의 기판 온도는 260℃로 고정했다.
도10에 의해 이하의 점이 명확해졌다.
(B1) Co막을 대기에 폭로하면, Co막의 표면은 산소나 OH기에 의해 덮힌다. 이후, H2 및 He가 공급되어 있지 않은 진공 상태의 경우(high　Vac)는, Filling 성공율이 10 ~ 20%가 되어 매우 낮다.
(B2) 디가스 분위기를 헬륨 가스 분위기로 함으로써, Filling 성공율이 15 ~ 20%가 되어, 약간 개선되지만 실용적이지는 않다.
(B3) 디가스 분위기를 수소 가스와 헬륨 가스의 혼합 가스 분위기로 함으로써, Filling 성공율이 95 ~ 100%가 되어, 안정된 양산 프로세스를 실현할 수 있다.기판(웨이퍼)의 중앙부(「Center」로 표시)뿐만 아니라, 주연부(「Edge」로 표시)에 대해서도 실용적인 결과를 얻을 수 있었다.
이상의 결과로부터, 디가스 분위기는 수소 가스와 헬륨 가스의 혼합 가스를 포함하는 것이 바람직하다는 것을 알았다. 이러한 디가스 분위기를 채용함으로써, 비록 Co막을 대기 폭로하더라도, 안정된 Filling 성공율을 얻을 수 있다는 것이 확인되었다.
(실험예 3)
본 실험예에서는, 포스트 어닐 온도를 바꾸고, 디가스 조건(진공 배기, He분위기)과 Filling 성공율과의 관계를 검토했다. 이때, 작위적으로 Co막의 표면을 대기 폭로한 시료를 준비하고, 디가스 조건에 대해 조사하였다. 그 결과를 도11에 나타낸다.
도11은, 디가스 조건(진공 배기, H2/He분위기)과 Filling 성공율과의 관계를 나타내는 그래프이다. 도11에서, 기호◇표와 기호□표는 디가스 조건이 수소 가스와 헬륨 가스의 혼합 가스 분위기인 경우를 나타내고 있다. 기호◇표는 기판(웨이퍼)의 중앙부(「Center」로 표시)의 결과를 나타내고 있고, 기호□표는 주연부(「Edge」로 표시)의 결과를 나타내고 있다. 기호△표는 진공 배기된 상태(H2 및 He가 공급되지 않는 상태)로 디가스 했을 경우(high　Vac)를 나타내고 있다.
도11에 의해 이하의 점이 명확해졌다.
(C1) H2 및 He가 공급되지 않는 상태에서 디가스 했을 경우에는, 포스트 어닐 온도의 상승에 수반하여, Filling 성공율이 급격하게 감소한다. 320℃에서는 수%, 350℃에서는 0%가 된다.
(C2) 수소 가스와 헬륨 가스의 혼합 가스 분위기에서 디가스 했을 경우에는, 포스트 어닐 온도가 295℃에서도 90%를 넘는 Filling 성공율을 얻을 수 있다. 그러나, 포스트 어닐 온도가, 300℃을 넘으면, Filling 성공율이 급격하게 감소한다. 320℃에서는 15 ~ 45% 정도, 350℃에서는 0 ~ 20% 정도로 감소한다.
이상의 결과로부터, 디가스 분위기는, 「수소 가스와 헬륨 가스가 공급되어 있지 않은 상태」보다도 「수소 가스와 헬륨 가스의 혼합 가스 분위기」라고 하는 것이 바람직하다는 것을 알았다. 이러한 디가스 분위기를 채용함으로써, Filling 성공율이 개선되는 것이 확인되었다.
(실험예 4)
본 실험예에서는, 디가스 조건(H2 분압)을 바꾸고, Filling 성공율을 검토하였다. 이때, 작위적으로 Co막의 표면을 대기 폭로한 시료를 준비하고, 디가스 조건에 대해 조사하였다. 그 결과를 도12에 나타낸다.
도12는 디가스 조건(H2 분압)과 Filling 성공율과의 관계를 나타내는 그래프이다. 도12에서, 기호◇표는 기판(웨이퍼)의 중앙부(「Center」라고 표시)의 결과를 나타내고, 기호□표는 주연부(「Edge」로 표시)의 결과를 나타내고 있다. 단, 디가스 온도는 260℃로, 포스트 어닐 온도는 320℃로 고정했다.
도12에 의해 이하의 점이 명확해졌다.
(D1) 수소(H2) 분압의 증가에 수반하여, Filling 성공율이 급상승한다. 즉, 리플로우 특성이 현저하게 개선된다.
(D2) 도12의 그래프는 강한(hard) 제약으로 인해 Filling 성공율의 최고치는 80 ~ 90%가 되어 있지만, 한층 더 수소(H2) 분압을 증가시킬 수 있으면, Filling 성공율은 보다 높은 수치가 될 것이라고 생각된다.
이상의 결과로부터, 디가스 분위기는 「수소 가스와 헬륨 가스의 혼합 가스」라고 하는 것이 바람직하고, 수소(H2) 분압이 높은 경우에 Filling 성공율의 개선 효과를 촉진시키는 것이 확인되었다.
(실험예 5)
본 실험예에서는, 디가스 온도를 바꾸어, Filling 성공율을 검토하였다. 이 때, 작위적으로 Co막의 표면을 대기 폭로한 시료를 준비하고, 디가스 조건에 대해 조사하였다. 그 결과를 도13에 나타낸다.
도13은, 디가스 조건(온도)과 Filling 성공율과의 관계를 나타내는 그래프이다. 도13에서, 기호◇표는 기판(웨이퍼)의 중앙부(「Center」로 표시)의 결과를, □표는 주연부(「Edge」로 표시)의 결과를 각각 나타내고 있다. 단, 포스트 어닐 온도는 320℃로 고정했다.
도13에 의해 이하의 점이 명확해졌다.
(E1) 디가스 온도가 260 ~ 290℃의 범위에서, 80%를 넘는 Filling 성공율을 얻을 수 있다. 특히, 디가스 온도가 290℃인 경우, Filling 성공율이 극대를 나타내고, 기판의 중앙부에서는 100%, 기판의 주연부에서도 90%를 넘었다.
(E2) 디가스 온도가 260℃ 보다 낮은 경우에는, 온도의 저하에 수반하여 Filling 성공율은 급속히 감소했다. 반면, 디가스 온도가 290℃ 보다 높은 경우에는, 온도의 상승에 수반하여 Filling 성공율이 급속히 감소했다. 특히, 디가스 온도가 320℃에서는 Filling 성공율이 0%가 되었다.
이상의 결과로부터, 포스트 어닐 온도가 320℃의 경우, 디가스 온도는 260 ~ 290℃의 범위가 바람직한 것으로 확인되었다. 디가스 온도는, 포스트 어닐 온도 보다 낮게 설정할 필요가 있다.
도14는, 본 발명을 적용하는 전후(개선 전후라고도 부른다)에 있어서의 포스트 어닐 온도와 Filling 성공율 및 비저항과의 관계를 나타내는 그래프이다.
도14에서, 기호◇표와 기호□표는 Filling 성공율이며, 기호◇표는 개선 전의 결과를 나타내고 있고, 기호□표는 개선 후의 결과를 나타내고 있다. 기호△표는 비저항의 결과이다. 단, Cu 막 두께는 20nm로 고정했다.
도14에 의해 이하의 점이 명확해졌다.
(F1) 포스트 어닐 온도의 상승에 수반하여, Co막의 비저항이 저하하는 경향은, 개선 전후에서 변화하지 않는다.
(F2) 이것에 비하여, Filling 성공율은, 개선 전후로 크게 변화한다. 즉, 개선 전에는, 포스트 어닐 온도의 상승에 수반하여 Filling 성공율이 격감한(기호◇표) 것에 비하여, 개선 후에는, 포스트 어닐 온도의 상승에 영향을 받지 않고, Filling 성공율은 100%를 유지할 수 있다.
이상의 결과로부터, 본 발명의 일 실시형태에 의하면, 층간 절연막에 형성된 요부 내에 Co 라이너 막을 개재시켜 Cu배선층을 매립하여 형성하는 경우, Cu배선층 내의 보이드의 발생을 비약적으로 억제하는 것이 가능한, Cu막의 형성 방법의 제공이 가능한 것으로 확인되었다.
한편, Cu 막 두께를 80 nm로 두껍게 하더라도, Cu가 요부의 내부에서 외부로 향해 빨려 올라가는 것(요부 내부로부터 Cu막의 후막 부분으로 향해서 Cu가 끌려가는 현상)이 일어나지 않고, 요부 내로 Cu가 매립될 수 있는 것이 확인되었다. 그러므로, 본 발명의 일 실시형태에 관한 Cu막의 형성 방법은, Cu 막 두께의 넓은 범위에 적용될 수 있다.
이상, 본 발명의 일 실시형태에 관한 Cu막의 형성 방법에 대해 설명해 왔으나, 본 발명은 이것에 한정되지 않고, 발명의 취지를 벗어나지 않는 범위에서 적절히 변경 가능하다.
상술한 각 실험예에서는, 라이너 막이 Co막으로 이루어지는 경우에 대하여 상술했지만, 본 발명의 라이너 막은 Co막으로 한정되지 않는다. 본 발명의 Cu막의 형성 방법은, Co막 이외에, Ni막이나 CoNi막을 이용하는 경우에 대해도 마찬가지의 작용·효과를 얻을 수 있다.
또한, H2는 단독으로 사용하더라도 He 이외의 N2나 Ar 등의 불활성 가스와 함께 도입해도 같을 효과를 얻을 수 있다.
예를 들면, 미세 가공 패턴에서 Co막이나 Ni막, CoNi막을 밀착층, 실리사이드 막, 캡막으로서 이용할 수 있으므로, 본 발명은 반도체 디바이스 기술 분야에서 이용 가능하다.
본 발명은, Cu막의 형성 방법은 반도체 디바이스 기술 분야에 넓게 적용 가능하다.
1　층간 절연막,
2 배리어층,
3 라이너 막,
4 배선층(Cu막),
4A　리플로우 전의 Cu막,
4B　리플로우 후의 Cu막,
4C　리플로우 후에 Cu가 매립된 부위,
4H　요부.

Claims (5)

  1. 층간 절연막에 형성된 요부 내에 라이너 막을 개재시켜 Cu막을 매립하여 형성하는 방법으로,
    성막 후의 상기 라이너 막을 열처리하고,
    상기 열처리를 실시한 후, 수소를 포함하는 가스의 분위기 하에서 상기 라이너 막의 표면에 대하여 디가스 처리를 실시하고,
    상기 디가스 처리를 실시한 후, 상기 열처리 된 상기 라이너 막 상에 Cu막을 형성하고,
    상기 라이너 막은, Co막이고,
    상기 디가스 처리의 온도는, 상기 열처리의 온도보다 낮은, Cu막의 형성 방법.
  2. 제1항에 있어서,
    상기 디가스 처리는, 수소 환원에 의해 상기 Co막의 표면이 수소로 종단된 상태로 되는, Cu막의 형성 방법.
  3. 층간 절연막에 형성된 요부 내에 라이너 막을 개재시켜 Cu막을 매립하여 형성하는 방법으로,
    성막 후의 상기 라이너 막을 열처리하고,
    상기 열처리를 실시한 후, 수소를 포함하는 가스의 분위기 하에서 상기 라이너 막의 표면에 대하여 디가스 처리를 실시하고,
    상기 디가스 처리를 실시한 후, 상기 열처리 된 상기 라이너 막 상에 Cu막을 형성하고,
    상기 라이너 막은, Ni막 또는 CoNi막이고,
    상기 디가스 처리의 온도는, 상기 열처리의 온도보다 낮은, Cu막의 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 디가스 처리의 온도는, 260℃ 이상 290℃ 이하인, Cu막의 형성 방법.
  5. 제1항에 있어서,
    상기 열처리를 실시한 후, 상기 Co막을 대기에 노출시키고, 그 후, 상기 디가스 처리를 실시하는, Cu막의 형성 방법.

KR1020187017507A 2016-05-16 2017-05-02 Cu막의 형성 방법 KR102059324B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016098032 2016-05-16
JPJP-P-2016-098032 2016-05-16
PCT/JP2017/017264 WO2017199767A1 (ja) 2016-05-16 2017-05-02 Ｃｕ膜の形成方法

Publications (2)

Publication Number Publication Date
KR20180084963A KR20180084963A (ko) 2018-07-25
KR102059324B1 true KR102059324B1 (ko) 2019-12-26

Family

ID=60325082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187017507A KR102059324B1 (ko) 2016-05-16 2017-05-02 Cu막의 형성 방법

Country Status (5)

Country Link
JP (1) JP6470876B2 (ko)
KR (1) KR102059324B1 (ko)
CN (1) CN108475638B (ko)
TW (1) TWI683919B (ko)
WO (1) WO2017199767A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208627A (ja) * 1999-01-19 2000-07-28 Hitachi Ltd 半導体装置の製造方法
JP2012023152A (ja) * 2010-07-13 2012-02-02 Ulvac Japan Ltd Ｃｏ膜形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258717B1 (en) * 1999-07-30 2001-07-10 International Business Machines Corporation Method to produce high quality metal fill in deep submicron vias and lines
JP4548280B2 (ja) * 2005-08-31 2010-09-22 ソニー株式会社 半導体装置の製造方法
US8916232B2 (en) * 2006-08-30 2014-12-23 Lam Research Corporation Method for barrier interface preparation of copper interconnect
JP5193913B2 (ja) * 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
WO2011027835A1 (ja) 2009-09-02 2011-03-10 株式会社アルバック Ｃｏ膜の形成方法
JP6117588B2 (ja) * 2012-12-12 2017-04-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208627A (ja) * 1999-01-19 2000-07-28 Hitachi Ltd 半導体装置の製造方法
JP2012023152A (ja) * 2010-07-13 2012-02-02 Ulvac Japan Ltd Ｃｏ膜形成方法

Also Published As

Publication number Publication date
TW201741484A (zh) 2017-12-01
CN108475638A (zh) 2018-08-31
CN108475638B (zh) 2022-11-18
KR20180084963A (ko) 2018-07-25
WO2017199767A1 (ja) 2017-11-23
JPWO2017199767A1 (ja) 2018-11-22
TWI683919B (zh) 2020-02-01
JP6470876B2 (ja) 2019-02-13

Similar Documents

Publication Publication Date Title
JP6360276B2 (ja) 半導体装置、半導体装置の製造方法、半導体製造装置
US6107182A (en) Semiconductor device and method of fabricating the same
KR20120104127A (ko) 저항을 감소시키고 디바이스 성능을 향상시키기 위한 게이트 전극으로서의 그리고 콘택 플러그로서의 텅스텐에 대한 라이너 및 배리어의 형성
JP2014141739A (ja) 金属マンガン膜の成膜方法、処理システム、電子デバイスの製造方法および電子デバイス
KR101757021B1 (ko) 망간 함유막의 형성 방법, 처리 시스템, 전자 디바이스의 제조 방법 및 전자 디바이스
KR100396891B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2011091242A (ja) 半導体装置の製造方法
KR20140041745A (ko) 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체
KR20220111258A (ko) 산소 라디칼 보조 유전체 막 고밀화
KR20220116263A (ko) 금속 배리어 층들의 도핑
CN101689490B (zh) 成膜方法和处理系统
KR102017944B1 (ko) 니켈 배선의 제조 방법
WO2021060115A1 (ja) 半導体装置の製造方法及び半導体装置の製造装置
KR102059324B1 (ko) Cu막의 형성 방법
JP2002329682A (ja) Ｃｕ薄膜作製方法
JP3718297B2 (ja) 薄膜作製方法および薄膜作製装置
CN1752282A (zh) 一种消除氮化钛膜应力、降低膜电阻的退火工艺方法
JP2000331957A (ja) Ｃｕ配線膜形成方法
KR100872799B1 (ko) 플라스마 원자층 증착법을 이용한 반도체 콘택트용 금속실리사이드 제조방법
JP4327407B2 (ja) 銅配線膜形成方法
JP2015018839A (ja) Ｃｕ配線構造の形成方法
TW202333223A (zh) 用於氧化鎢移除之氟化鎢浸泡及處理
CN117334636A (zh) 复合阻挡层
JP2007214593A (ja) 銅配線膜形成方法及び配線膜
JPH03129726A (ja) 半導体装置の製造方法及び化学的気相成長装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant