KR101977016B1

KR101977016B1 - 방송 수신 시스템의 프론트 엔드 집적회로, 이를 포함하는 방송 수신 시스템, 및 이의 동작 방법

Info

Publication number: KR101977016B1
Application number: KR1020110147689A
Authority: KR
Inventors: 이기호; 구형완; 김상호; 박호진
Original assignee: 삼성전자 주식회사
Priority date: 2011-12-30
Filing date: 2011-12-30
Publication date: 2019-05-13
Also published as: CN103188523A; DE102012112591A1; DE102012112591B4; US9628671B2; JP2013141244A; CN103188523B; KR20130078637A; JP6097559B2; US20130169870A1

Abstract

방송 수신 시스템의 프론트 엔드 집적회로, 이를 포함하는 방송 수신 시스템, 및 이의 동작 방법이 개시된다. 본 발명의 실시예에 따른 방송 수신 시스템의 프런트 엔드 집적회로는 오실레이터로부터 기준 클럭을 수신하여 제1 클럭 신호를 발생하는 제1 클럭부, 상기 제1 클럭 신호에 따라 제1 방송 신호를 수신하여 처리하는 제1 아날로그 프런트 엔드부, 상기 오실레이터로부터 상기 기준 클럭을 수신하여 제2 클럭 신호를 발생하는 제2 클럭부, 및 제2 클럭 신호에 따라 제2 방송 신호를 수신하여 처리하는 제2 아날로그 프런트 엔드부를 포함한다.

Description

방송 수신 시스템의 프론트 엔드 집적회로, 이를 포함하는 방송 수신 시스템, 및 이의 동작 방법{ANALOG FRONT END FOR DTV, DIGITAL TV SYSTEM HAVING THE SAME, AND METHOD THEREOF}

본 발명은 방송 시스템에 관한 것으로, 특히 디지털 TV 시스템 및 상기 디지털 TV 시스템의 아날로그 프론트 엔드(analog front end) 및 이들의 동작 방법들에 관한 것이다.

통신기술의 발달 및 다양한 콘텐츠와 고품질에 대한 수요가 증가하면서, 시청자들에게 다양한 방식의 방송 서비스가 제공되고 있다. 현재 제공되고 있는 방송 서비스들을 예를 들면, 지상파 NTSC 방송, 지상파 PAL 방송, 케이블 방송, 위성 방송 등이 있으며, 이러한 각각의 방송서비스는 제공되는 방송신호의 처리 형태 및 전송 매체나 대역이 전혀 상이하기 때문에, 각각의 규격에 따라 해당 신호를 수신 처리할 수 있는 수신장치가 각각 구비되어야 한다.

이에 따라, 방송 수신 장치에는 다수의 신호를 수신하기 위한 프론트 회로가 구비되며, 상기 프론트 회로의 동작에 필요한 클럭 신호를 제공하기 위한 회로 역시 다수가 필요하다.

이와 같이, 다수의 프론트 회로에 대응하여 클럭 신호를 제공하는 회로를 개별적으로 구비하면 칩의 사이즈가 증가하고 제조 비용이 증가한다. 따라서, 사이즈를 줄이고, 제조 비용을 절감하기 위한 방안이 요구된다.

따라서, 본 발명이 이루고자 하는 기술적인 과제는 DTV 시스템에서 다수의 프론트 회로에 대하여 클럭 소스 장치를 공유함으로써 칩의 사이즈 및 비용을 줄일 수 있는 방송 수신 장치용 클록 회로 및 이를 구비하는 방송 수신 시스템을 제공하는 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 방송 수신 시스템의 프런트 엔드 집적회로는 제1 및 제2 클럭부, 제1 및 제2 아날로그 프런트 엔드부를 포함한다. 상기 제1 클럭부는 오실레이터로부터 기준 클럭을 수신하여 제1 클럭 신호를 발생하고, 상기 제1 아날로그 프런트 엔드부는 상기 제1 클럭 신호에 따라 제1 방송 신호를 수신하여 처리한다.

상기 제2 클럭부는 상기 오실레이터로부터 상기 기준 클럭을 수신하여 제2 클럭 신호를 발생하고, 상기 제2 아날로그 프런트 엔드부는 상기 제2 클럭 신호에 따라 제2 방송 신호를 수신하여 처리한다.

본 발명의 일 실시예에 따른 방송 수신 시스템은 상기 프런트 엔드 집적회로; 상기 제1 및 제2 아날로그 프런트 엔드부로부터 출력되는 비디오 신호를 복조, 또는 디코딩하기 위한 비디오 신호 처리 모듈; 및 상기 제1 및 제2 아날로그 프런트 엔드부로부터 출력되는 오디오 신호를 처리하기 위한 오디오 신호 처리 모듈을 포함한다.

본 발명의 일 실시예에 따른 방송 수신 시스템의 프런트 엔드 동작 방법은 단일 오실레이터로부터 발생하는 기준 클럭을 이용하여 서로 다른 주파수를 가지는 제1 및 제2 클럭 신호를 발생하는 단계; 상기 제1 클럭 신호에 따라 아날로그 신호인 제1 방송 신호를 수신하여 디지털 신호로 변환하는 단계; 및 상기 제2 클럭 신호에 따라 아날로그 신호인 제2 방송 신호를 수신하여 디지털 신호로 변환하는 단계를 포함한다.

실시예에 따라, 상기 방법은 상기 단일 오실레이터로부터 발생하는 상기 기준 클럭을 이용하여 상기 제1및 제2 클럭 신호와 다른 주파수를 가지는 제3 클럭 신호를 발생하는 단계를 더 포함할 수 있다.

실시예에 따라, 상기 제1 및 제2 클럭 신호는 각각 상기 기준 클럭의 주파수의 실수배의 주파수를 가지고, 상기 제3 클럭 신호를 상기 기준 클럭의 주파수의 정수배의 주파수를 가질 수 있다.

본 발명의 일 실시예에 따르면, DTV 시스템에서 다수의 프론트 회로에 대하여 클럭 소스 장치(예컨대, 오실레이터)가 공유됨으로써 칩의 사이즈 및 제조 비용이 줄어든다.

도 1은 본 발명의 실시예에 따른 방송 시스템의 걔략적인 블록도이다.
도 2는 본 발명의 일 실시예에 따른 방송 수신 시스템의 개략적인 블록도를 나타낸다.
도 3은 본 발명의 실시예에 따른 방송 수신 시스템의 일부를 좀 더 상세히 나타내는 블록도이다.
도 4a는 도 3에 도시된 CVBS AFE를 좀 더 자세히 나타내는 블록도이다.
도 4b는 도 3에 도시된 SIF/CH/IF AFE를 좀 더 자세히 나타내는 블록도이다.
도 5a는 도 3 내지 도 4에 도시된 제1 클럭부의 일 실시예를 나타내는 블록도이다.
도 5b는 도 3 내지 도 4에 도시된 제2 클럭부의 일 실시예를 나타내는 블록도이다.

본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 1은 본 발명의 일 실시예에 따른 방송 시스템(10)의 개략적인 구성 블록도이다. 도 2는 본 발명의 일 실시예에 따른 방송 수신 시스템(200)의 개략적인 구성 블록도이다.

이를 참조하면, 방송 수신 시스템(200)은 스위치 모듈(210), HDMI 수신부(221), RGB 프론트 엔드(222), CVBS 프런트 엔드(223), SIF/CH/IF 프론트 엔드(224), 오디오 ADC 모듈(225), 비디오 및 오디오 처리 로직부(230), CPU(Central processing unit, 250), 오디오 DAC 모듈(271), 디지털 오디오 출력 모듈(272), 비디오 DAC 모듈(273), LVDS 출력 모듈(274), 및 시스템 PLL(275)을 포함할 수 있다.

또한, 방송 수신 시스템(200)은 외부 메모리나 기기와의 연결을 위하여, 마이컴 모듈(291), 플래쉬 롬 컨트롤러(292), 외부 기기 인터페이스 모듈(285) 및 DDR2 컨트롤러(293)를 더 포함할 수 있다.

스위치 모듈(210)은 방송 수신 시스템의 외부로부터 입력되는 다수의 신호들을 해당 모듈로 스위칭한다.

HDMI 수신부(221)는 HDMI(High-Definition Multimedia Interface) 신호를 수신하여 처리한다. RGB 프론트 엔드(RGB AFE, 222)는 RGB 신호 또는 YPbPr 신호를 수신하여 처리한다. CVBS 프런트 엔드(CVBS AFE 223)는 21-pin으로 연결하는 비디오 통신 방식의 하나인 SCART 신호 또는 CVBS(Composite Video Banking Sync) 신호를 수신하여 처리한다. SIF/CH/IF 프론트 엔드(SIF/CH/IF AFE, 224)는 SIF/CH/IF 신호를 수신하여 처리한다. SIF(sound intermediate frequency) 신호는 오디오 신호이고, CH 신호는 DTV(digital TV) 비디오 신호이며, IF 신호는 아날로그 비디오 신호이다.

오디오 ADC 모듈(225)은 아날로그 오디오 신호를 수신하여 디지털 오디오 신호로 변환한다. 비디오 및 오디오 처리 로직부(230)는 HDMI 수신부(221), RGB AFE(222), CVBS AFE(223), SIF/CH/IF AFE(224)로부터 수신되는 영상(비디오) 신호 및 오디오 신호를 처리하는 모듈이다. 자세히 도시되지는 않았지만, 비디오 및 오디오 처리 로직부(230)는 비디오 신호를 처리(예컨대, 복조, 또는 디코딩 등)하기 위한 비디오 신호 처리 모듈과 오디오 신호를 처리하기 위한 오디오 신호 처리 모듈을 포함할 수 있다.

비디오 및 오디오 처리 로직부(230)은 각종의 신호 수신부들(221~224) 또는 오디오 ADC 모듈(225)로부터 수신되는 오디오 신호를 처리할 수 있다. 또한, 비디오 및 오디오 처리 로직부(230)는 신호 수신부들(221~224)로부터 수신되는 영상 신호를 복조하거나, 디코딩할 수 있다.

CPU(250)는 방송 수신 시스템(200)의 동작을 전반적으로 제어한다. 오디오 DAC 모듈(271)은 아날로그 오디오 신호를 출력하기 위하여 디지털 오디오 신호를 아날로그 오디오 신호로 변환할 수 있다. 디지털 오디오 출력부(272)는 디지털 오디오 신호를 출력하기 위한 기능 블럭이다.

비디오 DAC 모듈(273)은 아날로그 영상 신호를 출력하기 위하여 디지털 영상 신호를 아날로그 영상 신호로 변환할 수 있다. 비디오 DAC 모듈(273)의 출력은 VCR 출력 신호가 될 수 있다. LVDS 출력 모듈(274)은 저전압 차등 신호(Low voltage differential signaling, LVDS)를 출력하기 위한 모듈이다.

시스템 PLL(275)은 방송 수신 시스템(200)의 내부 동작에 필요한 클럭 신호를 제공하기 위한 클럭 생성 모듈이다. 시스템 PLL(275)은 외부의 클럭 소스(예컨대, 오실레이터)로부터 소스 클럭을 공급받아 내부 클럭 신호를 생성하여 CPU(250) 등의 내부 모듈로 제공할 수 있다.

도 2에 도시된 각 모듈은 기능상의 구분일 뿐 각 모듈이 별도로 구현됨을 의미하는 것은 아니다. 각 모듈은 하나의 집적 회로에 집적될 수 있고, 각각 별도로 구현될 수도 있고, 둘 이상이 하나의 집적 회로에 집적될 수도 있다.

도 2에 도시된 방송 수신 시스템(200)은 DTV(digital television) 시스템일 수 있다. DTV(digital television) 시스템은 위성용(satellite) DTV 시스템, 케이블용(cable) DTV 시스템, 휴대용(handheld) DTV, 또는 지상파용 (terrestrial) DTV 시스템으로 구현될 수 있다. DTV(digital television) 시스템 (10)은 HDTV(high-definition television) 시스템을 포함한다.

상기 휴대용 DTV 시스템은 이동 전화기, 스마트폰(smart phone), 태블릿 (tablet) PC, 차량용 내비게이션 장치, PDA(personal digital assistant), 또는 PMP(portable multimedia player)에 구현될 수 있다.

도 2를 다시 참조하여, 입력되는 방송 신호의 처리 과정을 살펴보면 다음과 같다.

각종의 방송 신호들(CH 신호, IF(intermediate frequency) 신호, SIF(sound intermediate frequency) 신호, CVBS 신호, RGB 신호 또는 YPbPr 신호)은 해당 수신부(221~224)로 입력된다. 각 수신부(221~224)를 거친 신호는 비디오 및 오디오 처리 로직부(230)에서 해당 신호의 포맷에 맞추어 복조 및 디코딩이 이루어질 수 있다.

비디오 및 오디오 처리 로직부(230)는 각종의 비디오 및 오디오 신호를 복조 또는 디코딩하기 위한 기능 블록들을 포함할 수 있다. 예컨대, 비디오 및 오디오 처리 로직부(230)는 실시예에 따라 디모듈레이터(미도시), 다기능 디코더(미도시), 아날로그 디모듈레이터(미도시), 등을 포함할 수 있다.

그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 입력되는 신호의 종류에 따라 기능 블록이 더 추가될 수도 있고, 제거될 수도 있다.

비디오 및 오디오 처리 로직부(230)는 또한 각종의 비디오 신호의 크기 변환, 인코딩, 또는 화질 개선을 위한 영상 처리 등을 수행하기 위한 기능 블록들을 포함할 수 있다. 예컨대, 도시되지는 않았지만 비디오 및 오디오 처리 로직부(230)는 비디오 신호의 크기 변환을 위한 스케일러(scaler), CVBS 인코더, 비디오 인핸스먼트부(video enhancement) 등을 포함할 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 입력되는 신호의 종류에 따라 기능 블록이 더 추가될 수도 있고, 제거될 수도 있다.

비디오 및 오디오 처리 로직부(230)에서 출력된 신호는 해당 출력부(271~ 274)를 통해 출력될 수 있다.

도 3은 본 발명의 실시예에 따른 방송 수신 시스템의 일부를 좀 더 상세히 나타내는 블록도이다. 도 4a는 도 3에 도시된 CVBS AFE를 좀 더 자세히 나타내는 블록도이다. 도 3 및 도 4a를 참조하면, CVBS AFE(223)는 제1 클럭부(421), 및 CVBS 데이터 블록(422)을 포함하고, CVBS 데이터 블록(422)은 버퍼(422a)와 ADC(422b)를 포함할 수 있다.

제1 클럭부(421)는 오실레이터(410)로부터 출력되는 기준 클럭(R_CLK)를 수신하여 제1 클럭 신호(CVBS_CLK)를 발생한다. CVBS 데이터 블록(422)은 제1 클럭 신호(CVBS_CLK)를 이용하여 CVBS 신호를 수신하고 수신된 신호를 ADC 변환할 수 있다. 예컨대, CVBS 신호는 버퍼(422a)를 통해 ADC(422b)로 입력될 수 있다. ADC(422b)는 제1 클럭 신호(CVBS_CLK)에 따라 아날로그 CVBS 신호를 디지털 신호로 변환할 수 있다.

CVBS 데이터 블록(422)에서 출력된 데이터는 CVBS 로직부(425)로 입력된다. CVBS 로직부(425) 역시 제1 클럭 신호(CVBS_CLK)를 이용하여 CVBS 데이터의 복조 또는 디코딩 등의 처리를 할 수 있다. CVBS 로직부(425)는 도 2에 도시된 비디오 및 오디오 처리 로직부(230)의 일 기능 블록일 수 있다.

도 4b는 도 3에 도시된 SIF/CH/IF AFE를 좀 더 자세히 나타내는 블록도이다. 도 3 및 도 4b를 참조하면, SIF/CH/IF AFE(224)는 제2 및 제3 클럭부(441, 431), 및 SIF/CH/IF 데이터 블록(442)을 포함한다. SIF/CH/IF 데이터 블록(442)은 증폭기(442a)와 ADC(442b)를 포함할 수 있다.

제2 클럭부(441)는 오실레이터(410)로부터 출력되는 기준 클럭(R_CLK)를 수신하여 제2 클럭 신호(SIF/CH/IF_CLK)를 발생한다. 제2 클럭부(431)와 마찬가지로, 제3 클럭부(431)는 오실레이터(410)로부터 출력되는 기준 클럭(R_CLK)를 수신하여 제3 클럭 신호(SIF_CLK)를 발생한다.

SIF/CH/IF 데이터 블록(442)은 제2 클럭 신호(SIF/CH/IF_CLK)를 이용하여 SIF/CH/IF 신호를 수신하여 ADC 변환할 수 있다. 예컨대, SIF/CH/IF 신호는 증폭기(442a)에서 증폭된 후 ADC(442b)로 입력될 수 있다. 증폭기(442a)는 이득(gain)이 프로그래머블하게 조절되는 PGA(programmable gain amplifier)로 구현될 수 있다. ADC(422b)는 제2 클럭 신호(SIF/CH/IF_CLK)에 따라 아날로그 SIF/CH/IF 신호를 디지털 신호로 변환할 수 있다.

SIF/CH/IF 데이터 블록(442)에서 출력된 데이터는 SIF/CH/IF 로직부(445)로 입력된다. SIF/CH/IF 로직부(445)는 제2 클럭 신호(SIF/CH/IF_CLK)를 이용하여 SIF/CH/IF 데이터의 복조 또는 디코딩 등의 처리를 할 수 있다. SIF/CH/IF 로직부(445)의 출력 신호 중 SIF 신호는 SIF 로직부(435)로 입력되어, SIF 로직부(435)에 의하여 처리될 수 있다. 이 때, SIF 로직부(435)는 제3 클럭부(432)로부터 발생된 제2 클럭 신호(SIF_CLK)에 따라 SIF/CH/IF 로직부(445)의 출력 신호 중 SIF 신호를 처리할 수 있다.

제3 클럭 신호(SIF_CLK)는 또한 방송 수신 시스템(200)의 시스템 클럭 신호로 사용될 수도 있다.

상기 제1 내지 제3 클럭 신호(CVBS_CLK, SIF/CH/IF_CLK,SIF_CLK)는 서로 다른 주파수를 가지는 클럭 신호이다.

도 5a는 도 3 내지 도 4에 도시된 제1 클럭부의 일 실시예를 나타내는 블록도이다. 이를 참조하면, 제1 클럭부(421)는 PLL(480) 및 멀티플렉서(490)를 포함한다. PLL(480)은 실수 PLL(fractional PLL)일 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 다른 실시예에서, PLL(480)은 정수 PLL(integer PLL)일 수 있다.

PLL(480)이 정수 PLL인 경우 PLL(480)은 오실레이터(410)로부터 출력되는 기준 클럭(R_CLK)을 정수배로 체배한 클럭 신호를 발생할 수 있다.

PLL(480)이 실수 PLL인 경우 PLL(480)은 오실레이터(410)로부터 출력되는 기준 클럭(R_CLK)을 실수배로 체배 또는 분주한 클럭 신호를 발생할 수 있다.

멀티플렉서(490)는 3:1 멀티플렉서일 수 있으나 이에 한정되는 것은 아니다. 멀티플렉서(490)는 선택 신호(SEL1)에 따라 PLL 출력 클럭, 기준 클럭(R_CLK) 및 소스 클럭(S1_CLK) 중에서 어느 하나를 선택하여 제1 클럭 신호(CVBS_CLK)로 출력할 수 있다. 소스 클럭(S1_CLK)은 시스템 내부의 다른 클럭 발생기(예컨대, 275, 431, 또는 441 등) 또는 시스템 외부로부터 입력되는 클럭 신호일 수 있다.

선택 신호(SEL1)는 시스템의 모드에 따라 미리 설정될 수도 있고, CPU(250)에 의해 발생될 수도 있다. 예컨대, 선택 신호(SEL1)는 특정의 레지스터(미도시)에 미리 설정될 수 있다. 시스템이 제1 모드(예컨대, 노말 모드)인 경우, 선택 신호(SEL1)는 "1"로 설정되고, PLL(480)의 출력 클럭이 제1 클럭 신호(CVBS_CLK)로 선택될 수 있다. 시스템이 제2 모드(예컨대, 테스트 모드)인 경우, 선택 신호(SEL1)는 "2" 또는 "3"으로 설정되고, 기준 클럭(R_CLK) 또는 소스 클럭(S1_CLK)이 제1 클럭 신호(CVBS_CLK)로 선택될 수 있다.

도 5b는 도 3 내지 도 4에 도시된 제2 클럭부의 일 실시예를 나타내는 블록도이다. 이를 참조하면, 제2 클럭부(441) 역시 제1 클럭부(421)와 유사하게 구성될 수 있다. PLL(520)은 로우 지터 실수 PLL(low jitter fractional PLL)일 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 다른 실시예에서, PLL(480)은 정수 PLL(integer PLL)일 수 있다.

멀티플렉서(530)는 선택 신호(SEL2)에 따라 PLL(520)의 출력 클럭, 기준 클럭(R_CLK) 및 소스 클럭(S2_CLK) 중에서 어느 하나를 선택하여 제2 클럭 신호(SIF/CH/IF_CLK)로 출력할 수 있다. 소스 클럭(S2_CLK)은 시스템 내부의 다른 클럭 발생기(예컨대, 275, 421, 또는 431 등) 또는 시스템 외부로부터 입력되는 클럭 신호일 수 있다.

선택 신호(SEL2)는 시스템의 모드에 따라 미리 설정될 수도 있고, CPU(250)에 의해 발생될 수도 있다. 예컨대, 선택 신호(SEL2)는 특정의 레지스터(미도시)에 미리 설정될 수 있다. 시스템이 제1 모드(예컨대, 노말 모드)인 경우, 선택 신호(SEL2)는 "1"로 설정되고, PLL(520)의 출력 클럭이 제2 클럭 신호(SIF/CH/IF_CLK)로 선택될 수 있다. 시스템이 제2 모드(예컨대, 테스트 모드)인 경우, 선택 신호(SEL2)는 "2" 또는 "3"으로 설정되고, 기준 클럭(R_CLK) 또는 소스 클럭(S2_CLK)이 제2 클럭 신호(SIF/CH/IF_CLK)로 선택될 수 있다.

제3 클럭부(431)는 별도로 도시되지는 않았지만, 도 5a 및 도 5b에 도시된클럭부(421, 441)와 유사한 구성을 가질 수 있다. 제3 클럭부(431)는 디스큐 PLL(de-skew PLL)을 포함할 수 있다.

상술한 방송 신호들은 디지털 TV 방송 신호들, 예컨대 DTV 비디오 신호들과 DTV 음성 중간 주파수 신호들을 포함할 수 있다. 또한, 상기 TV 방송 신호들은 아날로그 TV 방송 신호들, 예컨대 아날로그 비디오 신호들과 아날로그 음성 중간 주파수 신호들을 포함할 수 있다.

실시 예에 따라 디지털 TV 방송 신호들, 즉 상기 DTV 비디오 신호들과 상기 DTV 음성 중간 주파수 신호들은 유럽(Europe)의 DTV 표준인 DVB(digital video broadcasting) 패밀리(family), 예컨대 DVB-S(위성용(satellite)), DVB-T(지상파용(terrestrial)), DVB-C(케이블용(cable)), DVB-H(휴대용(handheld)), 또는 DVB-SH(Satellite services to Handhelds)에 따른 신호들일 수 있다.

다른 실시 예에 따라 디지털 TV 방송 신호들, 즉 상기 DTV 비디오 신호들과 상기 DTV 음성 중간 주파수 신호들은 북아메리카(North America)의 DTV 표준인, ATSC(Advanced Television System Committee) 패밀리, 예컨대 ATSC(지상파용 (terrestrial)/케이블용(cable)) 또는 ATSC-M/H(모바일용(mobile)/휴대용 (handheld))에 부합되는 신호들일 수 있다.

또 다른 실시 예에 따라 디지털 TV 방송 신호들, 즉 상기 DTV 비디오 신호들과 상기 DTV 음성 중간 주파수 신호들은 일본(Japan)과 라틴 아메리카(Latin America)의 DTV 표준인 ISDB(Integrated Services Digital Broadcasting), 예컨대 ISDB-S (위성용(satellite)), ISDB-T(지상파용(terrestrial)), ISDB-C(케이블 용 (cable)), 1seg(handheld)에 적합한 신호들일 수 있다. 여기서 1seg는 일본, 칠레, 브라질, 페루, 및 아르헨티나에서 사용하는 이동 지상파 디지털 음성 중간 주파수/비디오 및 데이터 방송 서비스이다.

또 다른 실시 예에 따라 디지털 TV 방송 신호들, 즉 상기 DTV 비디오 신호들과 상기 DTV 음성 중간 주파수 신호들은 브라질(Brazil), 아르헨티나 (Argentina), 칠레(Chile), 페루(Peru), 베네수엘라(Venezuela), 볼리비아 (Bolivia), 에콰도르 (Ecuador), 코스타리카(Costa Rica), 우루과이(Uruguay)의 DTV 표준인 ISDB-Tb(International System for Digital Broadcast, Terrestrial, Brazilian version)를 만족하는 신호들일 수 있다.

또 다른 실시 예에 따라 디지털 TV 방송 신호들, 즉 상기 DTV 비디오 신호들과 상기 DTV 음성 중간 주파수 신호들은 중국의 DTV 표준인 CDMB-T/H(China Digital Multimedia Broadcast-Terrestrial/Handheld), 또는 CMMB(China Mobile Multimedia Broadcasting)를 만족하는 신호들일 수 있다.

또 다른 실시 예에 따라 디지털 TV 방송 신호들은 한국의 DTV 표준인 T-DMB(Terrestrial-Digital Multimedia Broadcasting) 또는 S-DMB(Satellite-Digital Multimedia Broadcasting)을 만족하는 신호들일 수 있다.

또 다른 실시 예에 따라 아날로그 TV 방송 신호들, 즉 상기 아날로그 비디오 신호들과 상기 아날로그 음성 중간 주파수 신호들은 NTSC(National Television System Committee), PAL(phase alternating Line), 또는 SECAM (Sequential Color with Memory)에 적합한 신호들일 수 있다.

상술한 바와 같이, 본 발명의 실시예에 따르면, 단일 오실레이터로부터 발생하는 기준 클럭을 이용하여 시스템 내의 복수의 AFE를 위한 서로 다른 주파수를 가지는 클럭 신호들을 발생함으로써, 칩의 사이즈 및 제조 비용이 줄어든다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.

컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있다.

또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.

상기 본 발명의 내용은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

방송 시스템 : 10
방송 수신 시스템 : 200
스위치 모듈 : 210
HDMI 수신부 : 221
RGB 프론트 엔드 : 222
CVBS 프런트 엔드 : 223
SIF/CH/IF 프론트 엔드 : 224
오디오 ADC 모듈 : 225
비디오 및 오디오 처리 로직부 : 230
CPU : 250
오디오 DAC 모듈 : 271
디지털 오디오 출력 모듈 : 272
비디오 DAC 모듈 : 273
LVDS 출력 모듈 : 274
시스템 PLL : 275

Claims

기준 클럭을 생성하는 오실레이터;
상기 오실레이터로부터 상기 기준 클럭을 수신하여 제1 클럭 신호를 생성하는 제1 클럭부를 포함하는 제1 아날로그 프런트 엔드부로서, 상기 제1 아날로그 프런트 엔드부는 상기 제1 클럭 신호에 따라 제1 포맷을 갖는 제1 방송 신호를 수신하여 처리하는 제1 아날로그 프런트 엔드부; 및
상기 오실레이터로부터 상기 기준 클럭을 수신하여 상기 제1 클럭 신호와 다른 제2 클럭 신호를 생성하는 제2 클럭부를 포함하는 제2 아날로그 프런트 엔드부로서, 상기 제2 아날로그 프런트 엔드부는 상기 제2 클럭 신호에 따라 상기 제1 포맷과 다른 제2 포맷을 갖고 상기 제1 방송 신호에 비기초하는 제2 방송 신호를 수신하여 처리하는 제2 아날로그 프런트 엔드부를 포함하는 방송 수신 시스템의 프런트 엔드 집적회로.
제1 항에 있어서, 상기 프런트 엔드 집적회로는
상기 오실레이터로부터 상기 기준 클럭을 수신하여 제3 클럭 신호를 발생하는 제3 클럭부를 더 포함하며,
상기 제3 클럭 신호는 상기 제3 클럭 신호에 따라 동작하는 로직회로에 제공되는 방송 수신 시스템의 프런트 엔드 집적회로.
제2 항에 있어서, 상기 제1 클럭부는
상기 기준 클럭을 실수배로 체배 또는 분주하여 상기 기준 클럭의 주파수의 실수배의 주파수를 가지는 상기 제1 클럭 신호를 발생하고,
상기 제2 클럭부는 상기 기준 클럭을 실수배로 체배 또는 분주하여 상기 기준 클럭의 주파수의 실수배의 주파수를 가지는 상기 제2 클럭 신호를 발생하며,
상기 제2 클럭 신호의 주파수는 지터 특성에 기초하여 조절될 수 있는 방송 수신 시스템의 프런트 엔드 집적회로.
제2 항에 있어서, 상기 제1 클럭부 또는 상기 제2 클럭부는
상기 기준 클럭을 실수배로 체배 또는 분주하여 상기 기준 클럭의 주파수의 실수배의 주파수를 가지는 체배/분주 클럭 신호를 발생하는 프랙셔널(fractional)-N(N은 실수) PLL;
소정의 클럭 소스로부터 수신되는 소스 클럭 신호; 및
체배/분주 클럭 신호, 상기 소스 클럭 신호 및 상기 기준 클럭 중 어느 하나를 선택하여 출력하는 멀티플렉서를 포함하는 방송 수신 시스템의 프런트 엔드 집적회로.
제2 항에 있어서, 상기 제3 클럭부는
상기 기준 클럭을 정수배로 체배 또는 분주하여 상기 기준 클럭의 주파수의 정수배의 주파수를 가지는 상기 제3 클럭 신호를 발생하는 방송 수신 시스템의 프런트 엔드 집적회로.
제2 항에 있어서, 상기 제3 클럭부는
상기 기준 클럭을 정수배로 체배 또는 분주하여 상기 기준 클럭의 주파수의 정수배의 주파수를 가지는 체배/분주 클럭 신호를 발생하는 정수 PLL;
소정의 클럭 소스로부터 수신되는 소스 클럭 신호; 및
체배/분주 클럭 신호, 상기 소스 클럭 신호 및 상기 기준 클럭 중 어느 하나를 선택하여 출력하는 멀티플렉서를 포함하는 방송 수신 시스템의 프런트 엔드 집적회로.
제2 항에 있어서,
상기 제1 방송 신호는 CVBS 신호이고,
상기 제2 방송 신호는 SIF, CH 또는 IF 신호인 방송 수신 시스템의 프런트 엔드 집적회로.
제7 항에 있어서, 상기 제1 아날로그 프런트 엔드부는
상기 제1 방송 신호를 버퍼링하는 버퍼; 및
상기 제1 클럭 신호에 따라 버퍼링된 제1 방송 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기를 포함하는 방송 수신 시스템의 프런트 엔드 집적회로.
제7 항에 있어서, 상기 제2 아날로그 프런트 엔드부는
상기 제2 방송 신호를 증폭하는 증폭기; 및
상기 제2 클럭 신호에 따라 증폭된 제2 방송 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기를 포함하며,
상기 증폭기의 이득은 프로그램머블하게 조절될 수 있는 방송 수신 시스템의 프런트 엔드 집적회로.
기준 클럭을 생성하는 오실레이터;
상기 오실레이터로부터 상기 기준 클럭을 수신하여 제1 클럭 신호를 생성하는 제1 클럭부를 포함하는 제1 아날로그 프런트 엔드부로서, 상기 제1 아날로그 프런트 엔드부는 상기 제1 클럭 신호에 따라 제1 포맷을 갖는 제1 방송 신호를 수신하여 처리하는 제1 아날로그 프런트 엔드부;
상기 오실레이터로부터 상기 기준 클럭을 수신하여 상기 제1 클럭 신호와 다른 제2 클럭 신호를 생성하는 제2 클럭부를 포함하는 제2 아날로그 프런트 엔드부로서, 상기 제2 아날로그 프런트 엔드부는 상기 제2 클럭 신호에 따라 상기 제1 포맷과 다른 제2 포맷을 갖고 상기 제1 방송 신호에 비기초하는 제2 방송 신호를 수신하여 처리하는 제2 아날로그 프런트 엔드부;
상기 제1 및 제2 아날로그 프런트 엔드부로부터 출력되는 비디오 신호를 복조, 또는 디코딩하기 위한 비디오 신호 처리 모듈; 및
상기 제1 및 제2 아날로그 프런트 엔드부로부터 출력되는 오디오 신호를 처리하기 위한 오디오 신호 처리 모듈을 포함하는 방송 수신 시스템.
제10 항에 있어서, 상기 방송 수신 시스템은
상기 오실레이터로부터 상기 기준 클럭을 수신하여 제3 클럭 신호를 발생하는 제3 클럭부; 및
상기 제3 클럭 신호에 따라 동작하는 로직회로를 더 포함하는 방송 수신 시스템.
제11 항에 있어서,
상기 제1 방송 신호는 CVBS 신호이고,
상기 제2 방송 신호는 SIF, CH 또는 IF 신호인 방송 수신 시스템.
제11 항에 있어서, 상기 제1 클럭부는
상기 기준 클럭을 실수배로 체배 또는 분주하여 상기 기준 클럭의 주파수의 실수배의 주파수를 가지는 상기 제1 클럭 신호를 발생하고,
상기 제2 클럭부는 상기 기준 클럭을 실수배로 체배 또는 분주하여 상기 기준 클럭의 주파수의 실수배의 주파수를 가지는 상기 제2 클럭 신호를 발생하며,
상기 제2 클럭 신호의 주파수는 지터 특성에 기초하여 조절될 수 있는 방송 수신 시스템.
제11 항에 있어서, 상기 제1 클럭부 또는 상기 제2 클럭부는
상기 기준 클럭을 실수배로 체배 또는 분주하여 상기 기준 클럭의 주파수의 실수배의 주파수를 가지는 체배/분주 클럭 신호를 발생하는 프랙셔널(fractional)-N(N은 실수) PLL;
소정의 클럭 소스로부터 수신되는 소스 클럭 신호; 및
체배/분주 클럭 신호, 상기 소스 클럭 신호 및 상기 기준 클럭 중 어느 하나를 선택하여 출력하는 멀티플렉서를 포함하는 방송 수신 시스템.
제11 항에 있어서, 상기 제3 클럭부는
상기 기준 클럭을 정수배로 체배 또는 분주하여 상기 기준 클럭의 주파수의 정수배의 주파수를 가지는 상기 제3 클럭 신호를 발생하는 방송 수신 시스템.
제11 항에 있어서, 상기 제3 클럭부는
상기 기준 클럭을 정수배로 체배 또는 분주하여 상기 기준 클럭의 주파수의 정수배의 주파수를 가지는 체배/분주 클럭 신호를 발생하는 정수 PLL;
소정의 클럭 소스로부터 수신되는 소스 클럭 신호; 및
체배/분주 클럭 신호, 상기 소스 클럭 신호 및 상기 기준 클럭 중 어느 하나를 선택하여 출력하는 멀티플렉서를 포함하는 방송 수신 시스템.
제11 항에 있어서, 상기 비디오 신호 처리 모듈은
상기 제1 클럭 신호에 따라 상기 제1 아날로그 프런트 엔드부로부터 출력되는 비디오 신호를 복조 또는 디코딩하는 CVBS 로직부; 및
상기 제2 클럭 신호에 따라 상기 제2 아날로그 프런트 엔드부로부터 출력되는 비디오 신호를 복조 또는 디코딩하는 SIF/CH/IH 로직부를 포함하는 방송 수신 시스템.
단일 오실레이터로부터 발생하는 기준 클럭을 이용하여 서로 다른 주파수를 가지는 제1 및 제2 클럭 신호를 발생하는 단계;
상기 제1 클럭 신호에 따라 제1 포맷을 갖고 아날로그 신호인 제1 방송 신호를 수신하여 디지털 신호로 변환하는 단계;
상기 제2 클럭 신호에 따라 상기 제1 포맷과 다른 제2 포맷을 갖고, 상기 제1 방송 신호에 기초하지 않고, 아날로그 신호인 제2 방송 신호를 수신하여 디지털 신호로 변환하는 단계를 포함하는 방송 수신 시스템의 프런트 엔드 동작 방법.
제18항에 있어서, 상기 방법은
상기 단일 오실레이터로부터 발생하는 상기 기준 클럭을 이용하여 상기 제1및 제2 클럭 신호와 다른 주파수를 가지는 제3 클럭 신호를 발생하는 단계를 더 포함하는 방송 수신 시스템의 프런트 엔드 동작 방법.
제19항에 있어서,
상기 제1 및 제2 클럭 신호는 각각 상기 기준 클럭의 주파수의 실수배의 주파수를 가지고,
상기 제3 클럭 신호를 상기 기준 클럭의 주파수의 정수배의 주파수를 가지는 방송 수신 시스템의 프런트 엔드 동작 방법.