KR101976730B1 - Test socket module for semiconductor package - Google Patents
Test socket module for semiconductor package Download PDFInfo
- Publication number
- KR101976730B1 KR101976730B1 KR1020180051250A KR20180051250A KR101976730B1 KR 101976730 B1 KR101976730 B1 KR 101976730B1 KR 1020180051250 A KR1020180051250 A KR 1020180051250A KR 20180051250 A KR20180051250 A KR 20180051250A KR 101976730 B1 KR101976730 B1 KR 101976730B1
- Authority
- KR
- South Korea
- Prior art keywords
- guide plate
- press
- socket
- semiconductor package
- electrically connected
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 반도체 패키지 테스트용 소켓 모듈에 관한 것이다.The present invention relates to a socket module for testing semiconductor packages.
일반적으로, 제조 공정에 의해 완성된 반도체 패키지는 테스트(검사) 공정을 통해 동작 특성들이 제대로 구현되는지에 대해 체크된 후 양품으로 분류된 경우에 출하된다. In general, a semiconductor package completed by a manufacturing process is checked if the operating characteristics are properly implemented through a test (inspection) process, and then shipped when it is classified as a good product.
이러한 검사 공정에서 검사 대상물이 되는 반도체 패키지는 테스트 보드에 바로 접속되는 것이 아니라, 소켓 모듈이라는 부품을 매개로 테스트 보드와 접속하게 된다.In this inspection process, the semiconductor package to be inspected is not directly connected to the test board, but is connected to the test board through a component called a socket module.
이를 위해, 소켓 모듈은 반도체 패키지와 테스트 보드 간의 전기적 연결을 원활히 하는 구조를 가져야 한다. 나아가, 소켓 모듈은 테스트 보드에 기구적으로 설치되기에 적합한 구조를 가져야 한다. 그 구조를 만들기 위해, 소켓 모듈의 주요 부품 중 제거해야 할 부분을 절삭하는 절삭 공정이 필요하다.To this end, the socket module should have a structure to facilitate the electrical connection between the semiconductor package and the test board. Furthermore, the socket module must have a structure suitable for being mechanically installed on the test board. In order to make the structure, a cutting process is required to cut off the main parts of the socket module to be removed.
본 발명의 일 목적은, 기존에 절삭 공정에 많은 가공비가 소요되는 점을 개선하여, 소켓 모듈의 주요 부품에 대한 제조 과정에서 절삭 공정을 배제하고 보다 적은 비용으로 해당 부품을 제작할 수 있게 하는, 반도체 패키지 테스트용 소켓 모듈을 제공하는 것이다.It is an object of the present invention to provide a socket module which is capable of eliminating the cutting process during manufacturing process of major parts of a socket module and thus manufacturing a corresponding part at a lower cost, And a socket module for package testing.
상기한 과제를 실현하기 위한 본 발명의 일 측면에 따른 반도체 패키지 테스트용 소켓 모듈은, 반도체 패키지와 전기적으로 연결되는 상부 소켓; 복수 층으로 적층된 절연 레이어를 구비하는 적층 몸체와, 상기 적층 몸체에 관통 설치되며 상기 상부 소켓과 전기적으로 연결되는 통전 로드를 구비하는 통전 기판; 상기 통전 기판이 결합되는 제1 결합 영역과, 설치 대상물이 결합되는 제2 결합 영역을 구비하는 가이드 플레이트; 및 상기 통전 로드의 하측에 배치되어, 상기 상부 소켓 및 상기 통전 로드를 통해 상기 반도체 패키지와 전기적으로 연결되는 하부 소켓을 포함할 수 있다.According to an aspect of the present invention, there is provided a socket module for testing a semiconductor package, comprising: an upper socket electrically connected to a semiconductor package; A laminated body including an insulating layer laminated in a plurality of layers; and a current carrying rod penetrating the laminated body and electrically connected to the upper socket; A guide plate having a first engagement region to which the conductive substrate is coupled and a second engagement region to which the installation object is coupled; And a lower socket disposed below the energizing rod and electrically connected to the semiconductor package through the upper socket and the energizing rod.
여기서, 상기 통전 기판은, 상기 제1 결합 영역에 끼움 결합될 수 있다.Here, the conductive substrate may be fitted to the first coupling region.
여기서, 상기 제1 결합 영역은, 상기 통전 기판이 삽입되는 중공 삽입홀을 포함할 수 있다.Here, the first coupling region may include a hollow insertion hole into which the conductive substrate is inserted.
여기서, 상기 가이드 플레이트는, 상기 중공 삽입홀의 내주면에서 돌출되는 압입 돌기를 더 포함하고, 상기 통전 기판은, 상기 적층 몸체의 외주에 상기 압입 돌기를 수용하도록 형성되는 압입 홈을 더 포함할 수 있다.The guide plate may further include a press-fit protrusion protruding from an inner circumferential surface of the hollow insertion hole, and the conductive substrate may further include a press-fit groove formed on an outer periphery of the laminated body to receive the press-fit protrusion.
여기서, 상기 가이드 플레이트는, 상기 중공 삽입홀의 내주면에서 돌출 형성되는 제한턱을 더 포함하고, 상기 통전 기판은, 상기 적층 몸체에서 돌출 형성되어 상기 제한턱에 맞물리게 배치되는 맞물림턱을 더 포함할 수 있다.The guide plate may further include a restriction jaw protruding from the inner circumferential surface of the hollow insertion hole, and the energizing substrate may further include an engaging jaw protruding from the laminated body and disposed to engage with the limiting jaw .
여기서, 상기 제2 결합 영역은, 상기 적층 몸체보다 낮은 높이를 가질 수 있다.Here, the second engagement region may have a lower height than the stacked body.
여기서, 상기 가이드 플레이트는, 상기 설치 대상물에 삽입되도록, 상기 제2 결합 영역에서 일체로 돌출 형성되는 고정핀을 더 포함할 수 있다. The guide plate may further include a fixing pin integrally protruding from the second coupling region to be inserted into the mounting object.
본 발명의 또 다른 일 측면에 따른 반도체 패키지 테스트용 소켓 모듈은, 절연성 재질인 몸체와, 상기 몸체를 관통하여 배치되며 상부 소켓과 전기적 연결되는 상단 및 하부 소켓과 전기적 연결되는 하단을 갖는 통전 로드를 구비하는 통전 기판; 및 상기 통전 기판과 별도로 형성되어 상기 통전 기판과 결합되고, 상기 몸체와 다른 재질로 형성되는 가이드 플레이트를 포함할 수 있다.According to another aspect of the present invention, there is provided a socket module for testing a semiconductor package, comprising: a body made of an insulating material; a conductive rod disposed through the body and having a lower end electrically connected to upper and lower sockets electrically connected to the upper socket; A conductive substrate; And a guide plate formed separately from the energizing substrate and coupled to the energizing substrate, the guide plate being formed of a different material from the body.
여기서, 상기 가이드 플레이트는, 상기 통전 기판이 삽입되는 중공 삽입홀을 포함할 수 있다.Here, the guide plate may include a hollow insertion hole into which the conductive substrate is inserted.
여기서, 상기 가이드 플레이트는, 상기 중공 삽입홀의 내주면에서 돌출되는 압입 돌기를 더 포함하고, 상기 통전 기판은, 상기 적층 몸체의 외주에 상기 압입 돌기를 수용하도록 형성되는 압입 홈을 더 포함할 수 있다.The guide plate may further include a press-fit protrusion protruding from an inner circumferential surface of the hollow insertion hole, and the conductive substrate may further include a press-fit groove formed on an outer periphery of the laminated body to receive the press-fit protrusion.
상기와 같이 구성되는 본 발명에 관련된 반도체 패키지 테스트용 소켓 모듈에 의하면, 기존에 직육면체 형태의 회로 기판의 일 부분을 절삭해서 형태를 만들던 것과 전혀 다르게, 통전 기판과 가이드 플레이트를 별도 제작하여 조립함에 의해 소켓 모듈을 완성할 수 있다. According to the socket module for testing a semiconductor package according to the present invention configured as described above, the current-carrying substrate and the guide plate are separately fabricated by assembling the current-collecting board and the guide plate, unlike the conventional method of cutting a part of a rectangular parallelepiped- You can complete the socket module.
그에 의해, 절삭 공정이 배제되므로, 기존에 절삭 공정에 많은 가공비가 소요되는 점을 개선할 수 있다. 그 결과, 소켓 모듈의 제작 비용을 획기적으로 낮출 수 있고, 또한 제작 공정 시간도 단축할 수 있게 된다.Thereby, since the cutting process is eliminated, it is possible to improve the fact that a large processing cost is required for the cutting process. As a result, the manufacturing cost of the socket module can be drastically reduced, and the manufacturing process time can be shortened.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트용 소켓 모듈(100)에 대한 조립 사시도이다.
도 2는 도 1의 반도체 패키지 테스트용 소켓 모듈(100)에 대한 분해 사시도이다.
도 3은 도 2의 통전 기판(130) 및 가이드 플레이트(150)에 대한 분해 사시도이다.
도 4는 도 2의 라인(Ⅳ-Ⅳ)에 따른 통전 기판(130) 및 가이드 플레이트(150)의 결합 상태에 대한 단면도이다.1 is an assembled perspective view of a
2 is an exploded perspective view of the
3 is an exploded perspective view of the
FIG. 4 is a cross-sectional view of the connection state of the
이하, 본 발명의 바람직한 실시예에 따른 반도체 패키지 테스트용 소켓 모듈에 대하여 첨부한 도면을 참조하여 상세히 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일·유사한 구성에 대해서는 동일·유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.Hereinafter, a socket module for testing a semiconductor package according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings. In the present specification, the same or similar reference numerals are given to different embodiments in the same or similar configurations.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트용 소켓 모듈(100)에 대한 조립 사시도이고, 도 2는 도 1의 반도체 패키지 테스트용 소켓 모듈(100)에 대한 분해 사시도이다.FIG. 1 is an assembled perspective view of a
본 도면들을 참조하면, 반도체 패키지 테스트용 소켓 모듈(100)은, 상부 소켓(110)과, 통전 기판(130)과, 가이드 플레이트(150)와, 하부 소켓(170)을 포함할 수 있다. 간단히 구성하는 경우에는, 반도체 패키지 테스트용 소켓 모듈(100)은, 통전 기판(130) 및 가이드 플레이트(150)의 조립체로서 구성될 수도 있다.Referring to these figures, the semiconductor package
상부 소켓(110)은 반도체 패키지(미도시)를 지지하도록 반도체 패키지보다 큰 면적을 갖도록 형성된다. 상부 소켓(110)은 반도체 패키지와 통전 기판(130) 간의 전기적 연결을 매개하도록 구성된다. The
상부 소켓(110)은, 구체적으로, 베이스(111)와, 도전 패드(113), 그리고 기준홀(115)을 가질 수 있다. 베이스(111)는 대체로 사각 형태의 플레이트이다. 베이스(111)는 BT-레진 재질로 형성되어, 탄력적으로 변형될 수 있다. 도전 패드(113)는 탄력적인 재질, 예를 들어 고무 재질의 기재상에 도전성 기둥이 박힌 것일 수 있다. 상기 도전성 기둥은 반도체 패키지의 단자에 대응하여 복수 개로 구비될 수 있다. 기준홀(115)은 베이스(111) 중 개방된 부분이다. 기준홀(115)은 상부 소켓(110), 통전 기판(130), 및 하부 소켓(170) 간의 정렬을 위한 정렬핀(미도시)이 삽입되는 공간을 제공한다.Specifically, the
통전 기판(130)은 상부 소켓(110)이 안착되는 대상물이다. 통전 기판(130)은, 몸체(131)를 가질 수 있다. 몸체(131)는 대체로 사각 형태의 플레이트이다. 몸체(131)는 복수의 층의 절연성 레이어(131a, 도 3)가 PCB 공정에 의해 적층되어 형성될 수 있다. 이 경우, 몸체(131)는 적층 몸체라고도 칭해진다. 그에 의해, 적층 몸체(131)는 상부 소켓(110)이나 하부 소켓(170)에 비해 딱딱한(hard) 재질적 특성을 가질 수 있다. The
적층 몸체(131)를 상하 방향으로 관통해서는 통전 로드(133)가 설치될 수 있다. 통전 로드(133)는 복수 개로서, 상부 소켓(110)의 도전 패드(113)의 도전성 기둥에 대응하여 규칙적으로 배열될 수 있다. 통전 로드(133)의 상단(133a)은 적층 몸체(131)의 상면에 노출되어 도전 패드(113)와 전기적으로 연결된다. 이와 유사하게, 통전 로드(133)의 하단(미도시)은 적층 몸체(131)의 하면에 노출되어 하부 소켓(170)의 전극(173)과 전기적으로 연결된다. 적층 몸체(131)를 관통하여 개구되는 기준홀(139)은 앞서 설명한 상부 소켓(110)의 기준홀(115)에 대응하여 위치한다. The
가이드 플레이트(150)는 통전 기판(130)이 결합되는 대상이 되는 구성이다. 가이드 플레이트(150)는 통전 기판(130)과는 별도로 형성되며, 그와 다른 재질을 가질 수 있다. 구체적으로, 통전 기판(130)의 적층 몸체(131)가 PCB 제조 물질로 PCB 제조 공정에 의해 적층 형성된 것이라면, 가이드 플레이트(150)는 플라스틱 수지로 사출 성형된 것일 수 있다. The
가이드 플레이트(150)는 제1 결합 영역(151)과 제2 결합 영역(156)으로 구분될 수 있다. 제1 결합 영역(151)이 대체로 가이드 플레이트(150)의 중앙 부분이라면, 제2 결합 영역(156)은 제1 결합 영역(151)이 양 측방에 위치하는 주변 부분일 수 있다. 이때, 제2 결합 영역(156)은 적층 몸체(131)의 높이보다 낮은 높이를 갖는다. 그에 의해, 제2 결합 영역(156)과 적층 몸체(131)는 서로 간에 단차를 가져서 계단 구조를 형성할 수 있다. The
제1 결합 영역(151)에는 통전 기판(130)이 결합되고, 제2 결합 영역(156)에는 설치 대상물(미도시)이 결합된다. 상기 설치 대상물은 테스트 보드(미도시) 상에 놓여진 소켓 모듈(100)을 고정하기 위해 제2 결합 영역(156)을 감싸도록 배치되는 소켓 가이드(미도시)가 될 수 있다. 이러한 소켓 가이드와의 결합을 위해, 제2 결합 영역(156)에는 상기 소켓 가이드에 삽입되는 고정핀(157)이 제2 결합 영역(156)에서 일체로 돌출 형성될 수 있다. The
하부 소켓(170)은 통전 기판(130)의 하측에 배치되어, 통전 로드(133)와 상기 테스트 보드를 전기적으로 연결하는 구성이다. 이를 위해, 하부 소켓(170)은, 베이스(171)와 전극(173), 그리고 기준홀(175)을 가질 수 있다. 베이스(171)는 앞선 상부 소켓(110)의 베이스(111)와 대체로 유사하게 구성될 수 있다. 전극(173)은 통전 로드(133)에 대응하여 베이스(171)에 복수 개로 설치될 수 있다. 그에 따라, 전극(173)은 통전 기판(130)의 통전 로드(133) 및 상부 소켓(110)의 도전 패드(113)를 통해 반도체 패키지와 전기적으로 연결될 수 있다. 기준홀(175)은 적층 몸체(131)의 기준홀(139)에 대응하여 형성될 수 있다. The
상부 소켓(110)과 통전 기판(130)의 결합, 하부 소켓(170)과 통전 기판(130)의 결합에는 본딩이 이용될 수 있다. 구체적으로, 이들을 정렬하기 위한 정렬핀을 각각의 기준홀(115, 139, 및 175)에 끼운 상태에서, 베이스(111 및 171)와 적층 몸체(131) 사이에 접착제를 발라서 그들이 서로 결합되게 할 수 있다. Bonding may be used for the connection of the
이러한 구성에 있어서, 통전 기판(130)과 그가 설치되는 대상이 되는 가이드 플레이트(150)는 서로 독립적으로 제조되어 서로 간에 결합된다. 그에 의해, 가이드 플레이트(150)는 통전 기판(130)이 결합되는 대상이 됨과 아울러 상기 소켓 가이드가 결합되는 대상이 될 때, 가이드 플레이트(150)는 통전 기판(130)과 다른 특성을 가질 수 있다. 구체적으로, 가이드 플레이트(150)는 통전 기판(130)보다 낮은 높이를 가져서 상기 소켓 가이드가 반도체 패키지를 담은 캐리어(미도시) 등에 간섭되지 않게 할 수 있다. In this configuration, the current-carrying
여기서, 통전 기판(130)과는 다른 역할을 해야 하는 가이드 플레이트(150)가 통전 기판(130)과 단일 부재로 형성되지 않음에 의해, 통전 기판(130)의 주변 부분을 절삭해내는 작업을 하지 않아도 된다. 각각의 요구되는 구조 및 기능에 맞춰 별도 제작된 통전 기판(130) 및 가이드 플레이트(150)에 대해, 서로를 결합시키기만 하면 되는 것이다. 그에 의해, 통전 기판(130)의 주변 부분을 가이드 플레이트(150)의 형태에 맞게 절삭함에 따라 발생했던 높은 가공비를 발생시키지 않을 수 있게 된다. 나아가, 절삭 공정에 들어가는 시간을 절약할 수 있다.Here, since the
이러한 통전 기판(130) 및 가이드 플레이트(150) 간의 결합 구조에 대해서는 도 3 및 도 4를 참조하여 설명한다.The coupling structure between the
도 3은 도 2의 통전 기판(130) 및 가이드 플레이트(150)에 대한 분해 사시도이고, 도 4는 도 2의 라인(Ⅳ-Ⅳ)에 따른 통전 기판(130) 및 가이드 플레이트(150)의 결합 상태에 대한 단면도이다.FIG. 3 is an exploded perspective view of the
본 도면들을 참조하면, 통전 기판(130)은 가이드 플레이트(150)의 제1 결합 영역(151)에 끼움 결합될 수 있다. 구체적으로, 가이드 플레이트(150)의 제1 결합 영역(151)에는 중공 삽입홀(152)에 형성되고, 통전 기판(130)은 그 중공 삽입홀(152)에 삽입 결합된다. 여기서, 중공 삽입홀(152)은 대체로 직사각형 형태로서 통전 기판(130)에 대응하여 그 사이즈가 결정된다.Referring to these drawings, the
통전 기판(130)과 가이드 플레이트(150) 간의 견고한 결합을 위해, 가이드 플레이트(150)에는 압입 돌기(153)가 형성되고 통전 기판(130)에는 압입 홈(135)이 형성될 수 있다. 압입 돌기(153)는 중공 삽입홀(152)의 내주면에서 돌출되며, 중공 삽입홀(152)의 대향되는 한 쌍의 내주면들에 각각 2개씩 형성될 수 있다. 압입 돌기(153)는 대체로 반원형 단면을 갖는 것일 수 있다. 압입 홈(135)은 통전 기판(130)의 적층 몸체(131)에 압입 돌기(153)를 수용하도록 형성된다. 압입 홈(135)은 적층 몸체(131)의 상면에서 하면까지 관통하도록 형성되며, 압입 돌기(153)에 대응하여 역시 반원형 단면을 갖는 것일 수 있다. The engaging
통전 기판(130)이 상기 테스트 보드에서 멀어지는 방향(D)으로 가이드 플레이트(150)로부터 이탈하지 않게 하기 위해, 가이드 플레이트(150)는 제한턱(155)을 가지고 통전 기판(130)는 맞물림턱(137)을 가질 수 있다. 제한턱(155)은 중공 삽입홀(152)의 내주면에서 돌출 형성되며, 압입 돌기(153)에 비해 작은 두께를 가질 수 있다. 제한턱(155)은 한 쌍의 압입 돌기(153) 사이에 위치할 수 있다. 맞물림턱(137)은 제한턱(155)에 대응하여 적층 몸체(131)에 형성되며 역시 압입 홈(135)의 두께보다 작은 두께를 가질 수 있다. 맞물림턱(137)은 한 쌍의 압입 홈(135) 사이에 위치할 수 있다.The
이러한 구성에 의하면, 통전 기판(130)은 가이드 플레이트(150)의 중공 삽입홀(152)에 대해 특정 방향(D)을 따라 삽입되어 결합된다. 구체적으로, 가이드 플레이트(150)의 압입 돌기(153)에 대응하여 통전 기판(130)의 압입 홈(135)이 끼워진다. 이때, 가이드 플레이트(150)의 제한턱(155)에는 통전 기판(130)의 맞물림턱(137)이 대응되어, 통전 기판(130)은 특정 방향(D)을 따라 가이드 플레이트(150)를 넘어서 돌출하지 않게 제한된다. According to this configuration, the
상기와 같은 반도체 패키지 테스트용 소켓 모듈은 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다. The socket module for testing a semiconductor package as described above is not limited to the configuration and operation of the embodiments described above. The embodiments may be configured so that all or some of the embodiments may be selectively combined so that various modifications may be made.
100: 반도체 패키지 테스트용 소켓 모듈 110: 상부 소켓
130: 통전 기판 131: 적층 몸체
133: 통전 로드 135: 압입 홈
137: 맞물림턱 150: 가이드 플레이트
151: 제1 결합 영역 152: 중공 삽입홀
153: 압입 돌기 156: 제2 결합 영역
170: 하부 소켓100: Socket module for semiconductor package test 110: Upper socket
130: energizing substrate 131: laminated body
133: energizing rod 135: press-fit groove
137: engaging jaw 150: guide plate
151: first coupling region 152: hollow insertion hole
153: press-in projection 156: second engagement area
170: Lower socket
Claims (10)
복수 층으로 적층된 절연 레이어를 구비하는 적층 몸체와, 상기 적층 몸체에 관통 설치되며 상기 상부 소켓과 전기적으로 연결되는 통전 로드를 구비하는 통전 기판;
상기 통전 기판이 끼움 결합되는 중공 삽입홀을 구비하는 제1 결합 영역과, 설치 대상물이 결합되는 제2 결합 영역과, 상기 중공 삽입홀의 내주면에서 돌출 형성되는 제한턱을 구비하는 가이드 플레이트; 및
상기 통전 로드의 하측에 배치되어, 상기 상부 소켓 및 상기 통전 로드를 통해 상기 반도체 패키지와 전기적으로 연결되는 하부 소켓을 포함하고,
상기 통전 기판은, 상기 적층 몸체에서 돌출 형성되어 상기 제한턱에 맞물리게 배치되는 맞물림턱을 더 포함하는, 반도체 패키지 테스트용 소켓 모듈.
An upper socket electrically connected to the semiconductor package;
A laminated body including an insulating layer laminated in a plurality of layers; and a current carrying rod penetrating the laminated body and electrically connected to the upper socket;
A guide plate having a first engagement region having a hollow insertion hole into which the conductive substrate is fitted, a second engagement region in which the installation object is engaged, and a restriction jaw protruding from the inner circumferential surface of the hollow insertion hole; And
And a lower socket disposed below the energizing rod and electrically connected to the semiconductor package through the upper socket and the energizing rod,
Wherein the energizing substrate further comprises an engaging jaw which is protruded from the laminated body and arranged to engage with the limiting jaw.
상기 가이드 플레이트는,
상기 중공 삽입홀의 내주면에서 돌출되는 압입 돌기를 더 포함하고,
상기 통전 기판은,
상기 적층 몸체의 외주에 상기 압입 돌기를 수용하도록 형성되는 압입 홈을 더 포함하는, 반도체 패키지 테스트용 소켓 모듈.
The method according to claim 1,
Wherein the guide plate comprises:
Further comprising a press-fit projection projecting from an inner circumferential surface of the hollow insertion hole,
The current-
And a press-fit groove formed on an outer periphery of the laminated body so as to receive the press-fit projection.
상기 제2 결합 영역은,
상기 적층 몸체보다 낮은 높이를 갖는, 반도체 패키지 테스트용 소켓 모듈.
The method according to claim 1,
Wherein the second coupling region comprises:
And has a lower height than the stacked body.
상기 가이드 플레이트는,
상기 설치 대상물에 삽입되도록, 상기 제2 결합 영역에서 일체로 돌출 형성되는 고정핀을 더 포함하는, 반도체 패키지 테스트용 소켓 모듈.
The method according to claim 1,
Wherein the guide plate comprises:
Further comprising a fixing pin integrally projecting from the second engagement region so as to be inserted into the mounting object.
상기 통전 기판이 끼움 결합되는 중공 삽입홀과 상기 중공 삽입홀의 내주면에서 돌출되는 압입 돌기를 구비하며, 상기 몸체와 다른 재질로서 상기 통전 기판과 별도로 형성되는 가이드 플레이트를 포함하고,
상기 통전 기판은, 상기 몸체의 외주에 상기 압입 돌기를 수용하도록 형성되는 압입 홈을 더 포함하는, 반도체 패키지 테스트용 소켓 모듈.An energizing substrate having a body made of an insulating material and having a lower end electrically connected to upper and lower sockets which are arranged to penetrate the body and are electrically connected to upper sockets; And
And a guide plate having a hollow insertion hole into which the conductive substrate is fitted and a press-in projection protruding from an inner circumferential surface of the hollow insertion hole, the guide plate being formed separately from the conductive substrate,
Wherein the conductive substrate further comprises a press-fit groove formed on the outer periphery of the body so as to receive the press-fit projection.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180051250A KR101976730B1 (en) | 2018-05-03 | 2018-05-03 | Test socket module for semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180051250A KR101976730B1 (en) | 2018-05-03 | 2018-05-03 | Test socket module for semiconductor package |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101976730B1 true KR101976730B1 (en) | 2019-05-09 |
Family
ID=66545882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180051250A KR101976730B1 (en) | 2018-05-03 | 2018-05-03 | Test socket module for semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101976730B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102152867B1 (en) * | 2019-10-08 | 2020-09-07 | 주식회사 티에프이 | Test socket module for semiconductor package |
KR20230099360A (en) * | 2021-12-27 | 2023-07-04 | 주식회사 비티솔루션 | Test socket for a semiconductor chip |
KR20230114642A (en) * | 2022-01-25 | 2023-08-01 | (주)티에스이 | Test apparatus for testing a mobile ap |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000292485A (en) * | 1999-03-08 | 2000-10-20 | Samsung Electronics Co Ltd | Socket for electrical inspection of bag package and inspection method employing it |
KR20070029938A (en) * | 2005-09-12 | 2007-03-15 | 학교법인 포항공과대학교 | Carrier module of test handler for semiconductor package |
KR101193556B1 (en) * | 2011-11-22 | 2012-10-22 | 주식회사 세미콘테스트 | Test socket formed with a pcb |
KR20160008835A (en) * | 2014-07-15 | 2016-01-25 | 주식회사 티에프이 | Device for adhering and pressing semiconductor package |
KR20170126219A (en) * | 2016-05-09 | 2017-11-17 | 주식회사 티에프이 | Test socket for semiconductor and docking plate for semiconductor having the same |
KR20170141924A (en) * | 2016-06-16 | 2017-12-27 | 주식회사 티에프이 | Socket module for testing semiconductor package |
-
2018
- 2018-05-03 KR KR1020180051250A patent/KR101976730B1/en active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000292485A (en) * | 1999-03-08 | 2000-10-20 | Samsung Electronics Co Ltd | Socket for electrical inspection of bag package and inspection method employing it |
KR20070029938A (en) * | 2005-09-12 | 2007-03-15 | 학교법인 포항공과대학교 | Carrier module of test handler for semiconductor package |
KR101193556B1 (en) * | 2011-11-22 | 2012-10-22 | 주식회사 세미콘테스트 | Test socket formed with a pcb |
KR20160008835A (en) * | 2014-07-15 | 2016-01-25 | 주식회사 티에프이 | Device for adhering and pressing semiconductor package |
KR20170126219A (en) * | 2016-05-09 | 2017-11-17 | 주식회사 티에프이 | Test socket for semiconductor and docking plate for semiconductor having the same |
KR20170141924A (en) * | 2016-06-16 | 2017-12-27 | 주식회사 티에프이 | Socket module for testing semiconductor package |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102152867B1 (en) * | 2019-10-08 | 2020-09-07 | 주식회사 티에프이 | Test socket module for semiconductor package |
KR20230099360A (en) * | 2021-12-27 | 2023-07-04 | 주식회사 비티솔루션 | Test socket for a semiconductor chip |
KR102678521B1 (en) | 2021-12-27 | 2024-06-26 | 주식회사 비티솔루션 | Test socket for a semiconductor chip |
KR20230114642A (en) * | 2022-01-25 | 2023-08-01 | (주)티에스이 | Test apparatus for testing a mobile ap |
KR102681415B1 (en) * | 2022-01-25 | 2024-07-04 | 주식회사 티에스이 | Test apparatus for testing a mobile ap |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101976730B1 (en) | Test socket module for semiconductor package | |
US8939784B2 (en) | Test socket having a housing with clamping devices to connect the housing to a floating guide | |
JP2003249323A (en) | Socket for electric component | |
US6699047B1 (en) | Electrical connector with retention protrusions | |
JP4943930B2 (en) | Mounting structure of 3D circuit parts | |
KR101827403B1 (en) | Socket module for testing semiconductor package | |
KR102152867B1 (en) | Test socket module for semiconductor package | |
KR101957961B1 (en) | Socket board assembly | |
JP5491581B2 (en) | Socket for semiconductor chip inspection | |
US6733304B1 (en) | Electrical connector assembly with strengthened fixing posts | |
US7221147B2 (en) | Method and socket assembly for testing ball grid array package in real system | |
US7547216B1 (en) | Electrical connector assembly with alignment posts | |
KR102649125B1 (en) | Adsorption type socket module for testing semiconductor package | |
KR20120079385A (en) | A socket contact for testing semiconductor | |
KR101974931B1 (en) | Test socket module for semiconductor package | |
JP4279039B2 (en) | Socket for electrical parts | |
KR101447017B1 (en) | Carrier module for testing semiconductor package | |
JPH11317270A (en) | Contact pin and electric component socket using same | |
JP2020031056A (en) | Assembly method for electric connector for printed circuit board | |
WO2017073599A1 (en) | Electric component socket | |
KR102065602B1 (en) | Socket of test board | |
KR102635046B1 (en) | Coaxial connector | |
KR102413287B1 (en) | Test socket | |
KR102678521B1 (en) | Test socket for a semiconductor chip | |
JP7474959B2 (en) | Electronic component connection structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |