Nothing Special   »   [go: up one dir, main page]

KR101963485B1 - 테이퍼 도파로 구조체를 갖는 광검출기 - Google Patents

테이퍼 도파로 구조체를 갖는 광검출기 Download PDF

Info

Publication number
KR101963485B1
KR101963485B1 KR1020167013236A KR20167013236A KR101963485B1 KR 101963485 B1 KR101963485 B1 KR 101963485B1 KR 1020167013236 A KR1020167013236 A KR 1020167013236A KR 20167013236 A KR20167013236 A KR 20167013236A KR 101963485 B1 KR101963485 B1 KR 101963485B1
Authority
KR
South Korea
Prior art keywords
photodetector
trench
semiconductor device
region
light
Prior art date
Application number
KR1020167013236A
Other languages
English (en)
Other versions
KR20160074606A (ko
Inventor
벤자민 빈센트
아비 페샬리
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160074606A publication Critical patent/KR20160074606A/ko
Application granted granted Critical
Publication of KR101963485B1 publication Critical patent/KR101963485B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4295—Coupling light guides with opto-electronic elements coupling with semiconductor devices activated by light through the light guide, e.g. thyristors, phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

테이퍼 도파로 구조체를 갖는 광검출기로 광의 효율적인 지향을 제공하기 위한 기술 및 메커니즘이 제공된다. 실시예에서, 반도체 디바이스의 테이퍼 구조체가 실질적으로 단결정질 실리콘을 포함한다. 매립 산화물이 테이퍼 구조체의 단결정질 실리콘 하위에 놓이고 인접하고, 다결정질 Si가 매립 산화물 아래에 배치된다. 반도체 디바이스의 동작 중에, 광이 테이퍼 구조체 내에서 재지향되고 게르마늄 광검출기의 제 1 측면을 거쳐 수광된다. 다른 실시예에서, 게르마늄 광검출기의 먼 측면에 위치된 하나 이상의 미러 구조체가 게르마늄 광검출기에 광의 일부가 재반사되게 하는 것을 제공할 수 있다.

Description

테이퍼 도파로 구조체를 갖는 광검출기{PHOTODETECTOR WITH TAPERED WAVEGUIDE STRUCTURE}
본 발명의 실시예는 일반적으로 광학 회로에 관한 것으로서, 더 구체적으로 테이퍼진 도파로(waveguide)를 갖는 광검출기 회로(photodetector circuit)에 관한 것이다.
게르마늄 광검출기(photodetector: PD)의 속도는 통상적으로 그 접촉 영역의 저항-캐패시턴스(resistance-capacitance: RC) 특성 및 진성 Ge 구역으로부터 n-도핑된 또는 p-도핑된 접촉 영역으로 이동하기 위해 PD에 의해 발생된 캐리어를 위한 연계된 전이 시간(transit time)에 의해 영향을 받는다. 향상된 속도를 위해 PD를 축소 스케일링하는(scaling down) 일반적인 관심이 존재하지만, 이 관심은 PD 내의 충분한 흡광을 위한 충분히 큰 영역을 제공할 필요에 의해 상쇄된다.
진행광(traveling light)의 방향을 따른 Ge PD의 치수 - 도파로 Ge PD의 길이와 같은 - 는 통상적으로 PD의 p-i-n 접합부의 영역 및 광을 캡처하기 위해 이용 가능한 영역에 직접 관련된다. 이 치수가 너무 작으면, PD 응답성이 영향을 받는다. 그 결과, 이 PD 치수는 일반적으로 파장 의존성이 있는 최소 요구값에 의해 제약된다. 더욱이, 도파로와 연계된 Ge PD의 경우에, PD 크기 축소는 Ge PD 입력과 결합을 위한 Si 도파로 치수를 감소시키기 위한 부수적인 필요성에 의해 종종 제약된다. Si 도파로 치수의 이러한 스케일링은 광의 결합을 더 과제가 되게 하고 도파로의 손실을 증가시킬 수 있다.
적어도 이들 이유로, 광검출기 스케일링은 광학 통신의 속도를 향상시키기 위한 과제를 부여한다. 광학 기술의 연속적인 발생은 데이터 전송율의 견지에서 계속 스케일링됨에 따라, 효율적이고 응답성인 광검출을 제공하는 구조 및 제조 기술을 위한 증가하는 요구가 존재한다.
본 발명의 다양한 실시예는 첨부 도면에 한정이 아니라 예로서 도시되어 있다.
도 1a 내지 도 1m은 실시예에 따른 반도체 디바이스를 제조하기 위한 프로세스의 각각의 스테이지의 요소를 각각 도시하는 단면도이다.
도 2는 실시예에 따른 반도체 디바이스를 제조하기 위한 방법의 요소를 도시하는 흐름도이다.
도 3은 실시예에 따른 광학 신호를 검출하기 위한 컴퓨터 시스템의 요소를 도시하는 기능 블록 다이어그램이다.
도 4는 실시예에 따른 광학 신호를 검출하기 위한 모바일 디바이스의 요소를 도시하는 기능 블록 다이어그램이다.
본 명세서에 설명된 실시예는 광검출기 분야에서 흡수를 위한 도파로 구조체에 의한 광의 효율적인 방향을 위한 기술 및/또는 메커니즘을 다양하게 제공한다. 광검출기 입력에서 향상된 광 결합은 상이한 각각의 치수의 입력 및 출력에 의해 특징화되는 테이퍼진 도파로 구조체를 갖는 실시예에 따라 성취될 수 있다. 반도체 디바이스의 테이퍼 구조체는 실질적으로 단결정 실리콘을 포함할 수 있다. 이러한 실리콘은 본 명세서에서 "단결정질(monocrystalline)"이라 칭하지만, 당 기술 분야의 숙련자는 저레벨의 결정 결함이 그럼에도 불구하고 존재할 수도 있다는 것 - 예를 들어, 불완전한 에피택셜 성장 프로세스의 아티팩트(artifact)로서 - 을 이해할 수 있을 것이다. 테이퍼 표면의 두께는 반도체 디바이스의 길이를 따라 감소할 수 있다. 대안적으로 또는 게다가, 테이퍼 구조체의 폭은 반도체 디바이스의 길이를 따라 감소할 수 있다.
실시예에서, 제 1 매립 산화물(buried oxide: BOX)이 이러한 테이퍼 구조체의 단결정질 실리콘(mono-Si) 하위에 놓여 인접할 수 있다. 제 1 BOX는 부가의 단결정질 실리콘이 배치되어 있는 트렌치를 또한 형성할 수 있다. Ge PD의 게르마늄은 테이퍼 구조체로 지향된 광을 수광하기 위해 이러한 트렌치 위에 배치될 수 있다. 예를 들어, Ge PD는 적어도 도파로 하위에 있는 제 1 BOX의 상부면의 깊이로 연장할 수 있어, 이에 의해 광이 Ge PD 아래로 지향되는 가능성을 감소시킨다.
하나 이상의 미러 구조체가 Ge PD의 입력으로서 기능하는 측면에 대향하는 Ge PD의 측면에 배치될 수 있다. 하나 이상의 미러 구조체는 Ge PD 내로 재차 광의 이중 통과를 제공할 수 있다. 하나 이상의 미러 구조체는 예를 들어, 인터리빙된 Si 부 및 SiO2 부의 주기적인 구조체 - 예를 들어, SiO2의 2개의 주기를 포함하는 주기적인 구조체를 포함하는 브래그 격자 반사기(Bragg grating reflector)로서 기능하도록 2개의 재료이 상이한 각각의 굴절률을 제공할 수 있다. 몇몇 실시예에서, 다결정질 Si(폴리-Si)가 제 1 BOX 아래에 배치될 수 있는데 - 예를 들어, 제 2 BOX는 폴리-Si 아래에 배치되어 있다. 이러한 폴리-Si는 향상된 응력 응답 특성 - 예를 들어, 두꺼운 산화물 증착에 비교할 때 - 을 제공할 수 있다.
특정 실시예는 이러한 반도체 디바이스를 제조하기 위한 프로세스를 포함한다. 실시예에서, 테이퍼 구조체의 제조는 실리콘 온 절연체(silicon-on-insulator: SOI) 웨이퍼 상에 모노-Si 에피택시(EPI)를 성장시키는 것을 포함한다. 하나 이상의 리세스가 모노-Si EPI 내에 에칭되거나 또는 다른 방식으로 형성될 수도 있는데 - 예를 들어, 이러한 리세스는 미러 구조체, 정렬 구조체 등의 형성을 제공한다. 실시예에서, 가공된 도파로 구조체가 모노-Si EPI 내에 에칭되거나 또는 다른 방식으로 형성될 수 있다. 이러한 엔지니어링된 구조체는 테이퍼 구조체 및, 일 몇몇 실시예에서, Ge PD 하위에 놓이는 트렌치 Si를 포함할 수 있다. 이러한 가공된 도파로 구조체의 형성 후에, 산화물 증착이 수행되어 제 1 BOX를 형성할 수 있다. 몇몇 실시예에서, SOI 웨이퍼의 부분은 연삭되고, 분할되거나 또는 다른 방식으로 제거될 수 있어 부가의 증착, 도핑 및/또는 다른 제조 프로세싱을 위해 가공된 도파로 구조체를 노출한다.
도 1a 내지 도 1m은 실시예에 따른 광검출 디바이스를 제조하기 위한 프로세스의 다양한 스테이지에 대한 단면도를 도시한다. 도 1a 내지 도 1m에 의해 표현된 프로세스는 가공된 Si 구조체가 SOI 기판 상에 형성되어 있고, 여기서 BOX 구조체가 이러한 Si 구조체에 인접하여 Ge PD 내로의 광의 효율적인 지향을 제공하는 프로세싱의 일 예를 예시하고 있다. 이제, 도 1a를 참조하면, 웨이퍼(102)는 다양한 애디티브(addivtive) 및/또는 서브트랙티브(subtractive) 제조 프로세스에 의해 도파로 및 광검출기 구조체의 형성을 위해 준비될 수 있다. 웨이퍼(102)는 배리어층(104)을 포함하거나 또는 포함하도록 주입되거나(implanted) 다른 방식으로 프로세싱되는 벌크 Si의 기판을 포함할 수 있다. 배리어층(104)은 예를 들어, 후속의 프로세싱에서 웨이퍼(102)의 부분의 제거를 용이하게 하는 H 주입층 또는 SiGe 층일 수 있다. 실시예에서, 배리어층(104)은 공지의 실리콘 온 절연체(SOI) 웨이퍼 제조 프로세스를 사용하여 형성된다.
스테이지(100a)에서, 하나 이상의 리세스는 웨이퍼(102)의 표면에 형성될 수 있다. 한정이 아니라 예시로서, 하나 이상의 리세스 - 예시적인 리세스(108)에 의해 표현됨 - 는 하나 이상의 광 반사(또는 "미러") 구조체의 후속의 형성을 제공하도록 웨이퍼(102) 내에서 에칭될 수 있다. 실시예에서, 웨이퍼(102) 내로의 리세스(108)의 깊이는 리세스(108) 부근에 형성될 Ge PD의 두께 정도이다 - 예를 들어, 적어도 동일함. 한정이 아니라 예시로서, 리세스(108)는 리세스(108)에 결국에는 인접하게 될 도파로 구조체와 적어도 동일한 깊이를 가질 수 있지만, 이러한 깊이는 구현예 특정 상세에 따라 다양할 수도 있다. 특정 실시예는 이와 관련하여 한정되는 것은 아니지만, 리세스(106)는 또한 웨이퍼(102) 내에 에칭되거나 또는 다른 방식으로 형성될 수 있다. 리세스(106)는 예를 들어, 반도체 디바이스의 후속의 위치설정을 보조하기 위해, 정렬 구조체로서 적어도 부분적으로 기능할 수 있다.
이제, 도 1b를 참조하면, 단결정질 Si 에피택시(110)가 웨이퍼(102) 상에 성장할 수 있다. 모노-Si EPI(110)의 성장은 특정 실시예에 한정되는 것은 아닌 종래의 에피택셜 성장 기술로부터 적용될 수 있다. 이러한 종래의 성장 기술의 상세는 특정 실시예의 상세를 불명료하게 하는 것을 회피하기 위해 본 명세서에 설명되지 않는다. 모노-Si EPI(110)의 성장 전에, 리세스(106, 108)의 일부 또는 모두는 성장 마스크로서 기능하도록 산화물 또는 다른 적합한 재료로 충전될 수 있다. 도 1c의 스테이지(100c)에 도시된 바와 같이, 모노-Si EPI(110)의 건식 에칭 및/또는 다른 이러한 프로세싱은 리세스(106, 108)의 일부 또는 모두를 노출하는 패턴(114, 116)을 선택적으로 형성하도록 수행될 수 있다. 이러한 프로세싱은 리세스(106, 108) 내에 일부 또는 모든 산화물 또는 다른 마스크 재료를 또한 제거할 수 있지만, 특정 실시예는 이와 관련하여 한정되는 것은 아니다.
이제, 도 1d를 참조하면, 구조체가 모노-Si EPI(110)로부터 다양하게 형성되는 스테이지(100d)가 도시되어 있다. 일부 또는 모든 이러한 구조체는 예를 들어, 하나 이상의 종래의 리소그래피 및 에칭 기술로부터 적용될 수 있는 선택적 서브트랙티브 프로세싱에 의해 형성될 수 있다. 예를 들어, 이러한 구조체는 모노-Si 재료의 표면(128)으로부터 연장하는 테이퍼 구조체(120)를 포함할 수 있다. 실시예에서, 테이퍼 구조체(120)는 메사 에칭(mesa etch)을 수행하고 그레이스케일 리소그래피/에칭을 또한 적용하여 측면(122, 124)을 형성함으로써 모노-Si EPI(110)로부터 형성될 수 있다. 테이퍼 구조체(120)는 광을 집광하여 광검출기 영역 내로 지향시키기 위한 반도체 디바이스의 동작을 용이하게 하도록 구성될 수 있다. 한정이 아니라 예시로서, 테이퍼 구조체는 표면(128) 위에 최대 수십 미크론(예를 들어, 60 미크론)의 높이로 연장할 수 있다. 대안적으로 또는 부가적으로, 테이퍼 구조체(120)의 측면(122, 124)은 표면(128)에 수직인 라인으로부터 측정될 때, 85°및 45°의 각각의 각도를 가질 수 있다. 그러나, 이러한 높이 및 각도값은 단지 일 실시예의 예시일 뿐이고, 구현예 특정 상세에 따라 다양할 수 있다.
대안적으로 또는 부가적으로, 표면(128)을 노출하기 위한 에칭 프로세스는 본 명세서에 트렌치 실리콘(126)이라 칭하는 실리콘 구조체를 형성하도록 선택적 마스킹될 수 있다. 본 명세서에 설명되는 바와 같이, 트렌치 실리콘(126)은 일 실시예에서, 일부 또는 모든 Ge PD가 그 위에 배치되어 있는 트렌치 구조체 내에 존재할 수 있다. 트렌치 실리콘(126)과 테이퍼 구조체(120) 사이의 모노-Si 재료 - 예를 들어, 표면(128)을 형성하는 재료 - 는 테이퍼 구조체로부터 이러한 Ge PD 내로 광을 지향하기 위한 도파로 구조체로서 기능할 수 있다. 트렌치 실리콘(126)의 제공은 Ge PD에 의한 광의 향상된 집광을 용이하게 할 수 있다.
이제, 도 1e를 참조하면, SiO2와 같은 산화물 재료(130)가 트렌치 Si(126), 표면(128) 및 테이퍼 구조체(120)를 포함하는 모노-Si 구조체 상에 스퍼터링되거나 또는 다른 방식으로 증착되는 스테이지(100e)가 도시되어 있다. 산화물 재료(130)의 형성은 - 예를 들어, 종래의 산화 기술에 따라, 후속의 산화물 증착을 위한 초기 산화물 시드층을 형성하기 위해 웨이퍼 표면을 산화하는 것을 포함할 수 있다. 산화 재료(130)는 이후에 반도체 디바이스의 매립 산화물(BOX)의 부분으로서 기능할 수 있다. 일 실시예에서, 트렌치 실리콘(126) 위의 산화물 재료(130)의 증착은 산화물 재료(130)가 트렌치 구조체를 형성하게 한다. 대안적으로 또는 부가적으로, 산화물 재료(130)는 일부 또는 모든 리세스(108)를 충전하여 반도체 디바이스의 Ge PD 내로 광을 재차 재지향하기 위한 하나 이상의 미러 구조체를 다양하게 형성할 수 있다.
이제, 도 1f의 스테이지(100f)를 참조하면, 다결정질 실리콘(폴리-Si)(132)이 산화물 재료(130) 상에 스퍼터링되거나 다른 방식으로 증착될 수 있다. 폴리-Si(132)는 산화물 재료(130)와 반도체 디바이스의 다른 구조체 사이에 저응력 계면을 제공할 수 있다. 일 실시예에서, 폴리-Si(132)는 표면(128) 위에 테이퍼 구조체(120)의 높이에 걸쳐 연장하도록 적어도 충분히 두껍다. 예를 들어, 폴리-Si(132)는 적어도 20 um 두께일 수 있지만, 특정 실시예는 이와 관련하여 한정되는 것은 아니다.
부가의 산화물 재료가 폴리-Si(132) 상에 증착되어 반도체 디바이스의 제 2 매립 산화물층을 제공할 수 있다. 예를 들어, 도 1g의 스테이지(100g)에 의해 도시된 바와 같이, 폴리-Si(132)의 부분은 연삭되고, 연마되거나 또는 다른 방식으로 평탄화될 수 있어 - 예를 들어 화학 기계적 연마(chemical-mechanical polishing: CMP)에 의해 - SiO2와 같은 산화물 재료(134)를 위한 수평면(level surface)을 제공한다. 실시예에서, 폴리-Si(132)의 평탄화는 증착된 산화물 재료(134)와의 접촉을 위한 산화물 재료(130)의 부분을 노출시킨다.
테이퍼 구조체(120) 및 스테이지 100g의 매립 산화물 구조체의 형성은 예를 들어, 현존하는 도파로 제조 기술에 대조될 수도 있다. 통상적으로, 매립 테이퍼 구조체는 통상적으로 SOI의 절연층을 통해 깊은(예를 들어, 30 um) 캐비티를 에칭하고, 이러한 캐비티 내에 콘포멀(conformal) 산화물층을 증착하고, 그 내부에 Si를 증착하여 캐비티를 충전함으로써 얻어진다. 그러나, 이들 종래의 기술에서, 이러한 Si 성장은 캐비티 내의 또는 주위의 다양한 표면 및 에지 상에 동시에 이루어져서, 캐비티 내에 폴리-Si의 형성을 야기한다. 대조적으로, 특정 실시예는 테이퍼 구조체의 광학 특성이 모노-Si로 향상된다는 이해, 및/또는 테이퍼 구조체의 이러한 모노-Si를 제공하기 위한 기술의 이해에 기초한다. 특정 실시예의 적어도 하나의 장점은 비교적 저응력 폴리-Si(132)가 종래의 반도체 디바이스 아키텍처의 두꺼운 BOX 구조체로 발생하는 응력 및 균열 문제를 회피한다는 것이다.
실시예에서, 스테이지(100g)의 프로세싱된 웨이퍼는 부가의 프로세싱을 위한 준비시에 핸들링 웨이퍼에 접합될 수 있다. 이제, 도 1h를 참조하면, 이러한 핸들링 웨이퍼는 실리콘 기판(140) 및 SiO2와 같은 산화물 재료(144)를 포함할 수 있다. 핸들링 웨이퍼는 산화물 재료(134)를 거쳐 스테이지(100g)의 프로세싱된 웨이퍼에 접합될 수 있는데 - 예를 들어, 여기서 Si 기판(140) 상에 증착된 부가의 산화물 재료(142)는 산화물 재료(134)로의 핸들링 웨이퍼의 산화물 접합을 제공한다.
접합 후에, 웨이퍼(102)의 Si 기판의 부분(148)은 도 1i의 스테이지(100i)에 도시된 바와 같이, 제거될 수 있다. 부분(148)의 제거는 예를 들어, 연삭, 이면 에칭 제거(정지 에칭부로서 배리어층(104)의 SiGe를 사용하여), 웨이퍼 분할(스마트 절단 프로세싱을 위해 H 주입된 배리어층(104)을 사용하여) 및/또는 다른 이러한 서브트랙티브 프로세싱으로 성취될 수 있다. 부분(148)의 제거에 의해 노출된 모노-Si는 이어서 실시예에서 연마되거나 또는 다른 방식으로 평탄화될 수 있다. 도 1i는 스테이지(100i)에서 광검출 구조체 및 도파로 구조체의 측단면도 및 평면 단면도의 모두를 도시한다. 참조를 위해, 이러한 구조체의 두께, 길이 및 폭에 대한 각각의 치수가 또한 도시되어 있다.
부분(148)의 제거 후에, 그리고 이러한 제거에 의해 노출된 모노-Si 재료의 임의의 준비 후에, 증착 및 도핑 프로세스가 수행되어 Ge PD를 형성할 수 있다. 예를 들어, 이제 도 1j를 참조하면, 패터닝된 마스크 - 예시적인 하드 마스크(150)에 의해 표현됨 - 가 (반전된) 모노-Si 재료의 상부면 상에 형성될 수 있다. 하드 마스크(150)는 예를 들어, SiC, SiON, TiN, 탄소 또는 당 기술 분야에 공지된 임의의 다양한 다른 유기 또는 무기 마스크 재료를 포함할 수 있다.
실시예에서, 하드 마스크(150)는 하드 마스크(150)를 통해 연장하는 캐비티(152)를 형성하는 패턴을 포함한다. 특정 실시예는 이와 관련하여 한정되는 것은 아니지만, 캐비티(152)는 상이한 각각의 총 길이 및/또는 상이한 각각의 총 폭을 갖는 부분을 포함할 수 있다. 한정이 아니라 예시로서, 캐비티(152)의 단면 프로파일은 로브부 및 이러한 일부 또는 모든 이러한 로브부 사이에 적어도 하나의 비교적 좁은 "네크"부를 형성하는 덤벨(dumbbell), 모래시계(hourglass) 또는 다른 이러한 형상을 가질 수 있다. 일 이러한 단면 프로파일의 예가 도 1j의 평면도에 도시되어 있다.
모노-Si의 부분은 캐비티(152)를 통해 선택적으로 제거될 수 있어 - 예를 들어, 건식 에칭, 습식 에칭, EPI 반응기 내의 제위치 에칭(in-situ etch)에 의해 - 트렌치 실리콘(126)을 노출한다. 게르마늄은 이어서 이러한 에칭에 의해 노출된 모노-Si 상에 선택적으로 성장될 수 있다. 예를 들어, 도 1k에 도시된 스테이지(100k)에서, 게르마늄의 영역(160)은 트렌치 실리콘(126) 위의 영역에 형성된다. 영역(160)은 적어도 산화물 재료(130)로 형성된 제 1 BOX의 깊이로 연장할 수 있다. 이에 따라, 영역(160)은 그 측면(50, 60)(및, 실시예에서, 하측면)의 각각 상에서 Si에 인접할 수 있다. 실시예에서, Ge는 영역(160) 전체에 걸쳐 비-파셋절단될(facetted) 수 있는데(또는 실질적으로 비-파셋절단됨), 이는 이러한 Ge가 임의의 산화물 벽 상에 성장하지 않기 때문이다. 영역(160)의 Ge는 초기에 과성장하고 이후에 평탄화될 수 있다 - 예를 들어, CMP 프로세스에 의해. 하드 마스크(150)는 스테이지(100k)에 도시된 바와 같이, 이후에 제거될 수 있다.
이제, 도 1l을 참조하면, 영역(160)의 상이한 부분의 도핑이 Ge PD의 다양한 각각의 영역을 생성하도록 선택적으로 수행되는 스테이지(100l)가 도시되어 있다. 실시예에서, 이러한 도핑은 진성 Ge 영역(164)의 각각의 측면 상에 각각 p-도핑된 Ge 영역(162) 및 n-도핑된 Ge 영역(166)을 형성한다. 실시예에서, 일부 또는 모든 이러한 도핑은 적어도 부분적으로 하드 마스크(150)에 의해 마스킹될 수 있다. 대안적으로, 이러한 도핑은 하드 마스크(150)의 제거 후에 상이한 마스크 또는 일련의 마스크로 발생할 수 있다. 영역(162, 164, 166)은 테이퍼 구조체(120)로부터 영역(164)을 향해 지향되는 광에 응답하여 전류를 발생하기 위해 포토다이오드로서 동작을 위한 PIN 접합부를 제공할 수 있다.
이제, 도 1m을 참조하면, 트렌치(170, 172)가 모노-Si 재료 내에 에칭되거나 또는 다른 방식으로 형성되는 - 예를 들어, 여기서 트렌치(170, 172)의 각각의 부분은 테이퍼 구조체(120)의 대향 측면들을 따라 또는 이들에 걸쳐 연장하는 스테이지(100m)가 도시되어 있다. 트렌치(170, 172)는 폴리-Si(132) 위에 있는 하위의 제 1 BOX 층으로 모노-Si를 통해 연장할 수 있다. 특정 실시예는 이와 관련하여 한정되는 것은 아니고, 트렌치(170, 172)를 분리하는 거리는 반도체 디바이스의 길이를 따라 감소할 수 있는데 - 예를 들어, Ge PD에서, 서로로부터 트렌치(170, 172)의 간격은 영역(164)의 폭과 동일하다. 대안적으로 또는 부가적으로, 다른 도파로 트렌치 - 예시적인 트렌치(174, 176)에 의해 표현됨 - 는 Ge PD의 먼 측면(60) 상에 에칭되거나 또는 다른 방식으로 형성될 수 있다. 트렌치(174, 176)는 흡수되지 않고 영역(164)으로부터 초기에 방출하는 광을 포함할 수 있다. 예를 들어, 이 광은 리세스(108) 내에 형성된 것들과 같은 하나 이상의 미러 구조체에 의해 영역(164)을 향해 재반사될 수 있다.
도 1m은 스테이지(100m)에서 반도체 디바이스의 횡단면도(A-A, B-B, C-C, D-D) 및 종단면도(E-E, F-F)를 도시한다. 뷰 F-F'에서, 화살표는 광이 어떻게 집광되어 테이퍼 구조체(120)로부터 표면(128) 위의 도파로부를 통해 트렌치 실리콘(126) 위에 배치된 Ge PD를 향해 지향되는지를 예시하도록 도시되어 있다. 반도체 디바이스의 구성은 Ge PD를 향한 이러한 광의 효과적인 집광 및 집중을 제공한다. 실시예에서, Ge PD 내로 고도로 집중된 광의 효율적인 집광 및 지향은 적어도 부분적으로는 테이퍼 구조체(120) 및 그 단결정질 Si에 의해 성취된다. 대안적으로 또는 부가적으로, 이러한 효율적인 광 집광 및 지향은 Ge PD의 먼 측면으로부터 비흡수된 광을 재반사하도록 위치된 하나 이상의 미러 구조체 - 리세스(108) 내에 형성된 것들과 같은 - 에 의해 성취될 수 있다. 대안적으로 또는 부가적으로, 이러한 효율적인 광 집광 및 지향은 Ge PD의 입력을 향한 트렌치(170, 172) 사이의 거리의 협소화에 의해 성취될 수 있다.
도 2는 실시예에 따른 반도체 디바이스를 제조하기 위한 방법(200)의 요소를 도시한다. 방법(200)은 도 1a 내지 도 1m에 의해 다양하게 표현된 프로세싱 동작의 일부 또는 모두를 포함할 수 있다.
실시예에서, 방법(200)은 광 전파 및/또는 재지향을 용이하게 하는 단결정질 실리콘 영역을 형성하기 위한 동작을 포함한다. 이러한 동작은, 210에서, 예를 들어 매립 배리어층을 포함하는 반도체 재료의 웨이퍼 상에 단결정질 실리콘 에피택시를 설정하는 것을 포함할 수 있다. 배리어층은 벌크 실리콘 기판 내에 매립된 SiGe를 포함할 수 있다. 대안적으로, 배리어층은 이러한 벌크 실리콘의 H 이온 주입 프로세싱으로부터 발생할 수 있다. 단결정질 실리콘 영역의 형성은 단계 220에서, 테이퍼 구조체를 형성하도록 단결정질 실리콘 에피택시를 에칭하는 것을 추가로 포함할 수 있다. 에칭은 트렌치 실리콘(126)의 것과 같은 구조체를 또한 형성할 수 있지만, 특정 실시예는 이와 관련하여 한정되는 것은 아니다.
실시예에서, 방법(200)의 부가의 프로세싱(도시 생략)은 웨이퍼 내에 하나 이상의 리세스를 에칭하는 것 - 예를 들어, 210에서 단결정질 실리콘 에피택시의 성장 전에 - 을 포함한다. 이러한 하나 이상의 리세스는 예를 들어, 광검출기 내로의 광의 재반사를 용이하게 하기 위한 하나 이상의 미러 구조체의 후속의 형성을 제공할 수 있다. 대안적으로 또는 부가적으로, 하나 이상의 리세스는 후속의 조립, 패키징 등 중에 최종 반도체 디바이스를 위치설정하기 위한 정렬 구조체로서 기능할 수 있다.
실시예에서, 방법(200)은 230에서, 테이퍼 구조체에 인접한 제 1 산화물 영역을 형성하도록 단결정질 실리콘 영역 상에 산화물 재료를 배치하는 것을 추가로 포함한다. 제 1 산화물 영역은, 최종 반도체 디바이스의 동작 중에, 광검출기를 향한 테이퍼 구조체 내의 광의 재지향 - 예를 들어, 테이퍼 구조체에 인접한 도파로 영역을 거친 - 을 제공할 수 있다. 방법(200)은 240에서, 제 1 산화물 영역 상에 다결정질 실리콘 영역을 형성하는 것을 추가로 포함할 수 있다. 240에서 다결정질 실리콘의 형성은 테이퍼 구조체, 및 몇몇 실시예에서, 모든 제 1 산화물 영역을 커버할 수 있다.
240에서 다결정질 실리콘 영역의 형성 후에, 방법(200)은 250에서, 단결정질 실리콘 영역을 노출하도록 웨이퍼로부터 부분을 제거하는 것을 수행할 수 있다. 실시예에서, 240에서 제거된 부분은 매립 배리어층을 포함한다. 한정이 아니라 예시로서, 240에서 웨이퍼의 부분을 제거하는 것은 매립 배리어층에서 웨이퍼를 분할하는 것을 포함할 수 있다. 방법(200)은 260에서, 단결정질 실리콘 영역에 인접하여 광검출기를 형성하는 것을 추가로 포함할 수 있다. 실시예에서, 광검출기는 적어도 산화물 재료와의 계면의 레벨로 단결정질 실리콘 영역의 측면을 따라 연장한다. 광검출기는 적어도 부분적으로 산화물 재료에 의해 형성된 트렌치 구조체의 상부로 연장할 수 있다. 예를 들어, 트렌치 구조체는 적어도 부분적으로 다결정질 실리콘 영역을 향해 제 1 산화물 영역의 리세스에 의해 형성될 수 있고, 광검출기의 하측면은 트렌치 구조체 내에 배치된 실리콘에 인접한다.
일 실시예에서, 방법(200)은 제 1 도파로 트렌치 및 제 2 도파로 트렌치를 형성하기 위해 단결정질 실리콘 영역을 에칭하는 것을 포함하는 동작(도시 생략)을 추가로 포함한다. 이러한 도파로 트렌치는 예를 들어 테이퍼 구조체의 대향 측면들을 따라 연장할 수 있다. 실시예에서, 포토다이오드에서 제 1 도파로 트렌치와 제 2 도파로 트렌치 사이의 제 1 거리는 테이퍼 구조체에서 제 1 도파로 트렌치와 제 2 도파로 트렌치 사이의 제 2 거리보다 작다.
방법(200)에 따라 제조된 반도체 디바이스의 특징이 이제 스테이지(100k)에서 또는 전에 형성된 구조체와 관련하여 고려된다. 일부 또는 모든 이러한 특징은 반도체 디바이스 내의 평면(15)을 참조하여 다양하게 특징화될 수 있다. 평면(15)은 모노-Si 재료와 인접한 제 1 산화물 재료 사이에 계면(20)의 적어도 일부를 포함할 수 있다. 예를 들어, 반도체 디바이스의 섹션(40)은 테이퍼 구조체(120)와 포토다이오드 사이에 배치된 도파로부를 포함할 수 있다. 섹션(40)에서, 표면(10)과 평행하게 연장하는 계면(20)의 부분은 도파로부의 저부를 형성할 수 있다. 포토다이오드의 측면(50)은 이러한 도파로부의 측면을 따라 연장할 수 있다 - 예를 들어, 표면(10)으로부터 적어도 평면(15)의 깊이로. 포토다이오드는 측면(60), 인접한 모노-Si 재료를 따라 유사하게 연장하는 대향 측면(50)을 추가로 포함할 수 있다. 측면(60)은 포토다이오드를 향해 재반사된 광을 수광하도록 배향될 수 있다. 실시예에서, 포토다이오드의 하측면은 트렌치 실리콘(126) 위에 배치된다. 반도체 디바이스의 섹션(30)에서, 테이퍼 구조체(120)의 적어도 일부는 평면(15) 아래로 연장할 수 있다(여기서, 이 문맥에서 "아래로"는 모노-Si 재료의 표면(10)으로부터 이격하는 방향을 칭함). 섹션(30) 내의 평면(15)과 표면(10) 사이에 배치된 모노-Si 재료는 일 실시예에서, 테이퍼 구조체(120)의 부분으로 고려될 수 있다.
도 3은 광학 신호의 프로세싱이 구현될 수 있는 컴퓨팅 시스템의 실시예의 블록 다이어그램이다. 시스템(300)은 본 명세서에 설명된 임의의 실시예에 따른 컴퓨팅 디바이스를 표현하고 있고, 랩탑 컴퓨터, 데스크탑 컴퓨터, 서버, 게이밍 또는 엔터테인먼트 콘트롤 시스템, 스캐너, 복사기, 프린터, 또는 다른 전자 디바이스일 수 있다. 시스템(300)은 시스템(300)을 위한 프로세싱, 동작 관리, 및 인스트럭션의 실행을 제공하는 프로세서(320)를 포함할 수 있다. 프로세서(320)는 임의의 유형의 마이크로프로세서, 중앙 프로세싱 유닛(central processing unit: CPU), 프로세싱 코어, 또는 시스템(300)을 위한 프로세싱을 제공하기 위한 다른 프로세싱 하드웨어를 포함할 수 있다. 프로세서(320)는 시스템(300)의 전체 동작을 제어하고, 하나 이상의 프로그램가능 범용 또는 특정 용도 마이크로프로세서, 디지털 신호 프로세서(digital signal processors: DSPs), 프로그램가능 콘트롤러, 응용 주문형 집적 회로(application specific integrated circuits: ASICs), 프로그램가능 논리 디바이스(programmable logic devices: PLDs) 등, 또는 이러한 디바이스의 조합일 수 있거나 이들을 포함할 수 있다.
메모리 서브시스템(330)은 시스템(300)의 메인 메모리를 표현하고, 프로세서(320)에 의해 실행될 코드, 또는 루틴을 실행하는데 사용될 데이터값을 위한 일시적인 저장 장치를 제공한다. 메모리 서브시스템(330)은 판독 전용 메모리(ROM), 플래시 메모리, 하나 이상의 다양한 랜덤 액세스 메모리(RAM), 또는 다른 메모리 디바이스, 또는 이러한 디바이스의 조합과 같은 하나 이상 메모리 디바이스를 포함할 수 있다. 메모리 서브시스템(330)은 무엇보다도, 시스템(300) 내의 인스트럭션의 실행을 위한 소프트웨어 플랫폼을 제공하기 위해 운영 체제(operating system: OS)(336)를 저장하고 유지한다. 부가적으로, 다른 인스트럭션(338)이 메모리 서브시스템(330)으로부터 저장되고 실행되어 시스템(300)의 로직 및 프로세싱을 제공한다. OS(336) 및 인스트럭션(338)은 프로세서(320)에 의해 실행된다.
메모리 서브시스템(330)은 데이터, 인스트럭션, 프로그램, 또는 다른 아이템을 저장하는 메모리 디바이스(332)를 포함할 수 있다. 일 실시예에서, 메모리 서브시스템은 프로세서(320)에 의해 메모리 디바이스(332)로의 액세스를 지원하는 메모리 콘트롤러(334)를 포함한다. 프로세서(320) 및 메모리 서브시스템(330)은 버스/버스 시스템(310)에 결합된다. 버스(310)는 적절한 브리지, 어댑터 및/또는 콘트롤러에 의해 접속된 임의의 하나 이상의 개별 물리적 버스, 통신 라인/인터페이스, 및/또는 점대점 접속부를 표현하는 추상부(abstraction)이다. 따라서, 버스(310)는 예를 들어, 시스템 버스, 주변 장치 상호접속(Peripheral Component Interconnect: PCI) 버스, 하이퍼트랜스포트(HyperTransport) 또는 산업 표준 아키텍처(industry standard architecture: ISA) 버스, 소형 컴퓨터 시스템 인터페이스(small computer system interface: SCSI) 버스, 범용 직렬 버스(universal serial bus: USB), 또는 미국 전기 전자 협회(Institute of Electrical and Electronics Engineers: IEEE) 표준 1394 버스(통상적으로 "파이어와이어(Firewire)라 칭함) 중 하나 이상을 포함할 수 있다. 버스(310)의 버스들은 또한 네트워크 인터페이스(350) 내의 인터페이스에 대응할 수 있다.
시스템(300)은 하나 이상의 입출력(I/O) 인터페이스(들)(340), 네트워크 인터페이스(350), 하나 이상의 내부 대용량 저장 디바이스(들)(360), 및 버스(310)에 결합된 주변 인터페이스(370)를 또한 포함할 수 있다. I/O 인터페이스(340)는 사용자가 이를 통해 시스템(300)과 상호작용하는(예를 들어, 비디오, 오디오, 및/또는 문자숫자식 인터페이싱) 하나 이상의 인터페이스 구성요소를 포함할 수 있다. 네트워크 인터페이스(350)는 하나 이상의 네트워크를 통해 원격 디바이스(예를 들어, 서버, 다른 컴퓨팅 디바이스)와 통신하는 능력을 시스템(300)에 제공한다. 네트워크 인터페이스(350)는 이더넷 어댑터, 무선 상호접속 구성요소, USB(범용 직렬 버스), 또는 다른 유선 또는 무선 표준 기반 또는 전용 인터페이스를 포함할 수 있다.
저장 장치(360)는 하나 이상의 자기, 고체 상태, 또는 광학 기반 디스크, 또는 조합과 같은 비휘발성 방식으로 대량의 데이터를 저장하기 위한 임의의 통상의 매체일 수 있거나 또한 이들을 포함할 수 있다. 저장 장치(360)는 영구 상태로(즉, 값이 시스템(300)으로의 전력의 중단에도 불구하고 유지됨) 코드 또는 인스트럭션 및 데이터(362)를 유지한다. 저장 장치(360)는 일반적으로 "메모리"인 것으로 고려될 수 있지만, 메모리(330)는 프로세서(320)에 인스트럭션을 제공하기 위한 실행 또는 동작 메모리이다. 저장 장치(360)는 비휘발성인 반면에, 메모리(330)는 휘발성 메모리(즉, 시스템(300)으로의 전력이 중단되면 데이터의 값 또는 상태가 불확정함)를 포함할 수 있다.
주변 인터페이스(370)는 구체적으로 전술되지 않은 임의의 하드웨어 인터페이스를 포함할 수 있다. 주변 장치는 일반적으로 시스템(300)에 종속적으로 접속하는 디바이스를 칭한다. 종속적 접속은 시스템(300)이 동작이 실행되고 사용자가 상호작용하는 소프트웨어 및/또는 하드웨어 플랫폼을 제공하는 것이다.
도 4는 광학 신호의 프로세싱이 구현될 수 있는 모바일 디바이스의 실시예의 블록 다이어그램이다. 디바이스(400)는 컴퓨팅 태블릿, 휴대폰 또는 스마트폰, 무선 지원 이리더(wireless-enabled e-reader) 또는 다른 모바일 디바이스와 같은 모바일 컴퓨팅 디바이스를 표현한다. 특정 구성요소가 일반적으로 도시되어 있지만, 이러한 디바이스의 모든 구성요소가 디바이스(400) 내에 도시되어 있는 것은 아니라는 것이 이해될 수 있을 것이다.
디바이스(400)는 디바이스(400)의 1차 프로세싱 동작을 수행하는 프로세서(410)를 포함할 수 있다. 프로세서(410)는 마이크로프로세서, 애플리케이션 프로세서, 마이크로콘트롤러, 프로그램가능 논리 디바이스, 또는 다른 프로세싱 수단과 같은 하나 이상의 물리적 디바이스를 포함할 수 있다. 프로세서(410)에 의해 수행된 프로세싱 동작은 애플리케이션 및/또는 디바이스 기능이 실행되는 운영 플랫폼 또는 운영 체제의 실행을 포함한다. 프로세싱 동작은 인간 사용자에 의한 또는 다른 디바이스에 의한 I/O(입출력)에 관련된 동작, 전력 관리에 관련된 동작, 및/또는 다른 디바이스에 디바이스(400)를 접속하는 것에 관련된 동작을 포함한다. 프로세싱 동작은 오디오 I/O 및/또는 디스플레이 I/O에 관련된 동작을 또한 포함할 수 있다.
일 실시예에서, 디바이스(400)는 컴퓨팅 디바이스에 오디오 기능을 제공하는 것과 연계된 하드웨어(예를 들어, 오디오 하드웨어 및 오디오 회로) 및 소프트웨어(예를 들어, 드라이버, 코덱) 구성요소를 표현하는 오디오 서브시스템(420)을 포함한다. 오디오 기능은 스피커 및/또는 헤드폰 출력, 뿐만 아니라 마이크로폰 입력을 포함할 수 있다. 이러한 기능을 위한 디바이스는 디바이스(400) 내에 일체화되거나 또는 디바이스(400)에 접속될 수 있다. 일 실시예에서, 사용자는 프로세서(410)에 의해 수신되어 프로세싱되는 오디오 명령을 제공함으로써 디바이스(400)와 상호작용한다.
디스플레이 서브시스템(430)은 사용자가 컴퓨팅 디바이스와 상호작용하게 하기 위한 시각적 및/또는 촉각적 디스플레이를 제공하는 하드웨어(예를 들어, 디스플레이 디바이스) 및 소프트웨어(예를 들어, 드라이버) 구성요소를 표현한다. 디스플레이 서브시스템(430)은 사용자에 디스플레이를 제공하는데 사용된 특정 스크린 또는 하드웨어 디바이스를 포함할 수 있는 디스플레이 인터페이스(432)를 포함할 수 있다. 일 실시예에서, 디스플레이 인터페이스(432)는 디스플레이에 관련된 적어도 몇몇 프로세싱을 수행하기 위한 프로세서(410)로부터 분리된 로직을 포함한다. 일 실시예에서, 디스플레이 서브시스템(430)은 출력 및 입력의 모두를 사용자에 제공하는 터치스크린 디바이스를 포함한다.
I/O 콘트롤러(440)는 사용자와의 상호작용과 관련된 하드웨어 디바이스 및 소프트웨어 구성요소를 표현한다. I/O 콘트롤러(440)는 오디오 서브시스템(420) 및/또는 디스플레이 서브시스템(430)의 부분인 하드웨어를 관리하도록 동작할 수 있다. 부가적으로, I/O 콘트롤러(440)는 사용자가 이를 통해 시스템과 상호작용할 수도 있는 디바이스(400)에 접속하는 부가의 디바이스를 위한 접속점을 예시한다. 예를 들어, 디바이스(400)에 부착될 수 있는 디바이스는 마이크로폰 디바이스, 스피커 또는 스테레오 시스템, 비디오 시스템 또는 다른 디스플레이 디바이스, 키보드 또는 키패드 디바이스, 또는 카드 리더 또는 다른 디바이스와 같은 특정 애플리케이션과 함께 사용을 위한 다른 I/O 디바이스를 포함할 수도 있다.
전술된 바와 같이, I/O 콘트롤러(440)는 오디오 서브시스템(420) 및/또는 디스플레이 서브시스템(430)과 상호작용할 수 있다. 예를 들어, 마이크로폰 또는 다른 오디오 디바이스를 통한 입력은 디바이스(400)의 하나 이상의 애플리케이션 또는 기능을 위한 입력 또는 출력을 제공할 수 있다. 부가적으로, 오디오 출력은 디스플레이 출력 대신에 또는 그에 추가하여 제공될 수 있다. 다른 예에서, 디스플레이 서브시스템이 터치스크린을 포함하면, 디스플레이 디바이스는 또한 I/O 콘트롤러(440)에 의해 적어도 부분적으로 관리될 수 있는 입력 디바이스로서 작용한다. I/O 콘트롤러(440)에 의해 관리된 I/O 기능을 제공하기 위한 디바이스(400) 상의 부가의 버튼 또는 스위치가 또한 존재할 수 있다.
일 실시예에서, I/O 콘트롤러(440)는 가속도계, 카메라, 라이트 센서 또는 다른 환경 센서, 자이로스코프, 글로벌 포지셔닝 시스템(global positioning system: GPS), 또는 디바이스(400) 내에 포함될 수 있는 다른 하드웨어와 같은 디바이스를 관리한다. 입력은 직접 사용자 상호작용의 부분, 뿐만 아니라 그 동작에 영향을 미치기 위해 시스템에 환경적 입력을 제공하는 것(노이즈를 위한 필터링, 밝기 검출을 위한 디스플레이의 조정, 카메라를 위한 플래시 인가, 또는 다른 특징과 같은)일 수 있다.
일 실시예에서, 디바이스(400)는 배터리 전력 사용량, 배터리의 충전, 및 절전 동작에 관련된 특징을 관리하는 전력 관리부(450)를 포함한다. 메모리 서브시스템(460)은 디바이스(400) 내에 정보를 저장하기 위한 메모리 디바이스(들)(462)를 포함할 수 있다. 메모리 서브시스템(460)은 비휘발성(메모리 디바이스로의 전력이 중단되면 상태가 변화하지 않음) 및/또는 비휘발성(메모리 디바이스로의 전력이 중단되면 상태가 불확정함) 메모리 디바이스를 포함할 수 있다. 메모리(460)는 애플리케이션 데이터, 사용자 데이터, 음악, 사진, 문서, 또는 다른 데이터, 뿐만 아니라 애플리케이션의 실행 및 시스템(400)의 기능에 관련된 시스템 데이터(장기 또는 일시적이건간에)를 저장할 수 있다.
일 실시예에서, 메모리 서브시스템(460)은 메모리 콘트롤러(464)(시스템(400)의 콘트롤의 부분으로 또한 고려될 수 있고, 프로세서(410)의 부분으로 잠재적으로 고려될 수 있음)를 포함한다. 메모리 콘트롤러(464)는 명령/어드레스 버스(도시 생략)를 거쳐 메모리(462)와 통신을 교환할 수 있다. 실시예에서, 메모리 콘트롤러(464)는 메모리(462) 내에 저장된(또는 저장될) 데이터에 액세스하기 위해 명령을 송신한다.
접속성(470)은 디바이스(400)가 외부 디바이스와 통신하는 것을 가능하게 하기 위한 하드웨어 디바이스(예를 들어, 무선 및/또는 유선 커넥터 및 통신 하드웨어) 및 소프트웨어 구성요소(예를 들어, 드라이버, 프로토콜 스택)를 포함할 수 있다. 디바이스는 다른 컴퓨팅 디바이스, 무선 액세스 포인트 또는 기지국과 같은 개별 디바이스, 뿐만 아니라 헤드셋, 프린터 또는 다른 디바이스와 같은 주변 장치일 수 있다.
접속성(470)은 다수의 상이한 유형의 접속성을 포함할 수 있다. 일반화를 위해, 디바이스(400)는 셀룰러 접속성(472) 및 무선 접속성(474)을 갖고 도시되어 있다. 셀룰러 접속성(472)은 일반적으로 GSM(global system for mobile communications: 모바일 통신을 위한 글로벌 시스템) 또는 변형 또는 유도체, CDMA(code division multiple access: 코드 분할 다중 접속) 또는 변형 또는 유도체, TDM(time division multiplexing: 시분할 다중화) 또는 변형 또는 유도체, LTE(long term evolution: 장기 진화 - 또한 "4G"라 칭함), 또는 다른 셀룰러 서비스 표준을 거쳐 제공되는 것과 같은 무선 캐리어에 의해 제공된 셀룰러 네트워크 접속성을 칭한다. 무선 접속성(474)은 셀룰러가 아닌 무선 접속성을 칭하고, 개인 영역 네트워크(블루투스와 같은), 근거리 통신망(와이파이와 같은), 및/또는 광대역 네트워크(WiMax와 같은), 또는 다른 무선 통신을 포함할 수 있다. 무선 통신은 비고체 매체를 통한 변조된 전자기 방사선의 사용을 통한 데이터의 전송을 칭한다. 유선 통신이 고체 통신 매체를 통해 발생한다.
주변 접속부(480)는 주변 접속을 구성하기 위한 하드웨어 인터페이스 및 커넥터, 뿐만 아니라 소프트웨어 구성요소(예를 들어, 드라이버, 프로토콜 스택)를 포함한다. 디바이스(400)는 다른 컴퓨팅 디바이스로의 주변 디바이스("로(482)")일 수 있을, 뿐만 아니라 그에 접속된 주변 디바이스("로부터(484)")를 가질 수 있다는 것이 이해될 수 있을 것이다. 디바이스(400)는 통상적으로 디바이스(400) 상의 콘텐트를 관리하는 것(예를 들어, 다운로드 및/또는 업로드, 변경, 동기화)과 같은 목적으로 다른 컴퓨팅 디바이스에 접속하기 위한 "도킹" 커넥터를 갖는다. 부가적으로, 도킹 커넥터는 디바이스(400)가 콘텐트 출력을 제어하게 하는 특정 주변 장치에, 예를 들어 시청각 또는 다른 시스템에 디바이스(400)가 접속하게 할 수도 있다.
전용 도킹 커넥터 또는 다른 전용 접속 하드웨어에 추가하여, 디바이스(400)는 통상의 또는 표준 기반 커넥터를 거쳐 주변 접속(480)을 구성할 수 있다. 통상의 유형은 범용 직렬 버스(USB) 커넥터(다수의 상이한 하드웨어 인터페이스 중 임의의 것을 포함할 수 있음), 미니디스플레이포트(MiniDisplayPort: MDP)를 포함하는, 디스플레이포트(DisplayPort), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface: HDMI), 파이어와이어(Firewire) 또는 다른 유형을 포함할 수 있다.
일 구현예에서, 반도체 디바이스의 제조 방법은 단결정질 실리콘 영역을 형성하는 단계로서, 매립 배리어층을 포함하는 웨이퍼 상에 단결정질 실리콘 에피택시를 성장시키는 단계, 및 단결정질 실리콘 영역의 테이퍼 구조체를 형성하도록 단결정질 실리콘 에피택시를 에칭하는 단계를 포함하는 단결정질 실리콘 영역을 형성하는 단계를 포함한다. 방법은 테이퍼 구조체에 인접한 제 1 산화물 영역을 형성하도록 단결정질 실리콘 영역 상에 산화물 재료를 증착하는 단계, 및 제 1 산화물 영역 상에 다결정질 실리콘 영역을 형성하는 단계를 추가로 포함한다. 방법은 다결정질 실리콘 영역을 형성한 후에, 단결정질 실리콘 영역을 노출하도록 웨이퍼로부터 부분을 제거하는 단계 - 부분은 매립 배리어층을 포함함 -, 및 단결정질 실리콘 영역에 인접하여 광검출기를 형성하는 단계를 추가로 포함한다.
실시예에서, 트렌치 구조체가 적어도 부분적으로 다결정질 실리콘 영역을 향해 제 1 매립 산화물 영역의 리세스에 의해 형성되고, 광검출기의 하측면은 트렌치 구조체 내에 배치된 실리콘에 인접한다. 다른 실시예에서, 광검출기는 트렌치 구조체의 상부로 연장한다. 다른 실시예에서, 단결정질 실리콘 영역을 형성하는 단계는 웨이퍼 내에 하나 이상의 리세스를 에칭하는 단계를 추가로 포함하고, 단결정질 실리콘 영역 상에 산화물 재료를 배치하는 단계는 하나 이상의 리세스의 각각의 것에 각각 하나 이상의 미러 구조체를 추가로 형성한다. 다른 실시예에서, 방법은 제 1 도파로 트렌치 및 제 2 도파로 트렌치를 형성하도록 단결정질 실리콘 영역을 에칭하는 단계를 추가로 포함한다. 다른 실시예에서, 포토다이오드에서 제 1 도파로 트렌치와 제 2 도파로 트렌치 사이의 제 1 거리는 테이퍼 구조체에서 제 1 도파로 트렌치와 제 2 도파로 트렌치 사이의 제 2 거리보다 작다. 다른 실시예에서, 웨이퍼의 부분을 제거하는 단계는 매립 배리어층에서 웨이퍼를 분할하는 단계를 포함한다.
다른 구현예에서, 반도체 디바이스는 광을 수광하기 위한 테이퍼 구조체를 포함하는 단결정질 실리콘 영역, 제 1 매립 산화물 영역의 제 1 측면에서 테이퍼 구조체에 인접한 제 1 매립 산화물 영역 - 제 1 매립 산화물 영역은 테이퍼 구조체의 제 1 단부를 향해 광을 재지향하기 위한 것임 -, 제 1 측면에 대향하는 제 1 매립 산화물 영역의 제 2 측면에서 제 1 매립 산화물 영역에 인접한 다결정질 실리콘 영역, 및 단결정질 실리콘 영역에 인접한 광검출기 - 광검출기는 제 1 단부를 거쳐 광을 수광하고 광에 기초하여 전기 신호를 발생하도록 결합됨 - 를 포함한다.
실시예에서, 트렌치 구조체가 적어도 부분적으로 다결정질 실리콘 영역을 향해 제 1 매립 산화물의 리세스에 의해 형성되고, 광검출기의 하측면은 트렌치 구조체 내에 배치된 실리콘에 인접한다. 다른 실시예에서, 광검출기는 트렌치 구조체의 상부로 연장한다. 다른 실시예에서, 반도체 디바이스는 광검출기로부터 광의 일부를 수광하기 위한 하나 이상의 미러 구조체를 추가로 포함하고, 하나 이상의 미러 구조체는 광검출기를 향해 광의 일부를 재반사하기 위한 것이다. 다른 실시예에서, 단결정질 실리콘 영역은 제 1 도파로 트렌치 및 제 2 도파로 트렌치가 그 내부에 형성되어 있고, 광은 제 1 도파로 트렌치와 제 2 도파로 트렌치 사이의 광검출기를 향해 지향된다. 다른 실시예에서, 포토다이오드에서 제 1 도파로 트렌치와 제 2 도파로 트렌치 사이의 제 1 거리는 테이퍼 구조체에서 제 1 도파로 트렌치와 제 2 도파로 트렌치 사이의 제 2 거리보다 작다. 다른 실시예에서, 광검출기는 게르마늄 포토다이오드를 포함한다. 다른 실시예에서, 게르마늄 포토다이오드는 p-도핑된 게르마늄을 포함하는 제 1 로브부, n-도핑된 게르마늄을 포함하는 제 2 로브부, 및 제 1 로브부와 제 2 로브부 사이의 네크부를 포함하고, 네크부는 진성 게르마늄을 포함한다.
다른 구현예에서, 시스템은 반도체 디바이스를 포함하고, 반도체 디바이스는 광을 수광하기 위한 테이퍼 구조체를 포함하는 단결정질 실리콘 영역, 제 1 매립 산화물 영역의 제 1 측면에서 테이퍼 구조체에 인접한 제 1 매립 산화물 영역 - 제 1 매립 산화물 영역은 테이퍼 구조체의 제 1 단부를 향해 광을 재지향하기 위한 것임 -, 제 1 측면에 대향하는 제 1 매립 산화물 영역의 제 2 측면에서 제 1 매립 산화물 영역에 인접한 다결정질 실리콘 영역, 및 단결정질 실리콘 영역에 인접한 광검출기 - 광검출기는 제 1 단부를 거쳐 광을 수광하고 광에 기초하여 전기 신호를 발생하도록 결합됨 - 를 포함한다. 시스템은 반도체 디바이스의 입력에 결합된 제 1 디바이스 - 제 1 디바이스는 광을 발생하기 위한 것임 -, 및 광검출기에 전기적으로 결합된 제 2 디바이스 - 제 2 디바이스는 전기 신호를 수신하여 프로세싱하기 위한 것임 - 를 추가로 포함한다.
실시예에서, 트렌치 구조체가 적어도 부분적으로 다결정질 실리콘 영역을 향해 제 1 매립 산화물의 리세스에 의해 형성되고, 광검출기의 하측면은 트렌치 구조체 내에 배치된 실리콘에 인접한다. 다른 실시예에서, 광검출기는 트렌치 구조체의 상부로 연장한다. 다른 실시예에서, 반도체 디바이스는 광검출기로부터 광의 일부를 수광하기 위한 하나 이상의 미러 구조체를 추가로 포함하고, 하나 이상의 미러 구조체는 광검출기를 향해 광의 일부를 재반사하기 위한 것이다. 다른 실시예에서, 단결정질 실리콘 영역은 제 1 도파로 트렌치 및 제 2 도파로 트렌치가 그 내부에 형성되어 있고, 광은 제 1 도파로 트렌치와 제 2 도파로 트렌치 사이의 광검출기를 향해 지향된다. 다른 실시예에서, 포토다이오드에서 제 1 도파로 트렌치와 제 2 도파로 트렌치 사이의 제 1 거리는 테이퍼 구조체에서 제 1 도파로 트렌치와 제 2 도파로 트렌치 사이의 제 2 거리보다 작다. 다른 실시예에서, 광검출기는 게르마늄 포토다이오드를 포함한다. 다른 실시예에서, 게르마늄 포토다이오드는 p-도핑된 게르마늄을 포함하는 제 1 로브부, n-도핑된 게르마늄을 포함하는 제 2 로브부, 및 제 1 로브부와 제 2 로브부 사이의 네크부를 포함하고, 네크부는 진성 게르마늄을 포함한다.
광검출을 위한 기술 및 아키텍처가 본 명세서에 설명되었다. 상기 설명에서, 설명의 목적으로, 수많은 특정 상세가 특정 실시예의 철저한 이해를 제공하기 위해 설명되었다. 그러나, 특정 실시예는 이들 특정 상세 없이 실시될 수 있다는 것이 당 기술 분야의 숙련자에게 명백할 것이다. 다른 경우에, 구조 및 디바이스는 설명을 불명료하게 하는 것을 회피하기 위해 블록 다이어그램 형태로 도시되어 있다.
명세서에서 "일 실시예" 또는 "실시예"의 언급은 실시예와 관련하여 설명된 특정 특징, 구조, 또는 특성이 본 발명의 적어도 하나의 실시예에 포함되는 것을 의미한다. 명세서의 다양한 장소에서 구문 "일 실시예에서"의 출현은 반드시 모두 동일한 실시예를 칭하는 것은 아니다.
본 명세서의 상세한 설명의 몇몇 부분은 컴퓨터 메모리 내의 데이터 비트 상에 알고리즘 및 동작의 심벌 표현의 견지에서 제시된다. 이들 알고리즘 설명 및 표현은 당 기술 분야의 다른 숙련자들에게 이들의 작업의 실체를 가장 효과적으로 전달하기 위해 컴퓨팅 분야의 숙련자들에 의해 사용되는 의미이다. 알고리즘은 여기서 그리고 일반적으로 원하는 결과를 유도하는 자기 일관성 단계의 시퀀스인 것으로 인식된다. 단계는 물리량의 물리적 조작을 필요로 하는 것들이다. 일반적으로, 필수적인 것은 아니지만, 이들 양은 저장되고, 전송되고, 조합되고, 비교되고, 다른 방식으로 조작되는 것이 가능한 전기 또는 자기 신호의 형태를 취한다. 원리적으로 통상의 사용의 이유로, 비트 값, 요소, 심벌, 항, 용어, 수 등으로서 이들 신호를 칭하는 것이 때때로 편리한 것으로 입증되었다.
그러나, 모든 이들 및 유사한 용어는 적절한 물리량과 연계되어야 하고, 단지 이들 양에 적용된 적절한 라벨이라는 것을 명심해야 한다. 본 명세서의 설명으로부터 명백한 바와 같이, 구체적으로 달리 언급되지 않으면, 상세한 설명 전체에 걸쳐, "프로세싱" 또는 "컴퓨팅" 또는 "계산" 또는 "판정" 또는 "표시" 등과 같은 용어를 이용하는 설명은, 컴퓨터 시스템의 레지스터 및 메모리 내의 물리(전자)량으로서 표현된 데이터를 조작하여 컴퓨터 시스템 메모리 또는 레지스터 또는 다른 이러한 정보 저장 장치, 전송 또는 디스플레이 디바이스 내에 물리량으로서 유사하게 표현되는 다른 데이터로 변환하는 컴퓨터 시스템, 또는 유사한 전자 컴퓨팅 디바이스의 동작 및 프로세스를 칭하는 것이 이해된다.
특정 실시예는 또한 본 명세서의 동작을 수행하기 위한 장치에 관한 것이다. 이 장치는 요구된 목적을 위해 특정하게 구성될 수 있고, 또는 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성된 범용 컴퓨터를 포함할 수 있다. 이러한 컴퓨터 프로그램은, 이들에 한정되는 것은 아니지만, 플로피 디스크, 광학 디스크, CD-ROM, 및 자기 광학 디스크를 포함하는 임의의 유형의 디스크, 판독 전용 메모리(ROM), 동적 RAM(DRAM)과 같은 랜덤 액세스 메모리(RAM), EPROM, EEPROM, 자기 또는 광학 카드, 또는 전자 인스트럭션을 저장하기에 적합하고 컴퓨터 시스템 버스에 결합된 임의의 유형의 매체와 같은 컴퓨터 판독가능 저장 매체 내에 저장될 수도 있다.
본 명세서에 제시된 알고리즘 및 디스플레이는 임의의 특정 컴퓨터 또는 다른 장치에 고유하게 관련되지 않는다. 다양한 범용 시스템이 본 명세서의 교시에 따른 프로그램과 함께 사용될 수 있고, 또는 요구된 방법 단계를 수행하기 위해 더 특정화된 장치를 구성하는 것이 적절한 것이 입증될 수 있다. 다양한 이들 시스템을 위한 요구된 구조체는 본 명세서의 설명으로부터 명백할 것이다. 게다가, 특정 실시예는 임의의 특정 프로그래밍 언어를 참조하여 설명되지 않는다. 다양한 프로그래밍 언어가 본 명세서에 설명된 바와 같은 이러한 실시예의 교시를 구현하는데 사용될 수 있다는 것이 이해될 수 있을 것이다.
본 명세서에 설명된 것 이외에, 다양한 수정예가 이들의 범주로부터 벗어나지 않고 그 개시된 실시예 및 구현예에 이루어질 수 있다. 따라서, 본 명세서의 예시 및 예는 한정의 개념이 아니라, 예시적으로 해석되어야 한다. 본 발명의 범주는 단지 이어지는 청구범위를 참조하여 측정되어야 한다.
102: 웨이퍼 104: 배리어층
106: 리세스 108: 리세스
110: 단결정질 Si 에피택시 120: 테이퍼 구조체
122, 124: 측면 126: 트렌치 실리콘
128: 표면 130: 산화물 재료

Claims (23)

  1. 광을 수광하기 위한 테이퍼 구조체를 포함하는 단결정질 실리콘 영역과,
    제 1 매립 산화물 영역의 제 1 측면에서 상기 테이퍼 구조체에 인접한 상기 제 1 매립 산화물 영역 ― 상기 제 1 매립 산화물 영역은 상기 테이퍼 구조체의 제 1 단부를 향해 광을 재지향하기 위한 것임 ― 과,
    상기 제 1 측면에 대향하는 상기 제 1 매립 산화물 영역의 제 2 측면에서 상기 제 1 매립 산화물 영역에 인접한 다결정질 실리콘 영역과,
    상기 단결정질 실리콘 영역에 인접한 광검출기 ― 상기 광검출기는 상기 제 1 단부를 거쳐 광을 수광하고 상기 광에 기초하여 전기 신호를 발생하도록 결합됨 ― 를 포함하되,
    상기 다결정질 실리콘 영역을 향해 트렌치 구조체가 상기 제 1 매립 산화물 영역의 리세스에 의해 적어도 부분적으로 형성되고, 상기 광검출기의 하측면은 상기 트렌치 구조체 내에 배치된 실리콘에 인접하는
    반도체 디바이스.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 광검출기는 상기 트렌치 구조체의 상부로 연장하는
    반도체 디바이스.
  4. 제 1 항에 있어서,
    상기 반도체 디바이스는 상기 광검출기로부터 광의 일부를 수광하기 위한 하나 이상의 미러 구조체를 더 포함하고, 상기 하나 이상의 미러 구조체는 상기 광검출기를 향해 상기 광의 일부를 재반사하기 위한 것인
    반도체 디바이스.
  5. 제 1 항에 있어서,
    상기 단결정질 실리콘 영역의 내부에는 제 1 도파로 트렌치 및 제 2 도파로 트렌치가 형성되어 있고, 상기 광은 상기 제 1 도파로 트렌치와 상기 제 2 도파로 트렌치 사이의 상기 광검출기를 향해 지향되는
    반도체 디바이스.
  6. 제 5 항에 있어서,
    포토다이오드에서 상기 제 1 도파로 트렌치와 상기 제 2 도파로 트렌치 사이의 제 1 거리는 상기 테이퍼 구조체에서 상기 제 1 도파로 트렌치와 상기 제 2 도파로 트렌치 사이의 제 2 거리보다 작은
    반도체 디바이스.
  7. 제 1 항에 있어서,
    상기 광검출기는 게르마늄 포토다이오드를 포함하는
    반도체 디바이스.
  8. 제 7 항에 있어서,
    상기 게르마늄 포토다이오드는,
    p-도핑된 게르마늄을 포함하는 제 1 로브부(lobe portion)와,
    n-도핑된 게르마늄을 포함하는 제 2 로브부와,
    상기 제 1 로브부와 상기 제 2 로브부 사이의 네크부(neck portion)를 포함하고,
    상기 네크부는 진성 게르마늄을 포함하는
    반도체 디바이스.
  9. 단결정질 실리콘 영역을 형성하는 단계 ― 상기 단결정질 실리콘 영역을 형성하는 단계는,
    매립 배리어층을 포함하는 웨이퍼 상에 단결정질 실리콘 에피택시를 성장시키는 단계와,
    상기 단결정질 실리콘 영역의 테이퍼 구조체를 형성하도록 상기 단결정질 실리콘 에피택시를 에칭하는 단계를 포함함 ― 와,
    상기 테이퍼 구조체에 인접한 제 1 산화물 영역을 형성하도록 상기 단결정질 실리콘 영역 상에 산화물 재료를 배치하는 단계와,
    상기 제 1 산화물 영역 상에 다결정질 실리콘 영역을 형성하는 단계와,
    상기 다결정질 실리콘 영역을 형성한 후에, 상기 단결정질 실리콘 영역을 노출하도록 상기 웨이퍼로부터 일부를 제거하는 단계 ― 상기 일부는 상기 매립 배리어층을 포함함 ― 와,
    상기 단결정질 실리콘 영역에 인접하여 광검출기를 형성하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  10. 제 9 항에 있어서,
    상기 다결정질 실리콘 영역을 향해 상기 제 1 산화물 영역의 리세스에 의해 트렌치 구조체가 적어도 부분적으로 형성되고, 상기 광검출기의 하측면은 상기 트렌치 구조체 내에 배치된 실리콘에 인접하는
    반도체 디바이스 제조 방법.
  11. 제 10 항에 있어서,
    상기 광검출기는 상기 트렌치 구조체의 상부로 연장하는
    반도체 디바이스 제조 방법.
  12. 제 9 항에 있어서,
    상기 단결정질 실리콘 영역을 형성하는 단계는 상기 웨이퍼 내에 하나 이상의 리세스를 에칭하는 단계를 더 포함하고,
    상기 단결정질 실리콘 영역 상에 산화물 재료를 배치하는 단계는 상기 하나 이상의 리세스의 각각의 리세스에 각각 하나 이상의 미러 구조체를 추가로 형성하는
    반도체 디바이스 제조 방법.
  13. 제 9 항에 있어서,
    제 1 도파로 트렌치 및 제 2 도파로 트렌치를 형성하도록 상기 단결정질 실리콘 영역을 에칭하는 단계를 더 포함하는
    반도체 디바이스 제조 방법.
  14. 제 13 항에 있어서,
    포토다이오드에서 상기 제 1 도파로 트렌치와 상기 제 2 도파로 트렌치 사이의 제 1 거리는 상기 테이퍼 구조체에서 상기 제 1 도파로 트렌치와 상기 제 2 도파로 트렌치 사이의 제 2 거리보다 작은
    반도체 디바이스 제조 방법.
  15. 제 9 항에 있어서,
    상기 웨이퍼의 일부를 제거하는 단계는 상기 매립 배리어층에서 상기 웨이퍼를 분할하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  16. 광을 수광하기 위한 테이퍼 구조체를 포함하는 단결정질 실리콘 영역과,
    제 1 매립 산화물 영역의 제 1 측면에서 상기 테이퍼 구조체에 인접한 제 1 매립 산화물 영역 ― 상기 제 1 매립 산화물 영역은 상기 테이퍼 구조체의 제 1 단부를 향해 광을 재지향하기 위한 것임 ― 과,
    상기 제 1 측면에 대향하는 상기 제 1 매립 산화물 영역의 제 2 측면에서 상기 제 1 매립 산화물 영역에 인접한 다결정질 실리콘 영역과,
    상기 단결정질 실리콘 영역에 인접한 광검출기 ― 상기 광검출기는 상기 제 1 단부를 거쳐 광을 수광하고 상기 광에 기초하여 전기 신호를 발생하도록 결합되고, 상기 단결정질 실리콘 영역은 제 1 도파로 트렌치 및 제 2 도파로 트렌치가 그 내부에 형성되어 있고, 상기 광은 상기 제 1 도파로 트렌치와 상기 제 2 도파로 트렌치 사이의 상기 광검출기를 향해 지향됨 ―
    를 포함하는 반도체 디바이스와,
    상기 반도체 디바이스의 입력에 결합된 제 1 디바이스 ― 상기 제 1 디바이스는 광을 발생하기 위한 것임 ― 와,
    상기 광검출기에 전기적으로 결합된 제 2 디바이스 ― 상기 제 2 디바이스는 전기 신호를 수신하여 프로세싱하기 위한 것임 ― 를 포함하는
    시스템.
  17. 제 16 항에 있어서,
    상기 다결정질 실리콘 영역을 향해 상기 제 1 매립 산화물 영역의 리세스에 의해 트렌치 구조체가 적어도 부분적으로 형성되고, 상기 광검출기의 하측면은 상기 트렌치 구조체 내에 배치된 실리콘에 인접하는
    시스템.
  18. 제 17 항에 있어서,
    상기 광검출기는 상기 트렌치 구조체의 상부로 연장하는
    시스템.
  19. 제 16 항에 있어서,
    상기 반도체 디바이스는 상기 광검출기로부터 광의 일부를 수광하기 위한 하나 이상의 미러 구조체를 더 포함하고, 상기 하나 이상의 미러 구조체는 상기 광검출기를 향해 상기 광의 일부를 재반사하기 위한 것인
    시스템.
  20. 삭제
  21. 제 16 항에 있어서,
    포토다이오드에서 상기 제 1 도파로 트렌치와 상기 제 2 도파로 트렌치 사이의 제 1 거리는 상기 테이퍼 구조체에서 상기 제 1 도파로 트렌치와 상기 제 2 도파로 트렌치 사이의 제 2 거리보다 작은
    시스템.
  22. 제 16 항에 있어서,
    상기 광검출기는 게르마늄 포토다이오드를 포함하는
    시스템.
  23. 제 22 항에 있어서,
    상기 게르마늄 포토다이오드는,
    p-도핑된 게르마늄을 포함하는 제 1 로브부와,
    n-도핑된 게르마늄을 포함하는 제 2 로브부와,
    상기 제 1 로브부와 상기 제 2 로브부 사이의 네크부를 포함하고,
    상기 네크부는 진성 게르마늄을 포함하는
    시스템.
KR1020167013236A 2013-12-20 2013-12-20 테이퍼 도파로 구조체를 갖는 광검출기 KR101963485B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/077313 WO2015094377A1 (en) 2013-12-20 2013-12-20 Photodetector with tapered waveguide structure

Publications (2)

Publication Number Publication Date
KR20160074606A KR20160074606A (ko) 2016-06-28
KR101963485B1 true KR101963485B1 (ko) 2019-03-28

Family

ID=53403456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167013236A KR101963485B1 (ko) 2013-12-20 2013-12-20 테이퍼 도파로 구조체를 갖는 광검출기

Country Status (7)

Country Link
US (1) US9831374B2 (ko)
EP (1) EP3084844A4 (ko)
JP (1) JP6382313B2 (ko)
KR (1) KR101963485B1 (ko)
CN (1) CN105981184B (ko)
DE (1) DE112013007697B4 (ko)
WO (1) WO2015094377A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201510033RA (en) 2013-06-12 2016-01-28 Massachusetts Inst Technology Optical modulator from standard fabrication processing
US11105974B2 (en) * 2015-06-30 2021-08-31 Massachusetts Institute Of Technology Waveguide-coupled silicon-germanium photodetectors and fabrication methods for same
US10139563B2 (en) * 2015-12-30 2018-11-27 Stmicroelectronics Sa Method for making photonic chip with multi-thickness electro-optic devices and related devices
US11036069B2 (en) * 2019-03-18 2021-06-15 Cisco Technology, Inc. Optical modulator using monocrystalline and polycrystalline silicon
CN111223955B (zh) * 2019-10-31 2021-11-26 北京邮电大学 一种具有微孔的波导耦合结构的光探测器
US11600737B2 (en) * 2021-03-16 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium-based sensor with junction-gate field effect transistor and method of fabricating thereof
US20230044697A1 (en) * 2021-08-09 2023-02-09 Intel Corporation Multi-layered optical integrated circuit assembly

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005534178A (ja) 2002-07-23 2005-11-10 インテル・コーポレーション テーパ導波管式の光検出器装置および方法
US20130177274A1 (en) * 2012-01-10 2013-07-11 Invensas Corporation Structures formed using monocrystalline silicon and/or other materials for optical and other applications

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5054871A (en) * 1990-07-02 1991-10-08 Bell Communications Research, Inc. Semiconductor waveguide and impedance-matched detector
US5391869A (en) * 1993-03-29 1995-02-21 United Technologies Corporation Single-side growth reflection-based waveguide-integrated photodetector
GB2355312B (en) 1999-10-13 2001-09-12 Bookham Technology Ltd Method of fabricating an integrated optical component
JP2001313414A (ja) * 2000-04-28 2001-11-09 Sharp Corp フォトダイオードアレイ
US6808957B1 (en) * 2003-07-31 2004-10-26 Chunghwa Telecom Co., Ltd. Method for improving a high-speed edge-coupled photodetector
EP1716596B1 (en) * 2003-11-20 2010-05-19 Sioptical, Inc. Silicon-based schottky barrier infrared optical detector
US7535089B2 (en) * 2005-11-01 2009-05-19 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
US20080105940A1 (en) 2006-06-15 2008-05-08 Sioptical, Inc. SOI-based inverse nanotaper optical detector
US8791405B2 (en) * 2009-12-03 2014-07-29 Samsung Electronics Co., Ltd. Optical waveguide and coupler apparatus and method of manufacturing the same
US8319237B2 (en) 2009-12-31 2012-11-27 Intel Corporation Integrated optical receiver architecture for high speed optical I/O applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005534178A (ja) 2002-07-23 2005-11-10 インテル・コーポレーション テーパ導波管式の光検出器装置および方法
US20130177274A1 (en) * 2012-01-10 2013-07-11 Invensas Corporation Structures formed using monocrystalline silicon and/or other materials for optical and other applications

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Laurent Vivien et al., "Zero-bias 40 Gbit/s germanium waveguide photodetector on silicon", OPTICS EXPRESS, Vol.20, pp.1096-1101*

Also Published As

Publication number Publication date
DE112013007697B4 (de) 2021-12-09
US9831374B2 (en) 2017-11-28
CN105981184A (zh) 2016-09-28
JP2017504958A (ja) 2017-02-09
US20160300972A1 (en) 2016-10-13
EP3084844A1 (en) 2016-10-26
EP3084844A4 (en) 2017-09-06
JP6382313B2 (ja) 2018-08-29
DE112013007697T5 (de) 2016-09-08
CN105981184B (zh) 2018-04-27
WO2015094377A1 (en) 2015-06-25
KR20160074606A (ko) 2016-06-28

Similar Documents

Publication Publication Date Title
KR101963485B1 (ko) 테이퍼 도파로 구조체를 갖는 광검출기
US9195007B2 (en) Inverted 45 degree mirror for photonic integrated circuits
KR102208468B1 (ko) 광 커플러
TWI529912B (zh) 用於以矽爲基的光子積體電路之具有凹入鏡的低電壓突崩式光二極體
US9213137B2 (en) Semiconductor devices including photodetectors integrated on waveguides and methods for fabricating the same
TWI538183B (zh) 光學通訊整合
CN102904159B (zh) 一种基于bcb键合工艺的混合集成激光器及其制作方法
JP6314354B2 (ja) エッジ結合デバイス及びその製造方法
US9000413B2 (en) Overlap capacitance nanowire
TW201442183A (zh) 用於矽穿孔之連接結構
O'Connor et al. Integrated optical interconnect architectures for embedded systems
US20220416097A1 (en) Waveguide photodetectors for silicon photonic integrated circuits
US9806127B1 (en) Micro wall light emitting diodes
KR101618189B1 (ko) 슬롯형 도파관 변조기 디바이스를 위한 슬롯형 y-커플링 도파관
US9274277B2 (en) Waveguide devices with supporting anchors
Boeuf et al. Industrialization of Si-Photonics into a 300mm CMOS fab
EP4394464A1 (en) Structure with substrate-embedded arrow waveguide and method
CN104205533A (zh) 包括抗谐振波导的混合激光器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right