Nothing Special   »   [go: up one dir, main page]

JP6382313B2 - テーパー状導波路構造を有する光検出器 - Google Patents

テーパー状導波路構造を有する光検出器 Download PDF

Info

Publication number
JP6382313B2
JP6382313B2 JP2016536199A JP2016536199A JP6382313B2 JP 6382313 B2 JP6382313 B2 JP 6382313B2 JP 2016536199 A JP2016536199 A JP 2016536199A JP 2016536199 A JP2016536199 A JP 2016536199A JP 6382313 B2 JP6382313 B2 JP 6382313B2
Authority
JP
Japan
Prior art keywords
photodetector
light
region
single crystal
buried oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016536199A
Other languages
English (en)
Other versions
JP2017504958A (ja
Inventor
ヴァンサン，バンジャマン
フェシャリ，アヴィ
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2017504958A publication Critical patent/JP2017504958A/ja
Application granted granted Critical
Publication of JP6382313B2 publication Critical patent/JP6382313B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/42—Optical elements or arrangements directly associated or integrated with photovoltaic cells, e.g. light-reflecting means or light-concentrating means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4295—Coupling light guides with opto-electronic elements coupling with semiconductor devices activated by light through the light guide, e.g. thyristors, phototransistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)

Description

本発明の実施形態は、概して光学回路に関し、より具体的にはテーパー状の導波路を有する光検出器回路に関する。
ゲルマニウム光検出器（フォトディテクタ；ＰＤ）の速さは典型的に、そのコンタクト領域の抵抗−キャパシタンス（ＲＣ）特性と、それに関連付けられる、ＰＤによって生成されたキャリアが真性Ｇｅゾーンからｎドープ又はｐドープされたコンタクト領域まで移動するための走行時間とによって影響される。向上された速さのためにＰＤを縮小することには一般的興味が存在するが、この興味は、ＰＤ内での十分な光吸収に十分な大きさの領域を設ける必要性によって弱められている。
例えば導波路Ｇｅ ＰＤの長さなどの、進行する光の方向に沿うＧｅ ＰＤの寸法は、典型的に、ＰＤのｐ−ｉ−ｎ接合（ジャンクション）の面積と、光を捕捉するのに利用可能な領域とに直接的に関係付けられる。この寸法が過度に小さい場合、ＰＤの応答性が影響を受ける。結果として、このＰＤ寸法は、通常は波長に依存するものである最低限必要な値によって制約される。また、Ｇｅ ＰＤが導波路と結合される場合、ＰＤサイズの縮小は、しばしば、それに付随してＧｅ ＰＤ入力とカップリングするためのＳｉ導波路寸法を縮小する必要があることによって制約される。このようなＳｉ導波路寸法のスケーリングは、光のカップリングをいっそう困難にし、導波路の損失を増大させてしまい得る。
少なくともこれらの理由により、光検出器スケーリングは、光通信の速さを向上させることに関する難題をもたらす。光学技術の代々の世代がデータレートに関してスケーリングを続けるにつれて、効率的で応答性のよい光検出を提供する構造及び製造技術がますます望まれている。
以下の図を含む添付図面の図に、限定ではなく例として、本発明の様々な実施形態を示す。
一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造するプロセスのそれぞれの段階の要素を例示する断面図である。 一実施形態に従った半導体デバイスを製造する方法の要素を例示するフロー図である。 一実施形態に従った光信号を検出するコンピュータシステムの要素を例示する機能ブロック図である。 一実施形態に従った光信号を検出するモバイル装置の要素を例示する機能ブロック図である。
ここに説明される実施形態は、光検出器領域での吸収のために導波路構造を用いて光を効率的に導く技術及び／又は機構を様々に提供する。光検出器入力における向上された光カップリングが、それぞれ異なる寸法の入力及び出力によって特徴付けられるテーパー状の導波路構造を有する一実施形態に従って達成され得る。半導体デバイスのテーパー構造は、実質的に単結晶のシリコンを有し得る。そのようなシリコンをここでは“単結晶”として参照するが、当業者が理解するように、そうとはいえ、例えば不完全なエピタキシャル成長プロセスの所産として、低いレベルの結晶欠陥が存在してもよい。テーパー構造の厚さが半導体デバイスの長さに沿って減少し得る。それに代えて、あるいは加えて、テーパー構造の幅が半導体デバイスの長さに沿って減少してもよい。
一実施形態において、第１の埋込酸化物（ＢＯＸ）が、そのようなテーパー構造の単結晶シリコン（モノＳｉ）の下に位置して接触し得る。第１のＢＯＸは更に、更なる単結晶シリコンが中に配置されるトレンチを形成し得る。Ｇｅ ＰＤのゲルマニウムが、テーパー構造を用いて導かれる光を受けるように、そのようなトレンチの上に配設され得る。例えば、Ｇｅ ＰＤは、少なくとも、導波路の下である第１のＢＯＸの頂面の深さまで延在し、それにより、光がＧｅ ＰＤの下に導かれる可能性を低減し得る。
１つ以上のミラー構造が、Ｇｅ ＰＤの入力として作用する面とは反対側のＧｅ ＰＤの面上に配設され得る。該１つ以上のミラー構造は、Ｇｅ ＰＤへと戻る光の二重通過（ダブルパス）を提供し得る。該１つ以上のミラー構造は、例えば交互配置されたＳｉ部分及びＳｉＯ２部分の周期構造（例えば、２周期のＳｉＯ２を含む周期構造）を有するブラッグ回折格子リフレクタ（これは、例えば、）として作用するそれぞれ異なる屈折率の２つの材料を提供し得る。一部の実施形態において、多結晶Ｓｉ（ポリＳｉ）が、第１のＢＯＸの下に配設されることができ、例えば、このポリＳｉの下に第２のＢＯＸが配設される。このようなポリＳｉは、例えば厚い酸化物堆積と比較して、改善された応力応答特性を提供し得る。
特定の実施形態は、このような半導体デバイスを製造するプロセスを含む。一実施形態において、テーパー構造の製造は、シリコン・オン・インシュレータ（ＳＯＩ）ウエハ上にモノＳｉエピタキシ（ＥＰＩ）を成長させることを含む。このようなモノＳｉ ＥＰＩの中に、１つ以上の凹部（リセス）がエッチングあるいはその他の方法で形成され、例えば、このような凹部は、ミラー構造、アライメント構造、及び／又はこれらに類するものの形成を提供し得る。一実施形態において、工学設計された導波路構造が、モノＳｉ ＥＰＩの中にエッチングあるいはその他の方法で形成され得る。このような工学設計構造は、テーパー構造及び、一部の実施形態において、Ｇｅ ＰＤの下に位置することになるトレンチＳｉを含み得る。このような工学設計された導波路構造の形成後、第１のＢＯＸを形成するように酸化物堆積が実行され得る。一部の実施形態において、更なる堆積、ドーピング、及び／又はその他の製造処理のために工学設計導波路構造を露出させるように、ＳＯＩウエハの一部が、研削され、分裂され、又はその他の方法で除去され得る。
図１Ａ−１Ｍは、一実施形態に従った光検出デバイスを製造するプロセスの様々な段階に関する断面図を示している。図１Ａ−１Ｍによって表されるプロセスは、Ｇｅ ＰＤへと光を効率的に導くことをもたらすように、工学設計されたＳｉ構造がＳＯＩ基板上に形成されて、そのようなＳｉ構造にＢＯＸ構造が接触することになる処理の一例を例示するものである。ここで図１Ａを参照するに、様々なアディティブ（加法）及び／又はサブトラクティブ（減法）製造プロセスを用いた導波路及び光検出器構造の形成のために、ウエハ１０２が準備され得る。ウエハ１０２は、バリア層１０４を含んだ、あるいはそれを含むように注入又はその他の方法で処理されるバルクＳｉの基板を有し得る。バリア層１０４は、例えば、後続処理においてウエハ１０２の一部の除去を容易にすることになるＳｉＧｅ層又はＨ注入層とし得る。一実施形態において、バリア層１０４は、既知のシリコン・オン・インシュレータ（ＳＯＩ）ウエハ製造プロセスを用いて形成される。
段階１００ａにて、ウエハ１０２の表面に、１つ以上の凹部が形成され得る。限定ではなく例示として、例示的な凹部１０８によって表す１つ以上の凹部は、１つ以上の光反射（又は“ミラー”）構造の後続形成をもたらすために、ウエハ１０２内にエッチングされ得る。一実施形態において、ウエハ１０２内への凹部１０８の深さは、凹部１０８の近くに形成されることになるＧｅ ＰＤの厚さ程度であり、例えば、少なくともそれに等しい。限定ではなく例示として、凹部１０８は、最終的に凹部１０８に接触することになる導波路構造の深さと同じ以上の深さを有し得るが、その深さは、実装特有の細目に従って様々となり得る。特定の実施形態はこれに関して限定されるものではないが、更に凹部１０６がウエハ１０２にエッチングあるいはその他の方法で形成され得る。凹部１０６は、例えば、後の半導体構造の位置決めを支援するために、少なくとも部分的にアライメント構造として作用し得る。
次に図１Ｂを参照するに、ウエハ１０２上に、単結晶Ｓｉエピタキシ１１０が成長され得る。モノＳｉ ＥＰＩ１１０の成長は、特定の実施形態への限定ではないが、従来のエピタキシャル成長技術から適応され得る。ここでは、特定の実施形態の詳細を不明瞭にしないよう、そのような従来の成長技術の詳細は説明しない。モノＳｉ ＥＰＩ１１０の成長に先立ち、凹部１０６、１０８の一部又は全てが、成長マスクとして作用する酸化物又はその他の好適材料で充たされ得る。図１Ｃの段階１００ｃに示すように、凹部１０６、１０８の一部又は全てを露出させるパターン１１４、１１６を選択的に形成するため、モノＳｉ ＥＰＩ１１０のドライエッチング及び／又はその他のそのような処理が実行され得る。そのような処理は、さらに、凹部１０６、１０８内の一部又は全ての酸化物若しくはその他のマスク材料を除去してもよいが、特定の実施形態はこれに関して限定されるものではない。
次に図１Ｄを参照するに、モノＳｉ ＥＰＩ１１０から構造が様々に形成される段階１００ｄが示されている。このような構造の一部又は全ては、例えば１つ以上の従来のリソグラフィ及びエッチング技術から適応され得る選択的サブトラクティブ処理によって形成され得る。例えば、このような構造は、モノＳｉ材料の表面１２８から延在するテーパー構造１２０を含み得る。一実施形態において、テーパー構造１２０は、モノＳｉ ＥＰＩ１１０から、メサエッチングを実行し且つ更にグレイスケールリソグラフィ／エッチングを適用して面１２２、１２４を形成することによって形成され得る。テーパー構造１２０は、光検出器領域へと光を集めて導く半導体デバイスの動作を容易にするように構成され得る。限定ではなく例示として、テーパー構造は、表面１２８の上方に数十ミクロン（例えば、６０ミクロン）に至る高さまで延在し得る。それに代えて、あるいは加えて、テーパー構造１２０の面１２２、１２４は、表面１２８に垂直な直線から測って、それぞれ、８５°、４５°の角度を有し得る。しかしながら、このような高さ及び角度の値は、単に一実施形態を例示するものであり、実装特有の細目に従って様々となり得る。
それに代えて、あるいは加えて、表面１２８を露出させるためのエッチングプロセスは、ここではトレンチシリコン１２６として参照するシリコン構造を形成するように、選択的にマスクされてもよい。ここで説明するように、トレンチシリコン１２６は、一実施形態において、Ｇｅ ＰＤの一部又は全てがその上に配設されるトレンチ構造の中にあり得る。例えば表面１２８を形成している材料といった、トレンチシリコン１２６とテーパー構造１２０との間のモノＳｉ材料が、テーパー構造からそのようなＧｅ ＰＤへと光を導く導波路構造として作用し得る。トレンチシリコン１２６を設けることは、Ｇｅ ＰＤによる改善された光の収集を容易にし得る。
次に図１Ｅを参照するに、トレンチＳｉ１２６、表面１２８、及びテーパー構造１２０を含むモノＳｉ構造上に、例えばＳｉＯ２などの酸化物材料１３０がスパッタリングあるいはその他の方法で堆積される段階１００ｅが示されている。酸化物材料１３０の形成は、例えば従来からの酸化技術に従って、ウエハ表面を酸化して、後続の酸化物堆積のためのイニシャルの酸化物シード層を形成することを含み得る。酸化物材料１３０は後に、半導体デバイスの埋込酸化物（ＢＯＸ）層の一部として作用し得る。一実施形態において、トレンチシリコン１２６を覆っての酸化物材料１３０の堆積は、酸化物材料１３０がトレンチ構造を形成することをもたらす。それに代えて、あるいは加えて、酸化物材料１３０は、凹部１０８の一部又は全てを充たして、半導体デバイスのＧｅ ＰＤに戻すように光を向け直す１つ以上のミラー構造を様々に形成し得る。
次に、図１Ｆの段階１００ｆを参照するに、酸化物材料１３０の上に、多結晶シリコン（ポリＳｉ）１３２がスパッタリングあるいはその他の方法で堆積され得る。ポリＳｉ１３２は、酸化物材料１３０と半導体デバイスのその他の構造との間に低応力の境界面を提供し得る。一実施形態において、ポリＳｉ１３２は、少なくとも、表面１２８の上方のテーパー構造１２０の高さを越えて延在するのに十分な厚さである。例えば、ポリＳｉ１３２は少なくとも２０μｍ厚とし得るが、特定の実施形態はこれに関して限定されるものではない。
半導体デバイスの第２の埋込酸化物層を設けるため、ポリＳｉ１３２上に、更なる酸化物材料が堆積され得る。例えば、図１Ｇの段階１００ｇによって示すように、例えばＳｉＯ２などの酸化物材料１３４のための水平面を提供するよう、ポリＳｉ１３２の一部が研削、研磨、あるいはその他の方法で平坦化され得る（例えば、化学機械研磨を用いて）。一実施形態において、ポリＳｉ１３２の平坦化は、堆積される酸化物材料１３４との接触のために酸化物材料１３０の一部を露出させる。
テーパー構造１２０の形成及び段階１００ｇの埋込酸化物構造の形成は、例えば既存の導波路製造技術とは対照的であり得る。従来、埋込テーパー構造は典型的に、ＳＯＩの絶縁層中に深い（例えば、３０μｍ）キャビティをエッチングし、そのようなキャビティ内にコンフォーマル酸化物層を堆積し、そして、その中にＳｉを堆積してキャビティを充填することによって得られる。しかしながら、それらの従来技術においては、そのようなＳｉ成長がキャビティの中又は周りの様々な表面及びエッジの上で同時に起こり、キャビティ内でポリＳｉの形成をもたらす。対照的に、特定の実施形態は、テーパー構造の光学特性がモノＳｉを用いて向上されるとの認識、及び／又はそのようなモノＳｉのテーパー構造を提供する技術の実現に基づく。特定の実施形態の少なくとも１つの利点は、比較的低応力のポリＳｉ１３２が、従来の半導体デバイスアーキテクチャの厚いＢＯＸ構造に伴って生じる応力及びクラック形成の問題を防ぐことである。
一実施形態において、段階１００ｇの処理後のウエハが、更なる処理に備えて、ハンドリングウエハに接合され得る。次に図１Ｈを参照するに、そのようなハンドリングウエハは、シリコン基板１４０と、例えばＳｉＯ２などの酸化物材料１４４とを含み得る。ハンドリングウエハは、段階１００ｇの処理後のウエハに、酸化物材料１３４を介して接合されることができ、例えば、Ｓｉ基板１４０上に配設された更なる酸化物材料１４２が、酸化物材料１３４へのハンドリングウエハの酸化物結合を提供する。
接合後、図１Ｉの段階１００ｉに示すように、ウエハ１０２のＳｉ基板の部分１４８が除去され得る。部分１４８の除去は、例えば、研削、裏面エッチング除去（バリア層１０４のＳｉＧｅをエッチストップとして使用する）、ウエハスプリット（Ｈ注入されたバリア層１０４をスマートカット処理に使用する）、及び／又はその他のそのようなサブトラクティブ処理を用いて達成され得る。そして、部分１４８の除去によって露出されたモノＳｉが、一実施形態において、研磨あるいはその他の方法で平坦化され得る。図１Ｉは、段階１００ｉでの光検出構造及び導波路構造の側断面図及び上断面図の双方を示している。参照用に、このような構造の厚さ、長さ、及び幅のそれぞれの次元も示してある。
部分１４８の除去、及びそのような除去によって露出されたモノＳｉ材料の前処理の後、Ｇｅ ＰＤを形成するための堆積及びドーピングのプロセスが実行され得る。例えば、次に図１Ｊを参照するに、（反転された）モノＳｉ材料の頂面上に、パターン形成されたマスク（例示的なハードマスク１５０によって表す）が形成され得る。ハードマスク１５０は、例えば、ＳｉＣ、ＳｉＯＮ、ＴｉＮ、カーボン、又は技術的に知られた多様なその他の有機若しくは無機マスク材料のうちの何れかを含み得る。
一実施形態において、ハードマスク１５０は、ハードマスク１５０を貫いて延在する穴１５２を形成するパターンを含む。特定の実施形態はこれに関して限定されるものではないが、穴１５２は、それぞれ異なる全長及び／又はそれぞれ異なる全幅を持つ複数の部分を含み得る。限定ではなく例示として、穴１５２の断面形状は、ダンベル状、砂時計状、又は、ローブ部分（耳たぶ状部分）とそれらローブ部分の一部若しくは全ての間の少なくとも１つの比較的狭い“ネック”部分（首状部分）とを画成するその他のそのような形状を有し得る。そのような断面形状の一例を、図１Ｊの上面図中に示す。
トレンチシリコン１２６を露出させるように、例えばドライエッチング、ウェットエッチング、ＥＰＩ反応炉内でのその場エッチング、又はこれらに類するものによって、穴１５２を通じて、モノＳｉの一部が選択的に除去され得る。次いで、このようなエッチングによって露出されたモノＳｉ上に、選択的にゲルマニウムが成長され得る。例えば、図１Ｋに示す段階１００ｋにて、トレンチシリコン１２６の上の領域に、ゲルマニウムの領域１６０が形成される。領域１６０は、少なくとも、酸化物材料１３０で形成された第１のＢＯＸの深さまで延在し得る。従って、領域１６０は、その側面５０、６０（及び、一実施形態において、底面）の各々上でＳｉに隣接し得る。一実施形態において、Ｇｅは酸化物の壁上に成長されないので、Ｇｅは領域１６０の全体で非ファセットであり得る（あるいは、実質的にそうである）。領域１６０のＧｅは、当初は過剰に成長されて、その後に例えばＣＭＰプロセスによって平坦化されてもよい。そして、段階１００ｋに示すように、続いてハードマスク１５０が除去され得る。
次に図１Ｌを参照するに、Ｇｅ ＰＤの様々なそれぞれの領域を作り出すために領域１６０の異なる部分のドーピングが選択的に実行される段階１００ｌが示されている。一実施形態において、そのようなドーピングは、真性Ｇｅ領域１６４のそれぞれの側に各々、ｐドープされたＧｅ領域１６２及びｎドープされたＧｅ領域１６６を形成する。一実施形態において、このようなドーピングの一部又は全てが、ハードマスク１５０によって少なくとも部分的にマスクされてもよい。それに代えて、このようなドーピングは、ハードマスク１５０の除去後に異なるマスク又は一連のマスクを用いて行われてもよい。領域１６２、１６４、１６６は、テーパー構造１２０から領域１６４に向けて導かれた光に応答して電流を生成するフォトダイオードとして動作するＰＩＮジャンクションを提供し得る。
次に図１Ｍを参照するに、モノＳｉ材料内にトレンチ１７０、１７２がエッチングあるいはその他の方法で形成される段階１００ｍが示されており、例えば、トレンチ１７０、１７２のそれぞれの部分は、テーパー構造１２０の反対側に沿って又はそれを覆って延在する。トレンチ１７０、１７２は、モノＳｉを貫いて、その下に位置する第１のＢＯＸ層（これは、ポリＳｉ１３２の上にある）まで延在し得る。特定の実施形態はこれに関して限定されるものではないが、トレンチ１７０、１７２を隔てる距離が、半導体デバイスの長さに沿って減少し得る。例えば、Ｇｅ ＰＤの位置で、トレンチ１７０、１７２の互いからの隔たりは、領域１６４の幅に等しい。それに代えて、あるいは加えて、Ｇｅ ＰＤの向こう側６０に、その他の導波路トレンチ（例示的なトレンチ１７４、１７６によって表す）がエッチングあるいはその他の方法で形成されてもよい。トレンチ１７４、１７６は、最初は吸収されることなく領域１６４から逃れ出た光を含み得る。例えば、この光は、例えば凹部１０８内に形成されたものなどの１つ以上のミラー構造によって、領域１６４の方に戻るように反射され得る。
図１Ｍは、段階１００ｍでの半導体デバイスの、横方向の断面図Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’、Ｄ−Ｄ’、及び縦方向の断面図Ｅ−Ｅ’、Ｆ−Ｆを示している。図Ｆ−Ｆ’には、テーパー構造１２０から、表面１２８の上の導波路部分を通じて、トレンチシリコン１２６の上に配設されたＧｅ ＰＤに向けて、光がどのように集められて導かれるかを例示する矢印を示してある。この半導体デバイスの構成は、Ｇｅ ＰＤに向けてのこのような光の効果的な収集及び集中をもたらす。一実施形態において、高度に集中された光のＧｅ ＰＤへの効率的な収集及び案内が、少なくとも部分的に、テーパー構造１２０及びその単結晶Ｓｉを用いて達成される。それに代えて、あるいは加えて、このような効率的な光の収集及び案内は、未吸収の光をＧｅ ＰＤの向こう側から反射し返すように位置付けられた、例えば凹部１０８内に形成されたものなどの、１つ以上のミラー構造を用いて達成され得る。それに代えて、あるいは加えて、このような効率的な光の収集及び案内は、Ｇｅ ＰＤの入力に向けてのトレンチ１７０、１７２間の距離の狭小化を用いて達成され得る。
図２は、一実施形態に従った半導体デバイスを製造する方法２００の要素を例示している。方法２００は、図１Ａ−１Ｍによって様々に表された処理操作のうちの一部又は全てを含み得る。
一実施形態において、方法２００は、光の伝播及び／又は再方向付けを容易にする単結晶シリコン領域を形成する処理を含む。このような処理は、２１０にて、例えば埋込バリア層を含む半導体材料のウエハ上に単結晶シリコンエピタキシを成長させることを含み得る。バリア層は、バルクシリコン基板に埋め込まれたＳｉＧｅを含み得る。それに代えて、バリア層は、そのようなバルクシリコンのＨイオン注入処理から得られてもよい。単結晶シリコン領域の形成は更に、２２０にて、単結晶シリコンエピタキシをエッチングしてテーパー構造を形成することを有し得る。このエッチングは更に、例えばトレンチシリコン１２６の構造などの構造を形成し得るが、特定の実施形態はこれに関して限定されるものではない。
一実施形態において、方法２００の更なる処理（図示せず）は、例えば、２１０での単結晶シリコンエピタキシの成長に先立って、ウエハ内に１つ以上の凹部をエッチングすることを含む。このような１つ以上の凹部は、例えば、光検出器へと戻す光の反射を容易にするための１つ以上のミラー構造が後に形成されることをもたらし得る。それに代えて、あるいは加えて、１つ以上の凹部は、後続のアセンブリ、パッケージング、及び／又はこれらに類するものの間に、得られる半導体デバイスを位置決めするためのアライメント構造として作用し得る。
一実施形態において、方法２００は更に、２３０にて、単結晶シリコン領域の上に酸化物材料を配設して、テーパー構造に隣接した第１の酸化物領域を形成することを有する。第１の酸化物領域は、得られる半導体デバイスの動作中に、例えばテーパー構造の隣接した導波路領域を介して、テーパー構造内の光を光検出器の方に向け直すことをもたらし得る。方法２００は更に、２４０にて、第１の酸化物領域の上に多結晶シリコン領域を形成することを有し得る。２４０での多結晶シリコンの形成は、テーパー構造と、一部の実施形態において第１の酸化物領域の全てとを覆い得る。
２４０での多結晶シリコン領域の形成の後、方法２００は、２５０にて、単結晶シリコン領域を露出させるように、ウエハから或る部分を除去することを実行し得る。一実施形態において、２５０で除去される部分は、埋込バリア層を含む。限定ではなく例示として、２５０でウエハの上記部分を除去することは、埋込バリア層にてウエハを引き裂く（スプリットする）ことを有し得る。方法２００は更に、２６０にて、単結晶シリコン領域に隣接した光検出器を形成することを有し得る。一実施形態において、光検出器は、単結晶シリコン領域の１つの側面に沿って、少なくとも酸化物材料との境界面の高さまで延在する。光検出器は、酸化物材料によって少なくとも部分的に形成されたトレンチ構造の頂部まで延在し得る。例えば、トレンチ構造は、多結晶シリコン領域の方への第１の酸化物領域の凹部によって少なくとも部分的に形成されることができ、光検出器の底面がトレンチ構造内に置かれたシリコンと接触する。
一実施形態において、方法２００は更に、第１の導波路トレンチ及び第２の導波路トレンチを形成するように、単結晶シリコン領域をエッチングすることを含む処理（図示せず）を有する。これらの導波路トレンチは、例えば、テーパー構造の反対側に沿って延在し得る。一実施形態において、フォトダイオード位置での第１の導波路トレンチと第２の導波路トレンチとの間の第１の距離は、テーパー構造位置での第１の導波路トレンチと第２の導波路トレンチとの間の第２の距離よりも小さい。
次に、方法２００に従って製造される半導体デバイスの機構を、段階１００ｋ又はその前に形成される構造に関して検討する。一部又は全てのこれらの機構は、半導体デバイス内の平面１５を参照して様々に特徴付けられ得る。平面１５は、モノＳｉ材料とそれに隣接する第１の酸化物材料との間の境界面２０の少なくとも一部を含み得る。例えば、半導体デバイスの区画４０は、テーパー構造１２０とフォトダイオードとの間に置かれた導波路部分を含み得る。区画４０内で、表面１０と平行に延在する境界面２０の部分が、導波路部分の底面を形成し得る。このような導波路部分の１つの側面に沿って、例えば表面１０から少なくとも平面１５の深さまで、フォトダイオードの側面５０が延在し得る。フォトダイオードは更に、側面５０の反対側に、同様に隣接モノＳｉ材料に沿って延在する側面６０を有し得る。側面６０は、フォトダイオードに向けて反射され返される光を受けるように方向付けられ得る。一実施形態において、フォトダイオードの底面は、トレンチシリコン１２６の上に配置される。半導体デバイスの区画３０内で、テーパー構造１２０の少なくとも一部が、平面１５の下方まで延在し得る（この文脈において、“下方”は、モノＳｉ材料の表面１０から遠ざかる方向を意味する）。区画３０内で平面１５と表面１０との間に置かれたモノＳｉ材料は、一部の実施形態において、テーパー構造１２０の一部と見なされ得る。
図３は、光信号の処理が実装され得るコンピューティングシステムの一実施形態のブロック図である。システム３００は、ここに記載の何れかの実施形態に従ったコンピューティング装置を表しており、ラップトップコンピュータ、デスクトップコンピュータ、サーバ、ゲーム若しくは娯楽の制御システム、スキャナ、複写機、プリンタ、又はその他のエレクトロニクス装置とし得る。システム３００は、システム３００の処理、動作管理、及び命令の実行を提供するプロセッサ３２０を含み得る。プロセッサ３２０は、何らかの種類の、マイクロプロセッサ、中央演算処理ユニット（ＣＰＵ）、プロセッシングコア、又はシステム３００に関する処理を提供するその他の処理ハードウェアを含み得る。プロセッサ３２０は、システム３００の全体動作を制御し、また、１つ以上のプログラム可能な汎用若しくは専用のマイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、プログラム可能コントローラ、特定用途向け集積回路（ＡＳＩＣ）、プログラム可能論理デバイス（ＰＬＤ）、もしくはこれらに類するもの、又はこのようなデバイスの組み合わせであるか、それを含むかし得る。
メモリサブシステム３３０は、システム３００のメインメモリを表し、プロセッサ３２０によって実行されるコード又はルーチンを実行する際に使用されるデータ値の一時記憶を提供する。メモリサブシステム３３０は、例えば、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、１つ以上の種類のランダムアクセスメモリ（ＲＡＭ）、もしくはその他のメモリデバイス、又はこのようなデバイスの組み合わせなどの、１つ以上のメモリデバイスを含み得る。メモリサブシステム３３０は、とりわけ、オペレーティングシステム（ＯＳ）３３６を格納してそのホストとなり、システム３００における命令の実行のためのソフトウェアプラットフォームを提供する。さらに、その他の命令３３８が、格納されてメモリサブシステム３３０から実行され、システム３００のロジック及び処理を提供する。ＯＳ３３６及び命令３３８は、プロセッサ３２０によって実行される。
メモリサブシステム３３０は、そこでデータ、命令、プログラム、又はその他のアイテムを記憶するメモリデバイス３３２を含み得る。一実施形態において、メモリサブシステムは、プロセッサ３２０によるメモリデバイス３３２へのアクセスを支援するメモリコントローラ３３４を含む。プロセッサ３２０及びメモリサブシステム３３０は、バス／バスシステム３１０に結合される。バス３１０は、適切なブリッジ、アダプタ、及び／又はコントローラによって接続される、何らかの１つ以上の別個の物理バス、通信回線／インタフェース、及び／又は二点間接続を表す抽象概念である。故に、バス３１０は、例えば、システムバス、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）バス、ハイパートランスポート（ＨｙｐｅｒＴｒａｎｓｐｏｒｔ）バス若しくは業界標準アーキテクチャ（ＩＳＡ）バス、小型コンピュータ用周辺機器インタフェース（ＳＣＳＩ）バス、ユニバーサルシリアルバス（ＵＳＢ）、又は電気電子技術者協会（ＩＥＥＥ）標準１３９４バス（一般的に“Ｆｉｒｅｗｉｒｅ”と呼ばれている）のうちの１つ以上を含み得る。これら１つ以上のバス３１０はまた、ネットワークインタフェース３５０内のインタフェースに対応し得る。
システム３００はまた、１つ以上の入力／出力（Ｉ／Ｏ）インタフェース３４０、ネットワークインタフェース３５０、１つ以上の内部大容量ストレージ装置３６０、及び周辺インタフェース３７０を、バス３１０に結合させて含み得る。Ｉ／Ｏインタフェース３４０は、それを介してユーザがシステム３００とインタラクトする１つ以上のインタフェースコンポーネント（例えば、ビデオ、オーディオ、及び／又は英数字インタフェース）を含み得る。ネットワークインタフェース３５０は、１つ以上のネットワーク上で遠隔装置（例えば、サーバ、他のコンピューティング装置）と通信する能力をシステム３００に提供する。ネットワークインタフェース３５０は、Ｅｔｈｅｒｎｅｔ（登録商標）アダプタ、無線相互接続コンポーネント、ＵＳＢ（ユニバーサルシリアルバス）、又はその他の有線若しくは無線の規格ベースの若しくは独自のインタフェースを含み得る。
ストレージ３６０は、例えば１つ以上の磁気、半導体、もしくは光に基づくディスク、又は組み合わせなど、不揮発的な手法で多量のデータを格納する何らかの従来からの媒体であるか、それを含むかし得る。ストレージ３６０は、コード若しくは命令並びにデータ３６２を持続的な状態で保持する（すなわち、システム３００への電力の途絶にかかわらす値が保持される）。ストレージ３６０は、一般に、“メモリ”であると見なされ得るが、メモリ３３０は、プロセッサ３２０に命令を提供する実行用又は動作用のメモリである。ストレージ３６０は不揮発性であるが、メモリ３３０は揮発性メモリ（すなわち、システム３００への電力が途絶される場合に、データの値又は状態が確定できない）を含み得る。
周辺インタフェース３７０は、具体的に上述していない何らかのハードウェアインタフェースを含み得る。周辺とは一般に、システム３００に従属的に接続する装置を意味する。１つの従属的な接続は、その上で動作が実行され且つそれを用いてユーザがインタラクトするソフトウェア及び／又はハードウェアプラットフォームをシステム３００が提供するものである。
図４は、光信号の処理が実装され得るモバイル装置の一実施形態のブロック図である。装置４００は、例えばコンピューティングタブレット、携帯電話若しくはスマートフォン、無線対応型電子書籍リーダー、又はその他のモバイル装置などの、モバイルコンピューティング装置を表している。理解されるように、これらのコンポーネントのうちの特定のものは概略的に示されており、また、このような装置の全てのコンポーネントが装置４００内に示されているわけではない。
装置４００は、装置４００の主な処理演算を実行するプロセッサ４１０を含み得る。プロセッサ４１０は、例えばマイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラム可能論理デバイス、又はその他の処理手段などの、１つ以上の物理的なデバイスを含み得る。プロセッサ４１０によって実行される処理演算は、その上でアプリケーション及び／又は装置機能が実行されるオペレーティングプラットフォーム又はオペレーティングシステムの実行を含む。処理演算は、人間ユーザ若しくは他の装置とのＩ／Ｏ（入力／出力）に関する演算、電力管理に関する演算、及び／又は装置４００を別の装置に接続することに関する演算を含む。処理演算はまた、オーディオＩ／Ｏ及び／又はディスプレイＩ／Ｏに関する演算を含み得る。
一実施形態において、装置４００は、コンピューティング装置にオーディオ機能を提供することに関連するハードウェアコンポーネント（例えば、オーディオハードウェア及びオーディオ回路）及びソフトウェアコンポーネント（例えば、ドライバ、コーデック）を表すオーディオサブシステム４２０を含む。オーディオ機能は、スピーカ及び／又はヘッドフォンの出力、並びにマイクロフォンの入力を含み得る。このような機能のためのデバイスが、装置４００に統合され、あるいは装置４００に接続され得る。一実施形態において、プロセッサ４１０によって受け取られて処理される音声コマンドを与えることによって、ユーザが装置４００とインタラクトする。
ディスプレイサブシステム４３０は、ユーザがコンピューティング装置とインタラクトするための視覚ディスプレイ及び／又は触覚ディスプレイを提供するハードウェアコンポーネント（例えば、表示装置）及びソフトウェアコンポーネント（例えば、ドライバ）を表している。ディスプレイサブシステム４３０は、ユーザに表示を提供するために使用される特定の画面又はハードウェア装置を含み得るものであるディスプレイインタフェース４３２を含み得る。一実施形態において、ディスプレイインタフェースは、ディスプレイに関する少なくとも一部の処理を実行するための、プロセッサ４１０とは別個のロジックを含む。一実施形態において、ディスプレイサブシステム４３０は、出力及び入力の双方をユーザに提供するタッチスクリーン装置を含む。
Ｉ／Ｏコントローラ４４０は、ユーザとのインタラクションに関するハードウェアデバイス及びソフトウェアコンポーネントを表している。Ｉ／Ｏコントローラ４４０は、オーディオサブシステム４２０及び／又はディスプレイサブシステム４３０の一部であるハードウェアを管理するように動作し得る。また、Ｉ／Ｏコントローラ４４０は、それを通じてユーザがシステムとインタラクトし得るような、装置４００に接続する更なる装置のための接続点を例示する。例えば、装置４００に取り付けられ得る装置は、マイクロフォン装置、スピーカ若しくはステレオシステム、ビデオシステム若しくはその他の表示装置、キーボード若しくはキーパッド装置、又は例えばカードリーダー若しくはその他の装置などの特定の用途で使用されるその他のＩ／Ｏ装置を含み得る。
上述のように、Ｉ／Ｏコントローラ４４０は、オーディオサブシステム４２０及び／又はディスプレイサブシステム４３０とインタラクトし得る。例えば、マイクロフォン又はその他のオーディオ装置を介した入力が、装置４００の１つ以上のアプリケーション又は機能に関する入力又はコマンドを提供し得る。また、ディスプレイ出力に代えて、あるいは加えて、オーディオ出力が提供されてもよい。他の一例において、ディスプレイサブシステムがタッチスクリーンを含む場合、表示装置も、Ｉ／Ｏコントローラ４４０によって少なくとも部分的に管理され得る入力装置としての役割を果たす。Ｉ／Ｏコントローラ４４０によって管理されるＩ／Ｏ機能を提供するために、装置４００上に更なるボタン又はスイッチが存在してもよい。
一実施形態において、Ｉ／Ｏコントローラ４４０は、例えば加速度計、カメラ、光センサ若しくはその他の環境センサ、ジャイロスコープ、グローバルポジショニングシステム（ＧＰＳ）、又は装置４００に含められ得るその他のハードウェアなどの装置を管理する。入力は、直接的なユーザインタラクションの部分であってもよいし、システムにその動作（例えば、ノイズのフィルタリング、輝度検出用にディスプレイを調整すること、カメラのフラッシュを与えること、又はその他の機能）に影響を及ぼす環境入力を与えることであってもよい。
一実施形態において、装置４００は、電池電力の使用、電池の充電、及び節電動作に関する機能を管理するパワーマネジメント４５０を含む。メモリサブシステム４６０が、装置４００内の情報を記憶するメモリデバイス４６２を含み得る。メモリサブシステム４６０は、不揮発性（メモリデバイスへの電力が途絶される場合にも状態が変化しない）及び／又は揮発性（メモリデバイスへの電力が途絶される場合に状態が確定できない）のメモリデバイスを含み得る。メモリ４６０は、アプリケーションデータ、ユーザデータ、楽曲、写真、文書、若しくはその他のデータ、並びにシステム４００のアプリケーション及び機能の実行に関するシステムデータ（長期又は一時的の何れであろうと）を記憶し得る。
一実施形態において、メモリサブシステム４６０は、メモリコントローラ４６４を含む（これはまた、システム４００の制御の一部と見なされてもよく、また可能性として、プロセッサ４１０の一部と見なされてもよい）。メモリコントローラ４６４は、コマンド／アドレスバス（図示せず）を介してメモリ４６２と通信を交換し得る。一実施形態において、メモリコントローラ４６４は、メモリ４６２に格納された（又はそれに格納されるべき）データにアクセスするためのコマンドを送信する。
接続機能４７０は、装置４００が外部装置と通信することを可能にするハードウェア装置（例えば、無線及び／又は有線のコネクタ、並びに通信ハードウェア）及びソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含み得る。その装置は、例えば、他のコンピューティング装置、無線アクセスポイント若しくは基地局、及びヘッドセット、プリンタ、若しくはその他の装置などの周辺機器など、別々の装置であってもよい。
接続機能４７０は、複数の異なる種類の接続機能を含んでいてもよい。一般化するため、セルラー接続４７２とワイヤレス接続４７４とを有する装置４００を例示する。セルラー接続４７２は、一般に、例えばＧＳＭ（グローバル・システム・フォー・モバイル・コミュニケーションズ）若しくはその変形若しくは派生形、ＣＤＭＡ（符号分割多重アクセス）若しくはその変形若しくは派生形、ＴＤＭ（時間分割多重）若しくはその変形若しくは派生形、ＬＴＥ（ロングタームエボリューション、“４Ｇ”とも称される）、又はその他のセル方式のサービス規格によって提供されるものなど、無線キャリアによって提供されるセル方式のネットワーク接続を意味する。ワイヤレス接続４７４は、セル方式でない無線接続を意味し、パーソナルエリアネットワーク（例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標）など）、ローカルエリアネットワーク（例えば、ＷｉＦｉなど）、及び／又はワイドエリアネットワーク（例えば、ＷｉＭａｘなど）や、その他の無線通信を含み得る。無線通信は、非固体媒体を通じての、変調された電磁放射線の使用によるデータの転送を意味する。有線通信は、固体の通信媒体を通じて行われる。
周辺接続４８０は、ハードウェアインタフェース及びコネクタ、並びに周辺接続を作り出すソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含む。理解されるように、装置４００は、他のコンピューティング装置に対する周辺機器であること（“ｔｏ”４８２）と、自身に接続された周辺機器を有すること（“ｆｒｏｍ”４８４）とのどちらともし得る。装置４００は一般的に、例えば装置４００上のコンテンツを管理する（例えば、ダウンロード及び／又はアップロードする、変更する、同期させる）などの目的で他のコンピューティング装置に接続するための“ドッキング”コネクタを有する。また、ドッキングコネクタは、装置４００が例えばオーディオビジュアルシステム又はその他のシステムへのコンテンツ出力を制御することを可能にする特定の周辺機器に、装置４００が接続することを可能にし得る。
独自のドッキングコネクタ又はその他の独自の接続ハードウェアに加えて、装置４００は、一般的な又は規格ベースのコネクタを介して周辺接続４８０を行ってもよい。一般的な種類は、ユニバーサルシリアルバス（ＵＳＢ）コネクタ（これは、幾つもの異なるハードウェアインタフェースを含み得る）、ＭｉｎｉＤｉｓｐｌａｙＰｏｒｔ（ＭＤＰ）を含めたＤｉｓｐｌａｙＰｏｒｔ、高精細度マルチメディアインタフェース（ＨＤＭＩ）、Ｆｉｒｅｗｉｒｅ、又はその他の種類を含み得る。
一実装において、半導体デバイスを製造する方法は、単結晶シリコン領域を形成することを有し、これは、埋込バリア層を含むウエハの上に単結晶シリコンエピタキシを成長させ、且つ前記単結晶シリコンエピタキシをエッチングして、前記単結晶シリコン領域のテーパー構造を形成することを含む。当該方法は更に、前記単結晶シリコン領域の上に酸化物材料を配設して、前記テーパー構造に隣接した第１の酸化物領域を形成することと、前記第１の酸化物領域の上に多結晶シリコン領域を形成することとを有する。当該方法は更に、前記多結晶シリコン領域を形成した後に、前記埋込バリア層を含む部分を前記ウエハから除去して、前記単結晶シリコン領域を露出させることと、前記単結晶シリコン領域に隣接した光検出器を形成することとを有する。
一実施形態において、トレンチ構造が、少なくとも部分的に、前記多結晶シリコン領域の方への前記第１の酸化物領域の凹部によって形成され、前記光検出器の底面が、前記トレンチ構造内に配置されたシリコンと接触する。他の一実施形態において、前記光検出器は、前記トレンチ構造の頂部まで延在する。他の一実施形態において、前記単結晶シリコン領域を形成することは更に、前記ウエハ内に１つ以上の凹部をエッチングすることを有し、前記単結晶シリコン領域の上に前記酸化物材料を配設することは更に、各々が前記１つ以上の凹部のそれぞれの１つ内の１つ以上のミラー構造を形成する。他の一実施形態において、当該方法は更に、前記単結晶シリコン領域をエッチングして、第１の導波路トレンチ及び第２の導波路トレンチを形成することを有する。他の一実施形態において、前記光検出器の位置での前記第１の導波路トレンチと前記第２の導波路トレンチとの間の第１の距離が、前記テーパー構造の位置での前記第１の導波路トレンチと前記第２の導波路トレンチとの間の第２の距離よりも小さい。他の一実施形態において、前記部分を前記ウエハから除去することは、前記埋込バリア層にて前記ウエハを引き裂く（スプリットする）ことを有する。
他の一実装において、半導体デバイスは、光を受けるテーパー構造を含む単結晶シリコン領域と、前記テーパー構造の第１の端部の方に前記光を向け直す第１の埋込酸化物領域であり、当該第１の埋込酸化物領域の第１の面で前記テーパー構造に隣接する第１の埋込酸化物領域と、前記第１の面とは反対側の前記第１の埋込酸化物領域の第２の面で前記第１の埋込酸化物領域に隣接する多結晶シリコン領域と、前記単結晶シリコン領域に隣接する光検出器であり、前記第１の端部を介して前記光を受けて、前記光に基づいて電気信号を生成するように結合された光検出器とを有する。
一実施形態において、トレンチ構造が、少なくとも部分的に、前記多結晶シリコン領域の方への前記第１の埋込酸化物の凹部によって形成されており、前記光検出器の底面が、前記トレンチ構造内に配置されたシリコンと接触している。他の一実施形態において、前記光検出器は、前記トレンチ構造の頂部まで延在している。他の一実施形態において、当該半導体デバイスは更に、前記光検出器から前記光の一部を受ける１つ以上のミラー構造を有し、前記１つ以上のミラー構造は、前記光の前記一部を前記光検出器の方に反射し返す。他の一実施形態において、前記単結晶シリコン領域の中に、第１の導波路トレンチ及び第２の導波路トレンチが形成されており、前記光は、前記第１の導波路トレンチと前記第２の導波路トレンチとの間で前記光検出器の方に導かれる。他の一実施形態において、前記光検出器の位置での前記第１の導波路トレンチと前記第２の導波路トレンチとの間の第１の距離が、前記テーパー構造の位置での前記第１の導波路トレンチと前記第２の導波路トレンチとの間の第２の距離よりも小さい。他の一実施形態において、前記光検出器は、ゲルマニウムフォトダイオードを有する。他の一実施形態において、前記ゲルマニウムフォトダイオードは、ｐドープされたゲルマニウムを含んだ第１のローブ部分と、ｎドープされたゲルマニウムを含んだ第２のローブ部分と、前記第１のローブ部分と前記第２のローブ部分との間のネック部分であり、真性ゲルマニウムを含んだネック部分とを有する。
他の一実装において、システムは、半導体デバイスを有し、該半導体デバイスは、光を受けるテーパー構造を含む単結晶シリコン領域と、前記テーパー構造の第１の端部の方に前記光を向け直す第１の埋込酸化物領域であり、当該第１の埋込酸化物領域の第１の面で前記テーパー構造に隣接する第１の埋込酸化物領域と、前記第１の面とは反対側の前記第１の埋込酸化物領域の第２の面で前記第１の埋込酸化物領域に隣接する多結晶シリコン領域と、前記単結晶シリコン領域に隣接する光検出器であり、前記第１の端部を介して前記光を受けて、前記光に基づいて電気信号を生成するように結合された光検出器とを含む。当該システムは更に、前記半導体デバイスの入力に結合された第１のデバイスであり、前記光を生成する第１のデバイスと、前記光検出器に電気的に結合された第２のデバイスであり、前記電気信号を受け取って処理する第２のデバイスとを有する。
一実施形態において、トレンチ構造が、少なくとも部分的に、前記多結晶シリコン領域の方への前記第１の埋込酸化物の凹部によって形成されており、前記光検出器の底面が、前記トレンチ構造内に配置されたシリコンと接触している。他の一実施形態において、前記光検出器は、前記トレンチ構造の頂部まで延在している。他の一実施形態において、前記半導体デバイスは更に、前記光検出器から前記光の一部を受ける１つ以上のミラー構造を有し、前記１つ以上のミラー構造は、前記光の前記一部を前記光検出器の方に反射し返す。他の一実施形態において、前記単結晶シリコン領域の中に、第１の導波路トレンチ及び第２の導波路トレンチが形成されており、前記光は、前記第１の導波路トレンチと前記第２の導波路トレンチとの間で前記光検出器の方に導かれる。他の一実施形態において、前記光検出器の位置での前記第１の導波路トレンチと前記第２の導波路トレンチとの間の第１の距離が、前記テーパー構造の位置での前記第１の導波路トレンチと前記第２の導波路トレンチとの間の第２の距離よりも小さい。他の一実施形態において、前記光検出器は、ゲルマニウムフォトダイオードを有する。他の一実施形態において、前記ゲルマニウムフォトダイオードは、ｐドープされたゲルマニウムを含んだ第１のローブ部分と、ｎドープされたゲルマニウムを含んだ第２のローブ部分と、前記第１のローブ部分と前記第２のローブ部分との間のネック部分であり、真性ゲルマニウムを含んだネック部分とを有する。
光検出に関する技術及びアーキテクチャがここに記載されている。以上の説明においては、説明の目的で、特定の実施形態の完全なる理解を提供するために、数多くの具体的詳細事項が説明されている。しかしながら、当業者には明らかなように、特定の実施形態はこれらの具体的詳細事項を用いずに実施されることができる。また、説明を不明瞭にしないよう、構造及び装置はブロック図の形態で示している
本明細書における“一実施形態”又は“或る実施形態”への言及は、その実施形態に関連して記載される或る特定の機構、構造又は特徴が、本発明の少なくとも１つの実施形態に含まれることを意味する。本明細書の様々な箇所で“一実施形態において”という言い回しが現れることは、必ずしも、全てが同一の実施形態に言及しているわけではない。
ここでの詳細な説明の幾つかの部分は、コンピュータメモリ内のデータビットについての処理のアルゴリズム及び記号表現に関して提示されている。これらのアルゴリズム的記述及び表現は、コンピューティング技術における当業者が自身の仕事の内容を他の当業者に最も効果的に伝えるために使用する手段である。アルゴリズムは、ここでは、また一般的に、所望の結果をもたらす首尾一貫した一連のステップであると考えられる。それらのステップは、物理量の物理的な操作を必要とするものである。通常、必ずしもそうではないが、それらの量は、格納され、伝送され、結合され、比較され、そしてその他の方法で操作されることが可能な電気的あるいは磁気的な信号の形態をとる。主に一般的用法という理由から、これらの信号をビット、値、エレメント、シンボル、文字、用語、数字、又はこれらに類するものとして参照することは、往々にして好都合であることがわかっている。
しかしながら、留意すべきことには、これら及び同様の用語は全て、適当な物理量に関連付けられるものであり、それらの量に付された簡便なラベルに過ぎない。特に断らない限り、ここでの説明から明らかなように、記載全体を通して、例えば“処理する”、“計算する”、“演算する”、“決定する”、“表示する”又はこれらに類するものなどの用語を用いた説明は、コンピュータシステムのレジスタ及びメモリの内部で物理（電子）量として表されるデータを、コンピュータシステムメモリ若しくはレジスタ若しくはその他のそのような情報ストレージ、伝送装置、又は表示装置の内部で同様に物理量として表される他のデータへと、操作・変換するコンピュータシステム又は同様の電子コンピューティング装置の動作及び処理を意味することが認識される。
特定の実施形態はまた、ここでの処理を実行する装置に関する。この装置は、要求される目的に合わせて特別に構築されてもよいし、コンピュータに記憶されるコンピュータプログラムによって選択的に起動あるいは再構成される汎用コンピュータを有していてもよい。そのようなコンピュータプログラムは、以下に限られないが例えば、フロッピーディスク（登録商標）、光ディスク、ＣＤ−ＲＯＭ及び磁気光ディスクを含む何らかの種類のディスク、読み出し専用メモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）などのランダムアクセスメモリ（ＲＡＭ）、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気カード若しくは光カード、又は、電子的な命令を格納するのに好適であり且つコンピュータシステムバスに結合された何らかの種類のメディアなどの、コンピュータ読み取り可能記憶媒体に格納され得る。
ここに提示されたアルゴリズム及びディスプレイは、如何なる特定のコンピュータ又はその他の装置にも本質的に関連付けられるものではない。様々な汎用システムが、ここでの教示に従ったプログラムとともに使用されてもよいし、より専用化された装置を構築して必要な方法ステップを実行することが都合がよいと判明することもある。多様なこれらシステムに必要な構造は、ここでの説明から見えてくるであろう。また、特定の実施形態は、特定のプログラミング言語を参照して説明されていない。認識されるように、ここに記載された実施形態の教示を実装することには、多様なプログラミング言語が使用され得る。
開示した実施形態及びその実装例には、その範囲を逸脱することなく、ここに記載されたものの他に様々な変更が為され得る。故に、ここでの例示及び例は、限定の意味ではなく、例示の意味で解釈されるべきである。本発明の範囲は、請求項を参照することのみをして評価されるべきである。

Claims (21)

  1. 光を受けるテーパー構造を含む単結晶シリコン領域と、
    前記テーパー構造の第１の端部の方に前記光を向け直す第１の埋込酸化物領域であり、当該第１の埋込酸化物領域の第１の面で前記テーパー構造に隣接する第１の埋込酸化物領域と、
    前記第１の面とは反対側の前記第１の埋込酸化物領域の第２の面で前記第１の埋込酸化物領域に隣接する多結晶シリコン領域と、
    前記単結晶シリコン領域に隣接する光検出器であり、前記第１の端部を介して前記光を受けて、前記光に基づいて電気信号を生成するように結合された光検出器と、
    を有し、
    トレンチ構造が、少なくとも部分的に、前記多結晶シリコン領域の方への前記第１の埋込酸化物領域の凹部によって形成されており、前記光検出器の底面が、前記トレンチ構造内に配置されたシリコンと接触している、
    半導体デバイス。
  2. 前記光検出器は、前記トレンチ構造の頂部まで延在している、請求項１に記載の半導体デバイス。
  3. 半導体デバイスであって、
    光を受けるテーパー構造を含む単結晶シリコン領域と、
    前記テーパー構造の第１の端部の方に前記光を向け直す第１の埋込酸化物領域であり、当該第１の埋込酸化物領域の第１の面で前記テーパー構造に隣接する第１の埋込酸化物領域と、
    前記第１の面とは反対側の前記第１の埋込酸化物領域の第２の面で前記第１の埋込酸化物領域に隣接する多結晶シリコン領域と、
    前記単結晶シリコン領域に隣接する光検出器であり、前記第１の端部を介して前記光を受けて、前記光に基づいて電気信号を生成するように結合された光検出器と、
    を有し、
    当該半導体デバイスは更に、前記単結晶シリコン領域の中に、前記光検出器から前記光の一部を受ける１つ以上のミラー構造を有し、前記１つ以上のミラー構造は、前記光の前記一部を前記光検出器の方に反射し返す、
    半導体デバイス。
  4. 光を受けるテーパー構造を含む単結晶シリコン領域と、
    前記テーパー構造の第１の端部の方に前記光を向け直す第１の埋込酸化物領域であり、当該第１の埋込酸化物領域の第１の面で前記テーパー構造に隣接する第１の埋込酸化物領域と、
    前記第１の面とは反対側の前記第１の埋込酸化物領域の第２の面で前記第１の埋込酸化物領域に隣接する多結晶シリコン領域と、
    前記単結晶シリコン領域に隣接する光検出器であり、前記第１の端部を介して前記光を受けて、前記光に基づいて電気信号を生成するように結合された光検出器と、
    を有し、
    前記単結晶シリコン領域の中に、第１の導波路トレンチ及び第２の導波路トレンチが形成されており、前記光は、前記第１の導波路トレンチと前記第２の導波路トレンチとの間で前記光検出器の方に導かれる、
    半導体デバイス。
  5. 前記光検出器の位置での前記第１の導波路トレンチと前記第２の導波路トレンチとの間の第１の距離が、前記テーパー構造の位置での前記第１の導波路トレンチと前記第２の導波路トレンチとの間の第２の距離よりも小さい、請求項４に記載の半導体デバイス。
  6. 前記光検出器は、ゲルマニウムフォトダイオードを有する、請求項１乃至５のうちの何れかに記載の半導体デバイス。
  7. 前記ゲルマニウムフォトダイオードは、
    ｐドープされたゲルマニウムを含んだ第１のローブ部分と、
    ｎドープされたゲルマニウムを含んだ第２のローブ部分と、
    前記第１のローブ部分と前記第２のローブ部分との間のネック部分であり、真性ゲルマニウムを含んだネック部分と
    を有する、請求項６に記載の半導体デバイス。
  8. 半導体デバイスを製造する方法であって、
    単結晶シリコン領域を形成することであり、
    埋込バリア層を含むウエハの上に単結晶シリコンエピタキシを成長させ、且つ
    前記単結晶シリコンエピタキシをエッチングして、前記単結晶シリコン領域のテーパー構造を形成する
    ことを含む、単結晶シリコン領域を形成することと、
    前記単結晶シリコン領域の上に酸化物材料を配設して、前記テーパー構造に隣接した第１の酸化物領域を形成することと、
    前記第１の酸化物領域の上に多結晶シリコン領域を形成することと、
    前記多結晶シリコン領域を形成した後に、前記埋込バリア層を含む部分を前記ウエハから除去して、前記単結晶シリコン領域を露出させることと、
    前記単結晶シリコン領域に横方向で隣接した光検出器を形成することと、
    を有する方法。
  9. トレンチ構造が、少なくとも部分的に、前記多結晶シリコン領域の方への前記第１の酸化物領域の凹部によって形成され、前記光検出器の底面が、前記トレンチ構造内に配置されたシリコンと接触する、請求項８に記載の方法。
  10. 前記光検出器は、前記トレンチ構造の頂部まで延在する、請求項９に記載の方法。
  11. 前記単結晶シリコン領域を形成することは更に、前記ウエハ内に１つ以上の凹部をエッチングすることを有し、前記単結晶シリコン領域の上に前記酸化物材料を配設することは更に、各々が前記１つ以上の凹部のそれぞれの１つ内の１つ以上のミラー構造を形成する、請求項８乃至１０のうちの何れかに記載の方法。
  12. 前記単結晶シリコン領域をエッチングして、第１の導波路トレンチ及び第２の導波路トレンチを形成すること、を更に有する請求項８乃至１１のうちの何れかに記載の方法。
  13. 前記光検出器の位置での前記第１の導波路トレンチと前記第２の導波路トレンチとの間の第１の距離が、前記テーパー構造の位置での前記第１の導波路トレンチと前記第２の導波路トレンチとの間の第２の距離よりも小さい、請求項１２に記載の方法。
  14. 前記部分を前記ウエハから除去することは、前記埋込バリア層にて前記ウエハを引き裂くことを有する、請求項８乃至１３のうちの何れかに記載の方法。
  15. 半導体デバイスであり、
    光を受けるテーパー構造を含む単結晶シリコン領域、
    前記テーパー構造の第１の端部の方に前記光を向け直す第１の埋込酸化物領域であり、当該第１の埋込酸化物領域の第１の面で前記テーパー構造に隣接する第１の埋込酸化物領域、
    前記第１の面とは反対側の前記第１の埋込酸化物領域の第２の面で前記第１の埋込酸化物領域に隣接する多結晶シリコン領域、及び
    前記単結晶シリコン領域に隣接する光検出器であり、当該光検出器は、前記第１の端部を介して前記光を受けて、前記光に基づいて電気信号を生成するように結合され、トレンチ構造が、少なくとも部分的に、前記多結晶シリコン領域の方への前記第１の埋込酸化物領域の凹部によって形成されており、当該光検出器の底面が、前記トレンチ構造内に配置されたシリコンと接触している、光検出器、
    を含む半導体デバイスと、
    前記半導体デバイスの入力に結合された第１のデバイスであり、前記光を生成する第１のデバイスと、
    前記光検出器に電気的に結合された第２のデバイスであり、前記電気信号を受け取って処理する第２のデバイスと、
    を有するシステム。
  16. 前記光検出器は、前記トレンチ構造の頂部まで延在している、請求項１５に記載のシステム。
  17. 半導体デバイスであり、
    光を受けるテーパー構造を含む単結晶シリコン領域、
    前記テーパー構造の第１の端部の方に前記光を向け直す第１の埋込酸化物領域であり、当該第１の埋込酸化物領域の第１の面で前記テーパー構造に隣接する第１の埋込酸化物領域、
    前記第１の面とは反対側の前記第１の埋込酸化物領域の第２の面で前記第１の埋込酸化物領域に隣接する多結晶シリコン領域、及び
    前記単結晶シリコン領域に隣接する光検出器であり、前記第１の端部を介して前記光を受けて、前記光に基づいて電気信号を生成するように結合された光検出器、
    を含む半導体デバイスと、
    前記半導体デバイスの入力に結合された第１のデバイスであり、前記光を生成する第１のデバイスと、
    前記光検出器に電気的に結合された第２のデバイスであり、前記電気信号を受け取って処理する第２のデバイスと、
    を有し、
    前記半導体デバイスは更に、前記単結晶シリコン領域の中に、前記光検出器から前記光の一部を受ける１つ以上のミラー構造を有し、前記１つ以上のミラー構造は、前記光の前記一部を前記光検出器の方に反射し返す、
    システム。
  18. 半導体デバイスであり、
    光を受けるテーパー構造を含む単結晶シリコン領域、
    前記テーパー構造の第１の端部の方に前記光を向け直す第１の埋込酸化物領域であり、当該第１の埋込酸化物領域の第１の面で前記テーパー構造に隣接する第１の埋込酸化物領域、
    前記第１の面とは反対側の前記第１の埋込酸化物領域の第２の面で前記第１の埋込酸化物領域に隣接する多結晶シリコン領域、及び
    前記単結晶シリコン領域に隣接する光検出器であり、前記第１の端部を介して前記光を受けて、前記光に基づいて電気信号を生成するように結合された光検出器、
    を含む半導体デバイスと、
    前記半導体デバイスの入力に結合された第１のデバイスであり、前記光を生成する第１のデバイスと、
    前記光検出器に電気的に結合された第２のデバイスであり、前記電気信号を受け取って処理する第２のデバイスと、
    を有し、
    前記単結晶シリコン領域の中に、第１の導波路トレンチ及び第２の導波路トレンチが形成されており、前記光は、前記第１の導波路トレンチと前記第２の導波路トレンチとの間で前記光検出器の方に導かれる、
    システム。
  19. 前記光検出器の位置での前記第１の導波路トレンチと前記第２の導波路トレンチとの間の第１の距離が、前記テーパー構造の位置での前記第１の導波路トレンチと前記第２の導波路トレンチとの間の第２の距離よりも小さい、請求項１８に記載のシステム。
  20. 前記光検出器は、ゲルマニウムフォトダイオードを有する、請求項１５乃至１９のうちの何れかに記載のシステム。
  21. 前記ゲルマニウムフォトダイオードは、
    ｐドープされたゲルマニウムを含んだ第１のローブ部分と、
    ｎドープされたゲルマニウムを含んだ第２のローブ部分と、
    前記第１のローブ部分と前記第２のローブ部分との間のネック部分であり、真性ゲルマニウムを含んだネック部分と
    を有する、請求項２０に記載のシステム。
JP2016536199A 2013-12-20 2013-12-20 テーパー状導波路構造を有する光検出器 Active JP6382313B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/077313 WO2015094377A1 (en) 2013-12-20 2013-12-20 Photodetector with tapered waveguide structure

Publications (2)

Publication Number Publication Date
JP2017504958A JP2017504958A (ja) 2017-02-09
JP6382313B2 true JP6382313B2 (ja) 2018-08-29

Family

ID=53403456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016536199A Active JP6382313B2 (ja) 2013-12-20 2013-12-20 テーパー状導波路構造を有する光検出器

Country Status (7)

Country Link
US (1) US9831374B2 (ja)
EP (1) EP3084844A4 (ja)
JP (1) JP6382313B2 (ja)
KR (1) KR101963485B1 (ja)
CN (1) CN105981184B (ja)
DE (1) DE112013007697B4 (ja)
WO (1) WO2015094377A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014201286A1 (en) 2013-06-12 2014-12-18 Popovic Milos A Optical modulator from standard fabrication processing
US11105974B2 (en) * 2015-06-30 2021-08-31 Massachusetts Institute Of Technology Waveguide-coupled silicon-germanium photodetectors and fabrication methods for same
US10139563B2 (en) * 2015-12-30 2018-11-27 Stmicroelectronics Sa Method for making photonic chip with multi-thickness electro-optic devices and related devices
US11036069B2 (en) * 2019-03-18 2021-06-15 Cisco Technology, Inc. Optical modulator using monocrystalline and polycrystalline silicon
CN111223955B (zh) * 2019-10-31 2021-11-26 北京邮电大学 一种具有微孔的波导耦合结构的光探测器
US11600737B2 (en) 2021-03-16 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium-based sensor with junction-gate field effect transistor and method of fabricating thereof
US12197007B2 (en) * 2021-08-09 2025-01-14 Intel Corporation Multi-layered optical integrated circuit assembly with a monocrystalline waveguide and lower crystallinity bonding layer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5054871A (en) * 1990-07-02 1991-10-08 Bell Communications Research, Inc. Semiconductor waveguide and impedance-matched detector
US5391869A (en) * 1993-03-29 1995-02-21 United Technologies Corporation Single-side growth reflection-based waveguide-integrated photodetector
GB2355312B (en) * 1999-10-13 2001-09-12 Bookham Technology Ltd Method of fabricating an integrated optical component
JP2001313414A (ja) * 2000-04-28 2001-11-09 Sharp Corp フォトダイオードアレイ
US6819839B2 (en) * 2002-07-23 2004-11-16 Intel Corporation Tapered waveguide photodetector apparatus and methods
US6808957B1 (en) * 2003-07-31 2004-10-26 Chunghwa Telecom Co., Ltd. Method for improving a high-speed edge-coupled photodetector
KR20060130045A (ko) * 2003-11-20 2006-12-18 시옵티컬 인코포레이티드 실리콘계열 쇼트키 장벽 적외선 광검출기
US8120060B2 (en) * 2005-11-01 2012-02-21 Massachusetts Institute Of Technology Monolithically integrated silicon and III-V electronics
US20080105940A1 (en) 2006-06-15 2008-05-08 Sioptical, Inc. SOI-based inverse nanotaper optical detector
US8791405B2 (en) * 2009-12-03 2014-07-29 Samsung Electronics Co., Ltd. Optical waveguide and coupler apparatus and method of manufacturing the same
US8319237B2 (en) 2009-12-31 2012-11-27 Intel Corporation Integrated optical receiver architecture for high speed optical I/O applications
US9323010B2 (en) 2012-01-10 2016-04-26 Invensas Corporation Structures formed using monocrystalline silicon and/or other materials for optical and other applications

Also Published As

Publication number Publication date
DE112013007697B4 (de) 2021-12-09
DE112013007697T5 (de) 2016-09-08
US20160300972A1 (en) 2016-10-13
EP3084844A4 (en) 2017-09-06
KR20160074606A (ko) 2016-06-28
EP3084844A1 (en) 2016-10-26
WO2015094377A1 (en) 2015-06-25
CN105981184B (zh) 2018-04-27
CN105981184A (zh) 2016-09-28
US9831374B2 (en) 2017-11-28
KR101963485B1 (ko) 2019-03-28
JP2017504958A (ja) 2017-02-09

Similar Documents

Publication Publication Date Title
JP6382313B2 (ja) テーパー状導波路構造を有する光検出器
KR102208468B1 (ko) 광 커플러
KR102083627B1 (ko) 반도체 소자 및 그 제조 방법
US9529150B2 (en) Waveguide formation using CMOS fabrication techniques
KR102017616B1 (ko) 전계 효과 트랜지스터
CN105810566B (zh) 半导体装置和制造半导体装置的方法
KR102156643B1 (ko) 반도체 장치 및 그 제조 방법
US20190378915A1 (en) Forming nanosheet transistor with inner spacers at highly scaled gate pitch
KR20210098559A (ko) 도핑된 하위 핀 영역을 가진 오메가 핀을 갖는 비 평면 반도체 디바이스 및 이것을 제조하는 방법
US10658459B2 (en) Nanosheet transistor with robust source/drain isolation from substrate
TW201442183A (zh) 用於矽穿孔之連接結構
US9000413B2 (en) Overlap capacitance nanowire
CN104282794A (zh) 包含整合于波导上的光侦测器的半导体设备及其制造方法
US9274272B2 (en) Photonic device and methods of formation
KR102311607B1 (ko) 정규 그리드의 선택적인 감산에 의한 수직 채널 트랜지스터 제조 공정
US8860184B2 (en) Spacer assisted pitch division lithography
KR20170051426A (ko) 적층된 회로들에서의 폴리 채널 필러들의 캡핑
KR101618189B1 (ko) 슬롯형 도파관 변조기 디바이스를 위한 슬롯형 y-커플링 도파관
US9274277B2 (en) Waveguide devices with supporting anchors
EP3929972A1 (en) Vertically spaced intra-level interconnect line metallization for integrated circuit devices
TWI723081B (zh) 基於鰭部的III-V/Si或Ge的互補金屬氧化物半導體（ＣＭＯＳ）自對準閘極邊緣（ＳＡＧＥ）整合
CN114725096A (zh) 半导体构造及制作方法
TW201813105A (zh) 用以降低閘極誘發障壁下降／短通道效應同時最小化對驅動電流的影響的有欠疊尖端的鍺電晶體結構
Boeuf et al. Industrialization of Si-Photonics into a 300mm CMOS fab
CN107634062A (zh) 半导体器件及其制作方法、电子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180801

R150 Certificate of patent or registration of utility model

Ref document number: 6382313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250