Nothing Special   »   [go: up one dir, main page]

KR101555708B1 - 반도체 웨이퍼, 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 웨이퍼, 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101555708B1
KR101555708B1 KR1020080093390A KR20080093390A KR101555708B1 KR 101555708 B1 KR101555708 B1 KR 101555708B1 KR 1020080093390 A KR1020080093390 A KR 1020080093390A KR 20080093390 A KR20080093390 A KR 20080093390A KR 101555708 B1 KR101555708 B1 KR 101555708B1
Authority
KR
South Korea
Prior art keywords
die
vias
metal
contact pads
metal vias
Prior art date
Application number
KR1020080093390A
Other languages
English (en)
Other versions
KR20090031829A (ko
Inventor
도병태
힙 호에 쿠안
린다 페이 이 추아
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20090031829A publication Critical patent/KR20090031829A/ko
Application granted granted Critical
Publication of KR101555708B1 publication Critical patent/KR101555708B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 웨이퍼는 각 다이 제 1 면 상에 위치된 접촉 패드를 갖는 다수 다이를 포함한다. 금속 비아들이 쏘우 스트리트 안내부의 트랜치에 형성되고, 유기 재료에 의해 둘러싸인다. 트래이스는 접촉 패드 및 금속 비아를 연결시킨다. 금속 비아는 반-원형 비아 또는 완전 원형일 수 있다. 금속 비아들은 유기 재료에 의해 둘러싸인다. 금속 비아들이 또한 다이 액티브 영역 상의 접촉 패드를 관통하여 형성된다. 리디스트리뷰션 층(RDL)이 제 1 면 맞은 편인 다이 제 2 면에 형성된다. 리패시베이션 층들이 전기적 절연을 위해서 RDL 사이에 형성된다. 상기 다이는 적층 가능하고 다른 다이와 함께 반도체 패키지에 위치될 수 있다. RDL 뿐 아니라 쏘우 스트리트를 관통하는 비아 및 다이 액티브 영역을 관통하는 비아들은 인접한 다이에 전기적 상호 접속을 제공한다.
반도체 웨이퍼, 적층 다이, 전기적 상호 접속, 쏘우 스트리트, 리디스트리뷰션 층, 리패시베이션

Description

반도체 웨이퍼, 반도체 패키지 및 그 제조 방법{A SEMICONDUCTOR WAFER, A SEMICONDUCTOR PACKAGE AND A METHOD OF MAKING A SEMICONDUCTOR PACKAGE}
본 발명은 일반적으로 반도체 패키지, 특히 쏘우 스트리트를 따라서 형성된 관통-홀 비아들과 다이 액티브 실리콘 영역 상에 관통-홀 비아들을 갖는 적층성 반도체 다이에 관한 것이다.
반도체 장치들은 현대 사회에 사용되는 많은 제품들에서 발견된다. 반도체들은 오락용, 통신용, 네트워크용, 컴퓨터용, 그리고 가정용 아이템 시장에서의 응용에서 발견된다. 산업용 및 상업용 마켓에서, 반도체들은 군사용, 우주 항공용, 자동차용, 산업용 콘트롤러 및 사무용 장비에서 발견된다.
반도체 장치들의 제조는 다수 다이를 갖는 웨이퍼 형성을 포함한다. 각 다이는 수백 내지 수천의 트랜지스터, 다양한 전기적 기능을 수행하는 다른 액티브 및 패시브 장치들을 포함한다. 주어진 하나의 웨이퍼에 대해서, 그 웨이퍼로부터의 각 다이는 동일한 적기적 기능을 수행한다. 프론트-엔드(front-end) 제조는 일반적으로 웨이퍼 상에 반도체 장치를 형성하는 것을 의미한다. 최종 웨이퍼는 트 랜지스터 및 다른 액티브 및 패시브 부품들을 포함하는 액티브 사이드를 갖는다. 백-엔드(back-end) 제조는 최종 웨이퍼를 개별적인 다이로 컷팅 또는 싱귤레이팅(singulating)하고 구조적 지지 및/또는 환경적 분리를 위해서 패키징하는 것을 의미한다.
반도체 제조자들은 패키징 기술을 점진적으로 채용하고 있는데, 그것은 반도체 장치들 사이의 3차원(3D) 상호 접속을 포함한다. 그 3차원 상호 접속은 크기 감소, 감소된 상호 접속 길이 및 상이한 기능들을 갖는 장치들을 전반적인 3D 패키지로의 집적과 같은 특성들을 제공한다. 3D 상호 접속을 구현하는 하나의 방법은 관통-홀 비아(through-hole via, THV)의 사용을 포함한다. THV는 일반적으로 쏘우 스트리트 안내부를 따라서 다이 주변에 위치된다. 전부는 아니지만 대부분의 반도체 패키지는 THV를 사용해서 인접한 다이 사이의 신호들을 경로화(route) 시킨다. 그러나, 쏘우 스트리트상의 THV 단독으로는 신호 경로화 선택을 제한하고 신호 경로화 밀도를 감소시킨다. 오늘날 고밀도 패키징은 고밀도 및 신축성 상호 접속 능력을 필요로 하는데, 이것은 쏘우 스트리트상의 THV를 통해서 달성하기 어렵다.
THV를 갖는 반도체 웨이퍼에서 신호 경로화 선택과 밀도를 증가시킬 필요성이 존재한다.
THV를 갖는 반도체 웨이퍼에서 신호 경로화 선택과 밀도를 증가시킬 필요성이 존재한다.
하나의 실시예에서, 본 발명은, 각 다이 액티브 영역의 제 1 면에 위치된 접촉 패드를 구비한 다수 다이를 갖고, 각 다이 사이에 쏘우 스트리트 안내부를 갖는 반도체 웨이퍼 형성 단계, 상기 쏘우 스트리트 안내부 사이에 트랜치를 형성하는 단계, 상기 트랜치를 유기 재료로 충진시키는 단계, 상기 유기 재료에 다수 제 1 비아 홀을 형성시키는 단계, 다이 액티브 영역 상의 접촉 패드를 관통하는 제 2 비아 홀을 형성시키는 단계, 상기 접촉 패드와 비아 홀들 사이에 트래이스를 형성시키는 단계, 쏘우 스트리트 상에 제 1 금속 비아 그리고 다이 액티브 영역 상에 제 2 금속 비아를 형성시키기 위해 상기 비아 홀들에 전도성 재료를 증착시키는 단계, 그리고 다이를 개개의 유니트로 분리시키기 위해 쏘우 스트리트 안내부를 따라서 반도체 웨이퍼를 싱귤레이팅시키는 단계를 포함하는 반도체 웨이퍼 형성방법을 제공한다.
다른 하나의 실시예에서, 본 발명은 각 다이 액티브 영역의 제 1 면 상에 위치된 접촉 패드를 구비한 다수 다이를 포함하는 반도체 웨이퍼를 제공한다. 반도체 웨이퍼는 각 다이 사이에 위치한 쏘우 스트리트 안내부를 포함한다. 다수 제 1 금속 비아가 상기 쏘우 스트리트 안내부에 형성되고 유기 재료에 의해 둘러싸인다. 다수 제 2 금속 비아가 다이 액티브 영역에 형성된다. 다수 트래이스가 상기 접촉 패드 및 제 1 금속 비아를 연결시킨다.
다른 하나의 실시예에서, 본 발명은 각 다이가, 다이 액티브 영역 제 1 면 상에 위치된 다수 접촉 패드, 다이 주변을 따라서 형성된 다수 금속 비아, 다이 액티브 영역에 형성된 다수 제 2 금속 비아; 그리고 상기 제 1 금속 비아를 상기 접촉 패드에 전기적으로 연결하는 다수 트래이스를 포함하는 다수 적층된 다이를 포함하는 반도체 패키지를 제공한다. 상기 제 1 및 제 2 금속 비아들은 적층된 다이 사이에 전기적 상호접속을 제공한다.
다른 하나의 실시예에서, 본 발명은 접촉 패드 및 다수 트래이스를 통해서 접촉 패드에 전기적으로 연결된 다이 주변을 따라서 제 1 면상에 형성된 다수 제 1 금속 비아를 갖는 제 1 반도체 다이를 포함하는 반도체 패키지를 제공한다. 제 1 반도체 다이는 또한 다이 액티브 영역을 통하여 형성된 다수 제 2 금속 비아를 포함한다. 제 2 반도체 다이는 제 1 반도체 다이에 인접하여 위치되고 상기 제 1 및 제 2 금속 비아들을 통해서 제 1 반도체 다이에 전기적으로 연결된다.
쏘우 스트리트 상에 형성된 THV 및 실리콘 상에 형성된 THV를 구비한 적층성 반도체 다이가 기술되었다. 전기적 상호접속이 리패시베이션 층에 의해 분리된 리디스트리뷰션 층 외에, 쏘우 스트리트 상의 THV 및 실리콘상의 THV를 사용하여 이루어져서 신호 경로화 선택 및 밀도를 증가시킨다. RDL 외에 쏘우 스트리트 상의 THV 및 실리콘 상의 THV는 패키지 내에서 보다 많은 신호 경로화 기능 및 신축성을 제공한다.
본 발명은 유사한 번호가 동일 또는 유사한 성분들을 나타내는 도면과 다음의 설명에 있는 하나 이상의 실시예들에서 기술될 것이다. 본 발명이 본 발명의 목적을 달성하기 위한 최선 모드 관점에서 기술되지만, 당업자는 첨부된 청구범위에 한정되는 본 발명의 범위 및 정신과 다음의 설명 및 도면에 의해 지지되는 균등의 범위내에서의 변형 및 변화를 커버하는 의도라는 것을 이해할 것이다.
반도체 장치들의 제조는 다수 다이를 갖는 웨이퍼 형성을 포함한다. 각 다이는 수백 내지 수천의 트랜지스터 및 하나 이상의 전기적 기능들을 수행하는 다른 액티브 및 패시브 장치들을 포함한다. 주어진 하나의 웨이퍼에 대해서, 그 웨이퍼로부터의 각 다이는 동일한 전기적 기능을 수행한다. 프론트-엔드(front-end) 제조는 일반적으로 웨이퍼 상에 반도체 장치를 형성하는 것을 의미한다. 최종 웨이퍼는 트랜지스터 및 다른 액티브 및 패시브 장치들을 포함하는 액티브 사이드를 갖는다. 백-엔드(back-end) 제조는 최종 웨이퍼를 개별적인 다이로 컷팅 및 싱귤레이팅(singulating)하고 구조적 지지 및/또는 환경적 분리를 위해서 패키징하는 것을 의미한다.
반도체 웨이퍼는 일반적으로 그곳에 놓이는 반도체 장치를 갖는 액티브 프론트 사이드 표면과, 실리콘과 같은 벌크(bulk) 반도체 재료로 형성된 백사이드 표면을 갖는다. 그 액티브 프론트 사이드 표면은 다수 반도체 다이를 포함한다. 그 액티브 표면은 적층화, 패터닝화, 도핑 및 열처리를 포함하는 다수 반도체 공정들에 의해 형성된다. 적층 공정에서, 반도체 재료는 열적 산화, 질화, 화학적 증착, 증발 및 스퍼터링을 포함하는 기술들에 의해 기판상에서 성장되거나 또는 증착된다. 패터닝은 표면 영역을 마스크하고 바람직하지 않은 재료를 에칭제거하여 특수한 구조를 형성하기 위한 포토리소그래피(photolithography)의 사용을 포함한다. 도핑 공정은 도펀트(dopant) 재료 농축물을 열확산 또는 이온 주입에 의해 주입한다. 액티브 표면은 실제적으로 편평하고 전기적 상호 접속에 균일하다.
플립 칩 반도체 패키지(flip chip package) 또는 웨이퍼 수준 칩 스케일 패키지(wafer level package, WLP)는 통상적으로 고속, 고밀도 및 큰 핀(pin) 수를 필요로 하는 집적 회로(IC)와 같이 사용된다. 플립 칩 스타일 패키징은 다이의 액티브 영역을 칩 캐리어 기판 또는 프린트 회로 보드(PCB)를 향하여 아래로 접하도록 장착시키는 것을 포함한다. 그 액티브 영역은 다이의 전기적 설계에 따른 액티브 및 패시브 장치들, 전도 층들 및 절연 층들을 포함한다. 전기적 및 기계적 상호 접속들이 다수의 개별적인 전도성 솔더 범프들 또는 볼들을 포함하는 솔더 범프 구조체를 통해서 달성된다. 솔더 범프들은 액티브 영역상에 놓인 범프 패드들상에 형성된다. 범프 패드들은 액티브 영역의 전도성 트랙 또는 트래이스에 의해 액티브 회로에 연결된다. 솔더 범프들은 솔더 리플로우(reflow) 공정에 의해 캐리어 기판상의 접촉 패드에 전기적 또는 기계적으로 연결된다. 신호 전파를 감소시키고, 캐패시턴스를 낮추고, 전반적으로 양호한 회로 성능을 달성하기 위해서 플립 칩 반도체 패키지는 다이상의 액티브 장치로부터 캐리어 기판의 전도성 트랙까지의 짧은 전기 전도성 통로를 제공한다.
본 실시에서, 쏘우 스트리트(saw street)를 따라서 형성된 관통-홀 비아 (THV)를 갖는 WLP가 제공된다. 웨이퍼의 백사이드는 리패시베이션(repassivation) 층들에 의해 분리된 상호 접속 신축성을 위한 리디스트리뷰션(redistribution) 층(RDL)을 갖는다. 쏘우 스트리트를 따라서 형성된 THV를 구비한 WLP는 이곳에 참조로서 포함된, 발명의 명칭이 "쏘우 스트리트상의 관통-홀 비아"인 미합중국 특허 출원 제 11/744,657와, 발명의 명칭이 "쏘우 스트리트상의 관통-홀 비아 다이를 이용한 패키지 온 패키지"인 미합중국 특허 출원 제 11/768,844호에 개시되어 있다.
도 1a를 참조하면, 반도체 웨이퍼(30)가 다수 다이(32)를 갖는 것으로 도시되었다. 그 다이는 통상 쏘우 스트리트 안내부로 알려진 내부 다이 웨이퍼 영역(36)에 의해 분리된다. 그 쏘우 스트리트 안내부는 웨이퍼를 중심으로 경로화 되는데, 즉 웨이퍼상의 각 다이의 각 사이드, 즉 다이의 주변을 중심으로 경로화 된다. 각 다이(32)는 다이 액티브 사이드상에 형성된 다수 접촉 패드(38)를 갖는다. 접촉 패드(38)는 알루미늄, 구리 또는 알루미늄/구리 합금으로 제조된다. 접촉 패드(38)는 다이(32)에 형성된 전도성 트랙 또는 층들을 통해서 전기적으로 액티브 및 패시브 장치들에 연결된다. 접촉 패드는 도 1a에 도시된 바와 같이, 다이 에지로부터 제 1거리로 나란하게 배열될 수 있다. 또한, 접촉 패드는 멀티플 로우(row)에서 옵셋되는데, 즉 접촉 패드의 제 1로우가 다이 에지로부터 제 1거리에 위치되고, 제 1로우와 교번하는(alternating) 접촉 패드의 제 2로우가 다이 에지로부터 제 2거리에 위치된다. 솔더 범프 또는 와이어 본드가 나중에 형성되어 칩 캐리어 기판 또는 프린트 회로 보드(PCB)에의 전기적 또는 기계적 상호 접속을 위해서 각 금속 접촉 패드에 연결된다.
도 1b는 도 1a의 선 1b-1b를 따르는 웨이퍼(30)의 단부도인데, 다이(32)가 쏘우 스트리트 안내부(36)를 따라서 분리되는 것을 도시하고 있다. 하나의 실시예에서, 다이(32)는 2x 2mm 내지 15x 15mm 범위의 크기를 갖는다. 쏘우 스트리트는 웨이퍼를 개개 다이로 싱귤레이트(singulate)하기 위한 컷팅 영역을 제공한다. 제 1다이(32)가 최좌측 쏘우 스트리트(36)의 좌측에 위치된다. 제 2다이(32)가 쏘우 스트리트(36) 사이에 위치된다. 제 3다이(32)가 최우측 쏘우 스트리트(36)의 우측에 위치된다. 한 번 웨이퍼가 싱귤레이트되면, 각 다이상에 위치된 접촉 패드의 각 세트는 그 다이에 전기적 및 기계적 상호 접속을 제공할 것이다.
도 2a에서, 쏘우 스트리트 안내부(36)에 의해 분리된 다수 다이를 구비한 반도체 웨이퍼(30)가 다시 도시되었다. 도 2a의 선 2b-2b를 따르는 단부로 도시된 도 2b에 도시된 바와 같이, 다이싱(dicing) 테이프(40)가 다음의 제조 공정 동안에 웨이퍼의 구조적 지지를 위해 반도체 웨이퍼(30)의 백(back)에 인가된다. 쏘우 스트리트(36)가 컷팅 공구(44)에 의해 컷팅된다. 컷팅 공구는 웨이퍼(30)를 완전히 잘라서 웰(well) 또는 트랜치(42)를 형성한다. 트랜치(42)의 하부는 다이싱 테이프(40)에 의해 한정된다. 트랜치(42)의 형성은 웨이퍼(30)의 제 1싱귤레이션으로부터 시작되는데, 이것은 쏘우 스트리트 안내부(36) 채널 폭 미만의 트랜치 폭을 만든다.
도 3a에서, 그것의 다수 다이(32)가 컷 쏘우 스트리트 안내부(36)에 의해 분리된 반도체 웨이퍼(30)가 도시되었다. 웨이퍼(30)는 쏘우 스트리트 안내부(36) 폭 을 증가시키기 위해서 웨이퍼 팽창 단계를 겪는다. 도 3b는 선 3b-3b를 따르는 웨이퍼(30)의 단부를 도시하는데, 다이가 방향성 화살표(46)로 표시된 바와 같이 웨이퍼 팽창 테이블을 사용하여 당겨진다. 또한, 다이가 픽업되어 웨이퍼 지지 시스템상에 놓여질 수 있다. 어떤 경우이든, 다이는 도 3a-3b 단계에 후속되는 단계에서 떨어져 위치되어 보다 넓은 쏘우 스트리트 안내부를 형성한다. 하나의 실시예에서, 다이 분리는 50㎛에서 200㎛까지 증가된다. 팽창된 크기는 디자인 실시예, 즉 반원 비아, 완전한 원형 비아, 싱글 로우 비아 또는 더불/멀티플 로우 비아에 의존한다.
도 4a에서, 그것의 다수 다이가 컷 쏘우 스트리트 안내부(36)에 의해 분리된 반도체 웨이퍼(30)가 도시되었다. 유기 재료(48)가 스핀-코팅 또는 니들 디스펜싱(needle dispensing)에 의해 트랜치(42)에 증착된다. 유기 재료는 벤조사이클로뷰텐(BCB), 폴리이미드 또는 아크릴 수지일 수 있다. 도 4b는 선 4b-4b를 따르는 웨이퍼(30)의 단부도로서, 트랜치(42)에 증착된 유기 재료(48)를 도시하고 있다. 유기 재료(48)는 다이싱 테이프(40)로부터 다이(32)의 상부 표면까지 트랜치(42)를 충진시킨다. 웨이퍼(30)의 백사이드는 웨이퍼 지지 시스템(49) 상으로 전송되는데, 그것은 유리, 실리콘 기판 또는 다른 웨이퍼 지지 재료로 제조된다.
도 5a에서, 유기 재료(48)로 충진된 쏘우 스트리트 안내부(36)에 의해 분리된 그것의 다수 다이(32)를 구비한 반도체 웨이퍼(30)를 도시하고 있다. 비아 홀(50)이 쏘우 스트리트(36)를 따라서 유기 재료(48)내로 컷팅된다. 비아 컷팅 작동은 레이저 드릴 또는 에칭 공정을 사용한다. 비아 홀(50)은 접촉 패드(38)에 인 접한 다이(32)를 따라서 위치된다. 하나의 실시예에서, 접촉 패드(38) 및 비아 홀(50)은 비아의 직경과 깊이에 따라서 약 20㎛ 내지 150㎛의 최소 분리 거리를 갖는다.
선 5b-5b를 따르는 웨이퍼(30)의 단부도인 도 5b는 웨이퍼 지지 시스템(49)까지 아래로 내려온 유기 재료(48)로 컷팅된 비아 홀(50)을 도시하고 있다. 레이저 드릴링 작용은 쏘우 스트리트 안내부 채널 주위에 중심을 두고 트랜치(42)의 폭 미만을 갖는 홀을 만들고, 이것은 유기 재료(48) 층이 비아 홀(50)을 감싸도록 한다. 트랜치(42)의 폭은 쏘우 스트리트 폭에 의존하지만, 일반적으로 쏘우 스트리트 폭보다 작다. 비아 홀(50)의 직경은 요구되는 비아 깊이에 따라서 약 10㎛ 내지 약 100㎛가 된다. 또한, 비아 홀(53)은 접촉 패드(38)를 관통하게 컷팅되어 웨이퍼(30)를 통하여 아래로 웨이퍼 지지 시스템(49)까지 이어진다. 레이저 드릴링 작용은 접촉 패드 주위를 중심으로 이루어져서 홀이 접촉 패드 폭 보다 작은 직경을 갖도록 하는데, 이것은 접촉 패드 부분이 비아 홀(53)이 다이(32) 정부를 감싸도록 한다. 비아 홀(53)은 실리콘상에, 즉 다이(32)의 액티브 영역을 관통하여 형성됨을 이해할 것이다.
금속 트랙 또는 트래이스(52)가 각 접촉 패드(38)로부터 대응하는 비아 홀(50)까지의 경로가 된다. 트래이스(52)는 금속 패터닝 공정으로 형성되어 접촉 패드(38)를 비아 홀(50)에 연결시키고, 이것은 나중 단계에서 전도성 재료로 충진될 것이다. 트래이스(52)는 도시된 바와 같이, 접촉 패드 및 비아 홀 각 쌍에 제공된다. 일부 비아 홀(50)은 어떤 전기적 기능도 수행하지 않는 더미 비아들이다. 따라서, 금속 트래이스(52)는 장치 기능에 따라서 모든 비아에 경로화가(route) 필요하지 않다.
도 6a에서, 금속 충진된 비아(54)를 구비한 쏘우 스트리트 안내부(36)에 의해 분리된 그것의 다수 다이(32)를 구비한 반도체 웨이퍼(30)가 도시되고 있다. 전도성 재료가, 금속 비아(54)를 형성하기 위한 도금 또는 플러깅(plugging)과 같은 증착 공정들을 통해서 비아 홀(50)내에 증착된다. 동일한 전도성 재료가 또한 비아 홀(53)에 증착되어 금속 비아(54)를 형성한다. 전도성 재료는 구리(Cu), 알루미늄(Al), 텅스텐(W) 또는 그들의 합금, 또는 다른 전도성 재료의 혼합물일 수 있다. 금속 비아(54)가 유기재료 속에 형성되고 유기 재료(48)에 의해 감싸진다. 금속 비아(56)가 접촉 패드(38) 및 웨이퍼(30)의 액티브 영역 속에 형성되고 그것들에 의해 감싸진다. 금속 비아(54)는 트래이스(52)를 경유하여 접촉 패드(38)에 전기적으로 연결된다. 트래이스(52)는 도시된 바와 같이 접촉 패드 및 금속 비아의 각 쌍에 대해서 제공된다. 도 6b는 선 6b-6b를 따른 웨이퍼(30)의 단부도로서, 트래이스(52)를 통하여 접촉 패드(38)에 전기적으로 연결된 금속 비아(54)와 접촉 패드(38)에 직접적으로 연결된 금속 비아(56)를 도시하고 있다. 금속 비아(54)의 하부는 다이싱 테이프(40)와 일치한다. 웨이퍼 지지 시스템(49)은 다이(32)를 분리하기 위한 제 2싱귤레이팅 또는 최종 싱귤레이팅 동안에 그 웨이퍼의 구조적 지지를 위해서 다이싱 테이프(58)로 대체된다. 금속 비아(54, 56)의 하부가 다이싱 테이프(58)와 동일한 면을 유지한다.
리디스트리뷰션 층(RDL)이 웨이퍼(30)의 백사이드에 형성될 수 있다. 백사이드 RDL은 중간 전도 층으로 작용하여 액티브 및 패시브 회로를 포함하는 아이의 다양한 영역에 전기적 신호를 경로화 하고, 도 15-18에 도시된 바와 같이, 패키지 집적 동안에 다양한 전기적 상호접속 선택을 제공한다. 리패시베이션 층이 전기적 절연을 위해서 백사이드 RDL의 개개 노드들 사이에 형성된다. 백사이드 RDL 및 패시베이션 층의 형성은 발명의 명칭이 "백사이드 리디스트리뷰션 층을 구비한 쏘우 스트리트상의 관통 홀 비아를 갖는 반동체 웨이퍼"이고, 변리사 서류 번호 제 125155.00033인 미합중국 특허 출원(계속중)에 개시되었다.
도 7a-7b에서, 금속 비아(54)가 컷팅 공구(70)에 의해 중심 영역(68)이 관통되어 컷팅된다. 하나의 실시예에서, 컷팅 공구(70)는 쏘우 또는 레이저일 수 있다. 그 컷팅은 RDL(58)를 아래로 관통하여 다이싱 테이프(62)까지 연장되어 금속 비아(54)를 완전히 절단하여 두 개의 동일한 반원형 비아(64)로 된다. 픽업 및 위치설정 작동들은 다이싱 테이프(58)로부터 개별적인 유니트로서 다이(32)를 제거한다.
도 8a에서, 반도체 다이(32)는 쏘우 스트리트 상의 금속 비아(64) 및 관통 실리콘 금속 비아(56)를 구비하는 것으로 도시되었다. 도 8b는 선 8b-8b에서 본 다이(32)의 단부도로서, 도 1-7의 제조 단계들에서 생성된 다이(32)의 실리콘을 관통하여 형성된 금속 비아 및 쏘우 스트리트상의 금속 비아 구조를 도시하고 있다.
도 9a에서, 반도체 다이(32)는 쏘우 스트리트 상의 또 다른 금속 비아(64) 및 관통 실리콘 금속 비아(56)를 구비하는 것으로 도시되었다. 도 9b는 선 9b-9b에서 본 다이(32)의 단부도로서, 도 1-7의 제조 단계들에서 생성된 다이(32)의 실리콘을 관통하여 형성된 금속 비아 및 쏘우 스트리트상의 금속 비아 구조를 도시하고 있다. RDL(74)및 리패시베이션 층(76)이 다이(32) 백사이드에 도시되었다. RDL(74)은 니켈(Ni), 니켈바나듐(NiV), 구리 또는 구비합금으로 만들어질 수 있다. RDL(74)은 액티브 및 패시브 회로들을 포함하는 다이의 다양한 영역에 전기적 신호들을 경로화하기 위한 중간 전도층으로 작용하고, 도 15-18에 도시된 바와 같이, 패키지 집적 동안에 다양한 전기적 상호 접속 선택들을 제공한다. 리패시베이션 층(76)이 전기적 절연을 위해 백사이드 RDL(74)의 개개 노드들 사이에 형성된다. 리패시베이션 층은 질화실리콘(SiN), 이산화실리콘(SiO2), 산질화실리콘(SiON), 폴리이미드, 벤조사이클로뷰텐(BCB), 폴리벤조옥사졸(PBO) 또는 다른 절연재료로 제조될 수 있다.
도 10a에서, 트래이스(52)에 의해 금속 비아(80)에 연결된 접촉 패드(38)를 구비한 반도체 다이(32)가 도시되고 있다. 도 10b는 선 10b-10b를 따르는 다이(32)의 단부도로서, 쏘우 스트리트(36)를 따르는 금속 비아(80)를 도시하고 있다. 금속 비아는 50과 같은 두 비아 홀들이 유기 재료(48)에서 나란하게 형성되는 것을 제외하고는 도 1-7에 기술된 단계에 의해 제조된다. 나란한 비아 홀(50)은 유기 재료(48)에 의해 분리된다. 전도성 트래이스(52)는 접촉 패드(38) 및 비아 홀(50)에 접촉된다. 나란한 비아홀들이 금속 비아(80)형성을 위해 전도성 재료로 충진된다.
도 11a에서, 트래이스(52)에 의해 금속 비아(80)에 연결된 접촉 패드(38)를 구비한 반도체 다이(32)가 도시되었다. 선 11b-11b를 따르는 다이(32)의 단부도인 도 11b에 도시된 바와 같이, 다이(32) 분리를 위한 최종 싱귤레이팅 동안에 웨이퍼의 구조적 지지를 위해서, 다이싱 테이프가 반도체 웨이퍼(30)의 백사이드에 인가된다. 다수 다이(32) 분리를 위한 제 2또는 최종 싱귤레이션은 70과 같은 컷팅 공구로 나란한 비아들(80)사이에서 선(82)를 따라 유기 재료(48)를 관통하여 컷팅된다. 금속 비아들(80)사이의 싱귤레이션은 관통 실리콘 비아들(56)과 조합되어 쏘우 스트리트 구조상에 금속 비아들을 만든다.
도 12a에서, 트래이스(52)에 의해 금속 비아(80)에 연결된 접촉 패드(38)를 구비한 반도체 다이(32)가 도시되었다. 도 12b는 선 12b-12b를 따르는 다이(32)의 단부도인데, 쏘우 스트리트 구조상의 금속 비아를 도시하고 있다. 금속의 완전한 원형 비아들은 도 1-7, 10-11에 기재된 단계들에 의해 제조된다. 50과 같은 나란한 비아 홀이 유기 재료(48)에 의해 분리된다. 52와 같은 전도성 트래이스는 접촉 패드 및 비아 홀에 연결된다. 나란한 비아 홀들은 전도성 재료로 충진되어 금속 비아(80)를 형성한다. 다수 다이(32)를 분리시키기 위한 최종 싱귤레이션은 나란한 금속 비아(80) 사이의 유기 재료(48)를 관통하여 컷팅되어 관통 실리콘 비아(56)와 조합되어 쏘우 스트리트 구조상에 금속 비아를 초래한다.
도 13은 도 14는 직접적인 비아 금속 본딩을 사용하는 다이 대 다이 적층을 도시하고 있다. 다수 다이(32)가 도시된 바와 같이 적층되어 특수한 응용에 맞추어진다. 금속 반원 비아(64)들 각각은 직접적인 비아 금속 본딩 공정을 사용하여 유니온(90)에 의해 도시된 바와 같이 함께 조인될 수 있다. 비아들(64,56)의 조합은 적층 다이(32)의 전기적 접속을 위한 보다 큰 상호 접속 신축성을 제공한다. 또 한, 금속의 완전한 원형 비아(80) 및 관통 실리콘 비아(56)를 구비한 반도체 다이(32)가 직접적인 비아 금속 본딩 공정을 사용하여 유니온(90)에 의해 함께 조인될 수 있다.
도 14는 솔더 페이스트로 비아 본딩을 사용하는 다이 대 다이 적층을 도시하고 있다. 다수 다이(32)가 도시된 바와 같이 적층되어 특수한 응용에 맞추어진다. 금속 비아(64)와 관통 실리콘 비아들 각각은 솔더 페이스트(92) 리플로 공정에 의해 도시된 바와 같이 함께 조인되어 적층 다이(32) 각각 사이에 강력한 금속 본딩을 만들 수 있다. 비아들(64,56)의 조합은 적층 다이(32)의 전기적 접속을 위한 보다 큰 상호 접속 신축성을 제공한다. 또한, 금속비아(80) 및 관통 실리콘 비아(56)를 구비한 반도체 다이(32)가 리플로어 공정을 사용하여 솔더 페이스트에 의해 함께 조인될 수 있다.
도 15-18은 쏘우 스트리트상에 형성된 THV 및 실리콘상의 THV를 갖는 상호 접속 기술들을 부분적으로 사용하는 다양한 패키징 응용들을 도시하고 있다. 도 15는 부착부(102)로 다이(32)에 부착된 반도체 다이(100)를 도시하고 있다. 다이(100)는 와이어 본드(104)를 통하여 다이(32)상의 금속 비아(64)에 전기적으로 연결된다. 다이(32)는 기판(104)에 의해 지지된다. 금속 비아(64, 56)들이 전도 층(110)을 통하여 솔더 범프(108)에 전기적으로 연결된다. 패키지들이 에폭시 캡슐화체(112)에 의해 시일된다.
도 16은 부착부(124)로 다이(122)에 부착된 반도체 다이(120)를 도시하고 있다. 다이(120)는 와이어 본드(126)를 통하여 다이(32)상의 금속 비아(64)에 전기적으로 연결된다. 다이(122)는 솔더 범프(128)을 통해서 다이(32)의 금속 비아(56)에 전기적으로 연결된다. 다이(32)는 기판(130)에 의해 지지된다. 금속 비아(64, 56)들이 전도 층(134)을 통하여 솔더 범프(132)에 전기적으로 연결된다. 패키지들이 에폭시 캡슐화체(136)에 의해 시일된다.
도 17은 본드 와이어(152)를 경유하여 다이(32)의 금속 비아들(64 또는 80)에 전기적으로 연결된 반도체 다이(140)를 도시하고 있다. 반도체 다이(154)는 와이어 본드(156) 및 전도 층(158)을 경유하여 다이(32)의 금속 비아들(64, 56)에 전기적으로 연결된다. 다이(32, 140)들은 기판(160)에 의해 지지된다. 전체 조립체가 기판(161)에 장착된다. 기판(160)으로부터의 와이어 본드(162)가 전도층(166)을 통해서 솔더 범프(164)에 전기적 접속을 제공한다. 패키지들이 에폭시 캡슐화체(168)에 의해 케이싱된다. 몰딩 화합물(170)이 다이(154)를 캡슐화시킨다.
도 18은 솔더 범프(182)로 다이(32)에 전기적으로 연결된 반도체 다이(180)를 도시하고 있다. 패시브 장치(184) 또한 솔더 페이스트(186)로 금속 비아(64)에 연결된다. 다이(32)는 부착부(192)로 다이(190)를 포함하는 반도체 패키지에 장착된다. 다이(190)는 와이어 본드(194), 전도 층(196, 198)을 통해서 솔더 범프(200)에 전기적으로 연결된다. 반도체 다이(32, 180, 190)의 조립체가 기판(202)에 의해 지지된다. 금속 비아(56)가 와이어 본드(204) 및 전도 층(198)을 통해서 솔더 범프(200)에 전기적으로 연결된다. 패키지들이 에폭시 캡슐화체(206)에 의해 시일된다. 언더필 재료(208)가 응력 릴리프를 제공한다.
요약하면, 쏘우 스트리트상에 형성된 THV 및 실리콘 상에 형성된 THV를 구비 한 적층성 반도체 다이가 기술되었다. 전기적 상호접속이 리패시베이션 층에 의해 분리된 리디스트리뷰션 층외에, 쏘우 스트리트상의 THV 및 실리콘상의 THV를 사용하여 이루어져서 신호 경로화 선택 및 밀도를 증가시킨다. RDL 외에 쏘우 스트리트상의 THV 및 실리콘 상의 THV는 패키지 내에서 보다 많은 신호 경로화 기능 및 신축성을 제공한다.
본 발명의 하나 이상의 실시예들이 상세히 기술되었지만, 다음의 청구범위에 기술된 본 발명의 범위를 이탈하지 않는 한 그 실시예들에 변형과 변화가 가능함을 이해할 것이다.
도 1a-1b는 쏘우 스트리트 안내부에 의해 분리된 다수 다이를 갖는 반도체 웨이퍼의 정면도 및 측면도;
도 2a-2b는 쏘우 스트리트 안내부에 형성된 트랜치를 구비한 반도체 웨이퍼의 정면도 및 측면도;
도 3a-3b는 쏘우 스트리트 안내부를 확대 도시하는 정면도 및 측면도;
도 4a-4b는 유기 재료로 충진된 확대된 쏘우 스트리트에 대한 정면도 및 측면도;
도 5a-5b는 쏘우 스트리트 안내부의 유기 재료를 관통하는 비아 홀 및 다이 액티브 영역의 비아 홀을 형성시키는 것에 대한 정면도 및 측면도;
도 6a-6b은 비아 홀에 전도성 재료를 증착시키는 것에 대한 정면도 및 측면도;
도 7a-7b는 쏘우 스트리트의 금속 비아를 두 반원 비아로 컷팅하는 것에 대한 정면도 및 측면도;
도 8a-8b는 쏘우 스트리트를 따라서 형성된 금속 비아와 다이 액티브 영역에 형성된 금속 비아를 구비한 반도체 다이의 정면도 및 측면도;
도 9a-9b는 다이의 백사이드상에 형성된 리디스트리뷰션 층을 구비한 반도체 다이의 정면도 및 측면도;
도 10a-10b는 쏘우 스트리트를 따라 형성된 두 개의 나란한 금속 비아들에 대한 정면도 및 측면도;
도 11a-11b는 다이를 분리하기 위한 두 개의 나란한 금속 비아들 사이에서 유기 재료를 컷팅하는 것에 대한 정면도 및 측면도;
도 12a-12b는 쏘우 스트리트를 따라는 완전 원형 비아들과 다이 액티브 영역에 형성된 비아들을 구비한 반도체 다이의 정면도 및 측면도;
도 13은 금속 대 금속의 직접적인 비아 본딩을 사용하는 다이 대 다이의 적층을 도시하는 도면;
도 14는 솔더 페이스트로 비아 본딩을 사용하는 다이 대 다이의 적층을 도시하는 도면;
도 15는 와이어 본드로 제 2 다이에 연결된 금속 비아를 구비한 반도체 다이를 도시하는 도면;
도 16은 본드 와이어 및 솔더 범프로 제 2 다이에 연결된 금속 비아들을 구비한 반도체 다이에 대한 도면;
도 17은 쏘우 스트리트 상의 금속 비아들과 다이 액티브 영역의 금속 비아들을 사용하는 상호접속 다이에 대한 다른 실시예에 대한 도면; 그리고
도 18은 쏘우 스트리트 상의 금속 비아들과 다이 액티브 영역의 금속 비아들을 사용하는 상호접속 다이에 대한 다른 실시예에 대한 도면이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
30 : 웨이퍼 32 : 다이
38 : 접촉 패드 40 : 다이싱 테이프
42 : 트랜치 42 : 컷팅 공구
52 : 트래이스 54 : 비아

Claims (28)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 반도체 웨이퍼에 있어서,
    각 다이의 액티브 영역의 제 1 면 상에 위치된 접촉 패드를 구비한 다수의 다이, 및 각 다이 사이에 위치한 쏘우 스트리트 안내부;
    상기 다이의 제1 면 높이까지 쏘우 스트리트 안내부 내에 증착된 유기 재료;
    상기 유기 재료 내에 형성된 다수 제 1 금속 비아;
    상기 다이의 상기 액티브 영역에 반도체 웨이퍼를 관통하여 형성된 다수의 제 2 금속 비아; 그리고
    상기 접촉 패드와 제 1 금속 비아를 연결시키는 다수 트래이스를 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  9. 제 8 항에 있어서,
    상기 제 1 면 맞은편인 상기 다이의 제 2 면 상에 형성된 다수 리디스트리뷰션 층(RDL); 그리고
    상기 다이의 상기 제 2 면 상의 상기 RDL 사이에 형성된 다수 리패시베이션 층들을 또한 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  10. 제 8 항에 있어서,
    상기 다이가 적층 가능하고, 적층될 때에 상기 제 1 및 제 2 금속 비아에 의해 연결되는 것을 특징으로 하는 반도체 웨이퍼.
  11. 삭제
  12. 제 8 항에 있어서,
    상기 반도체 웨이퍼가, 상기 트래이스에 의해 상기 접촉 패드에 전기적으로 연결된 다수의 반원형 금속 비아를 형성하도록 제1 금속 비아를 통해서 싱귤레이트되는 것을 특징으로 하는 반도체 웨이퍼.
  13. 제 8 항에 있어서,
    제1 금속 비아가 인접한 다이 상의 상기 접촉 패드들 사이에 나란하게 형성되는 것을 특징으로 하는 반도체 웨이퍼.
  14. 제 13항에 있어서,
    상기 반도체 웨이퍼가, 상기 트래이스에 의해 상기 접촉 패드에 전기적으로 연결된 다수의 원형 금속 비아를 형성하도록 제1 금속 비아들 사이의 상기 유기 재료를 통하여 싱귤레이트되는 것을 특징으로 하는 반도체 웨이퍼.
  15. 삭제
  16. 반도체 패키지에 있어서,
    다수의 적층 다이로서, 각 다이가
    (a) 다이의 액티브 영역의 제 1 면상에 위치된 다수 접촉 패드,
    (b) 상기 다이 주변을 따라서 형성된 유기 재료로서 다이의 제1 면 높이까지 증착된 유기 재료,
    (c) 상기 유기 재료를 관통하여 형성된 다수의 제 1 금속 비아,
    (d) 상기 다이의 상기 액티브 영역을 통해 형성된 다수 제 2 금속 비아; 그리고
    (e) 상기 제 1 금속 비아를 상기 접촉 패드에 전기적으로 연결하는 다수 트래이스를 포함하고,
    상기 제 1 및 제 2 금속 비아는 적층된 다이 사이에 전기적 상호연결을 제공하는 다수의 적층된 다이;
    제 1 면의 맞은편의 다이의 제 2 면 상에 형성된 다수의 리디스트리뷰션층(RDL); 그리고
    상기 다이의 제 2 면 상의 RDL 사이에 형성된 다수의 리패시배이션층을 포함하는 반도체 패키지.
  17. 삭제
  18. 제 16 항에 있어서,
    상기 제1 금속 비아가 반원형 금속 비아를 포함함을 특징으로 하는 반도체 패키지.
  19. 제 16항에 있어서,
    상기 제1 금속 비아가 원형 금속 비아를 포함함을 특징으로 하는 반도체 패키지.
  20. 제 19항에 있어서,
    상기 제 2 금속 비아가 접촉 패드를 통해 형성됨을 특징으로 하는 반도체 패키지.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 반도체 패키지 제조 방법에 있어서,
    다이의 제 1 면 상에 위치된 접촉 패드를 갖는 다수 다이를 포함하는 반도체 웨이퍼를 제공하는 단계;
    상기 다이의 주변 둘레에 상기 다이의 제1 면 높이까지 유기 재료를 증착하는 단계;
    상기 유기 재료를 관통하여 다수의 제 1 전도 비아를 형성하는 단계;
    상기 다이를 관통하여 다수의 제 2 전도 비아를 형성하는 단계;
    상기 제 1 전도 비아를 상기 접촉 패드에 전기적으로 연결시키는 전도 트래이스를 형성하는 단계;
    상기 다이의 제 1 면 맞은편 다이의 제 2 면상에 다수의 리디스트리뷰션층(RDL)을 형성하는 단계;
    상기 다이의 제 2 면상의 RDL 사이에 리패시배이션층을 형성하는 단계;
    상기 다이를 분리시키도록 상기 반도체 웨이퍼를 싱귤레이팅하는 단계;
    상기 다이를 적층하는 단계; 그리고
    상기 제 1 및 제 2 전도 비아를 사용하여 적층된 다이를 전기적으로 상호 연결시키는 단계를 포함하는 반도체 패키지 제조 방법.
  26. 제 25 항에 있어서,
    상기 반도체 웨이퍼를 싱귤레이팅하는 단계는,
    하나 이상의 제 1 전도 비아를 관통하여 절삭하여, 제 1 전도 트래이스에 의하여 제 1 접촉 패드에 전기적으로 연결된 제 1 반원형 비아를 형성하도록 하고, 그리고
    제 2 전도 트래이스에 의하여 제 2 접촉 패드에 전기적으로 연결된 제 2 반원형 비아를 형성하도록 함을 포함함을 특징으로 하는 반도체 패키지 제조 방법.
  27. 제 25 항에 있어서,
    상기 제 1 전도 비아 2개를 나란히, 그리고 제 1 다이 상에 위치하는 제 1 접촉 패드와, 제 1 다이에 인접한 제 2 다이 상에 위치하는 제 2 접촉 패드 사이에 직접 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  28. 제 25 항에 있어서,
    상기 반도체 웨이퍼를 싱귤래이팅하는 단계는,
    상기 제 1 전도 비아들 사이에 위치하는 유기 재료를 관통(through)절삭하는 단계를 포함하는 반도체 패키지 제조 방법.
KR1020080093390A 2007-09-25 2008-09-23 반도체 웨이퍼, 반도체 패키지 및 그 제조 방법 KR101555708B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/861,251 2007-09-25
US11/861,251 US7902638B2 (en) 2007-05-04 2007-09-25 Semiconductor die with through-hole via on saw streets and through-hole via in active area of die

Publications (2)

Publication Number Publication Date
KR20090031829A KR20090031829A (ko) 2009-03-30
KR101555708B1 true KR101555708B1 (ko) 2015-09-25

Family

ID=40586523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080093390A KR101555708B1 (ko) 2007-09-25 2008-09-23 반도체 웨이퍼, 반도체 패키지 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7902638B2 (ko)
KR (1) KR101555708B1 (ko)
SG (2) SG170083A1 (ko)
TW (1) TWI373110B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101185886B1 (ko) 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
US7972902B2 (en) * 2007-07-23 2011-07-05 Samsung Electronics Co., Ltd. Method of manufacturing a wafer including providing electrical conductors isolated from circuitry
KR101469770B1 (ko) * 2007-11-21 2014-12-09 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
KR101465948B1 (ko) * 2007-12-27 2014-12-10 삼성전자주식회사 웨이퍼 레벨 스택 패키지 및 웨이퍼 레벨 스택 패키지 제조방법
US8072079B2 (en) 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
US7704796B2 (en) * 2008-06-04 2010-04-27 Stats Chippac, Ltd. Semiconductor device and method of forming recessed conductive vias in saw streets
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US8080885B2 (en) * 2008-11-19 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with multi level contact and method of manufacture thereof
US7982298B1 (en) * 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8093711B2 (en) * 2009-02-02 2012-01-10 Infineon Technologies Ag Semiconductor device
KR20100096879A (ko) * 2009-02-25 2010-09-02 삼성전자주식회사 구리 패드를 포함하는 반도체 소자, 그 적층 구조 및 그 제조 방법
US7847382B2 (en) * 2009-03-26 2010-12-07 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US20110068478A1 (en) * 2009-03-26 2011-03-24 Reza Argenty Pagaila Integrated circuit packaging system with package stacking and method of manufacture thereof
US20100270668A1 (en) * 2009-04-28 2010-10-28 Wafer-Level Packaging Portfolio Llc Dual Interconnection in Stacked Memory and Controller Module
US8098462B2 (en) * 2009-06-19 2012-01-17 Tdk Corporation Manufacturing method of thin-film magnetic head, wafer for thin-film magnetic head and thin-film magnetic head
US8587129B2 (en) * 2009-07-31 2013-11-19 Stats Chippac Ltd. Integrated circuit packaging system with through silicon via base and method of manufacture thereof
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
US7867821B1 (en) * 2009-09-18 2011-01-11 Stats Chippac Ltd. Integrated circuit package system with through semiconductor vias and method of manufacture thereof
US8822281B2 (en) 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
KR101825149B1 (ko) * 2010-03-03 2018-02-02 조지아 테크 리서치 코포레이션 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법
US20120007211A1 (en) * 2010-07-06 2012-01-12 Aleksandar Aleksov In-street die-to-die interconnects
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
DE102010041129A1 (de) * 2010-09-21 2012-03-22 Robert Bosch Gmbh Multifunktionssensor als PoP-mWLP
CN103229290B (zh) 2010-11-23 2016-10-05 罗伯特·博世有限公司 薄芯片在载体衬底上的低共熔压焊
US8883561B2 (en) 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US9324659B2 (en) * 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
US9418876B2 (en) 2011-09-02 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of three dimensional integrated circuit assembly
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US8664768B2 (en) * 2012-05-03 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer having a defined through via pattern
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR102053349B1 (ko) 2013-05-16 2019-12-06 삼성전자주식회사 반도체 패키지
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9524942B2 (en) * 2013-12-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-substrate packaging on carrier
US9196592B2 (en) 2014-01-10 2015-11-24 International Business Machines Corporation Methods of managing metal density in dicing channel and related integrated circuit structures
US9610543B2 (en) * 2014-01-31 2017-04-04 Infineon Technologies Ag Method for simultaneous structuring and chip singulation
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US10593562B2 (en) 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
US9691634B2 (en) 2015-04-02 2017-06-27 Abexl Inc. Method for creating through-connected vias and conductors on a substrate
US12087629B2 (en) * 2015-05-18 2024-09-10 Adeia Semiconductor Technologies Llc Through-dielectric-vias (TDVs) for 3D integrated circuits in silicon
KR102470168B1 (ko) * 2015-12-08 2022-11-23 삼성전기주식회사 패키지기판
CN107686092A (zh) * 2016-08-04 2018-02-13 北京卓锐微技术有限公司 晶圆结构及晶圆加工方法
WO2019191621A1 (en) 2018-03-30 2019-10-03 Samtec, Inc. Electrically conductive vias and methods for producing same
KR102532205B1 (ko) 2018-07-09 2023-05-12 삼성전자 주식회사 반도체 칩 및 그 반도체 칩을 포함한 반도체 패키지
CN111682003B (zh) * 2019-03-11 2024-04-19 奥特斯奥地利科技与系统技术有限公司 包括具有竖向贯通连接件的部件的部件承载件
US11424212B2 (en) * 2019-07-17 2022-08-23 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
EP4042479A4 (en) 2019-09-30 2023-11-01 Samtec Inc. ELECTRICALLY CONDUCTIVE VIA HOLES AND METHODS OF PRODUCING THEM
US11456289B2 (en) * 2019-12-27 2022-09-27 Micron Technology, Inc. Face-to-face semiconductor device with fan-out porch
US20210375845A1 (en) * 2020-05-27 2021-12-02 Qualcomm Incorporated Package cavity for enhanced device performance with an integrated passive device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221372A (ja) 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
KR100637287B1 (ko) * 2002-04-16 2006-10-24 가부시끼가이샤 르네사스 테크놀로지 반도체장치의 제조방법과 이것을 사용한 전자기기

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2183854C2 (ru) 1993-05-20 2002-06-20 Мур Бизнес Формз, Инк. Система заявок и система сопровождения заявок
US5973396A (en) * 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
US6157915A (en) 1998-08-07 2000-12-05 International Business Machines Corporation Method and apparatus for collaboratively managing supply chains
US6889197B2 (en) 2000-01-12 2005-05-03 Isuppli Inc. Supply chain architecture
US20020049622A1 (en) 2000-04-27 2002-04-25 Lettich Anthony R. Vertical systems and methods for providing shipping and logistics services, operations and products to an industry
US20020013721A1 (en) 2000-05-22 2002-01-31 Alan Dabbiere System, method and apparatus for integrated supply chain management
US20020042755A1 (en) 2000-10-05 2002-04-11 I2 Technologies, Us, Inc. Collaborative fulfillment in a distributed supply chain environment
US7506438B1 (en) * 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
US6747348B2 (en) 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
US7199449B2 (en) * 2004-08-24 2007-04-03 Micron Technology, Inc. Wafer backside removal to complete through-holes and provide wafer singulation during the formation of a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637287B1 (ko) * 2002-04-16 2006-10-24 가부시끼가이샤 르네사스 테크놀로지 반도체장치의 제조방법과 이것을 사용한 전자기기
JP2004221372A (ja) 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法

Also Published As

Publication number Publication date
KR20090031829A (ko) 2009-03-30
US20080272465A1 (en) 2008-11-06
TW200915509A (en) 2009-04-01
US8815643B2 (en) 2014-08-26
US20120244661A9 (en) 2012-09-27
SG170083A1 (en) 2011-04-29
TWI373110B (en) 2012-09-21
US20110124156A1 (en) 2011-05-26
SG151167A1 (en) 2009-04-30
US7902638B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
KR101555708B1 (ko) 반도체 웨이퍼, 반도체 패키지 및 그 제조 방법
KR101510890B1 (ko) 반도체 웨이퍼 및 반도체 장치 제조 방법
US8021923B2 (en) Semiconductor package having through-hole vias on saw streets formed with partial saw
US8072079B2 (en) Through hole vias at saw streets including protrusions or recesses for interconnection
US10651139B2 (en) Semiconductor device and method of forming wafer level ground plane and power ring
US7790576B2 (en) Semiconductor device and method of forming through hole vias in die extension region around periphery of die
US9331002B2 (en) Semiconductor device and method of forming through vias with reflowed conductive material
US20100164079A1 (en) Method of manufacturing an assembly and assembly
US20120049347A1 (en) Semiconductor structure having conductive vias and method for manufacturing the same
KR100919860B1 (ko) Ｔｓｖ를 가지는 반도체 칩 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 5