Nothing Special   »   [go: up one dir, main page]

KR101510890B1 - 반도체 웨이퍼 및 반도체 장치 제조 방법 - Google Patents

반도체 웨이퍼 및 반도체 장치 제조 방법 Download PDF

Info

Publication number
KR101510890B1
KR101510890B1 KR20080093365A KR20080093365A KR101510890B1 KR 101510890 B1 KR101510890 B1 KR 101510890B1 KR 20080093365 A KR20080093365 A KR 20080093365A KR 20080093365 A KR20080093365 A KR 20080093365A KR 101510890 B1 KR101510890 B1 KR 101510890B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
conductive
delete delete
die
semiconductor
Prior art date
Application number
KR20080093365A
Other languages
English (en)
Other versions
KR20090031828A (ko
Inventor
도병태
힙 호에 쿠안
린다 페이 이 추아
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20090031828A publication Critical patent/KR20090031828A/ko
Application granted granted Critical
Publication of KR101510890B1 publication Critical patent/KR101510890B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 웨이퍼는 각 다이 제 1 면상에 위치된 접촉 패드를 갖는 다수 다이를 포함한다. 금속 비아들이 쏘우 스트리트 안내부의 트랜치에 형성되고, 유기 재료에 의해 둘러싸인다. 트래이스는 접촉 패드 및 금속 비아를 연결시킨다. 금속 비아는 반-원형 비아 또는 완전 원형일 수 있다. 금속 비아들은 유기 재료에 의해 둘러싸인다. 리디스트리뷰션 층(RDL)이 제 1 면 맞은편인 다이 제 2 면에 형성된다. RDL 및 THV는 인접한 다이에 팽창된 상호 접속 신축성을 제공한다. 리패시베이션 층들이 전기적 절연을 위해서 다이 제 2 면의 RDL 사이에 형성된다. 상기 다이는 적층가능하고 다른 다이와 함께 반도체 패키지에 위치될 수 있다. RDL은 인접한 다이에 전기적 상호 접속을 제공한다. 본드 와이어 및 솔더 범프가 또한 반도체 다이에 전기적 접속을 제공한다.
적층 다이, 반도체 웨이퍼, 금속 트래이스, 관통 홀 비아, 전기적 연결, 솔더 범프, 솔더 볼

Description

반도체 웨이퍼 및 반도체 장치 제조 방법{A SEMICONDUCTOR WAFER AND A METHOD OF MAKING A SEMICONDUCTOR DEVICE}
본 발명은 일반적으로 반도체 패키지, 특히 백사이드 디스트리뷰선 층을 구비한 쏘우 스트리트를 따라 형성된 관통-홀 비아를 갖는 적층성 반도체 다이에 관한 것이다.
반도체 장치들은 현대 사회에 사용되는 많은 제품들에서 발견 된다. 반도체들은 오락용, 통신용, 네트워크용, 컴퓨터용, 그리고 가정용 아이템 시장에서의 응용에서 발견된다. 산업용 및 상업용 마켓에서, 반도체들은 군사용, 우주 항공용, 자동차용, 산업용 콘트롤러 및 사무용 장비에서 발견된다.
반도체 장치들의 제조는 다수 다이를 갖는 웨이퍼 형성을 포함한다. 각 다이는 수백 내지 수천의 트랜지스터, 다양한 전기적 기능을 수행하는 다른 액티브 및 패시브 장치들을 포함한다. 주어진 하나의 웨이퍼에 대해서, 그 웨이퍼로부터의 각 다이는 동일한 적기적 기능을 수행한다. 프론트-엔드(front-end) 제조는 일반적으로 웨이퍼 상에 반도체 장치를 형성하는 것을 의미한다. 최종 웨이퍼는 트 랜지스터 및 다른 액티브 및 패시브 부품들을 포함하는 액티브 사이드를 갖는다. 백-엔드(back-end) 제조는 최종 웨이퍼를 개별적인 다이로 컷팅 또는 싱귤레이팅(singulating)하고 구조적 지지 및/또는 환경적 분리를 위해서 패키징하는 것을 의미한다.
반도체 제조자들은 패키징 기술을 점진적으로 채용하고 있는데, 그것은 반도체 장치들 사이의 3차원(3D) 상호 접속을 포함한다. 그 3차원 상호 접속은 크기 감소, 감소된 상호 접속 길이 및 상이한 기능들을 갖는 장치들을 3D 패키지로의 집적과 같은 특성들을 제공한다. 3D 상호 접속을 구현하는 하나의 방법은 관통-홀 비아(through-hole via, THV)의 사용을 포함한다. THV는 일반적으로 쏘우 스트리트 안내부를 따라서 다이 주변에 위치된다. 전부는 아니지만 대부분의 반도체 패키지는 THV를 사용해서 인접한 다이 사이의 신호들을 경로화(route) 시킨다. 그러나, THV 단독으로는 신호 경로화 선택을 제한하고 신호 경로화 밀도를 감소시킨다. 오늘날 고밀도 패키징은 고밀도 및 신축성 상호 접속 능력을 필요로 하는데, 이것은 THV를 통해서 달성하기 어렵다.
THV를 갖는 반도체 웨이퍼에서 신호 경로화 선택과 밀도를 증가시킬 필요성이 존재한다.
하나의 실시예에서, 본 발명은 각 다이의 제 1 면에 위치된 접촉 패드를 구비한 다수 다이를 갖고, 각 다이 사이에 쏘우 스트리트 안내부를 갖는 반도체 웨이퍼 형성단계, 쏘우 스트리트 안내부 사이에 트랜치를 형성하는 단계, 상기 트랜치를 유기 재료로 충진시키는 단계, 상기 유기 재료에 다수 비아 홀을 형성시키는 단계, 상기 접촉 패드와 비아 홀들 사이에 트래이스를 형성시키는 단계, 금속 비아를 형성시키기 위해 상기 비아 홀들에 도전 재료를 융착시키는 단계, 상기 제 1 면 맞은 편인 다이 제 2 면 상에 리디스트리뷰션 층(RDL)을 형성시키는 단계, 다이 제 2 면 상의 RDL 사이에 리패시베이션 층들을 형성시키는 단계, 그리고 다이를 개개의 유니트로 분리시키기 위해 쏘우 안내부를 따라서 반도체 웨이퍼를 싱귤레이팅시키는 단계를 포함하는 반도체 웨이퍼 형성방법을 제공한다.
다른 실시예에서, 본 발명은 각 다이의 제 1 면 상에 위치된 접촉 패드를 구비한 다수 다이를 포함하는 반도체 웨이퍼를 제공한다. 그 반도체 웨이퍼는 각 다이 사이에 쏘우 스트리트 안내부를 갖는다. 다수 제 1 금속 비아가 쏘우 스트리트 안내부에 형성되고 유기 재료에 의해 둘러싸인다. 다수 트래이스가 접촉 패드와 금속 비아를 연결시킨다. 다수 RDL이 제 1 면 맞은편인 제 2 면 상에 형성된다. 다수 리패시베이션 층들이 다이 제 2 면의 RDL 사이에 형성된다.
다른 실시예에서, 본 발명은 다수 적층 다이들을 포함하는 반도체 패키지를 제공한다. 각 다이는, 다이 제 1 면 상에 위치된 다수 접촉 패드, 다이 주변을 따라서 형성된 다수 금속 비아, 금속 비아를 접촉 패드에 전기적으로 연결시키는 다수 트래이스, 제 1 면 맞은 편인 다이 제 2 면 상에 형성된 다수 RDL, 그리고 다이 제 2 면 상의 RDL 사이에 형성된 다수 리패시베이션 층들을 포함한다. RDL은 적층 다이사이에 전기적 상호작용을 제공한다.
다른 실시예에서, 본 발명은, 접촉 패드와, 다수 트래이스를 통해서 접촉 패드에 전기적으로 연결된 다이 주변을 따라서 제 1면상에 형성된 금속 비아를 갖는 제 1 반도체 다이를 포함하는 반도체 패키지를 제공한다. 제 1 반도체 다이는 또한, 제 1 면 맞은편인 다이 제 2 면 상에 형성된 다수 RDL과, 다이 제 2 면 상의 RDL 사이에 형성된 다수 리패시베이션 층들을 포함한다. 제 2 반도체 다이는 제 1 반도체 다이에 인접하여 위치되고, RDL을 통해서 제 1 반도체 다이에 전기적으로 연결된다.
적층성 반도체 다이가 쏘우 스트리트에 형성된 THV와 함께 기술되었다. 반도체 다이는 리패시베이션 층에 의해 분리된 리디스트리뷰션 층을 사용하여 신호 경로화 선택과 밀도를 증가시킨다. THV 외에 RDL은 패키지 내에 보다 많은 신호 경로화 기능들과 신축성을 제공한다.
본 발명은 유사한 번호가 동일 또는 유사한 성분들을 나타내는 도면과 다음의 설명에 있는 하나 이상의 실시예들에서 기술될 것이다. 본 발명이 본 발명의 목적을 달성하기 위한 최선 모드 관점에서 기술되지만, 당업자는 첨부된 청구범위에 한정되는 본 발명의 범위 및 정신과 다음의 설명 및 도면에 의해 지지되는 균등의 범위 내에서의 변형 및 변화를 커버하는 의도라는 것을 이해할 것이다.
반도체 장치들의 제조는 다수 다이를 갖는 웨이퍼 형성을 포함한다. 각 다이는 수백 내지 수천의 트랜지스터 및 하나 이상의 전기적 기능들을 수행하는 다른 액티브 및 패시브 장치들을 포함한다. 주어진 하나의 웨이퍼에 대해서, 그 웨이퍼로부터의 각 다이는 동일한 전기적 기능을 수행한다. 프론트-엔드(front-end) 제조는 일반적으로 웨이퍼 상에 반도체 장치를 형성하는 것을 의미한다. 최종 웨이퍼는 트랜지스터 및 다른 액티브 및 패시브 장치들을 포함하는 액티브 사이드를 갖는다. 백-엔드(back-end) 제조는 최종 웨이퍼를 개별적인 다이로 컷팅 및 싱귤레이팅(singulating)하고 구조적 지지 및/또는 환경적 분리를 위해서 패키징하는 것을 의미한다.
반도체 웨이퍼는 일반적으로 그곳에 놓이는 반도체 장치를 갖는 액티브 프론트 사이드 표면과, 실리콘과 같은 벌크(bulk) 반도체 재료로 형성된 백사이드 표면을 갖는다. 그 액티브 프론트 사이드 표면은 다수 반도체 다이를 포함한다. 그 액티브 표면은 적층화, 패터닝화, 도핑 및 열처리를 포함하는 다수 반도체 공정들에 의해 형성된다. 적층 공정에서, 반도체 재료는 열적 산화, 질화, 화학적 증착, 증발 및 스퍼터링을 포함하는 기술들에 의해 기판상에서 성장되거나 또는 융착된다. 패터닝은 표면 영역을 마스크하고 바람직하지 않은 재료를 에칭제거하여 특수한 구조를 형성하기 위한 포토리소그래피(photolithography)의 사용을 포함한다. 도핑 공정은 도펀트(dopant) 재료 농축물을 열확산 또는 이온 주입에 의해 주입한다. 액티브 표면은 실제적으로 편평하고 전기적 상호 접속에 균일하다.
플립 칩 반도체 패키지(flip chip package) 또는 웨이퍼 수준 칩 스케일 패키지(wafer level package, WLP)는 통상적으로 고속, 고밀도 및 큰 핀(pin) 수를 필요로 하는 집적 회로(IC)와 같이 사용된다. 플립 칩 스타일 패키징은 다이의 액티브 영역을 칩 캐리어 기판 또는 프린트 회로 보드(PCB)를 향하여 아래로 접하도록 장착시키는 것을 포함한다. 그 액티브 영역은 다이의 전기적 설계에 따른 액티브 및 패시브 장치들, 도전 층들 및 절연 층들을 포함한다. 전기적 및 기계적 상호 접속들이 다수의 개별적인 도전 솔더 범프들 또는 볼들을 포함하는 솔더 범프 구조체를 통해서 달성된다. 솔더 범프들은 액티브 영역상에 놓인 범프 패드들상에 형성된다. 범프 패드들은 액티브 영역의 도전 트랙 또는 트래이스에 의해 액티브 회로에 연결된다. 솔더 범프들은 솔더 리플로우(reflow) 공정에 의해 캐리어 기판상의 접촉 패드에 전기적 또는 기계적으로 연결된다. 신호 전파를 감소시키고, 캐패시턴스를 낮추고, 전반적으로 양호한 회로 성능을 달성하기 위해서 플립 칩 반도체 패키지는 다이상의 액티브 장치로부터 캐리어 기판의 도전 트랙까지의 짧은 전기 도전 통로를 제공한다.
본 실시에서, 쏘우 스트리트(saw street)를 따라서 형성된 관통-홀 비아 (THV)를 갖는 WLP가 제공된다. 웨이퍼의 백사이는 리패시베이션(repassivation) 층들에 의해 분리된 상호 접속 신축성을 위한 리디스트리뷰션(redistribution) 층(RDL)을 갖는다. 쏘우 스트리트를 따라서 형성된 THV를 구비한 WLP는 이곳에 참조로서 포함된, 발명의 명칭이 "쏘우 스트리트상의 관통-홀 비아"인 미합중국 특허 출원 제 11/744,657와, 발명의 명칭이 "쏘우 스트리트상의 관통-홀 비아 다이를 이용한 패키지 온 패키지"인 미합중국 특허 출원 제 11/768,844호에 개시되어 있다.
도 1a를 참조하면, 반도체 웨이퍼(30)가 다수 다이(32)를 갖는 것으로 도시되었다. 그 다이는 통상 쏘우 스트리트 안내부로 알려진 내부 다이 웨이퍼 영역(36)에 의해 분리된다. 그 쏘우 스트리트 안내부는 웨이퍼를 중심으로 경로화 되는데, 즉 웨이퍼 상의 각 다이의 각 사이드, 즉 다이의 주변을 중심으로 경로화 된다. 각 다이(32)는 다이 액티브 사이드 상에 형성된 다수 접촉 패드(38)를 갖는다. 접촉 패드(38)는 알루미늄, 구리 또는 알루미늄/구리 합금으로 제조된다. 접촉 패드(38)는 다이(32)에 형성된 도전 트랙 또는 층들을 통해서 전기적으로 액티브 및 패시브 장치들에 연결된다. 접촉 패드는 도 1a에 도시된 바와 같이, 다이 에지로부터 제 1거리로 나란하게 배열될 수 있다. 또한, 접촉 패드는 다수의 행으로 떨어져 있을 수 있고, 즉 접촉 패드의 제 1 행은 다이 에지로부터 제 1 거리에 위치되고, 제 1 행과 교번하는(alternating) 접촉 패드의 제 2 행이 다이 에지로부터 제 2 거리에 위치된다. 솔더 범프 또는 와이어 본드가 나중에 형성되어 칩 캐리어 기판 또는 프린트 회로 보드(PCB)에의 전기적 또는 기계적 상호 접속을 위해서 각 금속 접촉 패드에 연결된다.
도 1b는 도 1a의 선 1b-1b를 따르는 웨이퍼(30)의 단부도인데, 다이(32)가 쏘우 스트리트 안내부(36)를 따라서 분리되는 것을 도시하고 있다. 하나의 실시예에서, 다이(32)는 2x 2mm 내지 15x 15mm 범위의 크기를 갖는다. 쏘우 스트리트는 웨이퍼를 개개 다이로 싱귤레이트(singulate)하기 위한 컷팅 영역을 제공한다. 제 1 다이(32)가 최좌측 쏘우 스트리트(36)의 좌측에 위치된다. 제 2 다이(32)가 쏘우 스트리트(36) 사이에 위치된다. 제 3 다이(32)가 최우측 쏘우 스트리트(36)의 우측에 위치된다. 한 번 웨이퍼가 싱귤레이트되면, 각 다이 상에 위치된 접촉 패드의 각 세트는 그 다이에 전기적 및 기계적 상호 접속을 제공할 것이다.
도 2a에서, 쏘우 스트리트 안내부(36)에 의해 분리된 다수 다이를 구비한 반도체 웨이퍼(30)가 다시 도시되었다. 도 2a의 선 2b-2b를 따르는 단부로 도시된 도 2b에 도시된 바와 같이, 다이싱(dicing) 테이프(40)가 다음의 제조 공정 동안에 웨이퍼의 구조적 지지를 위해 반도체 웨이퍼(30)의 백(back)에 인가된다. 쏘우 스트리트(36)가 컷팅 공구(44)에 의해 컷팅된다. 컷팅 공구는 웨이퍼(30)를 완전히 잘라서 웰(well) 또는 트랜치(42)를 형성한다. 트랜치(42)의 하부는 다이싱 테이프(40)에 의해 한정된다. 트랜치(42)의 형성은 웨이퍼(30)의 제 1싱귤레이션으로부터 시작되는데, 이것은 쏘우 스트리트 안내부(36) 채널 폭 미만의 트랜치 폭을 만든다.
도 3a에서, 다수 다이(32)가 컷 쏘우 스트리트 안내부(36)에 의해 분리된 반도체 웨이퍼(30)가 도시되었다. 웨이퍼(30)는 쏘우 스트리트 안내부(36) 폭을 증가시키기 위해서 웨이퍼 팽창 단계를 겪는다. 도 3b는 선 3b-3b를 따르는 웨이퍼(30)의 단부를 도시하는데, 다이가 방향성 화살표(46)로 표시된 바와 같이 웨이퍼 팽창 테이블을 사용하여 당겨진다. 또한, 다이가 픽업되어 웨이퍼 지지 시스템 상에 놓여질 수 있다. 어떤 경우이든, 다이는 도 3a-3b 단계에 후속되는 단계에서 떨어져 위치되어 보다 넓은 쏘우 스트리트 안내부를 형성한다. 하나의 실시예에서, 다이 분리는 50㎛에서 200㎛까지 증가된다. 팽창된 크기는 디자인 실시예, 즉 반원 비아, 완전한 원형 비아, 싱글 로우 비아 또는 더불/멀티플 로우 비아에 의존한다.
도 4a에서, 다수 다이가 컷 쏘우 스트리트 안내부(36)에 의해 분리된 반도체 웨이퍼(30)가 도시되었다. 유기 재료(48)가 스핀-코팅 또는 니들 디스펜싱(needle dispensing)에 의해 트랜치(42)에 융착된다. 유기 재료는 벤조사이클로뷰텐(BCB), 폴리이미드 또는 아크릴 수지일 수 있다. 도 4b는 선 4b-4b를 따르는 웨이퍼(30)의 단부도로서, 트랜치(42)에 융착된 유기 재료(48)를 도시하고 있다. 유기 재료(48)는 다이싱 테이프(40)로부터 다이(32)의 상부 표면까지 트랜치(42)를 충진시킨다.
도 5a에서, 유기 재료(48)로 충진된 쏘우 스트리트 안내부(36)에 의해 분리된 다수 다이(32)를 구비한 반도체 웨이퍼(30)를 도시하고 있다. 비아 홀(50)이 쏘우 스트리트(36)를 따라서 유기 재료(48) 내로 컷팅된다. 비아 컷팅 작동은 레이저 드릴 또는 에칭 공정을 사용한다. 비아 홀(50)은 접촉 패드(38)에 인접한 다이(32)를 따라서 위치된다. 하나의 실시예에서, 접촉 패드(38) 및 비아 홀(50)은 비아의 직경과 깊이에 따라서 약 20㎛ 내지 150㎛의 최소 분리 거리를 갖는다.
선 5b-5b를 따르는 웨이퍼(30)의 단부도인 도 5b는 다이싱 테이프(40)까지 아래로 내려온 유기 재료(48)로 컷팅된 비아 홀(50)을 도시하고 있다. 레이저 드릴링 작용은 쏘우 스트리트 안내부 채널 주위에 중심을 두고 트랜치(42)의 폭 미만을 갖는 홀을 만들고, 이것은 유기 재료(48) 층이 비아 홀(50)을 감싸도록 한다. 트랜치(42)의 폭은 쏘우 스트리트 폭에 의존하지만, 일반적으로 쏘우 스트리트 폭보다 작다. 비아 홀(50)의 직경은 요구되는 비아 깊이에 따라서 약 10㎛ 내지 약 100㎛가 된다.
도 6a에서, 비아 홀(50)을 구비한 쏘우 스트리트 안내부에 의해 분리된 다수 다이(32)를 구비한 반도체 웨이퍼(30)가 도시되었다. 금속 트랙 또는 트래이스(52)가 각 접촉 패드(38)로부터 대응하는 비아 홀(50)까지의 경로가 된다. 트래이스(52)는 금속 패터닝 공정으로 형성되어 접촉 패드(38)를 비아 홀(50)에 연결시키고, 이것은 나중 단계에서 도전 재료로 충진될 것이다. 트래이스(52)는 도시된 바와 같이, 접촉 패드 및 비아 홀 각 쌍에 제공된다. 일부 비아 홀(50)은 어떤 전기적 기능도 수행하지 않는 더미 비아들이다. 따라서, 금속 트래이스(52)는 장치 기능에 따라서 모든 비아에 경로화가(route) 필요하지 않다. 도 6b는 선 6b-6b를 따르는 웨이퍼(30)의 단부도로서 접촉 패드(38)를 비아 홀(50)에 연결시키는 금속 트래이스(52)를 도시하고 있다.
도 7a에서, 금속 충진된 비아(54)를 구비한 쏘우 스트리트 안내부(36)에 의해 분리된 다수 다이(32)를 구비한 반도체 웨이퍼(30)가 도시되고 있다. 도전 재료가, 금속 비아(54)를 형성하기 위한 도금 또는 플러깅(plugging)과 같은 융착 공정들을 통해서 비아 홀(50)내에 융착된다. 도전 재료는 구리(Cu), 알루미늄(Al), 텅스텐(W) 또는 그들의 합금, 또는 다른 도전 재료의 혼합물일 수 있다. 금속 비아(54)가 속에 형성되고 유기 재료(48)에 의해 감싸진다. 금속 비아(54)는 트래이스(52)를 경유하여 접촉 패드(38)에 전기적으로 연결된다. 트래이스(52)는 도시된 바와 같이 접촉 패드 및 금속 비아의 각 쌍에 대해서 제공된다. 도 7b는 선 7b-7b를 따른 웨이퍼(30)의 단부도로서, 트래이스(52)를 통하여 접촉 패드(38)에 전기적으로 연결된 금속 충진된 비아(54)를 도시하고 있다. 금속 비아(54)의 하부는 다이싱 테이프(40)와 일치한다.
도 8a에서는, 금속 충진된 비아(54)를 구비한 쏘우 스트리트 안내부(36)에 의해 분리된 다수 다이(32)를 갖는 반도체 웨이퍼(30)가 도시되었다. 다이싱 테이프(40)는 제거되었다. 접촉 패드(38) 및 트래이스(52)가, 선 8b-8b를 따르는 반도체 웨이퍼(30) 단부도인 도 8b에 도시된 바와 같이, 아래를 향하도록 웨이퍼(30)는 뒤집어져 있다. 웨이퍼 지지 구조체(56)가 웨이퍼(30) 하부 사이드에 부착되었다. 웨이퍼 지지 구조체(56)는 유리, 실리콘 기판 또는 웨이퍼를 구조적으로 지지하기에 적합한 다른 재료로 제조될 수 있다. 백사이드 RDL(58)은 웨이퍼(30)의 백사이드상에 형성된다. RDL(58)은 니켈(Ni), 니켈 바나듐(NiV), 구리(Cu) 또는 구리 합금으로 제조될 수 있다. RDL(58)은 중간 도전층으로 작동하여 전기적 신호를 액티브 및 패시브 장치들 포함하는 다이의 다양한 영역에 경로화시키고, 도 15-18에 도시된 바와 같이, 패키지 집적 동안에 다양한 전기적 상호 접속 선택을 제공한다. 리패시베이션 층(60)이 전기적 분리를 위해서 백사이드 RDL(58)의 개별적인 노드들 사이에 형성된다. 리패시베이션 층은 질화실리콘(SiN), 이산화실리콘(SiO2), 산질화실리콘(SiON), 폴리이미드, 벤조사이클로뷰텐(BCB), 폴리벤조옥사졸(PBO) 또는 다른 절연재료로 제조될 수 있다.
도 9a에서, 트래이스(52)에 의해 금속 비아(64)에 연결된 접촉 패드(38)를 갖는 다수 다이(32)를 구비한 쏘우 스트리트 안내부(36)에 의해 분리된 다수 다이(32)를 갖는 반도체 웨이퍼(30)가 도시되었다. 웨이퍼 지지 구조체(56)가 제거되었다. 선 9b-9b를 따른 웨이퍼(30)의 단부도인 도 9b에 도시된 바와 같이, 웨이퍼(30)는 다시 뒤집혀져서 접촉 패드(38) 및 트래이스(52)가 상부로 접한다. 다이싱 테이프(62)는 다이(32)를 분리시키는 제 2또는 최종 싱귤레이션 동안에 웨이퍼의 구조적 지지를 위해서 반도체 웨이퍼(30) 하부 사이드에 부착된다. 금속 비아(54)가 도 9b에 도시된 바와 같이, 컷팅 공구(70)에 의해 중앙 영역(68)을 관통하여 컷팅된다. 하나의 실시예에서, 컷팅 공구(70)는 쏘우 또는 레이저일 수 있다. 그 컷팅은 RDL(58)를 아래로 관통하여 다이싱 테이프(62)까지 연장되어 금속 비아(54)를 완전히 절단하여 두 개의 동일한 반구 비아(64)로 된다. 픽업 및 위치설정 작동들은 다이싱 테이프(62)로부터 개별적인 유니트로서 다이(32)를 제거한다.
도 10a에서, 트래이스(52)에 의해 금속 비아(64)에 연결된 접촉 패드(38)를 구비한 반도체 다이(32)가 도시되고 있다. 도 10b는 선 10b-10b를 따르는 다이(32)의 단부도로서, 도 1-9의 제조 단계에 의해 제조된 바와 같은, 쏘우 스트리트 구조상의 금속 비아를 도시하고 있다. 솔더 범프 또는 볼(72)이 RDL(58)상에 형 성된다.
도 11a에는, 트래이스(52)에 의해 금속 비아(80)에 연결된 접촉 패드(38)를 구비한 반도체 다이(32)가 도시되었다. 도 11b는 선 11b-11b를 따르는 다이(32)의 단부도인데, 쏘우 스트리트(36)를 따르는 금속 비아(80)를 도시하고 있다. 금속의 완전한 원모양 비아들은, 50과 같은 두 비아 홀이 유기 재료(48)에서 나란히 형성되는 것을 제외하고는, 도 1-9에 도시된 단계들에 의해 제조된다. 나란한 비아 홀(50)은 유기 재료(48)에 의해 분리된다. 도전 트래이스(52)는 접촉 패드(38) 및 비아 홀(50)을 연결시킨다. 나란한 비아 홀은 도전 재료로 충진되어 금속 비아(80)를 형성한다.
도 12a에서, 트래이스(52)에 의해 금속 비아(80)에 연결된 접촉 패드(38)를 구비한 반도체 다이(32)가 도시되었다. 선 12b-12b를 따르는 단부도인 도 12b에 도시된 바와 같이, 다이싱 테이프가, 다이(32)를 분리시키기 위한 최종 싱귤레이팅 동안에 웨이퍼의 구조적 지지를 위해 반도체 웨이퍼(30)의 백에 인가된다. 다수 다이(32)를 분리하기 위한 제 2또는 최종 싱귤레이션은 70과 같은 컷팅 공구로 나란한 비아(80)들 사이의 라인(82)를 따라서 유기 재료(48)를 관통하여 컷팅된다. 비아(80)들 사이의 싱귤레이션은 쏘우 스트리트 구조상에 금속 비아를 초래한다.
도 13a에는, 트래이스(52)에 의해 금속 비아(80)에 연결된 접촉 패드(38)를 구비한 반도체 다이(32)가 도시되었다. 도 13b는 선 13b-13b를 따르는 다이(32)의 단부도인데, 쏘우 스트리트 구조상의 금속 비아를 도시하고 있다. 금속의 완전한 원형 비아들은 도 1-9, 11-12에 기재된 단계들에 의해 제조된다. 50과 같은 나 란한 비아 홀이 유기 재료(48)에 의해 분리된다. 52와 같은 도전 트래이스는 접촉 패드 및 비아 홀에 연결된다. 나란한 비아 홀들은 도전 재료로 충진되어 금속 비아(80)를 형성한다. 다수 다이(32)를 분리시키기 위한 최종 싱귤레이션은 나란한 금속 비아(80) 사이의 유기 재료(48)를 관통하여 컷팅되어 쏘우 스트리트 구조상에 금속 비아를 초래한다.
도 14는 직접적인 비아 금속 본딩을 사용하는 다이 대 다이 적층을 도시하고 있다. 다수 다이(32)가 도시된 바와 같이 적층되어 특수한 응용에 맞추어진다. 금속 반원 비아(64)들 각각은 직접적인 비아 금속 본딩 공정 또는 솔더 페이스트를 사용하여 유니온(90)에 의해 도시된 바와 같이 함께 조인될 수 있다. 또한, 금속의 완전한 원형 비아(80)를 구비한 반도체 다이(32)가 직접적인 비아 금속 본딩 공정 또는 솔더 페이스트를 사용하여 유니온(90)에 의해 함께 조인될 수 있다. 상부 반도체 다이는 도전 위치에 도시된 바와 같이 적층되어 다른 장치들 또는 (도시되지 않은) 패키지들에 상호 접속을 위한 백사이드 RDL(58)을 사용한다. RDL(58)은 리패시베이션 층(60)에 의해 분리되거나 전기적으로 절연된다. 하부 반도체 다이(32)는 전기적 절연을 위해서 리패시베이션 층(60)에 의해 분리된 RDL(58)상에 형성된 솔더 범프(72)를 갖는다. 백사이드 RDL(58)은 솔더 범프(72)로부터 하부 반도체 다이(32)의 액티브 표면까지의 중간 상호 접속부를 제공한다. 다이 대 다이의 적층에서 RDL 사이의 그 상호접속부는 솔더 범프(72)가 있는 상태에서 또는 없는 상태에서 사용될 수 있다.
도 15-18은 백사이드 RDL을 구비한 쏘우 스트리트상에 형성된 THV를 갖는 상 호 접속 기술들을 부분적으로 사용하는 다양한 패키징 응용들을 도시하고 있다. 도 15는 다이(32)상의 백사이드 RDL(58)에 솔더 범프(102)를 관통하여 연결된 반도체 다이(100)를 도시하고 있다. 백사이드 RDL(58)은 다이(32)상의 액티브 회로에 전기적으로 연결되고, 다이(100)에 상호접속을 제공한다. 다이(32)는 기판(104)에 의해 지지된다. 접촉 패드(38) 및/또는 금속 비아(64 또는 80)는 도전 층(108)을 통하여 솔더 범프(106)에 전기적으로 연결된다. 패키지들이 에폭시 캡슐화체(110)에 의해 시일된다.
도 16은 본드 와이어(122) 및 도전 층(124)을 통해서 접촉 패드(38) 및 금속 비아(64 또는 80)와 전기적으로 연결된 반도체 다이(120)를 도시하고 있다. 백사이드 RDL(58)은 다이상의 액티브 회로 및 솔더 범프(126)에 전기적으로 연결되고, 차례로 도전 층(130)을 통해서 솔더 범프(128)에 전기적으로 연결된다. 다이(32)는 기판(132)에 의해 지지된다. 패키지가 엑폭시 캡슐화체(134)에 의해 시일된다. 언더필 재료(136)가 응력 릴리프에 대해 사용된다.
도 17은 반도체 다이(32)의 백사이드 RDL(58)에 본드 와이어(142)를 통해서 전기적으로 연결된 반도체 다이(140)를 도시하고 있다. 백사이드 RDL(58)은 다이(32)상의 액티브 회로에 전기적으로 연결되고, 다이(140)에 상호 접속부를 제공한다. 패시브 장치들(144)은 또한 솔더 페이스트(146)로 백사이드 RDL(58)에 연결된다. 금속 비아(64)가 도전 층(147)을 통해서 솔더 범프(145)에 전기적으로 연결된다. 다이(32)가 기판(148)에 의해 지지된다. 패키지들이 에폭시 캡슐화체(149)에 의해 시일된다.
도 18은 본드 와이어(152)를 경유하여 금속 비아(64 또는 80)에 전기적으로 연결된 반도체 다이(150)를 도시하고 있다. 솔더 범프(154)는 백사이드 RDL(58)을 도전 층(156)에 전기적으로 연결하고, 그것은 본드 와이어(164, 166) 및 도전 층(168)을 경유하여 솔더 범프(162)로 반도체 다이(160)에 연결된다. 다이(32)는 기판(170)에 의해 지지된다. 패키지들은 에폭시 캡슐화체(172)에 의해 갭슐화된다. 언더필 재료(174)가 응력 릴리프에 대해서 사용될 수 있다.
요약하면, 적층성 반도체 다이가 쏘우 스트리트에 형성된 THV와 함께 기술되었다. 반도체 다이는 리패시베이션 층에 의해 분리된 리디스트리뷰션 층을 사용하여 신호 경로화 선택과 밀도를 증가시킨다. THV외에 RDL은 패키지내에 보다 많은 신호 경로화 기능들과 신축성을 제공한다.
본 발명의 하나 이상의 실시예들이 상세히 기술되었지만, 다음의 청구범위에 기술된 본 발명의 범위를 이탈하지 않는 한 그 실시예들에 변형과 변화가 가능함을 이해할 것이다.
도 1a-1b는 쏘우 스트리트 안내부에 의해 분리된 다수 다이를 갖는 반도체 웨이퍼의 정면도 및 측면도;
도 2a-2b 컷팅된 쏘우 스트리트 안내부를 구비한 반도체 웨이퍼의 정면도 및 측면도;
도 3a-3b는 쏘우 스트리트의 팽창부를 도시하는 정면도 및 측면도;
도 4a-4b는 유기 재료로 충진된 팽창된 쏘우 스트리트에 대한 정면도 및 측면도;
도 5a-5b는 쏘우 스트리트에 유기 재료를 관통하는 비아 홀 형성에 대한 정면도 및 측면도;
도 6a-6b은 접촉 패드 및 비아 홀 사이의 도전 트래이스를 형성하는 것에 대한 정면도 및 측면도;
도 7a-7b는 비아 홀에 도전 재료를 위치시키는 것에 대한 정면도 및 측면도;
도 8a-8b는 백사이드 리디스트리뷰션 층 및 리패시베이션 층을 형성하는 것에 대한 정면도 및 측면도;
도 9a-9b는 금속 비아를 두 반원 비아로 컷팅하는 것에 대한 정면도 및 측면도;
도 10a-10b는 쏘우 스트리트를 따라서 형성된 금속 비아를 구비한 반도체 다이의 정면도 및 측면도;
도 11a-11b는 다이의 백사이드상에 리디스트리뷰션 층을 구비한 쏘우 스트리 트를 따라서 형성된 두 개의 나란한 금속 비아에 대한 정면도 및 측면도;
도 12a-12b는 다이를 분리시키는 두 개의 나란한 금속 비아 사이의 유기 재료를 컷팅하는 것에 대한 정면도 및 측면도;
도 13a-13b는 쏘우 스트리트를 따르는 금속 비아를 구비한 반도체 다이의 정면도 및 측면도;
도 14는 직접적인 금속 대 금속 비아 본딩을 사용하는 다이 대 다이의 적층을 도시하는 도면;
도 15는 솔더 범프를 구비한 제 2다이에 연결된 금속 비아를 구비한 반도체 다이를 도시하는 도면;
도 16은 본드 와이어로 제 2다이에 연결된 금속 비아를 구비한 반도체 다이를 도시하는 도면;
도 17은 쏘우 스트리트 상의 금속 비아와 백사이드 RDL을 사용하여 다이를 상호 접속 시키는 것에 대한 다른 실시예를 도시하는 도면; 그리고
도 18은 쏘우 스트리트 상의 금속 비아 및 백사이드 RDL을 사용하여 다이를 상호 접속 시키는 것에 대한 다른 실시예를 도시하는 도면이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
32 : 다이 38 : 접촉 패드
40 : 다이싱 테이프 42 : 트랜치
50 : 비아 홀 60 : 리패시베이션 층

Claims (39)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 반도체 웨이퍼에 있어서,
    반도체 제 1 표면 상에 위치된 다수의 접촉 패드를 구비한 다수의 반도체 다이;
    상기 반도체 다이의 주위에 형성된 유기 재료;
    상기 유기 재료를 관통하여 형성된 다수의 도전 비어;
    상기 도전 비어를 접촉 패드에 전기적으로 연결시키는 제 1 표면 상에 형성된 다수의 도전 트래이스;
    상기 제 1 표면의 맞은편의 반도체 다이의 제 2 표면 위에 형성되고, 수직의 전기적 상호접속을 위해 반도체 다이의 중앙 영역을 포함하는 반도체 다이의 제 2 표면 상의 영역상에 전기 신호 루트를 형성하도록 반도체 다이의 제 2 표면에 걸쳐 연장되는 다수의 리디스트리뷰션층 노드(RDL 노드); 및
    상기 RDL 노드 간의 전기적 분리를 위해 반도체 다이의 제 2 표면 상에 형성된 다수의 리패시베이션층;을 포함하는 반도체 웨이퍼.
  26. 제 25 항에 있어서,
    상기 반도체 웨이퍼는 도전 비어를 통하여 싱귤래이트되어 반도체 다이를 분리시키는 것을 특징으로 하는 반도체 웨이퍼.
  27. 제 25 항에 있어서,
    유기 재료 내에 형성된 다수의 나란한 도전 비어를 더 포함하는 반도체 웨이퍼.
  28. 제 27 항에 있어서,
    상기 반도체 웨이퍼는 나란한 도전 비어 사이에서 싱귤래이트되어 반도체 다이를 분리시키는 것을 특징으로 하는 반도체 웨이퍼.
  29. 제 25항에 있어서,
    RDL 노드 및 도전 비어를 통하여 전기적으로 연결된 다수의 적층된 반도체 다이를 더 포함하는 반도체 웨이퍼.
  30. 반도체 장치 제조 방법에 있어서,
    반도체 다이를 제공하는 단계;
    상기 반도체 다이의 주위에 절연 재료를 형성하는 단계;
    상기 절연 재료를 관통하여 다수의 도전 비어를 형성하는 단계;
    상기 반도체 다이의 제 1 표면 위에 다수의 도전 트래이스를 형성하는 단계; 및
    상기 제 1 표면의 맞은편의 반도체 다이의 제 2 표면 위에 리디스트리뷰션층(RDL)을 형성하는 단계;를 포함하고,
    상기 RDL의 제 1 부분은 도선 비어에 전기적으로 연결되고, 상기 RDL의 제 2 부분은 도전 비어와 전기적으로 분리된 것을 특징으로 하는 반도체 장치의 제조 방법.
  31. 제 30 항에 있어서,
    상기 RDL은 반도체 다이의 제 2 표면에 걸쳐 연장되어 제 2 표면 상의 영역에 전기 신호 루트를 형성하는 것을 특징으로 하는 반도체 장치 제조 방법.
  32. 제 30 항에 있어서,
    상기 제 1 표면의 맞은편의 반도체 다이의 제 2 표면 위에 리디스트리뷰션층(RDL)을 형성하는 단계 후에, 도전 비어를 통하여 또는 도전 비어의 사이에서 반도체 장치를 싱귤래이팅하여 반도체 다이를 분리시키는 단계를 더 포함하는 반도체 장치 제조 방법.
  33. 제 30 항에 있어서,
    도전 비어의 제 1 부분은 도전 트래이스를 구비한 반도체 다이의 접촉 패드에 전기적으로 연결되고, 도전 비어의 제 2 부분은 도전 트래이스로부터 전기적으로 분리되는 것을 특징으로 하는 반도체 장치 제조 방법.
  34. 제 30 항에 있어서,
    상기 제 1 표면의 맞은편의 반도체 다이의 제 2 표면 위에 리디스트리뷰션층(RDL)을 형성하는 단계 후에,
    상기 반도체 다이 위에 또 다른 반도체 다이를 적층시키는 단계 그리고
    도전 비어를 통하여 적층된 반도체 다이를 전기적으로 연결시키는 단계를 더 포함하는 반도체 장치의 제조 방법.
  35. 반도체 장치 제조 방법에 있어서,
    제 1 반도체 다이를 제공하는 단계;
    상기 제 1 반도체 다이 주변에 다수의 도전 비어를 형성하는 단계; 및
    상기 제 1 반도체 다이의 제 1 표면 위에 제 1 도전층을 형성하되, 제 1 도전층의 제 1 부분은 도전 비어에 전기적으로 연결되고, 제 1 도전층의 제 2 부분은 도전 비어로부터 전기적으로 분리되며, 상기 제 1 반도체 다이의 제 1 표면의 맞은편의 제 1 반도체 다이의 제 2 표면 위에 제 2 도전층을 형성하는 단계를 포함하는 반도체 장치 제조 방법.
  36. 제 35 항에 있어서,
    상기 제 2 도전층의 제 1 부분은 도전 비어에 전기적으로 연결되고, 제 2 도전층의 제 2 부분은 도전 비어로부터 전기적으로 분리되는 것을 특징으로 하는 반도체 장치 제조 방법.
  37. 제 35 항에 있어서,
    상기 제 1 반도체 다이의 제 1 표면의 맞은편의 제 1 반도체 다이의 제 2 표면 위에 제 2 도전층을 형성하는 단계 후에,
    제 2 반도체 다이를 제 1 반도체 다이위에 적층하고; 전도성 비아와 전도성 리디스트리뷰션층(RDL)을 통해 제 1 반도체 다이와 제 2 반도체 다이를 전기적으로 연결시키는 반도체 장치 제조 방법.
  38. 제 35 항에 있어서,
    상기 제 1 반도체 다이의 주변 영역 일부 주위에 도전 비어를 나란하게 형성하는 단계를 더 포함하는 반도체 장치 제조 방법.
  39. 제 35 항에 있어서,
    상기 제 1 반도체 다이 주변에 다수의 도전 비어를 형성하는 단계 이전에,
    상기 제 1 반도체 다이 주변에 졀연 재료를 형성하여, 절연층을 관통하는 도전 비어를 형성하는 단계를 더 포함하는 반도체 장치 제조 방법.
KR20080093365A 2007-09-25 2008-09-23 반도체 웨이퍼 및 반도체 장치 제조 방법 KR101510890B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/861,244 US7829998B2 (en) 2007-05-04 2007-09-25 Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US11/861,244 2007-09-25

Publications (2)

Publication Number Publication Date
KR20090031828A KR20090031828A (ko) 2009-03-30
KR101510890B1 true KR101510890B1 (ko) 2015-04-10

Family

ID=40586522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080093365A KR101510890B1 (ko) 2007-09-25 2008-09-23 반도체 웨이퍼 및 반도체 장치 제조 방법

Country Status (4)

Country Link
US (3) US7829998B2 (ko)
KR (1) KR101510890B1 (ko)
SG (2) SG151166A1 (ko)
TW (1) TWI371842B (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
US8546189B2 (en) 2008-09-22 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection
US7888181B2 (en) * 2008-09-22 2011-02-15 Stats Chippac, Ltd. Method of forming a wafer level package with RDL interconnection over encapsulant between bump and semiconductor die
KR20100046760A (ko) * 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
KR101013562B1 (ko) * 2009-01-23 2011-02-14 주식회사 하이닉스반도체 큐브 반도체 패키지
US9070670B2 (en) 2009-01-29 2015-06-30 International Rectifier Corporation Electrical connectivity of die to a host substrate
US7847382B2 (en) * 2009-03-26 2010-12-07 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US20110068478A1 (en) * 2009-03-26 2011-03-24 Reza Argenty Pagaila Integrated circuit packaging system with package stacking and method of manufacture thereof
US8110440B2 (en) 2009-05-18 2012-02-07 Stats Chippac, Ltd. Semiconductor device and method of forming overlapping semiconductor die with coplanar vertical interconnect structure
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
EP2306506B1 (en) 2009-10-01 2013-07-31 ams AG Method of producing a semiconductor device having a through-wafer interconnect
US8409926B2 (en) 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
US8692360B1 (en) 2010-07-06 2014-04-08 International Rectifier Corporation Electrical connectivity for circuit applications
US20120007211A1 (en) * 2010-07-06 2012-01-12 Aleksandar Aleksov In-street die-to-die interconnects
US20120119345A1 (en) * 2010-11-15 2012-05-17 Cho Sungwon Integrated circuit packaging system with device mount and method of manufacture thereof
TW201225246A (en) * 2010-12-06 2012-06-16 Ind Tech Res Inst Multi-chip stack structure
US8623702B2 (en) 2011-02-24 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming conductive THV and RDL on opposite sides of semiconductor die for RDL-to-RDL bonding
US9324659B2 (en) * 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
US9418876B2 (en) 2011-09-02 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of three dimensional integrated circuit assembly
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
US8698297B2 (en) * 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
US8716065B2 (en) 2011-09-23 2014-05-06 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8519513B2 (en) 2012-01-04 2013-08-27 Freescale Semiconductor, Inc. Semiconductor wafer plating bus
US9768102B2 (en) * 2012-03-21 2017-09-19 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US9153565B2 (en) 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
US10090349B2 (en) 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US8629524B2 (en) * 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US8957358B2 (en) 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US9190390B2 (en) 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9064977B2 (en) 2012-08-22 2015-06-23 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9093457B2 (en) 2012-08-22 2015-07-28 Freescale Semiconductor Inc. Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof
US9847284B2 (en) 2013-01-29 2017-12-19 Apple Inc. Stacked wafer DDR package
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9524950B2 (en) 2013-05-31 2016-12-20 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
JP2015005637A (ja) * 2013-06-21 2015-01-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US9355892B2 (en) * 2013-09-09 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with active and passive devices in different tiers
US9036363B2 (en) 2013-09-30 2015-05-19 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication
US9025340B2 (en) 2013-09-30 2015-05-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication
US9305911B2 (en) 2013-12-05 2016-04-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication
US9263420B2 (en) 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
US9524942B2 (en) * 2013-12-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-substrate packaging on carrier
CN203721707U (zh) * 2014-02-28 2014-07-16 矽力杰半导体技术(杭州)有限公司 芯片封装结构
CN114242698A (zh) * 2014-07-17 2022-03-25 蓝枪半导体有限责任公司 半导体封装结构及其制造方法
US10388607B2 (en) 2014-12-17 2019-08-20 Nxp Usa, Inc. Microelectronic devices with multi-layer package surface conductors and methods of their fabrication
TWI620296B (zh) * 2015-08-14 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US9911629B2 (en) 2016-02-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated passive device package and methods of forming same
CN105895541B (zh) * 2016-06-15 2018-10-23 通富微电子股份有限公司 封装结构的形成方法
CN105845672B (zh) * 2016-06-15 2018-10-23 通富微电子股份有限公司 封装结构
US10872852B2 (en) 2016-10-12 2020-12-22 Micron Technology, Inc. Wafer level package utilizing molded interposer
CN106449563B (zh) * 2016-11-29 2018-11-13 卡姆丹克太阳能（江苏）有限公司 一种具有鳍形结构的晶圆封装
CN106449443B (zh) * 2016-11-29 2019-01-01 海安浩驰科技有限公司 一种具有鳍形结构的晶圆封装方法
US20180166362A1 (en) * 2016-12-14 2018-06-14 Nanya Technology Corporation Semiconductor stacking structure and method for manufacturing thereof
KR102677081B1 (ko) * 2016-12-28 2024-06-21 삼성전자주식회사 소잉 라인 상에 비아 홀이 내재된 패드가 배치되는 스크라이브 레인 구조
US10276424B2 (en) * 2017-06-30 2019-04-30 Applied Materials, Inc. Method and apparatus for wafer level packaging
US10741466B2 (en) 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
US10290612B1 (en) * 2018-05-30 2019-05-14 Invensas Corporation Systems and methods for flash stacking
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
CN110323176B (zh) * 2019-05-29 2021-10-22 宁波芯健半导体有限公司 一种芯片的三维封装方法及封装结构
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
CN110148566B (zh) * 2019-06-03 2020-12-25 珠海零边界集成电路有限公司 一种堆叠结构的智能功率模块及其制造方法
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949407B2 (en) 2002-08-28 2005-09-27 Micron Technology, Inc. Castellation wafer level packaging of integrated circuit chips
KR20050095630A (ko) * 2003-01-27 2005-09-29 프리스케일 세미컨덕터, 인크. 웨이퍼 스크라이브 영역 내의 금속 감소

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135891A (en) 1988-01-19 1992-08-04 Mitsubishi Denki Kabushiki Kaisha Method for forming film of uniform thickness on semiconductor substrate having concave portion
US5147822A (en) 1988-08-26 1992-09-15 Semiconductor Energy Laboratory Co., Ltd. Plasma processing method for improving a package of a semiconductor device
US5250843A (en) 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
JPH05211202A (ja) 1991-06-27 1993-08-20 Motorola Inc 複合フリップ・チップ半導体装置とその製造およびバーンインの方法
US5161090A (en) 1991-12-13 1992-11-03 Hewlett-Packard Company Heat pipe-electrical interconnect integration for chip modules
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
RU2183854C2 (ru) 1993-05-20 2002-06-20 Мур Бизнес Формз, Инк. Система заявок и система сопровождения заявок
JP3073644B2 (ja) 1993-12-28 2000-08-07 株式会社東芝 半導体装置
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6157915A (en) 1998-08-07 2000-12-05 International Business Machines Corporation Method and apparatus for collaboratively managing supply chains
US6889197B2 (en) 2000-01-12 2005-05-03 Isuppli Inc. Supply chain architecture
TW451436B (en) 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
US20020049622A1 (en) 2000-04-27 2002-04-25 Lettich Anthony R. Vertical systems and methods for providing shipping and logistics services, operations and products to an industry
US20020013721A1 (en) 2000-05-22 2002-01-31 Alan Dabbiere System, method and apparatus for integrated supply chain management
US20020042755A1 (en) 2000-10-05 2002-04-11 I2 Technologies, Us, Inc. Collaborative fulfillment in a distributed supply chain environment
US6582979B2 (en) 2000-11-15 2003-06-24 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
KR20020091327A (ko) 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
US6790710B2 (en) 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US6747348B2 (en) 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6611052B2 (en) * 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
TWI268581B (en) 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US6911624B2 (en) 2002-08-23 2005-06-28 Micron Technology, Inc. Component installation, removal, and replacement apparatus and method
DE10240460A1 (de) 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE10240461A1 (de) 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
US7064426B2 (en) 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
AU2003298595A1 (en) * 2002-10-08 2004-05-04 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
US7576436B2 (en) 2002-12-13 2009-08-18 Advanced Semiconductor Engineering, Inc. Structure of wafer level package with area bump
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP3574450B1 (ja) * 2003-05-16 2004-10-06 沖電気工業株式会社 半導体装置、及び半導体装置の製造方法
US7276388B2 (en) 2003-06-12 2007-10-02 Symbol Technologies, Inc. Method, system, and apparatus for authenticating devices during assembly
JP3646720B2 (ja) 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
KR100493063B1 (ko) 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP3795040B2 (ja) * 2003-12-03 2006-07-12 沖電気工業株式会社 半導体装置の製造方法
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
KR100543729B1 (ko) 2004-03-24 2006-01-20 아바고테크놀로지스코리아 주식회사 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법
JP2006024752A (ja) 2004-07-08 2006-01-26 Nec Electronics Corp 半導体装置およびその製造方法
JP4003780B2 (ja) 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
JP2006095697A (ja) 2004-09-28 2006-04-13 Seiko Epson Corp キャリッジの駆動制御方法及び駆動制御プログラム並びに電子装置、記録装置及び液体噴射装置
JP4246132B2 (ja) 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
JP2008535273A (ja) 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
US7605476B2 (en) 2005-09-27 2009-10-20 Stmicroelectronics S.R.L. Stacked die semiconductor package
TWI284976B (en) * 2005-11-14 2007-08-01 Via Tech Inc Package, package module and manufacturing method of the package
TWI313037B (en) 2006-12-12 2009-08-01 Siliconware Precision Industries Co Ltd Chip scale package structure and method for fabricating the same
US7569421B2 (en) 2007-05-04 2009-08-04 Stats Chippac, Ltd. Through-hole via on saw streets
US7687318B2 (en) 2007-05-04 2010-03-30 Stats Chippac, Ltd. Extended redistribution layers bumped wafer
US7863090B2 (en) 2007-06-25 2011-01-04 Epic Technologies, Inc. Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system
US7812449B2 (en) 2008-09-09 2010-10-12 Stats Chippac Ltd. Integrated circuit package system with redistribution layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949407B2 (en) 2002-08-28 2005-09-27 Micron Technology, Inc. Castellation wafer level packaging of integrated circuit chips
KR20050095630A (ko) * 2003-01-27 2005-09-29 프리스케일 세미컨덕터, 인크. 웨이퍼 스크라이브 영역 내의 금속 감소

Also Published As

Publication number Publication date
US9177848B2 (en) 2015-11-03
TWI371842B (en) 2012-09-01
SG170067A1 (en) 2011-04-29
KR20090031828A (ko) 2009-03-30
US20120273967A1 (en) 2012-11-01
US8247268B2 (en) 2012-08-21
US20110111591A1 (en) 2011-05-12
US7829998B2 (en) 2010-11-09
SG151166A1 (en) 2009-04-30
US20080272464A1 (en) 2008-11-06
TW200915510A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
KR101510890B1 (ko) 반도체 웨이퍼 및 반도체 장치 제조 방법
KR101555708B1 (ko) 반도체 웨이퍼, 반도체 패키지 및 그 제조 방법
US8021923B2 (en) Semiconductor package having through-hole vias on saw streets formed with partial saw
US10651139B2 (en) Semiconductor device and method of forming wafer level ground plane and power ring
US8072079B2 (en) Through hole vias at saw streets including protrusions or recesses for interconnection
TWI497676B (zh) 在環繞晶粒周圍之晶粒延伸區域形成貫穿導通孔的半導體裝置與方法
US8492201B2 (en) Semiconductor device and method of forming through vias with reflowed conductive material
CN110610907B (zh) 半导体结构和形成半导体结构的方法
US20240321765A1 (en) Method of fabricating semiconductor structure
KR100919860B1 (ko) Ｔｓｖ를 가지는 반도체 칩 디바이스 및 그 제조방법
CN115295507A (zh) 集成电路器件和其形成方法
CN116525558A (zh) 封装件及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180327

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190322

Year of fee payment: 5