Nothing Special   »   [go: up one dir, main page]

KR101519850B1 - Resonant gate driver for driving mosfet - Google Patents

Resonant gate driver for driving mosfet Download PDF

Info

Publication number
KR101519850B1
KR101519850B1 KR1020140086030A KR20140086030A KR101519850B1 KR 101519850 B1 KR101519850 B1 KR 101519850B1 KR 1020140086030 A KR1020140086030 A KR 1020140086030A KR 20140086030 A KR20140086030 A KR 20140086030A KR 101519850 B1 KR101519850 B1 KR 101519850B1
Authority
KR
South Korea
Prior art keywords
switch
open state
maintains
time interval
gate driver
Prior art date
Application number
KR1020140086030A
Other languages
Korean (ko)
Inventor
곽상신
김이김
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020140086030A priority Critical patent/KR101519850B1/en
Application granted granted Critical
Publication of KR101519850B1 publication Critical patent/KR101519850B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/041Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

Disclosed is a resonant gate driver for driving a MOSFET. The gate driver excludes a resistance element and includes aan inductor, a capacitor, and a switch. The gate driver generates a pulse for driving a MOSFT by using energy stored in the inductor or the capacitor using the opening/closing of the switch. Because the gate driver excludes a resistance element, there is no gate loss. Therefore, the MOSFET can be driven at low power loss.

Description

MOSFET의 공진형 게이트 드라이버 장치{RESONANT GATE DRIVER FOR DRIVING MOSFET}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a resonant gate driver device for a MOSFET,

하기의 실시예들은 MOSFET를 구동하는 공진형 게이트 드라이버 장치에 관한 것으로, 구체적으로는 게이트 로스를 감소시켜 에너지 효율을 향상시키는 게이트 드라이버에 관한 것이다.
The following embodiments relate to a resonant type gate driver device for driving a MOSFET, and specifically to a gate driver that reduces gate loss and improves energy efficiency.

MOSFET를 구동하는 게이트 드라이버 장치는 MOSFET의 효율성에 영향을 미친다. 특히 MOSFET가 높은 주파수로 동작하는 경우 게이트 드라이버 장치의 영향은 MOSFET가 낮은 주파수로 동작하는 경우보다 더 큰 영향을 미친다. 게이트 드라이버 장치의 전력 손실은 스위칭 주파수에 비례한다. 따라서 높은 주파수에서 게이트 드라이버 장치의 전력 손실을 감소시키기 위한 많은 기술이 제안되어 왔다.The gate driver device that drives the MOSFET affects the efficiency of the MOSFET. Especially when the MOSFET operates at a high frequency, the influence of the gate driver device has a greater effect than when the MOSFET operates at a low frequency. The power loss of the gate driver device is proportional to the switching frequency. Therefore, many techniques have been proposed to reduce the power loss of the gate driver device at high frequencies.

공진 드라이브 장치는 공진 회로를 이용하여 게이트 캐패시터를 충전, 방전시키는 장치로서, 높은 전력 효율을 보인다. 따라서, 높은 스위칭 주파수에서 전력 손실을 감소시키기 위하여 사용된다.
The resonance drive device is a device for charging and discharging a gate capacitor by using a resonance circuit, and exhibits high power efficiency. Therefore, it is used to reduce power loss at high switching frequency.

하기의 실시예들은 게이트 에너지 손실이 없이 MOSFET를 구동하는 것을 목적으로 한다.The following embodiments are intended to drive a MOSFET without loss of gate energy.

하기의 실시예들은 에너지 손실을 최소화하여 MOSFET를 구동하는 것을 목적으로 한다.
The following embodiments are intended to drive a MOSFET with minimal energy loss.

하기의 실시예들에 따르면, MOSFET의 게이트 단자에 연결된 게이트 캐패시터와 직렬로 연결된 공진 인덕터 및 스토리지 캐패시터를 포함하는 게이트 드라이버 장치에 있어서, 소스 전원으로부터 상기 게이트 단자로 전력을 공급하는 전원 공급 회로를 개폐하는 제1 스위치, 제2 스위치 및 제3 스위치를 포함하고, 상기 공진 인덕터는 상기 스토리지 캐패시터와 상기 게이트 단자 사이에 상기 스토리지 캐패시터와 직렬로 연결되어 위치하고, 상기 제2 스위치는 상기 게이트 단자와 상기 공진 인덕터 사이의 회로를 개폐하고, 상기 제3 스위치는 상기 공진 인덕터와 상기 제2 스위치 사이의 노드를 그라운드와 연결하는 회로를 개폐하는 게이트 드라이버 장치가 제공된다.According to the embodiments described below, there is provided a gate driver apparatus including a resonant inductor and a storage capacitor connected in series with a gate capacitor connected to a gate terminal of a MOSFET, characterized in that the power supply circuit for supplying power from the source power supply to the gate terminal is opened / Wherein the resonant inductor is connected in series with the storage capacitor between the storage capacitor and the gate terminal and the second switch is connected between the gate terminal and the resonant inductor, And the third switch opens and closes a circuit connecting a node between the resonant inductor and the second switch to the ground.

여기서, 1 시간 구간 동안에, 상기 제1 스위치는 개방 상태를 유지하고, 상기 제2 스위치는 폐쇄 상태를 유지하고, 상기 제3 스위치는 개방 상태를 유지할 수 있다.Here, during the one hour period, the first switch maintains the open state, the second switch maintains the closed state, and the third switch can maintain the open state.

그리고, 상기 제1 시간 구간 이후에 상기 제1 시간 구간과 연속된 제2 시간 구간 동안에, 상기 제1 스위치는 개방 상태를 유지하고, 상기 제2 스위치는 폐쇄 상태를 유지하고, 상기 제3 스위치는 폐쇄 상태를 유지할 수 있다.During the second time interval following the first time interval after the first time interval, the first switch maintains the open state, the second switch remains in the closed state, and the third switch The closed state can be maintained.

또한, 상기 제2 시간 구간 이후에 상기 제2 시간 구간과 연속된 제3 시간 구간 동안에, 상기 제1 스위치는 개방 상태를 유지하고, 상기 제2 스위치는 개방 상태를 유지하고, 상기 제3 스위치는 개방 상태를 유지할 수 있다.The first switch maintains the open state and the second switch maintains the open state during the third time period subsequent to the second time period after the second time period, The open state can be maintained.

여기서, 상기 제3 시간 구간 이후에 상기 제3 시간 구간과 연속된 제4 시간 구간 동안에, 상기 제1 스위치는 폐쇄 상태를 유지하고, 상기 제2 스위치는 개방 상태를 유지하고, 상기 제3 스위치는 개방 상태를 유지할 수 있다.Here, the first switch maintains the closed state and the second switch maintains the open state during the fourth time interval subsequent to the third time interval after the third time interval, The open state can be maintained.

또 다른 예시적 실시예에 따르면, MOSFET를 드라이빙하는 방법에 있어서, 소스 전원으로부터 상기 MOSFET의 게이트 단자로 전력을 공급하는 전원 공급 회로를 개폐하는 제1 스위치, 스토리지 캐패시터와 직렬로 연결된 공진 인덕터와 상기 게이트 단자 사이의 회로를 개폐하는 제2 스위치 및 상기 공진 인덕터와 상기 제2 스위치 사이의 노드를 그라운드와 연결하는 회로를 계폐하는 제3 스위치를 포함하는 게이트 드라이버 장치를 이용하여 상기 MOSFET를 드라이빙하는 방법이 제공된다.According to another exemplary embodiment, there is provided a method of driving a MOSFET, comprising: providing a first switch for opening and closing a power supply circuit for supplying power from a source power supply to a gate terminal of the MOSFET, a resonant inductor connected in series with the storage capacitor, A second switch for opening / closing a circuit between the gate terminals, and a third switch for connecting a circuit connecting the node between the resonance inductor and the second switch to the ground, Method is provided.

여기서, 상기 제1 스위치는 개방 상태를 유지하고, 상기 제2 스위치는 폐쇄 상태를 유지하고, 상기 제3 스위치는 개방 상태를 유지하는 제1 단계를 포함할 수 있다.Here, the first switch may maintain the open state, the second switch may be kept in the closed state, and the third switch may be kept in the open state.

그리고, 상기 제1 단계 이후에, 상기 제1 스위치는 개방 상태를 유지하고, 상기 제2 스위치는 폐쇄 상태를 유지하고, 상기 제3 스위치는 폐쇄 상태를 유지하는 제2 단계를 포함할 수 있다.And, after the first step, the first switch may be kept in the open state, the second switch may be kept in the closed state, and the third switch may be kept in the closed state.

또한, 상기 제2 단계 이후에, 상기 제1 스위치는 개방 상태를 유지하고, 상기 제2 스위치는 개방 상태를 유지하고, 상기 제3 스위치는 개방 상태를 유지하는 제3단계를 포함할 수 있다.In addition, after the second step, the first switch may maintain the open state, the second switch may maintain the open state, and the third switch may maintain the open state.

여기서, 상기 제3 단계 이후에, 상기 제1 스위치는 폐쇄 상태를 유지하고, 상기 제2 스위치는 개방 상태를 유지하고, 상기 제3 스위치는 개방 상태를 유지하는 제4단계를 포함할 수 있다.
Here, after the third step, the first switch may be kept in a closed state, the second switch may be kept in an open state, and the third switch may be kept in an open state.

하기의 실시예에 따르면, 게이트 에너지 손실이 없이 MOSFET를 구동할 수 있다.According to the embodiment described below, the MOSFET can be driven without loss of gate energy.

하기의 실시예에 따르면, 에너지 손실을 최소화하여 MOSFET를 구동할 수 있다.
According to the following embodiments, the MOSFET can be driven with minimized energy loss.

도 1은 예시적 실시예에 따른 게이트 드라이버 장치의 구조를 도시한 회로도이다.
도 2는 예시적 실시예에 따른 게이트 드라이버 장치들에 포함된 스위치들의 스위칭 상태를 도시한 도면이다.
도 3은 제1 시간 구간 동안에 예시적 실시예에 따른 게이트 드라이버의 동작을 도시한 도면이다.
도 4는 제2 시간 구간 동안에 예시적 실시예에 따른 게이트 드라이버의 동작을 도시한 도면이다.
도 5는 제3 시간 구간 동안에 예시적 실시예에 따른 게이트 드라이버의 동작을 도시한 도면이다.
도 6은 제4 시간 구간 동안에 예시적 실시예에 따른 게이트 드라이버의 동작을 도시한 도면이다.
도 7는 예시적 실시예에 따른 드라이빙 방법을 단계별로 설명한 순서도이다.
1 is a circuit diagram showing a structure of a gate driver device according to an exemplary embodiment.
2 is a diagram showing the switching states of the switches included in the gate driver devices according to the exemplary embodiment.
3 is a diagram illustrating operation of a gate driver according to an exemplary embodiment during a first time interval.
4 is a diagram illustrating operation of a gate driver according to an exemplary embodiment during a second time period.
5 is a diagram illustrating operation of a gate driver according to an exemplary embodiment during a third time interval.
6 is a diagram illustrating operation of a gate driver according to an exemplary embodiment during a fourth time interval.
7 is a flowchart illustrating the driving method according to the exemplary embodiment step by step.

이하, 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. Hereinafter, embodiments will be described in detail with reference to the accompanying drawings.

도 1은 예시적 실시예에 따른 게이트 드라이버 장치의 구조를 도시한 회로도이다.1 is a circuit diagram showing a structure of a gate driver device according to an exemplary embodiment.

게이트 드라이버 장치는 MOSFET(110)와 같은 전력용 MOSFET을 구동하기 위한 장치이다. MOSFET를 구동하기 위해서는 MOSFET의 게이트 단자(130)에 미리 결정된 전압의 펄스를 인가해야 한다. 일측에 따르면, MOSFET를 게이트 단자에서 보면, 캐패시터로 모델링될 수 있다. 이를 게이트 캐패시터(150)라고 한다. 게이트 드라이버 장치는 게이트 캐패시터(150)에 미리 결정된 시간에 게이트 캐패시터에 전압을 인가하여 MOSFET를 구동할 수 있다.The gate driver device is a device for driving a MOSFET for power such as MOSFET 110. [ In order to drive the MOSFET, a pulse of a predetermined voltage must be applied to the gate terminal 130 of the MOSFET. According to one side, the MOSFET can be modeled as a capacitor, looking at the gate terminal. This is referred to as a gate capacitor 150. The gate driver device may drive the MOSFET by applying a voltage to the gate capacitor at a predetermined time to the gate capacitor 150. [

도 1에 도시된 게이트 드라이버 장치는 저항을 포함하지 않는다. 도 1에 도시된 게이트 드라이버 장치는 공진 인덕터(160) 및 스토리지 캐패시터(170)를 포함한다. 도 1에 도시된 게이트 드라이버 장치는 게이트 캐패시터(150)에 저장된 에너지를 스토리지 캐패시터(170)에 이동시키고, 또한 스토리지 캐패시터(170)에 저장된 에너지를 다시 게이트 캐패시터(150)로 이동시켜 게이트 캐패시터(150)에 인가되는 전압을 변경시킬 수 있다.The gate driver device shown in Fig. 1 does not include a resistor. The gate driver device shown in FIG. 1 includes a resonant inductor 160 and a storage capacitor 170. The gate driver device shown in FIG. 1 moves the energy stored in the gate capacitor 150 to the storage capacitor 170 and further transfers the energy stored in the storage capacitor 170 to the gate capacitor 150 to thereby apply a voltage to the gate capacitor 150 Can be changed.

도 1에 도시된 게이트 드라이버 회로는 게이트 단자(130)에 전력을 공급하는 소스 전원(120), 게이트 캐패시터(150)와 병렬로 연결된 공진 인덕터(160) 및 스토리지 캐패시터(170)를 포함한다.The gate driver circuit shown in FIG. 1 includes a source power supply 120 supplying power to the gate terminal 130, a resonant inductor 160 connected in parallel with the gate capacitor 150, and a storage capacitor 170.

또한, 게이트 드라이버 회로는 3개의 스위치(181, 182, 183)들을 포함한다.In addition, the gate driver circuit includes three switches 181, 182, and 183.

제1 스위치(181)는 소스 전원(120)으로부터 게이트 단자(130)로 전력을 공급하는 전력 공급 회로를 개폐한다.The first switch 181 opens and closes a power supply circuit for supplying power from the source power supply 120 to the gate terminal 130. [

제2 스위치(182)는 공진 인덕터(160)와 게이트 단자(130)사이에 배치되어 해당 회로를 개폐한다.The second switch 182 is disposed between the resonant inductor 160 and the gate terminal 130 to open and close the corresponding circuit.

제3 스위치(183)는 공진 인덕터(160)와 제2 스위치(182) 사이의 노드(140)와 그라운드를 연결하는 회로를 개폐한다.The third switch 183 opens and closes a circuit connecting the node 140 between the resonant inductor 160 and the second switch 182 and the ground.

게이트 드라이버 회로는 각 스위치(181, 182, 183)들의 개방(open), 폐쇄(close) 시점을 제어하여 게이트 캐패시터(150)에 인가되는 전압을 변경할 수 있다.
The gate driver circuit may control the open and close timing of each switch 181, 182 and 183 to change the voltage applied to the gate capacitor 150.

도 2는 예시적 실시예에 따른 게이트 드라이버 장치들에 포함된 스위치들의 스위칭 상태를 도시한 도면이다.2 is a diagram showing the switching states of the switches included in the gate driver devices according to the exemplary embodiment.

PWM 신호(221)는 각 스위치(222, 223, 224)들의 스위칭 시점을 동기화하기 위한 신호이다. 각 스위치(222, 223, 224)들에 대한 동기 신호는 PWM 신호(221)와 동기화하여 각 스위치(222, 223, 224)들의 스위칭 시점을 일정하게 유지한다.The PWM signal 221 is a signal for synchronizing the switching times of the switches 222, 223, and 224. The synchronizing signal for each of the switches 222, 223 and 224 is synchronized with the PWM signal 221 to keep the switching time of each of the switches 222, 223 and 224 constant.

게이트 드라이버는 MOSFET를 구동하기 위하여 일정한 주기의 동작을 반복한다. 게이트 드라이버의 동작 주기는 각 스위치(222, 223, 224)들의 스위칭 시점을 기준으로 크게 4개의 시간 구간으로 구분될 수 있다.The gate driver repeats a certain period of operation to drive the MOSFET. The operation period of the gate driver can be divided into four time periods based on the switching time of each of the switches 222, 223, and 224.

이하 각 시간 구간에 따른 게이트 드라이버의 동작에 대해서는 도 3 내지 도 6에서 구체적으로 설명한다.
Hereinafter, the operation of the gate driver according to each time period will be described in detail with reference to FIG. 3 to FIG.

도 3은 제1 시간 구간 동안에 예시적 실시예에 따른 게이트 드라이버의 동작을 도시한 도면이다. 도 3에 도시된 게이트 드라이버의 구조는 도 1에 도시된 게이트 드라이버의 구조와 유사하므로 각 부분에 대한 구체적인 설명은 생략한다. 제1 시간 구간 이전에 제1 스위치(381)는 폐쇄되고, 게이트 단자(330)는 소스 전원의 전압

Figure 112014064534719-pat00001
로 클램핑 된다. 또한 공진 인덕터(360)에 흐르는 인덕터 전류
Figure 112014064534719-pat00002
는 '0'이다. 따라서, 에너지 전송을 일어나지 않으며, 스토리지 캐패시터
Figure 112014064534719-pat00003
(370)의 전압은
Figure 112014064534719-pat00004
를 유지한다. 도 3에서는 각 스위치(381, 382, 383)들의 개방, 폐쇄로 인하여 활성화되는 부분이 굵은 선으로 표시되었다.3 is a diagram illustrating operation of a gate driver according to an exemplary embodiment during a first time interval. Since the structure of the gate driver shown in FIG. 3 is similar to that of the gate driver shown in FIG. 1, a detailed description thereof will be omitted. Before the first time interval, the first switch 381 is closed, and the gate terminal 330 is turned on,
Figure 112014064534719-pat00001
. The inductor current flowing through the resonant inductor 360
Figure 112014064534719-pat00002
Is '0'. Thus, no energy transfer takes place, and storage capacitors
Figure 112014064534719-pat00003
The voltage of the capacitor 370 is
Figure 112014064534719-pat00004
Lt; / RTI > In FIG. 3, portions activated by the opening and closing of the switches 381, 382 and 383 are indicated by thick lines.

시간

Figure 112014064534719-pat00005
에서, 제1 스위치(381) 및 제2 스위치(382)는 전류가 흐르지 않는 스위칭(ZCS: Zero Current Switching)을 통해 스위칭 된다. 제1 스위치(381)는 폐쇄 상태에서 개방 상태로 스위칭하고, 제2 스위치(382)는 개방 상태에서 폐쇄 상태로 스위칭한다. 제3 스위치(383)는 개방 상태를 유지한다.time
Figure 112014064534719-pat00005
The first switch 381 and the second switch 382 are switched through ZCS (Zero Current Switching). The first switch 381 switches from the closed state to the open state, and the second switch 382 switches from the open state to the closed state. The third switch 383 maintains the open state.

따라서, 게이트 캐패시터

Figure 112014064534719-pat00006
(350)에 저장되었던 전하는 공진 인덕터
Figure 112014064534719-pat00007
(360) 및 스토리지 캐패시터
Figure 112014064534719-pat00008
(370)로 방전된다. 따라서, 게이트 캐패시터
Figure 112014064534719-pat00009
(350)의 전압
Figure 112014064534719-pat00010
(225)는 도 2와 같이 감소한다. 공진 인덕터
Figure 112014064534719-pat00011
(360)에 흐르는 인덕터 전류
Figure 112014064534719-pat00012
(226)은 도 2와 같이 마이너스(-)의 값을 가진다.Therefore,
Figure 112014064534719-pat00006
The charge stored in the resonant inductor 350
Figure 112014064534719-pat00007
(360) and storage capacitor
Figure 112014064534719-pat00008
(370). Therefore,
Figure 112014064534719-pat00009
(Not shown)
Figure 112014064534719-pat00010
The number of pixels 225 decreases as shown in FIG. Resonant inductor
Figure 112014064534719-pat00011
The inductor current flowing in the inductor 360
Figure 112014064534719-pat00012
(226) has a negative value as shown in FIG.

여기서, 게이트 캐패시터

Figure 112014064534719-pat00013
(350)의 전압
Figure 112014064534719-pat00014
및 공진 인덕터
Figure 112014064534719-pat00015
(360)에 흐르는 인덕터 전류
Figure 112014064534719-pat00016
는 하기 수학식 1 과 같이 나타낼 수 있다.
Here,
Figure 112014064534719-pat00013
(Not shown)
Figure 112014064534719-pat00014
And a resonance inductor
Figure 112014064534719-pat00015
The inductor current flowing in the inductor 360
Figure 112014064534719-pat00016
Can be expressed by the following equation (1).

[수학식 1]
[Equation 1]

Figure 112014064534719-pat00017

Figure 112014064534719-pat00017

여기서,

Figure 112014064534719-pat00018
는 공진 인덕터
Figure 112014064534719-pat00019
(360)의 인덕턴스 값과 게이트 캐패시터
Figure 112014064534719-pat00020
(350)의 캐패시턴스 값에 따라 결정되는 공진 주파수로서 하기 수학식 2와 같이 결정될 수 있다.
here,
Figure 112014064534719-pat00018
Resonant inductor
Figure 112014064534719-pat00019
The inductance value of the gate capacitor 360,
Figure 112014064534719-pat00020
Can be determined as a resonance frequency determined according to the capacitance value of the capacitor 350 according to Equation (2).

[수학식 2]
&Quot; (2) "

Figure 112014064534719-pat00021

Figure 112014064534719-pat00021

또한, 스위칭 전에 게이트 캐패시터

Figure 112014064534719-pat00022
(350)에 인가되는 전압
Figure 112014064534719-pat00023
는 하기 수학식 3과 같이 결정될 수 있다.
Also, before switching,
Figure 112014064534719-pat00022
Lt; RTI ID = 0.0 > 350 &
Figure 112014064534719-pat00023
Can be determined as shown in Equation (3) below.

[수학식 3]
&Quot; (3) "

Figure 112014064534719-pat00024

Figure 112014064534719-pat00024

여기서,

Figure 112014064534719-pat00025
는 제1 시간 구간의 길이(231)이고,
Figure 112014064534719-pat00026
는 제2 시간 구간의 길이(232)이다.
Figure 112014064534719-pat00027
는 게이트 드라이버 장치가 동작하는 주기의 길이로서, 제1 시간 구간의 길이(231), 제2 시간 구간의 길이(232), 제3 시간 구간의 길이(233) 및 제4 시간 구간의 길이(234)를 모두 더한 값이다.here,
Figure 112014064534719-pat00025
Is the length 231 of the first time interval,
Figure 112014064534719-pat00026
Is the length 232 of the second time interval.
Figure 112014064534719-pat00027
The length 231 of the first time section, the length 232 of the second time section, the length 233 of the third time section and the length 234 of the fourth time section 234 ).

제1 시간 구간의 길이

Figure 112014064534719-pat00028
는 게이트 캐패시터
Figure 112014064534719-pat00029
(350)가 완전히 방전되어 게이트 캐패시터
Figure 112014064534719-pat00030
(350)의 전압
Figure 112014064534719-pat00031
이 '0'이 되는 시간으로 정의될 수 있다. 이 경우, 제1 시간 구간의 길이
Figure 112014064534719-pat00032
는 하기 수학식 4와 같이 계산될 수 있다.
The length of the first time interval
Figure 112014064534719-pat00028
Lt; / RTI >
Figure 112014064534719-pat00029
(350) is completely discharged and the gate capacitor
Figure 112014064534719-pat00030
(Not shown)
Figure 112014064534719-pat00031
Is '0'. In this case, the length of the first time interval
Figure 112014064534719-pat00032
Can be calculated as shown in Equation (4).

[수학식 4]
&Quot; (4) "

Figure 112014064534719-pat00033

Figure 112014064534719-pat00033

도 4는 제2 시간 구간 동안에 예시적 실시예에 따른 게이트 드라이버의 동작을 도시한 도면이다. 도 4에 도시된 게이트 드라이버의 구조는 도 1에 도시된 게이트 드라이버의 구조와 유사하므로 각 부분에 대한 구체적인 설명은 생략한다.4 is a diagram illustrating operation of a gate driver according to an exemplary embodiment during a second time period. Since the structure of the gate driver shown in FIG. 4 is similar to that of the gate driver shown in FIG. 1, a detailed description thereof will be omitted.

제2 시간 구간은 제1 시간 구간의 이후에 제1 시간 구간과 연속하여 위치하는 시간 구간이다. 도 2에서, 제2 시간 구간은

Figure 112014064534719-pat00034
(212) 부터 시간
Figure 112014064534719-pat00035
(214)까지의 시간 구간이다. 이 시간 구간에서, 제1 스위치(481)는 개방 상태를 유지하고, 제2 스위치(482)는 폐쇄 상태를 유지하고, 제3 스위치(483)는 개방 상태를 유지한다. 도 4에서는 각 스위치(481, 482, 483)들의 개방, 폐쇄로 인하여 활성화되는 부분이 굵은 선으로 표시되었다.The second time interval is a time interval subsequent to the first time interval and subsequent to the first time interval. In Figure 2, the second time interval is
Figure 112014064534719-pat00034
(212) to the time
Figure 112014064534719-pat00035
(214). In this time period, the first switch 481 maintains the open state, the second switch 482 maintains the closed state, and the third switch 483 maintains the open state. In FIG. 4, portions activated by the opening and closing of the switches 481, 482 and 483 are indicated by bold lines.

제2 시간 구간은 다시

Figure 112014064534719-pat00036
(212) 부터 시간
Figure 112014064534719-pat00037
(213)까지의 시간 구간과
Figure 112014064534719-pat00038
(213) 부터
Figure 112014064534719-pat00039
(214)까지의 시간 구간으로 구분할 수 있다.The second time period is again
Figure 112014064534719-pat00036
(212) to the time
Figure 112014064534719-pat00037
(213)
Figure 112014064534719-pat00038
(213) to
Figure 112014064534719-pat00039
(214). ≪ / RTI >

시간

Figure 112014064534719-pat00040
에서, 제3 스위치(424)는 전압이 인가되지 않은 상태에서의 스위칭(ZVS: Zero Voltage Switching)을 통해 스위칭된다. 제1 시간 구간 동안에 공진 인덕터
Figure 112014064534719-pat00041
(460)에 저장되었던 에너지는
Figure 112014064534719-pat00042
(212) 부터 시간
Figure 112014064534719-pat00043
(213)까지의 시간 구간 동안에 스토리지 캐패시터
Figure 112014064534719-pat00044
(470)로 이동한다. 공진 인덕터
Figure 112014064534719-pat00045
(460) 및 제3 스위치(483)를 통과하여 흐르는 인덕터 전류
Figure 112014064534719-pat00046
는 감소한다.time
Figure 112014064534719-pat00040
The third switch 424 is switched through ZVS (Zero Voltage Switching) in a state where no voltage is applied. During the first time interval,
Figure 112014064534719-pat00041
(460) is < RTI ID = 0.0 >
Figure 112014064534719-pat00042
(212) to the time
Figure 112014064534719-pat00043
RTI ID = 0.0 > 213 < / RTI >
Figure 112014064534719-pat00044
(470). Resonant inductor
Figure 112014064534719-pat00045
The inductor current flowing through the first switch 460 and the third switch 483
Figure 112014064534719-pat00046
.

스토리지 캐패시터

Figure 112014064534719-pat00047
(470)에 저장된 에너지는
Figure 112014064534719-pat00048
(213) 부터
Figure 112014064534719-pat00049
(214)까지의 시간 구간 동안에 공진 인덕터
Figure 112014064534719-pat00050
(460)로 전달된다. 따라서, 스토리지 캐패시터
Figure 112014064534719-pat00051
(470)의 전압
Figure 112014064534719-pat00052
는 감소한다. 인덕터 전류
Figure 112014064534719-pat00053
의 방향은 변경되고, 그 크기는 증가한다.Storage capacitor
Figure 112014064534719-pat00047
(470) is < RTI ID = 0.0 >
Figure 112014064534719-pat00048
(213) to
Figure 112014064534719-pat00049
RTI ID = 0.0 > 214 < / RTI >
Figure 112014064534719-pat00050
(460). Therefore,
Figure 112014064534719-pat00051
(470)
Figure 112014064534719-pat00052
. Inductor current
Figure 112014064534719-pat00053
Direction is changed, and its size increases.

제2 시간 구간 동안, MSFET는 오프(OFF) 상태를 유지한다.During the second time interval, the MSFET remains off.

인덕터 전류

Figure 112014064534719-pat00054
은 하기 수학식 5와 같이 나타낼 수 있다.
Inductor current
Figure 112014064534719-pat00054
Can be expressed by the following equation (5).

[수학식 5]
&Quot; (5) "

Figure 112014064534719-pat00055

Figure 112014064534719-pat00055

여기서,

Figure 112014064534719-pat00056
는 시간
Figure 112014064534719-pat00057
(212)에서 인덕터 전류
Figure 112014064534719-pat00058
의 값이다. 제2 시간 구간 동안의 인덕터 전류
Figure 112014064534719-pat00059
는 스토리지 캐패시터
Figure 112014064534719-pat00060
(470)의 값이 큰 경우 시간 t의 선형 함수로 근사화될 수 있다.
here,
Figure 112014064534719-pat00056
Time
Figure 112014064534719-pat00057
Lt; RTI ID = 0.0 > 212 &
Figure 112014064534719-pat00058
. The inductor current during the second time interval
Figure 112014064534719-pat00059
The storage capacitor
Figure 112014064534719-pat00060
Can be approximated to a linear function of time t if the value of the second term 470 is large.

도 5는 제3 시간 구간 동안에 예시적 실시예에 따른 게이트 드라이버의 동작을 도시한 도면이다. 도 5에 도시된 게이트 드라이버의 구조는 도 1에 도시된 게이트 드라이버의 구조와 유사하므로 각 부분에 대한 구체적인 설명은 생략한다.5 is a diagram illustrating operation of a gate driver according to an exemplary embodiment during a third time interval. Since the structure of the gate driver shown in FIG. 5 is similar to that of the gate driver shown in FIG. 1, a detailed description thereof will be omitted.

제3 시간 구간은 제2 시간 구간의 이후에 제2 시간 구간과 연속하여 위치하는 시간 구간이다. 도 2에서, 제3 시간 구간은

Figure 112014064534719-pat00061
(214) 부터 시간
Figure 112014064534719-pat00062
(215)까지의 시간 구간이다. And the third time interval is a time interval continuously located after the second time interval with the second time interval. In Figure 2, the third time interval is
Figure 112014064534719-pat00061
(214) to time
Figure 112014064534719-pat00062
(215).

도 2에 도시된 바와 같이

Figure 112014064534719-pat00063
(214) 이전의 인덕터 전류
Figure 112014064534719-pat00064
는 스토리지 캐패시터
Figure 112014064534719-pat00065
(570)에 저장된 에너지에 의해 증가한다. 시간
Figure 112014064534719-pat00066
에서, 제2 스위치(582) 및 제3 스위치(583)는 전압이 인가되지 않은 상태에서의 스위칭을 통해 스위칭된다. As shown in Fig. 2
Figure 112014064534719-pat00063
Lt; RTI ID = 0.0 > (214)
Figure 112014064534719-pat00064
The storage capacitor
Figure 112014064534719-pat00065
Lt; RTI ID = 0.0 > 570 < / RTI > time
Figure 112014064534719-pat00066
The second switch 582 and the third switch 583 are switched through switching in a state in which no voltage is applied.

제3 시간 구간에서, 제1 스위치(581)는 개방 상태를 유지하고, 제2 스위치(582)는 개방 상태를 유지하고, 제3 스위치(583)는 개방 상태를 유지한다. 도 5에서는 각 스위치(581, 582, 583)들의 개방, 폐쇄로 인하여 활성화되는 부분이 굵은 선으로 표시되었다.In the third time period, the first switch 581 maintains the open state, the second switch 582 maintains the open state, and the third switch 583 maintains the open state. In FIG. 5, portions activated by the opening and closing of the switches 581, 582 and 583 are indicated by bold lines.

도 5에 도시된 바와 같이, 인덕터 전류

Figure 112014064534719-pat00067
는 제2 스위치(582)의 프리휠링 다이오드를 통해 흐를 수 있다. 인덕터 전류
Figure 112014064534719-pat00068
는 게이트 캐패시터
Figure 112014064534719-pat00069
(550)를 초기값인
Figure 112014064534719-pat00070
로 충전한다. 제3 시간 구간 동안에 인덕터 전류
Figure 112014064534719-pat00071
(226)는 공진 인덕터
Figure 112014064534719-pat00072
(560)과 게이트 캐패시터
Figure 112014064534719-pat00073
(550)로 형성되는 LC 공진에 의해 도 2에 도시된 바와 같이 '0'까지 감소한다.As shown in Fig. 5, the inductor current
Figure 112014064534719-pat00067
May flow through the freewheeling diode of the second switch (582). Inductor current
Figure 112014064534719-pat00068
Lt; / RTI >
Figure 112014064534719-pat00069
(550) to the initial value
Figure 112014064534719-pat00070
. During the third time interval, the inductor current
Figure 112014064534719-pat00071
(226) comprises a resonant inductor
Figure 112014064534719-pat00072
(560) and the gate capacitor
Figure 112014064534719-pat00073
Is reduced to " 0 " as shown in Fig.

제3 시간 구간 동안에, 인덕터 전류

Figure 112014064534719-pat00074
는 하기 수학식 6과 같이 나타낼 수 있다.
During the third time interval, the inductor current
Figure 112014064534719-pat00074
Can be expressed by the following equation (6).

[수학식 6]
&Quot; (6) "

Figure 112014064534719-pat00075

Figure 112014064534719-pat00075

여기서,

Figure 112014064534719-pat00076
는 시간
Figure 112014064534719-pat00077
(214)에서 인덕터 전류
Figure 112014064534719-pat00078
의 값이다.
here,
Figure 112014064534719-pat00076
Time
Figure 112014064534719-pat00077
RTI ID = 0.0 > 214 < / RTI &
Figure 112014064534719-pat00078
.

또한, 게이트 캐패시터

Figure 112014064534719-pat00079
(550)의 전압
Figure 112014064534719-pat00080
는 하기 수학식 7과 같이 나타낼 수 있다.
Also,
Figure 112014064534719-pat00079
(Not shown)
Figure 112014064534719-pat00080
Can be expressed by the following Equation (7).

[수학식 7]
&Quot; (7) "

Figure 112014064534719-pat00081

Figure 112014064534719-pat00081

수학식 6에서,

Figure 112014064534719-pat00082
Figure 112014064534719-pat00083
와 동일한 값이고, 제3 시간 구간의 길이
Figure 112014064534719-pat00084
는 제1 시간 구간의 길이
Figure 112014064534719-pat00085
와 동일한 값이다.
In Equation (6)
Figure 112014064534719-pat00082
The
Figure 112014064534719-pat00083
And the length of the third time interval
Figure 112014064534719-pat00084
The length of the first time interval
Figure 112014064534719-pat00085
.

도 6은 제4 시간 구간 동안에 예시적 실시예에 따른 게이트 드라이버의 동작을 도시한 도면이다. 도 6에 도시된 게이트 드라이버의 구조는 도 1에 도시된 게이트 드라이버의 구조와 유사하므로 각 부분에 대한 구체적인 설명은 생략한다.6 is a diagram illustrating operation of a gate driver according to an exemplary embodiment during a fourth time interval. Since the structure of the gate driver shown in FIG. 6 is similar to that of the gate driver shown in FIG. 1, a detailed description thereof will be omitted.

제4 시간 구간은 제3 시간 구간의 이후에 제3 시간 구간과 연속하여 위치하는 시간 구간이다. 도 2에서, 제4 시간 구간은

Figure 112014064534719-pat00086
(215) 부터 시간
Figure 112014064534719-pat00087
(216)까지의 시간 구간이다.The fourth time interval is a time interval subsequent to the third time interval and subsequent to the third time interval. In Figure 2, the fourth time interval
Figure 112014064534719-pat00086
(215) to time
Figure 112014064534719-pat00087
(216).

시간

Figure 112014064534719-pat00088
(215)에서, 제1 스위치(681)는 게이트 캐패시터(650)가 충전된 이후 전압이 인가되지 않은 상태에서의 스위칭을 통해 스위칭된다. 제4 시간 구간에서, 제1 스위치(681)는 폐쇄 상태를 유지하고, 제2 스위치(682)는 개방 상태를 유지하고, 제3 스위치(683)는 개방 상태를 유지한다. 도 6에서는 각 스위치(681, 682, 683)들의 개방, 폐쇄로 인하여 활성화되는 부분이 굵은 선으로 표시되었다.time
Figure 112014064534719-pat00088
The first switch 681 is switched through the switching in a state where the voltage is not applied after the gate capacitor 650 is charged. In the fourth time interval, the first switch 681 maintains the closed state, the second switch 682 maintains the open state, and the third switch 683 maintains the open state. In FIG. 6, portions activated by the opening and closing of the switches 681, 682 and 683 are indicated by bold lines.

제1 스위치(681)가 폐쇄되면, MOSFET의 게이트 단자(630)는

Figure 112014064534719-pat00089
로 클램핑된다. 이 경우에, MOSFET는 온(ON) 상태를 유지한다.
When the first switch 681 is closed, the gate terminal 630 of the MOSFET
Figure 112014064534719-pat00089
. In this case, the MOSFET remains on.

도 7는 예시적 실시예에 따른 드라이빙 방법을 단계별로 설명한 순서도이다.7 is a flowchart illustrating the driving method according to the exemplary embodiment step by step.

단계(710)에서, 도 1에 도시된 게이트 드라이버의 제1 스위치는 개방 상태를 유지하고, 제2 스위치는 폐쇄 상태를 유지하고, 제3 스위치는 개방 상태를 유지한다. 게이트 캐패시터

Figure 112014064534719-pat00090
에 저장된 에너지는 공진 인덕터
Figure 112014064534719-pat00091
및 스토리지 캐패시터
Figure 112014064534719-pat00092
로 방전된다. 게이트 캐패시터
Figure 112014064534719-pat00093
에 인가된 전압
Figure 112014064534719-pat00094
은 점차로 감소하여 '0'에 도달한다.
In step 710, the first switch of the gate driver shown in Fig. 1 maintains the open state, the second switch maintains the closed state, and the third switch maintains the open state. Gate capacitor
Figure 112014064534719-pat00090
The energy stored in the resonance inductor
Figure 112014064534719-pat00091
And storage capacitors
Figure 112014064534719-pat00092
≪ / RTI > Gate capacitor
Figure 112014064534719-pat00093
≪ / RTI >
Figure 112014064534719-pat00094
Gradually decreases to " 0 ".

단계(720)에서, 도 1에 도시된 게이트 드라이버의 제1 스위치는 개방 상태를 유지하고, 제2 스위치는 폐쇄 상태를 유지하고, 제3 스위치는 폐쇄 상태를 유지한다.In step 720, the first switch of the gate driver shown in Fig. 1 maintains the open state, the second switch maintains the closed state, and the third switch maintains the closed state.

공진 인덕터

Figure 112014064534719-pat00095
에 저장되었던 에너지는 스토리지 캐패시터
Figure 112014064534719-pat00096
로 이동한다. 에너지가 이동됨에 따라서, 공진 인덕터
Figure 112014064534719-pat00097
을 통하여 흐르는 인덕터 전류는 점차 감소한다.Resonant inductor
Figure 112014064534719-pat00095
The energy stored in the storage capacitor < RTI ID = 0.0 >
Figure 112014064534719-pat00096
. As the energy is transferred, the resonant inductor
Figure 112014064534719-pat00097
The inductor current flowing through the resistor becomes gradually decreased.

스토리지 캐패시터

Figure 112014064534719-pat00098
에 저장된 에너지는 다시 공진 인덕터
Figure 112014064534719-pat00099
로 이동한다. 이 경우, 공진 인덕터
Figure 112014064534719-pat00100
에 흐르는 인덕터 전류의 방향은 변경되고, 그 크기는 점차 증가한다. 스토리지 캐패시터
Figure 112014064534719-pat00101
의 전압
Figure 112014064534719-pat00102
는 감소한다.
Storage capacitor
Figure 112014064534719-pat00098
The energy stored in the resonance inductor
Figure 112014064534719-pat00099
. In this case,
Figure 112014064534719-pat00100
The direction of the inductor current flowing through the resistor is changed, and its size gradually increases. Storage capacitor
Figure 112014064534719-pat00101
The voltage of
Figure 112014064534719-pat00102
.

단계(730)에서, 도 1에 도시된 게이트 드라이버의 제1 스위치는 개방 상태를 유지하고, 제2 스위치는 개방 상태를 유지하고, 제3 스위치는 개방 상태를 유지한다.In step 730, the first switch of the gate driver shown in Fig. 1 maintains the open state, the second switch maintains the open state, and the third switch maintains the open state.

공진 인덕터

Figure 112014064534719-pat00103
에 흐르는 인덕터 전류
Figure 112014064534719-pat00104
는 제2 스위치의 프리휠링 다이오드를 통해 흐를 수 있다. 인덕터 전류
Figure 112014064534719-pat00105
는 게이트 캐패시터
Figure 112014064534719-pat00106
를 초기값인
Figure 112014064534719-pat00107
로 충전한다. 인덕터 전류
Figure 112014064534719-pat00108
는 공진 인덕터
Figure 112014064534719-pat00109
와 게이트 캐패시터
Figure 112014064534719-pat00110
로 형성되는 LC 공진에 의해 도 2에 도시된 바와 같이 '0'까지 감소한다.
Resonant inductor
Figure 112014064534719-pat00103
Inductor current
Figure 112014064534719-pat00104
Can flow through the freewheeling diode of the second switch. Inductor current
Figure 112014064534719-pat00105
Lt; / RTI >
Figure 112014064534719-pat00106
To the initial value
Figure 112014064534719-pat00107
. Inductor current
Figure 112014064534719-pat00108
Resonant inductor
Figure 112014064534719-pat00109
And gate capacitors
Figure 112014064534719-pat00110
To ' 0 ' as shown in Fig.

단계(740)에서, 도 1에 도시된 게이트 드라이버의 제1 스위치는 폐쇄 상태를 유지하고, 제2 스위치는 개방 상태를 유지하고, 제3 스위치는 개방 상태를 유지한다.In step 740, the first switch of the gate driver shown in Fig. 1 maintains the closed state, the second switch maintains the open state, and the third switch maintains the open state.

제1 스위치가 폐쇄됨에 따라서 MOSFET의 게이트 단자는

Figure 112014064534719-pat00111
로 클램핑되고, MOSFET는 온 상태를 유지한다.
As the first switch is closed, the gate terminal of the MOSFET
Figure 112014064534719-pat00111
And the MOSFET remains on.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
The method according to an embodiment may be implemented in the form of a program command that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions to be recorded on the medium may be those specially designed and configured for the embodiments or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

110: MOSFET
120: 소스 전원
130: 게이트 단자
150: 게이트 캐패시터
160: 공진 인덕터
170: 스토리지 캐패시터
181, 182, 183: 스위치
110: MOSFET
120: Source power
130: gate terminal
150: gate capacitor
160: Resonant inductor
170: storage capacitor
181, 182, 183: switch

Claims (11)

MOSFET의 게이트 단자에 연결된 게이트 캐패시터, 상기 게이트 캐패시터와 병렬로 연결되고, 서로 직렬로 연결된 공진 인덕터 및 스토리지 캐패시터를 포함하는 게이트 드라이버 장치에 있어서,
소스 전원으로부터 상기 게이트 단자로 전력을 공급하는 전원 공급 회로를 개폐하는 제1 스위치;
제2 스위치; 및
제3 스위치
를 포함하고,
상기 공진 인덕터는 상기 스토리지 캐패시터와 상기 게이트 단자 사이에 위치하고,
상기 제2 스위치는 상기 게이트 단자와 상기 공진 인덕터 사이의 회로를 개폐하고,
상기 제3 스위치는 상기 공진 인덕터와 상기 제2 스위치 사이의 노드를 그라운드와 연결하는 회로를 개폐하는 게이트 드라이버 장치.
A gate driver device comprising a gate capacitor connected to a gate terminal of a MOSFET, a resonance inductor connected in parallel with the gate capacitor, and a storage capacitor,
A first switch for opening / closing a power supply circuit for supplying power from the source power supply to the gate terminal;
A second switch; And
The third switch
Lt; / RTI >
The resonant inductor being located between the storage capacitor and the gate terminal,
The second switch opens and closes a circuit between the gate terminal and the resonant inductor,
And said third switch opens / closes a circuit connecting a node between said resonant inductor and said second switch to ground.
제1항에 있어서,
제1 시간 구간 동안에,
상기 제1 스위치는 개방 상태를 유지하고,
상기 제2 스위치는 폐쇄 상태를 유지하고,
상기 제3 스위치는 개방 상태를 유지하는 게이트 드라이버 장치.
The method according to claim 1,
During the first time interval,
The first switch maintains the open state,
The second switch maintains the closed state,
And the third switch maintains the open state.
제2항에 있어서,
상기 제1 시간 구간 이후에 상기 제1 시간 구간과 연속된 제2 시간 구간 동안에,
상기 제1 스위치는 개방 상태를 유지하고,
상기 제2 스위치는 폐쇄 상태를 유지하고,
상기 제3 스위치는 폐쇄 상태를 유지하는 게이트 드라이버 장치.
3. The method of claim 2,
During a second time interval subsequent to the first time interval after the first time interval,
The first switch maintains the open state,
The second switch maintains the closed state,
And the third switch maintains the closed state.
제3항에 있어서,
상기 제2 시간 구간 이후에 상기 제2 시간 구간과 연속된 제3 시간 구간 동안에,
상기 제1 스위치는 개방 상태를 유지하고,
상기 제2 스위치는 개방 상태를 유지하고,
상기 제3 스위치는 개방 상태를 유지하는 게이트 드라이버 장치.
The method of claim 3,
During a third time interval subsequent to the second time interval after the second time interval,
The first switch maintains the open state,
The second switch maintains the open state,
And the third switch maintains the open state.
제4항에 있어서,
상기 제3 시간 구간 이후에 상기 제3 시간 구간과 연속된 제4 시간 구간 동안에,
상기 제1 스위치는 폐쇄 상태를 유지하고,
상기 제2 스위치는 개방 상태를 유지하고,
상기 제3 스위치는 개방 상태를 유지하는 게이트 드라이버 장치.
5. The method of claim 4,
During a fourth time interval subsequent to the third time interval after the third time interval,
The first switch maintains the closed state,
The second switch maintains the open state,
And the third switch maintains the open state.
MOSFET를 드라이빙하는 방법에 있어서,
소스 전원으로부터 상기 MOSFET의 게이트 단자로 전력을 공급하는 전원 공급 회로를 개폐하는 제1 스위치;
스토리지 캐패시터와 직렬로 연결된 공진 인덕터와 상기 게이트 단자 사이의 회로를 개폐하는 제2 스위치; 및
상기 공진 인덕터와 상기 제2 스위치 사이의 노드를 그라운드와 연결하는 회로를 계폐하는 제3 스위치
를 포함하는 게이트 드라이버 장치를 이용하여 상기 MOSFET를 드라이빙하는 방법.
In a method of driving a MOSFET,
A first switch for opening / closing a power supply circuit for supplying power from a source power supply to a gate terminal of the MOSFET;
A second switch for opening and closing a circuit between the resonant inductor and the gate terminal connected in series with the storage capacitor; And
A third switch for connecting a circuit connecting the node between the resonant inductor and the second switch to the ground,
And a gate driver for driving the MOSFET.
제6항에 있어서,
상기 제1 스위치는 개방 상태를 유지하고,
상기 제2 스위치는 폐쇄 상태를 유지하고,
상기 제3 스위치는 개방 상태를 유지하는 제1 단계
를 포함하는 상기 MOSFET를 드라이빙하는 방법.
The method according to claim 6,
The first switch maintains the open state,
The second switch maintains the closed state,
Wherein the third switch is in an open state,
≪ / RTI >
제7항에 있어서,
상기 제1 단계 이후에,
상기 제1 스위치는 개방 상태를 유지하고,
상기 제2 스위치는 폐쇄 상태를 유지하고,
상기 제3 스위치는 폐쇄 상태를 유지하는 제2 단계
를 포함하는 상기 MOSFET를 드라이빙하는 방법.
8. The method of claim 7,
After the first step,
The first switch maintains the open state,
The second switch maintains the closed state,
The third switch is maintained in the closed state,
≪ / RTI >
제8항에 있어서,
상기 제2 단계 이후에,
상기 제1 스위치는 개방 상태를 유지하고,
상기 제2 스위치는 개방 상태를 유지하고,
상기 제3 스위치는 개방 상태를 유지하는 제3단계
를 포함하는 상기 MOSFET를 드라이빙하는 방법.
9. The method of claim 8,
After the second step,
The first switch maintains the open state,
The second switch maintains the open state,
The third switch is maintained in an open state,
≪ / RTI >
제9항에 있어서,
상기 제3 단계 이후에,
상기 제1 스위치는 폐쇄 상태를 유지하고,
상기 제2 스위치는 개방 상태를 유지하고,
상기 제3 스위치는 개방 상태를 유지하는 제4단계
를 포함하는 상기 MOSFET를 드라이빙하는 방법.
10. The method of claim 9,
After the third step,
The first switch maintains the closed state,
The second switch maintains the open state,
The third switch is maintained in an open state,
≪ / RTI >
제6항 내지 제10항 중에서 어느 하나의 항의 방법을 실행시키기 위한 프로그램이 기록된 컴퓨터 판독 가능한 기록 매체.A computer-readable recording medium having recorded thereon a program for executing the method according to any one of claims 6 to 10.
KR1020140086030A 2014-07-09 2014-07-09 Resonant gate driver for driving mosfet KR101519850B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140086030A KR101519850B1 (en) 2014-07-09 2014-07-09 Resonant gate driver for driving mosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140086030A KR101519850B1 (en) 2014-07-09 2014-07-09 Resonant gate driver for driving mosfet

Publications (1)

Publication Number Publication Date
KR101519850B1 true KR101519850B1 (en) 2015-05-14

Family

ID=53394593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140086030A KR101519850B1 (en) 2014-07-09 2014-07-09 Resonant gate driver for driving mosfet

Country Status (1)

Country Link
KR (1) KR101519850B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105245091A (en) * 2015-10-27 2016-01-13 东南大学 Grid electrode drive circuit of power converter medium power MOS transistor
CN107787556A (en) * 2015-06-30 2018-03-09 弗罗纽斯国际有限公司 Circuit arrangement for controlling transistor
CN110350787A (en) * 2019-07-30 2019-10-18 莆田学院 The novel single inductance complementary resonance drive circuit of one kind and its working method
CN112260522A (en) * 2020-09-03 2021-01-22 西安理工大学 E for MOSFET2Quasi-resonance drive circuit and modulation method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040045459A (en) * 2001-10-01 2004-06-01 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Gate driver apparatus having an energy recovering circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040045459A (en) * 2001-10-01 2004-06-01 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Gate driver apparatus having an energy recovering circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107787556A (en) * 2015-06-30 2018-03-09 弗罗纽斯国际有限公司 Circuit arrangement for controlling transistor
CN107787556B (en) * 2015-06-30 2020-10-23 弗罗纽斯国际有限公司 Circuit arrangement for controlling a transistor
CN105245091A (en) * 2015-10-27 2016-01-13 东南大学 Grid electrode drive circuit of power converter medium power MOS transistor
CN105245091B (en) * 2015-10-27 2018-04-06 东南大学 The gate driving circuit of power MOS pipe in a kind of power inverter
CN110350787A (en) * 2019-07-30 2019-10-18 莆田学院 The novel single inductance complementary resonance drive circuit of one kind and its working method
CN112260522A (en) * 2020-09-03 2021-01-22 西安理工大学 E for MOSFET2Quasi-resonance drive circuit and modulation method thereof
CN112260522B (en) * 2020-09-03 2022-04-05 西安理工大学 E for MOSFET2Quasi-resonance drive circuit and modulation method thereof

Similar Documents

Publication Publication Date Title
KR101519850B1 (en) Resonant gate driver for driving mosfet
JP5734845B2 (en) Voltage generation device, voltage generation circuit, and voltage generation method
WO2011103354A2 (en) Systems, devices, and methods for providing backup power to a load
JP2009232680A (en) Method of controlling dc-dc converter in discontinuous mode
CN106230237A (en) System and method for gate drivers
JP2013013051A (en) Circuit for driving power mosfet, and element value decision method for the same
KR20200126397A (en) PIN diode driver with energy recovery
US20140103897A1 (en) Glitch suppression in dc-to-dc power conversion
US20230318469A1 (en) Drive Circuit
US9124231B2 (en) Soft turn-off for boost converters
US9910811B2 (en) Hot swap circuit
WO2017168220A1 (en) Controller for use with a power converter, and method of operating the same
JP6717216B2 (en) Drive
US11108327B2 (en) Selected-parameter adaptive switching for power converters
JP2005223867A (en) Stepup pulse power supply using magnetic energy regeneration switch
KR101913724B1 (en) Low supply noise power stage arrangement for a switch regulator
US8907638B2 (en) Resonant-recovery power-reduction technique for boost converters
TWI654824B (en) Circuits and methods for operating a switching regulator
US10068721B2 (en) Hot swap circuit
US9270206B2 (en) Methods and systems for applying charge to a piezoelectric element
JP4328417B2 (en) Power circuit
US9859791B2 (en) High efficiency high voltage charge pump actuator for capacitive load
JP6914825B2 (en) Gate drive circuit
JP2002305874A (en) Step-down switching power supply unit
JP2016032341A (en) Series resonant switching power supply circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 6