Nothing Special   »   [go: up one dir, main page]

KR101313391B1 - 적층형 패키징 - Google Patents

적층형 패키징 Download PDF

Info

Publication number
KR101313391B1
KR101313391B1 KR1020077012544A KR20077012544A KR101313391B1 KR 101313391 B1 KR101313391 B1 KR 101313391B1 KR 1020077012544 A KR1020077012544 A KR 1020077012544A KR 20077012544 A KR20077012544 A KR 20077012544A KR 101313391 B1 KR101313391 B1 KR 101313391B1
Authority
KR
South Korea
Prior art keywords
dielectric substrate
region
lower dielectric
microelectronic
upper dielectric
Prior art date
Application number
KR1020077012544A
Other languages
English (en)
Other versions
KR20070085700A (ko
Inventor
벨가셈 하바
크레이그 에스 미첼
마수드 베로즈
Original Assignee
테세라, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테세라, 인코포레이티드 filed Critical 테세라, 인코포레이티드
Publication of KR20070085700A publication Critical patent/KR20070085700A/ko
Application granted granted Critical
Publication of KR101313391B1 publication Critical patent/KR101313391B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

복수 개의 미소 전자 조립체(60)는 상부 유전체 기판(40)과, 하부 유전체 기판(20)과, 이들 기판 사이에 배치되는 미소 전자 요소(36)를 포함하는 인프로세스 유닛을 절단함으로써 제조된다. 다른 실시예에 있어서, 리드 프레임(452)이 기판(440)에 결합되어 리드가 이 기판으로부터 돌출된다. 리드 프레임(452)은 하나 이상의 미소 전자 요소(436, 404, 406)가 기판들 사이에 배치된 상태로 다른 기판에 결합된다.

Description

적층형 패키징{STACKED PACKAGING IMPROVEMENTS}
본 발명은 2004년 11월 3일자로 출원되었고 개시 내용이 본 명세서에 참조로서 합체되는 미국 특허 출원 제60/624,667호의 출원일을 우선권 주장한다.
반도체 칩 등의 미소 전자 요소(microelectronic elements)는 통상 반도체 칩이나 그 외의 미소 전자 요소에 대해 물리적 및 화학적 보호를 제공하는 패키지 형태로 제공된다. 그러한 패키지는 통상 유전체 재료로 형성되고 상부에 전기 전도성 단자가 있는 소형 회로 패널 등의 패키지 기판을 포함한다. 반도체 칩은 패널 상에 실장되어 패키지 기판의 단자에 전기적으로 접속된다. 칩과 기판의 일부는 단자를 지지하는 기판의 외표면만이 노출되도록 밀봉재 또는 오버몰딩에 의해 피복되는 것이 일반적이다. 그러한 패키지는 쉽게 출하, 보관 및 취급될 수 있다. 패키지는 표준 실장 기법, 가장 일반적으로 표면 실장 기법을 이용하여 회로 기판 등의 보다 큰 회로 패널에 실장될 수 있다. 당업계에서는 패키징된 칩이 회로 기판 상의 면적을 보다 작게 점유하도록 그러한 패키지의 소형화에 상당한 노력을 기울여 왔다. 예컨대, 칩 스케일 패키지라 칭하는 패키지는 칩 자체의 면적과 동일하거나 칩 자체의 면적보다 약간만 큰 면적을 회로 기판에서 점유한다. 그러나, 칩 스케일 패키지의 경우라도, 여러 개의 패키징된 칩에 의해 점유되는 총면적은 개별 칩의 총면적보다 크거나 동일하다.
복수 개의 칩이 공통의 패키지에서 상하로 실장되는 "적층형" 패키지를 제공하는 것이 제안되었다. 이 공통의 패키지는 단일 칩을 수용한 단일 패키지를 실장하는 데에 통상적으로 요구되는 면적과 동일하거나 약간만 큰 회로 패널 면적 상에 실장될 수 있다. 적층형 패키지 방안은 회로 패널 상의 공간을 보존한다. 서로 기능적으로 관련된 칩들이나 다른 요소들이 공통의 적층형 패키지에 제공될 수 있다. 패키지는 이들 요소들 간의 상호 접속부를 통합할 수 있다. 따라서, 패키지가 실장되는 주 회로 패널은 상호 접속부에 필요한 도체 및 다른 요소를 포함할 필요가 없다. 이는 보다 간단한 회로 패널을 사용할 수 있게 하고, 몇몇의 경우에는 보다 적은 금속 접속층을 갖는 회로 패널을 사용할 수 있게 함으로써, 회로 패널의 비용을 현저하게 저감시킨다. 더욱이, 적층형 패키지 내의 상호 접속부는 흔히 회로 패널 상에 실장되는 개별 패키지 간의 비교되는 상호 접속부에 비해 전기 임피던스가 낮고 신호 전달 지연 시간이 짧도록 이루어질 수 있다. 이는 예컨대 미소 전자 요소들 간의 신호 전달에 있어서 보다 높은 클록 속도를 사용할 수 있게 함으로써, 적층형 패키지 내의 미소 전자 요소들의 동작 속도를 증가시킬 수 있다.
지금까지 제안되었던 적층형 패키지의 한 형태를 "볼 스택"이라고 칭하는 경우가 있다. 볼 스택 패키지는 2개 이상의 개별 유닛을 포함한다. 각 유닛은 개별 패키지의 패키지 기판과 유사한 유닛 기판과, 이 유닛 기판에 실장되어 유닛 기판 상의 단자에 접속되는 하나 이상의 미소 전자 요소를 통합한다. 개별 유닛들은 상하로 적층되고, 각 개별 유닛 기판 상의 단자는 솔더 볼 또는 핀 등의 전기 전도성 요소에 의해 다른 유닛 기판 상의 단자에 접속된다. 바닥 유닛 기판의 단자가 패키지의 단자를 구성하거나, 이와 달리 추가 기판이 패키지의 바닥에 장착되어 여러 유닛 기판들의 단자에 접속되는 단자를 가질 수도 있다. 볼 스택 패키지는, 예컨대 미국 특허 출원 공개 제2003/0107118호 및 제2004/0031972호의 바람직한 특정례에 설명되어 있고, 그 개시 내용은 본 명세서에 참조로서 합체된다.
폴드 스택 패키지(fold stack package)라고도 하는 다른 타입의 스택 패키지에서는, 2개 이상의 칩이나 다른 미소 전자 요소가 단일의 기판에 실장된다. 이 단일의 기판은 기판 상에 실장된 미소 전자 요소들을 서로 접속하도록 기판을 따라 연장되는 전기 도체를 갖는 것이 일반적이다. 상기 기판은 또한 기판 상에 실장된 미소 전자 요소들 중 하나 또는 양자에 접속되는 전기 전도성 단자를 갖는다. 이 기판은 절곡되어 한 부분 상의 미소 전자 요소가 다른 부분 상의 미소 전자 요소 위에 놓이고, 패키지를 회로 패널에 실장하도록 패키지 기판의 단자가 절곡된 패키지의 바닥에서 노출된다. 폴드 패키지의 특정한 변경예에 있어서, 미소 전자 요소들 중 하나 이상은 기판이 그 최종 형태로 절곡된 후에 기판에 부착된다. 폴드 스택의 예는 미국 특허 제6,121,676호, 미국 특허 출원 제10/077,388호, 미국 특허 출원 제10/655,952호, 미국 특허 가출원 제60/403,939호, 미국 특허 가출원 제60/408,664호 및 미국 특허 가출원 제60/408,644호의 바람직한 특정례로 개시되어 있다. 폴드 스택은 다양한 목적에 사용되었지만, 예컨대 콤팩트한 독립형 조립체를 형성하도록 셀룰러폰에 기저대역 신호 처리 칩과 무선 주파수 전력 증폭기("RFPA")를 통합하는 조립체를 형성할 때처럼 서로 통신되어야 하는 칩을 패키징할 때에 특별한 용례를 발견하였다.
당업계에서의 이러한 모든 노력에도 불구하고, 또 다른 개선이 요망된다. 특히, 기판을 실제로 절곡할 필요없이 폴드 스택에서 달성되는 것과 유사한 이점을 제공할 수 있는 패키지를 제공하는 것이 요망된다.
본 발명의 한가지 양태는 복수 개의 미소 전자 조립체의 제조 방법을 제공하는 것이다. 본 발명의 이 양태에 따른 방법은, 복수 개의 미소 전자 요소와, 상기 미소 전자 요소 위에서 연장되는 하나 이상의 상부 유전체 기판과, 상기 미소 전자 요소 아래에서 연장되는 하나 이상의 하부 유전체 기판을 포함하는 인프로세스 유닛(in-process unit)을 제공하는 단계와, 상기 인프로세스 유닛을 개별 유닛을 형성하도록 절단하는 절단 단계를 포함하고, 상기 상부 유전체 기판 및 하부 유전체 기판 중 하나 이상은 복수 개의 영역을 포함하며, 상기 인프로세스 유닛 각각은 상기 상부 유전체 기판 및 하부 유전체 기판 중 하나 이상 각자의 영역과 하나 이상의 미소 전자 요소를 포함한다.
본 발명의 다른 양태는 인프로세스 유닛을 제공하는 것이다. 본 발명의 이 양태에 따른 인프로세스 유닛은 바람직하게는 상부 유전체 기판, 하부 유전체 기판 및 상기 상부 유전체 기판과 하부 유전체 기판 사이에 배치되는 복수 개의 미소 전자 요소를 포함한다. 각 기판은 복수 개의 영역을 포함하며, 상기 상부 유전체 기판의 각 영역은 상기 하나 이상의 미소 전자 요소가 사이에 배치된 상태로 하부 유전체 기판의 대응 영역과 정렬된다. 바람직하게는, 상기 상부 유전체 기판 및 하부 유전체 기판의 영역 각자는 전기 전도성 요소를 가지며, 상기 상부 유전체 기판의 각 영역의 전도성 요소 중 적어도 일부는 하부 유전체 기판의 대응 영역의 전기 전도성 요소에 전기적으로 접속된다.
본 발명의 또 다른 양태는 미소 전자 조립체의 제조 방법을 제공하는 것이다. 본 발명의 이 양태에 따른 방법은, 리드 프레임의 리드가 제1 기판으로부터 돌출하도록 리드 프레임을 제1 기판에 부착하고 하나 이상의 미소 전자 요소가 제1 기판과 제2 기판 사이에 배치되도록 제1 기판을 제2 기판과 조립하는 조립 단계와, 상기 리드를 제2 기판에 접속하는 단계를 포함하는 것이 바람직하다.
도 1은 본 발명의 일실시예에 따른 공정에 이용되는 요소들을 도시하는 개략적인 단면도.
도 2 내지 도 6은 도 1과 유사하지만, 동 공정에 있어서 점진적으로 나중의 단계에서 요소들을 도시하는 단면도.
도 7은 본 발명의 다른 실시예에 따른 공정에 이용되는 요소들의 개략적인 단면도.
도 8은 본 발명의 또 다른 실시예에 따른 공정에 이용되는 요소들의 개략적인 단면도.
도 9는 도 7 및 도 8과 유사하지만, 본 발명의 다른 실시예에 따른 공정에 이용되는 요소들을 도시하는 단면도.
도 10은 공정의 나중 단계에서 도 9에 도시된 요소들을 도시하는 도면.
도 11은 본 발명의 다른 실시예에 따른 공정에 이용되는 기판 및 리드 프레임을 도시하는 개략도.
도 12는 도 11의 기판 및 리드 프레임을 공정의 나중 단계에서 도시하는 도면.
도 13은 도 11 및 도 12에 도시된 요소들을 공정의 더 나중 단계 중에 도시하는 개략적인 단면도.
도 14는 도 11 내지 도 13의 요소들을 이용하여 제조되는 조립체를 도시하는 개략적인 단면도.
본 발명의 일실시예에 따른 조립 방법은 본 명세서에서 편의를 위해 하부 유전체 기판(20)이라고 칭하는 기판을 이용하는데, 하부 유전체 기판은 상부면(22)과 하부면(24)을 획정하는 유전체층(21)을 통합한다. 하부 유전체 기판(20)은 다수의 영역(26)을 갖는 연속적이거나 반연속적인 테이프 또는 시트의 형태인 것이 일반적이다. 후술하는 바와 같이, 각 영역(26)은 공정의 말단에서 개별 패키지의 일부를 구성하고, 각 영역(26)은 후술하는 바와 같이 단일 패키지의 일부를 형성하는 기능부를 포함한다.
유전체층(21)은 단일층이거나, 여러 개의 서브층을 포함하는 라미네이트일 수 있다. 유전체층은 폴리이미드, BT 수지, 에폭시 또는 다른 유전체 폴리머 등의 중합 유전체를 주성분으로 하여 형성되는 것이 바람직하고, 예컨대 유리 섬유와 같은 강화 섬유를 포함할 수도 있다. 유전체층(21)은 가요성 또는 강성을 가질 수 있다. 하부 유전체 기판(20)은 실장 단자(28)와, 유전체층의 하부면(24)에서 노출되는 층간 접속 단자(29)와, 상부면(22)에서 노출되는 전도성 접속 요소(30)를 포함한다. 도시된 특정한 실시예에 있어서, 단자(28, 29)는 접속 요소(30)와 별개인 층에 형성되고, 이들 층은 유전체층(21)에 의해 서로 분리되어 있으며 유전체층을 통해 연장되는 비아(32) 등의 전도성 요소에 의해 서로 전기적으로 접속되어 있다. 그러한 구조를 보통 "2 금속" 구조라고 칭한다. 그러나, 하부 유전체 기판(20)은 단일의 금속층이 전도성 접속 요소(30) 뿐만 아니라 단자(28, 29)를 구성하는 단일의 금속 구조로서 형성될 수 있다. 예컨대, 그러한 층은 유전체층의 하부면(24) 상에 배치될 수 있고, 전도성 접속 요소(30)는 유전체층의 홀(도시 생략)을 통해 상부면(22)에서 노출된다. 유사하게, 그러한 단일의 금속층은 상부면(22)에서 노출될 수 있고, 단자(28, 29)는 유전체층의 홀(도시 생략)을 통해 하부면(24)에서 노출된다. 또 다른 변경예에 있어서, 전도성 실장 요소, 단자 또는 이들 양자를 구성하는 하나 이상의 금속층이 유전체층의 두께 내에 배치되고 적절한 표면에 대해 홀을 통해 노출될 수 있다.
하부 유전체 기판(20)은 상부면으로부터 하부면으로 유전체층을 통해 연장되는 구멍(34)을 갖는다. 구멍(34)은 개별 홀 또는 세장형 슬롯의 형태일 수 있다. 구멍(34)은 층간 접속 단자(29) 근처에 배치된다. 미소 전자 요소(36)는 하부 유전체 기판(20)의 상부면(22) 상에 실장된다. 각 영역(26) 상에는 미소 전자 요소 중 하나 이상이 실장된다. 도시된 특정한 실시예에 있어서, 하부 유전체 기판의 각 영역(26)은 하나의 미소 전자 요소를 지지한다. 도시된 미소 전자 요소는 페이스 다운 배향으로 실장되는 반도체 칩이고, 칩의 접점(도시 생략)은, 예컨대 솔더 등의 접착재를 이용하여 전도성 실장 요소에 접점을 접합시킴으로써 기판의 전도성 접속 요소(30)에 접속된다. 그러나, 다른 기법을 채용할 수 있다. 예컨대, 각 미소 전자 요소(36)는 패키지 기판(도시 생략)을 그 상부의 단자와 통합하는 패키징된 미소 전자 요소일 수 있고, 단자는 하부 유전체 기판 상의 전도성 접속 요소(30)에 접속된다. 또 다른 변경예에 있어서, 이방성의 전도성 접착제 등의 기법을 채용할 수 있다. 오버몰딩(38)은 각 미소 전자 요소(36)의 노출된 표면을 피복한다. 다른 실시예에 있어서, 오버몰딩(38)은 생략된다. 하부 유전체 기판의 각 영역(26) 내의 미소 전자 요소(36)는 그 영역의 전도성 접속 요소(30)를 통해 동 영역의 실장 단자(28)의 적어도 일부에, 동 영역의 층간 접속 단자(29)의 적어도 일부에 또는 양자에 전기적으로 접속된다. 미소 전자 요소(36)는 본 명세서에서 설명되는 조립 공정의 일부로서 또는 하부 유전체 기판(20)을 제조하는 데에 사용되는 별개의 작업시에 종래의 기법을 이용하여 하부 유전체 기판 상에 실장될 수도 있다.
본 발명의 이 실시예에 따른 공정은 또한 하부 유전체층과 관련하여 전술한 것과 동일한 재료로 형성될 수 있고 상부면(42)과 하부면(44)을 획정하는 유전체층(41)을 포함하는 상부 유전체 기판(40)을 이용한다. 상부 유전체 기판은 하부면(44)에서 노출되는 층간 접속 단자(49)와, 상부면에서 노출되는 전도성 실장 단자(50)를 갖는다. 여기서, 이들 기능부는 2층 구조로서 도시되어 있지만, 유전체층 내의 홀을 통해 표면 중 한쪽 또는 양쪽에 노출된 기능부를 갖는 단일층 또는 다층으로부터 형성될 수 있다. 상부 유전체 기판(40)은 또한 복수 개의 영역(46)을 갖고, 각 영역은 한 세트의 층간 접속 단자(49) 및 한 세트의 실장 단자(50)를 포함하며, 적어도 일부의 실장 단자(50)는 동 영역의 적어도 일부의 층간 접속 단자(49)에 전기적으로 접속된다.
조립 공정에 있어서, 상부에 미소 전자 요소(36)를 갖는 하부 유전체 기판(20)은 상부 유전체 기판(40)과 단일화되어, 상부 유전체 기판(40)의 하부면(44)은 미소 전자 요소(36) 상에 안착되어 하부 유전체 기판을 향하게 된다. 따라서, 미소 전자 요소(36)는 기판들 사이에 위치된다. 하부 유전체 기판으로부터 멀리 떨어져 있는 미소 전자 요소(36)의 표면[이 표면은 각 미소 전자 요소를 둘러싸는 밀봉재(38)에 의해 형성되는 표면일 수 있음]에서 상부 유전체 기판의 하부면(44)에는 접착제(52)가 도포될 수 있다. 기판들을 서로 조립하는 공정은 양 기판이 복수의 영역(26, 46)을 통합한 대형 기판의 형태로 유지되는 동안 수행되는 것이 가장 바람직하다. 예컨대, 기판이 세장형 테이프 또는 스트립의 형태인 경우, 기판은 한쌍의 닙 롤러 또는 프레스를 통해 전진될 수 있어, 상부 유전체 기판은 하부 유전체 기판 상의 미소 전자 요소(36)의 표면과 맞물리게 된다. 별법으로서, 양 기판이 대형 시트, 예컨대 원형 또는 정방형의 대형 시트 형태인 경우, 조립 공정은 기판을 서로 조립하도록 하나의 시트를 다른 시트 위에 놓음으로써 간단하게 수행될 수 있다. 기판들은 상부 유전체 기판(20)의 각 영역(46)을 하부 유전체 기판(20)의 대응 영역(26)과 정렬되도록 서로 조립된다.
기판들을 서로 조립한 후에, 하부 유전체 기판의 각 영역에 있는 층간 접속 단자(29)는 상부 유전체 기판의 대응 영역의 층간 접속 단자(49)에 접속된다. 이 접속은 층간 접속 단자들 사이에 와이어 본드(53)를 부착함으로써 이루어진다. 와이어 본드는 하부 유전체 기판 내의 구멍(34)을 통해 연장된다. 와이어 본딩 후에, 적어도 일부의 하부 실장 단자(28), 또는 각 하부 영역과 관련된 칩(36) 상의 적어도 일부 접점은 와이어 본드 및 층간 접속 단자를 통해 상부 유전체 기판의 대응 영역 상의 적어도 일부의 실장 단자(50)에 접속된다.
와이어 본드의 부착에 이어서, 하부 유전체 기판(20)과 상부 유전체 기판(40) 사이에는 밀봉재(54)가 주입된다(도 4). 밀봉재는 구조의 재료들과 친화성을 갖는 임의의 유동성 밀봉재일 수 있다. 밀봉재(54)는 경화되지 않은 상태에서는 점도가 비교적 낮은 액체이고 고체 또는 반고체 상태로 경화될 수 있는 경화성 재료인 것이 가장 바람직하다. 그러한 재료의 예로는 에폭시, 실리콘 및 미소 전자 패키지에서 밀봉재로서 보통 채용되는 그 외의 재료를 포함한다. 이들 재료는 통상 가열에 의해 촉진되는 화학적 반응에 의해 경화된다. 가열시 액화되고 냉각에 의해 고체 상태로 경화되는 열가소성 수지 등의 다른 밀봉재를 이용할 수 있다. 밀봉재는 임의의 적절한 공정에 의해 기판들 사이에 주입될 수 있다. 밀봉재의 주입 중에, 일부 밀봉재는 하부 유전체 기판 내의 구멍(34; 도 3)을 통해 탈출할 수 있다. 기판들은 밀봉재의 주입 중에 몰드 또는 다른 치구(治具)의 요소들 사이에서 구속될 수 있고, 이들 요소는 상부 유전체 기판 내의 개구(34)를 밀봉할 수 있다. 대안적으로 또는 추가적으로, 하부 유전체 기판 내의 구멍(34)은 와이어 본딩 후에 구멍 위에 부착되는 솔더 마스크 등의 유전체 필름에 의해 덮일 수도 있다. 공동으로 양도되고 개시 내용이 본 명세서에 참조로서 합체되는 미국 특허 제6,329,224호 및 제5,766,987호에 교시된 기법을 이 단계에서 채용할 수 있다. 밀봉재 주입 단계는 또한 기판(40, 20)이 그 원래 형태로 유지되는 동안 수행되는 것이 바람직한데, 각 기판의 여러 영역들은 이 단계에서 서로 연결된 상태로 유지된다. 밀봉재는 와이어 본드(53; 도 3)를 둘러싸고 미소 전자 요소 자체가 점유하는 공간 이외에 상부 유전체 기판 및 하부 유전체 기판 사이의 공간을 실질적으로 또는 완벽하게 충전하는 것이 바람직하다.
밀봉재의 주입 및 경화 후에, 하나 이상의 추가 미소 전자 요소(56)가 상부 유전체 기판(40)의 노출된 상부면(42) 상에 실장되고, 상부 유전체 기판의 실장 단자(50)에 전기적으로 접속된다. 여기서, 미소 전자 요소(56)는 상부 유전체 기판의 여러 영역(46)에 실장된다. 솔더 볼 등의 전기적으로 전도성인 접착재가 하부 유전체 기판의 실장 단자(28)에 부착될 수 있다. 추가 미소 전자 요소(56)는 "베어(bare)" 또는 패키징되지 않은 반도체 칩 또는 다른 미소 전자 요소이거나, 패키징된 반도체 칩 등의 패키징된 미소 전자 요소일 수 있다. 도시된 실시예에 있어서, 각 추가 미소 전자 요소는 미소 전자 요소를 상부 유전체 기판의 실장 단자(50)에 직접 부착시킴으로써 실장된다. 그러나, 다른 실장 및 접속 기법을 이용할 수 있다. 예컨대, 변경예에 있어서, 추가 미소 전자 요소(56)는 상부 유전체 기판에서 "페이스 업(face-up)" 배치 상태로 실장되고 와이어 본드에 의해 실장 단자(50)에 접속될 수 있다. 또한, 밀봉재나 다른 커버가 추가 미소 전자 요소 위에 피복될 수도 있다.
추가 미소 전자 요소(56)와 전도성 접착재(58)를 실장한 후에, 상부 유전체 기판과 하부 유전체 기판은 개별 유닛(60; 도 6)을 형성하도록 절단된다. 그러한 각 유닛은 하부 유전체 기판 상의 미소 전자 요소(36) 및 상부 유전체 기판 상의 추가 미소 전자 요소(56)와 함께 하부 유전체 기판의 하나의 영역(26) 및 상부 유전체 기판의 대응 영역(46)을 포함한다. 그러한 각 유닛은 독립형의 적층형 패키지이다. 각 유닛(60)은 하나 이상의 추가 미소 전자 요소(56)가 하나 이상의 미소 전자 요소(36)에 접속되어 있는 완벽한 적층형 패키지를 형성한다. 그러한 패키지는 종래의 단일 미소 전자 요소 패키지와 실질적으로 동일한 방식으로 회로 기판이나 그외에 보다 큰 기판 상에 실장될 수 있다.
전술한 공정의 변경예에 있어서, 추가 미소 전자 요소(56), 접속용 접착재(58) 또는 양자는 절단 후에 기판에 실장될 수 있다. 접착재(58)의 유무에 상관없이 절단되지 않은 상태의 또는 별개의 절단된 유닛으로서의 조립된 기판 또는 미소 전자 요소(36)는 반완성된 상품으로서 취급, 출하 및 입하된다. 그러한 장치는, 예컨대 동일한 미소 전자 요소(36)가 다수의 패키지에 통합되지만, 상이한 추가 미소 전자 요소(56)가 패키지들 중 다른 패키지에 사용되는 경우에 이용될 수 있다.
또 다른 변경예에 있어서, 밀봉재(54)를 생략할 수도 있다. 이 변경예에 있어서, 기판들 사이에 배치된 미소 전자 요소(36)는 구조적 지지체를 제공한다. 미소 전자 요소(36) 또는 와이어 본드(53)가 점유하지 않는 지점에서 유전체 요소들 사이에서 연장되는 스페이서를 제공함으로써 추가의 구조적 지지체가 기판들 사이에 제공될 수 있다.
본 발명의 추가 실시예에 따른 공정은 도 1 내지 도 6을 참조하여 전술한 것과 유사한 하부 유전체 기판(120) 및 상부 유전체 기판(140)을 이용한다. 그러나, 하부 유전체 기판(120) 상에 실장된 미소 전자 요소(136)는 오버몰딩 없이 "페이스 업" 배치 상태로 실장된다. 미소 전자 요소(136) 상의 접점은 상부 유전체 기판(140)의 조립 전에 와이어 본드(102)에 의해 하부 유전체 기판(120)의 상부면 상의 전도성 실장 요소(130)에 전기적으로 접속된다. 미소 전자 요소(136)의 상향면 또는 상부 유전체 기판(140)의 하부면 상에는 상부 유전체 기판을 와이어 본드(102) 위에 유지하도록 스페이서(104)가 마련된다. 스페이서(104)는 유전체 재료로 형성되는 것이 바람직하고, 접착제층을 포함하거나 접착제층으로 이루어질 수도 있다. 여기서, 하부 유전체 기판의 층간 접속 단자(129)는 와이어 본드(152)에 의해 상부 유전체 기판의 층간 접속 패드(149)에 접속된다. 와이어 본딩 후에, 도 7에 도시된 조립체는 도 4 내지 도 6을 참조하여 전술한 것과 동일한 방식으로 처리 및 취급될 수 있다.
본 발명의 또 다른 실시예에 따른 공정은 전술한 것과 유사한 하부 유전체 기판(220) 및 상부 유전체 기판(240)을 이용한다. 미소 전자 요소(236)는 하부 유전체 기판(220)의 상부면(222) 상에 실장된다. 이들 미소 전자 요소는 각 미소 전자 요소 둘레에서 오버몰딩(238)에 의해 피복된다. 여기서, 미소 전자 요소(236)는 패키징되거나 패키징되지 않은 요소일 수 있다. 그러나, 도 8의 실시예에 있어서, 하부 유전체 기판의 층간 접속 단자(229)는 기판의 상부면에서 노출되는 반면에, 상부 유전체 기판의 층간 접속 요소(249)는 상부 유전체 기판의 하부면(244)에서 노출된다. 이들 기판은 전술한 것과 유사한 방식으로 조립된다. 그러나, 기판들 사이에서 하부 유전체 기판의 층간 접속 단자(229) 또는 상부 유전체 기판의 층간 접속 단자(249) 상에 솔더 볼 등의 전기 전도성 간격 요소가 위치된다. 기판이 서로 조립된 경우에, 전기 전도성 간격 요소는 대향 기판 상의 층간 접속 단자와 맞물려 그 단자에 부착된다. 따라서, 전기 전도성 간격 요소(202)는 기판들 사이에 전기 접속을 제공하는 동시에 기판들 사이에 물리적인 간격을 제공한다. 추가 미소 전자 요소(256)는 조립 전후에 상부 유전체 기판 상에 실장될 수 있다. 전술한 다른 실시예에서와 같이, 조립 단계는 단일 작업으로 상부 유전체 기판의 다수의 영역을 하부 유전체 기판의 다수의 영역과 상호 접속시키는 데에 적절하다. 전술한 실시예에서와 같이, 상호 접속된 기판들은 개별 유닛을 형성하도록 절단될 수 있다. 기판들 사이에서는 전술한 방식으로, 바람직하게는 기판을 절단하기 전에 밀봉재(도시 생략)가 선택적으로 주입될 수도 있다. 추가 변경예(도 9)에 있어서, 하부 유전체 기판(320) 상의 미소 전자 요소(336)는 밀봉되지 않은 "베어" 반도체 칩이다. 이들 칩은 도 7을 참조하여 전술한 와이어 본드와 유사한 와이어 본드(302)를 사용하여 하부 유전체 기판의 전도성 실장 구성요소(330)에 와이어 본딩된다. 상부 유전체 기판(340)은 하부 유전체 기판에 조립되고, 도 8을 참조하여 전술한 것과 유사한 전도성 요소(304)에 의해 하부 유전체 기판에 접속된다. 개별 유닛을 형성하도록 기판을 절단하기 전에 기판들 사이에 밀봉재(354; 도 10)가 주입되는 것이 바람직하다. 다양한 실시예에서 솔더 볼 이외의 전도성 요소를 채용할 수도 있다. 예컨대, PCT 공개 국제 특허 출원 제WO 2004/077525호(그 개시 내용은 본 명세서에 참조로서 합체됨)에 개시된 바와 같이, 스택 패키지에서 유닛 상호간의 접속부로서 세장형 범프 또는 핀 형태인 금속제의 전도성 요소를 사용할 수 있다. 2004년 6월 25일자로 출원되고 개시 내용이 또한 본 명세서에 참조로서 합체되는 미국 특허 가출원 제60/583,066호에 기재된 바와 같이, 공동 계류 중이고 공동으로 양도되었으며 모두 2003년 12월 30일자로 출원되었고 개시 내용이 모두 본 명세서에 참조로서 합체되는 미국 특허 가출원 제60/533,210호, 제60/533,393호 및 제60/533,437호에 개시된 타입의 핀을 스택 패키지에서 유닛 상호간 접속부로서 이용할 수 있다. 이들 및 다른 타입의 핀을 전술한 조립체에 이용할 수 있다. 이들 핀은 대향 기판 상의 층간 접속 단자와 맞물리도록 조립 전에 기판들 중 한쪽 또는 양쪽에 마련될 수도 있다.
본 발명의 또 다른 실시예에 따른 공정은 유전체층(421)을 테이프의 하부면 상의 단일층의 금속 기능부에 의해 획정되는 상부 실장 단자(450) 및 층간 접속 단자(449)와 통합한 단일 금속 테이프 형태의 상부 유전체 기판(440)을 이용하고, 상부 실장 단자(450)는 상부 유전체 기판의 상부면(422)에 대해 유전체층 내의 홀(451)을 통해 노출된다. 도 12에 도시된 바와 같이, 다수의 리드(452)를 포함하는 리드 프레임은 각 리드(452)가 층간 접속 단자(449) 중 하나로부터 연장되도록 상부 유전체 기판(440)에 부착된다. 도면에는 오직 2개의 리드(452)만을 도시하였지만, 리드 프레임은 다수 리드를 포함하고, 또한 서로에 대해 리드를 적소에 유지하는 버스 바아 또는 다른 유지 요소를 포함할 수도 있다. 버스 바아 또는 다른 유지 요소는 상부 유전체 기판과 리드 프레임의 조립 후에 제거될 수 있다. 공동 계류 중이고 공동으로 양도되었으며 2003년 12월 24일자로 출원되었고 개시 내용이 본 명세서에 참조로서 합체되는 미국 특허 출원 제10/746,810호에 교시된 타입의 리드 프레임을 이용할 수도 있다. 리드 프레임은 솔더 본딩, 확산 본딩, 열압착 본딩 등과 같은 공정들에 의해 상부 유전체 기판의 층간 접속 단자에 부착될 수 있다. 별법으로서, 층간 접속 단자(449)는 테이프 자동 본딩(TAB; tape-automated bonding) 리드의 형태로 제조되고, 이들 리드는 TAB 리드를 반도체 칩 등의 요소에 부착하는 데에 보통 사용되는 것과 유사한 공정을 이용하여 리드 프레임에 부착될 수 있다. 도 12에 도시된 바와 같이, 리드 프레임의 리드(452)는 상부 유전체 기판(440)으로부터 하방으로 돌출된다. 공정은 또한 하부면이 노출되는 하부 실장 단자(428)와, 상부면이 노출되는 전기 접속부(430)와, 상부면(422)이 노출되는 층간 접속 단자(429)를 갖는 하부 유전체 기판(420)을 이용한다. 여기서, 도 13에 도시된 특정례에 있어서, 하부 유전체 기판은 "2 금속" 구조로서 도시되어 있지만, 하부 유전체 기판의 유전체 요소(421) 내의 홀을 통해 노출되는 여러 기능부를 갖는 단일의 금속 구조일 수 있다. 반도체 칩 또는 다른 미소 전자 요소(436)가 하부 유전체 기판(420)에 실장된다. 도시된 실시예에 있어서, 반도체 칩(436)은 페이스 업 배치 상태로 실장되어 와이어 본드(402)에 의해 층간 접속 단자(430)에 접속된다. 그러나, 칩(436)은 또한 페이스 다운 배치 상태로 실장될 수도 있다. 추가 변경예에 있어서, 칩(436)은 패키징된 칩 또는 다른 패키징된 미소 전자 요소일 수 있다. 도 13에 도시된 특정례에 있어서, 칩(436)은 스페이서(404)에 의해 하부 유전체 기판의 유전체 요소(421) 위에 지지된다. 추가 변경예에 있어서, 스페이서(404)는 페이스 업 또는 페이스 다운 배치 상태로 실장될 수 있는 추가 반도체 칩이나 다른 미소 전자 요소로 대체될 수 있다. 바람직하게는 유전체 재료로 형성되는 스페이서(406)는 하부 유전체 기판(420)으로부터 멀리 떨어진 미소 전자 요소(436)의 표면 상에 배치된다.
상부 유전체 기판(440)과 리드 프레임의 리드(452)를 포함하는 서브 조립체는 이 서브 조립체를 하부 유전체 기판을 향하게 하고 전술한 기법들 중 어느 하나를 이용하여 상부 유전체 기판(441)으로부터 멀리 떨어진 리드(452)의 하단부를 하부 유전체 기판의 층간 접속 단자(429)에 부착함으로써 하부 유전체 기판에 실장된다. 상부 유전체 기판과 하부 유전체 기판의 조립 후에, 하부 유전체 기판(420)과, 상부 유전체 기판(440)과, 미소 전자 요소(436)와, 상부 유전체 기판과 하부 유전체 기판을 접속하는 리드(452)를 포함하는 결과적인 유닛은, 예컨대 유동성 밀봉재를 미소 전자 요소(436) 둘레에 그리고 하부 유전체 기판(420)과 상부 유전체 기판(440) 사이에 도입함으로써 밀봉된다. 밀봉 공정은 상부 실장 단자(450)와 하부 실장 단자(428)가 노출되어 밀봉재(454)에 의해 피복되지 않게 하도록 수행된다. 도 11 내지 도 14를 참조하여 전술한 모든 단계는 개별적인 상부 유전체 기판 및 하부 유전체 기판 및/또는 개별적인 리드 프레임을 이용하여 수행되거나, 상부 유전체 기판, 하부 유전체 기판, 리드 프레임 또는 이들의 임의의 조합이 다수의 기판들 및/또는 다수의 리드 프레임을 통합한 테이프 또는 스트립 등의 대형 조립체 형태로 있는 동안에 수행될 수도 있다. 이 경우에, 대형 요소는 전술한 바와 같이 개별 유닛을 형성하도록 절단되고, 각 유닛은 하부 유전체 기판, 상부 유전체 기판 및 하나 이상의 미소 전자 요소(436)를 포함한다. 여기서, 대형 유닛은 절단 전에 상품으로서 취급, 출하 및 입하될 수 있다. 또한, 개별 유닛이 그 자체로서 취급될 수도 있다. 여기서, 패키징되거나 패키징되지 않은 추가 미소 전자 요소(456)는, 예컨대 도 14에 도시된 바와 같이 솔더 본딩에 의해 또는 와이어 본딩에 의해 상부 실장 단자에 실장될 수 있다. 하부 실장 단자(428)에는 솔더 볼(408) 등의 전기 전도성 접합재가 제공될 수 있어 완성된 조립체를 회로 패널에 실장하는 데에 이용될 수 있다.
전술한 각 실시예에 있어서, 상부 유전체 기판과 하부 유전체 기판의 역할을 반대로 할 수도 있다. 예컨대, 도 14에 도시된 조립체의 상부 실장 단자(450)는 조립체를 회로 패널에 실장하는 데에 이용될 수 있는 반면에, 하부 실장 단자(428)는 추가 미소 전자 요소를 조립체에 실장하는 데에 이용될 수도 있다. 또한, 리드 프레임의 리드(452)는 상부 유전체 기판이 아니라 하부 유전체 기판에 조립될 수도 있다. 또 다른 실시예에 있어서, 전체 상부 유전체 기판은 오직 리드 프레임의 요소만으로 이루어질 수도 있다. 여러 리드를 상호 접속시키고 자체 지지형 리드 프레임을 형성하는 역할을 하는 버스 바아 또는 리드 프레임의 다른 부품은 밀봉 후에 제거될 수 있다. 반대로, 하부 유전체 기판(420)은 리드 프레임의 요소에 의해 대체될 수도 있다. 한가지 변경예에 있어서, 상부 유전체 기판으로부터 멀리 떨어진 리드 프레임의 단부는 이들 단부가 조립체의 하부 실장 단자로서 기능하도록 노출된다.
이 개시물에 사용된 바와 같이, "상부", "하부", "상향" 및 "하향" 등의 용어들과, 방향을 지시하는 유사한 용어들은 중력 기준 프레임이 아니라 구성요소 자체의 기준 프레임을 참조한다. 도면에 도시된 방향에서 중력 기준 프레임으로 배향된 부품들의 경우, 중력 기준 프레임에서 도면의 상단이 상부가 되고 도면의 바닥이 하부가 되며, 실지로 상부 유전체 기판은 중력 기준 프레임에서 하부 유전체 기판 위에 있다. 그러나, 부품들을 뒤집을 때에, 도면의 상단이 중력 기준 프레임에서 하방을 향하는 경우, 상부 유전체 기판은 중력 기준 프레임에서 하부 유전체 기판 아래에 있게 된다.
전술한 바람직한 실시예의 설명은 본 발명의 제한하기 보다는 예시하기 위한 것이다.
전술한 변경예와 그 외의 변경예 및 특징들의 조합을 청구범위에 의해 한정된 본 발명으로부터 벗어남이 없이 활용할 수 있기 때문에, 전술한 바람직한 실시예의 설명은 청구범위에서 한정된 본 발명의 제한이 아니라 예시로서 받아들여야 한다.

Claims (34)

  1. 복수 개의 유닛의 제조 방법으로서,
    (a) 복수 개의 미소 전자 요소로서, 각각의 미소 전자 요소는 반도체 칩을 포함하는 것인 복수 개의 미소 전자 요소와, 상기 미소 전자 요소 위에서 연장되는 하나 이상의 상부 유전체 기판과, 상기 미소 전자 요소 아래에서 연장되는 하나 이상의 하부 유전체 기판을 포함하는 인프로세스 유닛(in-process unit)을 제공하는 단계와,
    (b) 상기 인프로세스 유닛을 개별 유닛을 형성하도록 절단하는 절단 단계
    를 포함하고, 상기 상부 유전체 기판 및 상기 하부 유전체 기판 중 적어도 하나는 복수 개의 영역을 포함하며, 상기 상부 유전체 기판 및 상기 하부 유전체 기판 중 적어도 다른 하나는 1개 또는 복수 개의 영역을 포함하고, 상기 상부 유전체 기판 및 상기 하부 유전체 기판의 각 영역은 상부에 전기 전도성 요소를 가지며, 상기 인프로세스 유닛은 와이어 본드를 포함하고, 와이어 본드는 상기 상부 유전체 기판의 각 영역의 전도성 요소에 결합되는 제1 단부와, 상기 상부 유전체 기판의 각 영역에 대응하는 상기 하부 유전체 기판의 각 영역의 전도성 요소에 결합되는 제1 단부로부터 떨어져 있는 제2 단부를 가지며, 상기 와이어 본드는 상기 상부 유전체 기판과 상기 하부 유전체 기판의 대응하는 영역을 전기적으로 연결하며, 각각의 상기 와이어 본드는 상기 상부 유전체 기판의 상기 영역의 상기 전도성 요소에 결합되는 제1 단부와 상기 하부 유전체 기판의 상기 영역의 상기 전도성 요소에 결합되는 제2 단부를 구비하고, 상기 유전체 기판들 중 적어도 하나는 구멍을 갖고, 상기 와이어 본드 중 적어도 하나는 상기 구멍을 통해 연장되며,
    각 개별 유닛은 상기 하부 유전체 기판의 대응하는 영역이 전기적으로 접속되는 상기 상부 유전체 기판의 영역과 하나 이상의 미소 전자 요소를 포함하는 것인 복수 개의 유닛의 제조 방법.
  2. 제1항에 있어서, 상기 상부 유전체 기판과 상기 하부 유전체 기판은 모두 복수 개의 영역을 포함하고, 상기 절단 단계는 각 개별 유닛이 상기 상부 유전체 기판의 일부와, 상기 하부 유전체 기판의 일부와, 상기 상부 유전체 기판과 상기 하부 유전체 기판 사이에 배치되는 하나 이상의 미소 전자 요소를 포함하도록 수행되는 것인 복수 개의 유닛의 제조 방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 절단 단계 전에 상기 상부 유전체 기판과 상기 하부 유전체 기판 사이에 밀봉재를 주입하는 단계를 더 포함하는 복수 개의 유닛의 제조 방법.
  6. 인프로세스 유닛으로서,
    상부 유전체 기판, 하부 유전체 기판 및 상기 상부 유전체 기판과 상기 하부 유전체 기판 사이에 배치되는 복수 개의 미소 전자 요소를 포함하되, 각각의 상기 미소 전자 요소는 반도체 칩을 포함하고, 상기 상부 유전체 기판 및 상기 하부 유전체 기판의 각각은 복수 개의 영역을 포함하며, 상기 상부 유전체 기판의 각 영역은 하나 이상의 상기 미소 전자 요소가 사이에 배치된 상태로 상기 하부 유전체 기판의 대응 영역과 정렬되고, 상기 상부 유전체 기판 및 상기 하부 유전체 기판의 각 영역은 상부에 전기 전도성 요소를 가지며, 인프로세스 유닛은 상기 상부 유전체 기판의 각 영역의 전도성 요소 중 적어도 일부에 결합되는 제1 단부와 상기 하부 유전체 기판의 대응 영역의 전기 전도성 요소에 결합되는 제2 단부를 갖는 와이어 본드를 더 포함하되, 각각의 상기 와이어 본드는 상기 상부 유전체 기판의 상기 영역의 상기 전도성 요소에 결합되는 제1 단부와 상기 하부 유전체 기판의 상기 영역의 상기 전도성 요소에 결합되는 제2 단부를 구비하며, 상기 유전체 기판들 중 적어도 하나는 구멍을 갖고, 상기 와이어 본드 중 적어도 하나는 상기 구멍을 통해 연장되는 것인 인프로세스 유닛.
  7. 제6항에 있어서, 적어도 상기 상부 유전체 기판과 상기 하부 유전체 기판 사이에 배치되는 밀봉재를 더 포함하는 것인 인프로세스 유닛.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 인프로세스 유닛으로서,
    복수 개의 영역을 갖는 하부 유전체 기판과,
    상기 하부 유전체 기판의 각 영역과 각각 정렬되는 복수 개의 상부 유전체 기판과,
    상기 상부 유전체 기판 중 하나와 상기 하부 유전체 기판의 각 영역 사이에 각각 배치되는 복수 개의 미소 전자 요소로서, 각각의 미소 전자 요소는 반도체 칩을 포함하는 것인 복수 개의 미소 전자 요소
    를 포함하고, 상기 하부 유전체 기판의 영역과 상기 상부 유전체 기판 각각은 상부에 전기 전도성 요소를 가지며, 인프로세스 유닛은 각 상기 상부 유전체 기판의 전도성 요소 중 적어도 일부를 상기 하부 유전체 기판의 각 영역의 전기 전도성 요소와 전기적으로 접속시키는 복수 개의 와이어 본드를 더 포함하되, 각각의 상기 와이어 본드는 상기 상부 유전체 기판의 상기 영역의 상기 전도성 요소에 결합되는 제1 단부와 상기 하부 유전체 기판의 상기 영역의 상기 전도성 요소에 결합되는 제2 단부를 구비하며,
    상기 유전체 기판들 중 적어도 하나는 구멍을 갖고, 상기 와이어 본드 중 적어도 하나는 상기 구멍을 통해 연장되는 것인 인프로세스 유닛.
  12. 제11항에 있어서, 적어도 각 상기 상부 유전체 기판과 상기 하부 유전체 기판의 각 영역 사이에 배치되는 밀봉재를 더 포함하는 것인 인프로세스 유닛.
  13. 제12항에 있어서, 상기 밀봉재는 각 상기 상부 유전체 기판과 상기 하부 유전체 기판의 각 영역 사이의 용적을 채우는 것인 인프로세스 유닛.
  14. 인프로세스 유닛으로서,
    복수 개의 영역을 갖는 상부 유전체 기판과,
    상기 상부 유전체 기판의 각 영역과 각각 정렬되는 복수 개의 하부 유전체 기판과,
    상기 하부 유전체 기판 중 하나와 상기 상부 유전체 기판의 각 영역 사이에 각각 배치되는 복수 개의 미소 전자 요소로서, 각각의 미소 전자 요소는 반도체 칩을 포함하는 것인 복수 개의 미소 전자 요소
    를 포함하고, 상기 상부 유전체 기판의 영역과 상기 하부 유전체 기판 각각은 전기 전도성 요소를 가지며, 인프로세스 유닛은 각 상기 하부 유전체 기판의 전도성 요소 중 적어도 일부를 상기 상부 유전체 기판의 각 영역의 전기 전도성 요소와 전기적으로 접속시키는 복수 개의 와이어 본드를 갖되, 각각의 상기 와이어 본드는 상기 상부 유전체 기판의 상기 영역의 상기 전도성 요소에 결합되는 제1 단부와 상기 하부 유전체 기판의 상기 영역의 상기 전도성 요소에 결합되는 제2 단부를 구비하며,
    상기 유전체 기판들 중 적어도 하나는 구멍을 갖고, 상기 와이어 본드 중 적어도 하나는 상기 구멍을 통해 연장되는 것인 인프로세스 유닛.
  15. 제14항에 있어서, 적어도 각 상기 하부 유전체 기판과 상기 상부 유전체 기판의 각 영역 사이에 배치되는 밀봉재를 더 포함하는 것인 인프로세스 유닛.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 유닛으로서,
    제1 전기 전도성 요소를 상부에 갖는 상부 유전체 기판과,
    제2 전기 전도성 요소를 상부에 갖는 하부 유전체 기판과,
    상기 상부 유전체 기판과 상기 하부 유전체 기판 사이에 배치되는 미소 전자 요소로서, 각각의 상기 미소 전자 요소는 반도체 칩을 포함하는 것인 미소 전자 요소와,
    상기 제1 전기 전도성 요소에 결합되는 제1 단부와 상기 제2 전기 전도성 요소에 결합된 제1 단부로부터 떨어져 있는 제2 단부를 갖고 상기 상부 유전체 기판과 상기 하부 유전체 기판을 전기적으로 접속시키는 복수 개의 와이어 본드
    를 포함하되, 각각의 상기 와이어 본드는 상기 상부 유전체 기판의 상기 전도성 요소에 결합되는 제1 단부와 상기 하부 유전체 기판의 상기 전도성 요소에 결합되는 제2 단부를 구비하며,
    상기 유전체 기판들 중 적어도 하나는 구멍을 갖고, 상기 와이어 본드 중 적어도 하나는 상기 구멍을 통해 연장되는 것인 유닛.
  21. 제20항에 있어서, 적어도 상기 상부 유전체 기판과 상기 하부 유전체 기판 사이에 배치되는 밀봉재를 더 포함하는 것인 유닛.
  22. 제21항에 있어서, 상기 밀봉재는 미소 전자 요소 위에 놓이고 상기 상부 유전체 기판과 상기 하부 유전체 기판 사이의 용적을 채우는 것인 유닛.
  23. 제20항에 있어서, 상기 와이어 본드 중 적어도 하나는 유전체 기판들 중 적어도 하나의 주변 에지를 지나서 연장되는 것인 유닛.
  24. 삭제
  25. 제20항에 있어서, 상기 상부 유전체 기판은 미소 전자 요소의 반대측에 있는 상부면과 이 상부면에서 노출되는 상부 단자를 갖고, 상부 단자 중 적어도 하나는 미소 전자 요소의 제1 주면 위에 놓이며, 상기 하부 유전체 기판은 미소 전자 요소의 반대측에 있는 하부면과 이 하부면에서 노출되는 하부 단자를 갖고, 하부 단자 중 적어도 하나는 상기 제1 주면으로부터 떨어져 있는 미소 전자 요소의 제2 주면 위에 놓이며, 적어도 하나의 상부 단자 및 하부 단자는 전기적으로 상호 접속되는 것인 유닛.
  26. 제25항에 있어서, 상기 상부 단자와 하부 단자 중 적어도 일부는 상기 제1 전도성 요소 및 제2 전기 전도성 요소와 전기적으로 접속되는 것인 유닛.
  27. 제25항에 따른 유닛을 포함하는 조립체로서,
    상기 상부면 위에 놓이고 적어도 하나의 상기 상부 단자와 전기적으로 상호 접속되는 적어도 하나의 제2 미소 전자 요소를 더 포함하는 조립체.
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
KR1020077012544A 2004-11-03 2005-11-03 적층형 패키징 KR101313391B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62466704P 2004-11-03 2004-11-03
US60/624,667 2004-11-03
PCT/US2005/039716 WO2006052616A1 (en) 2004-11-03 2005-11-03 Stacked packaging improvements

Publications (2)

Publication Number Publication Date
KR20070085700A KR20070085700A (ko) 2007-08-27
KR101313391B1 true KR101313391B1 (ko) 2013-10-01

Family

ID=36061305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077012544A KR101313391B1 (ko) 2004-11-03 2005-11-03 적층형 패키징

Country Status (5)

Country Link
US (5) US8525314B2 (ko)
JP (2) JP5592055B2 (ko)
KR (1) KR101313391B1 (ko)
CN (1) CN101053079A (ko)
WO (1) WO2006052616A1 (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
EP1962342A4 (en) 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8129225B2 (en) * 2007-08-10 2012-03-06 Infineon Technologies Ag Method of manufacturing an integrated circuit module
KR100913722B1 (ko) 2008-02-13 2009-08-24 전자부품연구원 멀티 칩 패키지 및 그 제조방법
US20100187651A1 (en) 2009-01-26 2010-07-29 Stmicroelectronics Asia Pacific Pte Ltd. Integrated circuit package and method of forming the same
EP2290683A1 (en) * 2009-08-27 2011-03-02 ABB Research Ltd Wiring of an electronic module
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US11830845B2 (en) * 2011-05-03 2023-11-28 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8680684B2 (en) 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8970023B2 (en) 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9653442B2 (en) * 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
WO2016123607A2 (en) 2015-01-30 2016-08-04 Invensas Corporation Contact arrangements for stackable microelectronic package structures
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
KR101605172B1 (ko) * 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9842831B2 (en) 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
US10685943B2 (en) 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN106205161B (zh) * 2016-07-09 2018-09-18 腾讯科技（深圳）有限公司 路况信息传输方法和装置
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124546A (en) * 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US20040124518A1 (en) * 2002-10-08 2004-07-01 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package and electrically shielded first package

Family Cites Families (528)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439262B2 (de) 1963-07-23 1972-03-30 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum kontaktieren von halbleiterbauelementen durch thermokompression
US3358897A (en) * 1964-03-31 1967-12-19 Tempress Res Co Electric lead wire bonding tools
US3430835A (en) 1966-06-07 1969-03-04 Westinghouse Electric Corp Wire bonding apparatus for microelectronic components
US3623649A (en) * 1969-06-09 1971-11-30 Gen Motors Corp Wedge bonding tool for the attachment of semiconductor leads
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
DE2228703A1 (de) * 1972-06-13 1974-01-10 Licentia Gmbh Verfahren zum herstellen einer vorgegebenen lotschichtstaerke bei der fertigung von halbleiterbauelementen
JPS5150661Y2 (ko) 1972-11-22 1976-12-06
US4067104A (en) 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4213556A (en) 1978-10-02 1980-07-22 General Motors Corporation Method and apparatus to detect automatic wire bonder failure
US4327860A (en) * 1980-01-03 1982-05-04 Kulicke And Soffa Ind. Inc. Method of making slack free wire interconnections
US4422568A (en) * 1981-01-12 1983-12-27 Kulicke And Soffa Industries, Inc. Method of making constant bonding wire tail lengths
US4437604A (en) * 1982-03-15 1984-03-20 Kulicke & Soffa Industries, Inc. Method of making fine wire interconnections
JPS59189069U (ja) 1983-06-02 1984-12-14 昭和アルミニウム株式会社 冷却装置
JPS61125062A (ja) 1984-11-22 1986-06-12 Hitachi Ltd ピン取付け方法およびピン取付け装置
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4642889A (en) 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
JP2608701B2 (ja) 1985-09-19 1997-05-14 三菱電機株式会社 保護装置の点検回路
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4924353A (en) * 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4716049A (en) * 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
JPS62158338A (ja) 1985-12-28 1987-07-14 Tanaka Denshi Kogyo Kk 半導体装置
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS62226307A (ja) 1986-03-28 1987-10-05 Toshiba Corp ロボツト装置
US4771930A (en) * 1986-06-30 1988-09-20 Kulicke And Soffa Industries Inc. Apparatus for supplying uniform tail lengths
JPH07122787B2 (ja) 1986-09-30 1995-12-25 カシオ計算機株式会社 連綿文字作成装置
JPS6397941A (ja) * 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
US4955523A (en) 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
DE3703694A1 (de) 1987-02-06 1988-08-18 Dynapert Delvotec Gmbh Ball-bondverfahren und vorrichtung zur durchfuehrung derselben
KR970003915B1 (ko) * 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
US4804132A (en) * 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US4845354A (en) 1988-03-08 1989-07-04 International Business Machines Corporation Process control for laser wire bonding
JPH01313969A (ja) 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US4998885A (en) * 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
US5095187A (en) 1989-12-20 1992-03-10 Raychem Corporation Weakening wire supplied through a wire bonder
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5376403A (en) 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5948533A (en) 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) * 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US4999472A (en) * 1990-03-12 1991-03-12 Neinast James E Electric arc system for ablating a surface coating
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5067382A (en) 1990-11-02 1991-11-26 Cray Computer Corporation Method and apparatus for notching a lead wire attached to an IC chip to facilitate severing the wire
KR940001149B1 (ko) * 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
JPH04346436A (ja) 1991-05-24 1992-12-02 Fujitsu Ltd バンプ製造方法とバンプ製造装置
US5316788A (en) * 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5203075A (en) 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
JPH06510122A (ja) * 1991-08-23 1994-11-10 エヌチップ　インコーポレイテッド パッケージされていない集積回路のバーン・イン技術
US5220489A (en) * 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
US5238173A (en) 1991-12-04 1993-08-24 Kaijo Corporation Wire bonding misattachment detection apparatus and that detection method in a wire bonder
JP2931936B2 (ja) * 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5494667A (en) * 1992-06-04 1996-02-27 Kabushiki Kaisha Hayahibara Topically applied hair restorer containing pine extract
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5915752A (en) * 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US6295729B1 (en) 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US20050062492A1 (en) 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US20030048108A1 (en) 1993-04-30 2003-03-13 Beaman Brian Samuel Structural design and processes to control probe position accuracy in a wafer test probe assembly
US7368924B2 (en) 1993-04-30 2008-05-06 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof
US5811982A (en) * 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
JP2981385B2 (ja) * 1993-09-06 1999-11-22 シャープ株式会社 チップ部品型ｌｅｄの構造及びその製造方法
US5346118A (en) 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5976912A (en) 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
US5615824A (en) * 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5468995A (en) 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US6828668B2 (en) 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5541567A (en) * 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
US5736074A (en) * 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
US5971253A (en) * 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
JPH09134934A (ja) * 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
JP3332308B2 (ja) * 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
US5718361A (en) 1995-11-21 1998-02-17 International Business Machines Corporation Apparatus and method for forming mold for metallic material
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
JP3146345B2 (ja) 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
US6000126A (en) 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
DE19618227A1 (de) 1996-05-07 1997-11-13 Herbert Streckfus Gmbh Verfahren und Vorrichtung zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte
KR100186333B1 (ko) 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
JPH10135220A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
JPH10135221A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
US6492719B2 (en) 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
US5976913A (en) 1996-12-12 1999-11-02 Tessera, Inc. Microelectronic mounting with multiple lead deformation using restraining straps
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
JP3400279B2 (ja) * 1997-01-13 2003-04-28 株式会社新川 バンプ形成方法
US5898991A (en) * 1997-01-16 1999-05-04 International Business Machines Corporation Methods of fabrication of coaxial vias and magnetic devices
US5839191A (en) 1997-01-24 1998-11-24 Unisys Corporation Vibrating template method of placing solder balls on the I/O pads of an integrated circuit package
WO1999009595A1 (en) 1997-08-19 1999-02-25 Hitachi, Ltd. Multichip module structure and method for manufacturing the same
CA2213590C (en) * 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JP3859318B2 (ja) * 1997-08-29 2006-12-20 シチズン電子株式会社 電子回路のパッケージ方法
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JP2978861B2 (ja) 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
JP3393800B2 (ja) 1997-11-05 2003-04-07 新光電気工業株式会社 半導体装置の製造方法
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
JPH11220082A (ja) 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd 半導体装置
JP3536650B2 (ja) 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
JPH11260856A (ja) 1998-03-11 1999-09-24 Matsushita Electron Corp 半導体装置及びその製造方法並びに半導体装置の実装構造
KR100260997B1 (ko) 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JPH11330134A (ja) 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
KR100265563B1 (ko) 1998-06-29 2000-09-15 김영환 볼 그리드 어레이 패키지 및 그의 제조 방법
US6414391B1 (en) 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6164523A (en) 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6515355B1 (en) 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP2000091383A (ja) 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
US6194250B1 (en) 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6158647A (en) 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
JP2000311915A (ja) 1998-10-14 2000-11-07 Texas Instr Inc <Ti> 半導体デバイス及びボンディング方法
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6332270B2 (en) 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
KR100502222B1 (ko) 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
US6206273B1 (en) 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe
KR100319609B1 (ko) 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6211574B1 (en) 1999-04-16 2001-04-03 Advanced Semiconductor Engineering Inc. Semiconductor package with wire protection and method therefor
US6258625B1 (en) 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
TW417839U (en) 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP2010192928A (ja) 1999-08-12 2010-09-02 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
KR101084526B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6867499B1 (en) 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
JP3513444B2 (ja) 1999-10-20 2004-03-31 株式会社新川 ピン状ワイヤ等の形成方法
JP2001127246A (ja) 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3619410B2 (ja) 1999-11-18 2005-02-09 株式会社ルネサステクノロジ バンプ形成方法およびそのシステム
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP3566156B2 (ja) 1999-12-02 2004-09-15 株式会社新川 ピン状ワイヤ等の形成方法
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
US6790757B1 (en) 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
KR20010061849A (ko) 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3980807B2 (ja) 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP2001274196A (ja) 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
JP2001326236A (ja) * 2000-05-12 2001-11-22 Nec Kyushu Ltd 半導体装置の製造方法
JP2001326304A (ja) 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6560117B2 (en) 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6476583B2 (en) 2000-07-21 2002-11-05 Jomahip, Llc Automatic battery charging system for a battery back-up DC power supply
SE517086C2 (sv) 2000-08-08 2002-04-09 Ericsson Telefon Ab L M Förfarande för säkring av lodkulor och eventuella komponenter, vilka är fästa på en och samma sida av ett substrat
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6507104B2 (en) 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP4505983B2 (ja) 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
KR100393102B1 (ko) 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 스택형 반도체패키지
AUPR244801A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
JP2002280414A (ja) 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002289769A (ja) 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
TW544826B (en) 2001-05-18 2003-08-01 Nec Electronics Corp Flip-chip-type semiconductor device and manufacturing method thereof
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6754407B2 (en) 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US20030006494A1 (en) 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
WO2003019654A1 (en) 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US6897565B2 (en) 2001-10-09 2005-05-24 Tessera, Inc. Stacked packages
JP2003122611A (ja) 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd データ提供方法及びサーバ装置
JP4257771B2 (ja) 2001-10-16 2009-04-22 シンジーテック株式会社 導電性ブレード
JP3875077B2 (ja) 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
US20030094666A1 (en) 2001-11-16 2003-05-22 R-Tec Corporation Interposer
JP2003174124A (ja) 2001-12-04 2003-06-20 Sainekkusu:Kk 半導体装置の外部電極形成方法
JP3507059B2 (ja) 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
KR100442293B1 (ko) * 2001-12-27 2004-07-30 엘지.필립스 엘시디 주식회사 패턴 형성방법
JP2003197669A (ja) 2001-12-28 2003-07-11 Seiko Epson Corp ボンディング方法及びボンディング装置
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
JP3935370B2 (ja) 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6653723B2 (en) 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US6979230B2 (en) 2002-03-20 2005-12-27 Gabe Cherian Light socket
US7323767B2 (en) 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7078822B2 (en) 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
JP2004047702A (ja) 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
US6756252B2 (en) 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
AU2003265417A1 (en) 2002-08-16 2004-03-03 Tessera, Inc. Microelectronic packages with self-aligning features
TW549592U (en) * 2002-08-16 2003-08-21 Via Tech Inc Integrated circuit package with a balanced-part structure
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP3765778B2 (ja) 2002-08-29 2006-04-12 ローム株式会社 ワイヤボンディング用キャピラリ及びこれを用いたワイヤボンディング方法
JP2004095799A (ja) 2002-08-30 2004-03-25 Toshiba Corp 半導体装置およびその製造方法
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7246431B2 (en) 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7071547B2 (en) 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7229906B2 (en) 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
EP1556894A4 (en) 2002-09-30 2009-01-14 Advanced Interconnect Tech Ltd THERMALLY IMPROVED SEALING FOR SINGLE-LOCKING ASSEMBLY
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP2004172157A (ja) 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP4464041B2 (ja) 2002-12-13 2010-05-19 キヤノン株式会社 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法
KR100621991B1 (ko) 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
JP2004221257A (ja) 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
WO2004077525A2 (en) 2003-02-25 2004-09-10 Tessera, Inc. Ball grid array with bumps
TW583757B (en) 2003-02-26 2004-04-11 Advanced Semiconductor Eng A structure of a flip-chip package and a process thereof
US20040217471A1 (en) 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
JP3885747B2 (ja) 2003-03-13 2007-02-28 株式会社デンソー ワイヤボンディング方法
JP2004343030A (ja) 2003-03-31 2004-12-02 North:Kk 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2004319892A (ja) 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
JP4199588B2 (ja) 2003-04-25 2008-12-17 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
JP4145730B2 (ja) 2003-06-17 2008-09-03 松下電器産業株式会社 半導体内蔵モジュール
KR100604821B1 (ko) 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
US20040262728A1 (en) 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
JP2005033141A (ja) 2003-07-11 2005-02-03 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
US7227095B2 (en) 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7061096B2 (en) 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
US7298030B2 (en) 2003-09-26 2007-11-20 Tessera, Inc. Structure and method of making sealed capped chips
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP4167965B2 (ja) 2003-11-07 2008-10-22 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路用部材の製造方法
KR100564585B1 (ko) 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
TWI227555B (en) 2003-11-17 2005-02-01 Advanced Semiconductor Eng Structure of chip package and the process thereof
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP2005183923A (ja) * 2003-11-28 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
JP2005175019A (ja) * 2003-12-08 2005-06-30 Sharp Corp 半導体装置及び積層型半導体装置
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4334996B2 (ja) 2003-12-24 2009-09-30 株式会社フジクラ 多層配線板用基材、両面配線板およびそれらの製造方法
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US6917098B1 (en) 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
US6900530B1 (en) 2003-12-29 2005-05-31 Ramtek Technology, Inc. Stacked IC
US8207604B2 (en) 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
WO2005065207A2 (en) 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
JP2005203497A (ja) 2004-01-14 2005-07-28 Toshiba Corp 半導体装置およびその製造方法
US20050173807A1 (en) * 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
US8399972B2 (en) 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US7095105B2 (en) * 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
JP4484035B2 (ja) 2004-04-06 2010-06-16 セイコーエプソン株式会社 半導体装置の製造方法
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US6962864B1 (en) 2004-05-26 2005-11-08 National Chung Cheng University Wire-bonding method for chips with copper interconnects by introducing a thin layer
US7233057B2 (en) 2004-05-28 2007-06-19 Nokia Corporation Integrated circuit package with optimized mold shape
TWI255022B (en) 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
JP4385329B2 (ja) 2004-10-08 2009-12-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
AU2005304141B2 (en) 2004-11-02 2010-08-26 Hid Global Gmbh Laying device, contacting device, advancing system, laying and contacting unit, production system, method for the production and a transponder unit
KR101313391B1 (ko) * 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
KR100674926B1 (ko) 2004-12-08 2007-01-26 삼성전자주식회사 메모리 카드 및 그 제조 방법
JP4504798B2 (ja) 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP2006186086A (ja) 2004-12-27 2006-07-13 Itoo:Kk プリント基板のはんだ付け方法およびブリッジ防止用ガイド板
DE102005006333B4 (de) 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
DE102005006995B4 (de) 2005-02-15 2008-01-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
KR100630741B1 (ko) 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
TWI284394B (en) 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
JP2006324553A (ja) 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
US7216794B2 (en) 2005-06-09 2007-05-15 Texas Instruments Incorporated Bond capillary design for ribbon wire bonding
JP4322844B2 (ja) 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
WO2007004137A2 (en) 2005-07-01 2007-01-11 Koninklijke Philips Electronics N.V. Electronic device
US7476608B2 (en) 2005-07-14 2009-01-13 Hewlett-Packard Development Company, L.P. Electrically connecting substrate with electrical device
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US7675152B2 (en) 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US7504716B2 (en) 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
JP2007123595A (ja) 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
CN101356633B (zh) 2005-11-01 2011-03-23 Nxp股份有限公司 半导体裸片的封装方法以及通过该方法形成的裸片封装
JP4530975B2 (ja) 2005-11-14 2010-08-25 株式会社新川 ワイヤボンディング方法
JP2007142042A (ja) 2005-11-16 2007-06-07 Sharp Corp 半導体パッケージとその製造方法，半導体モジュール，および電子機器
US7344917B2 (en) 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4530984B2 (ja) 2005-12-28 2010-08-25 株式会社新川 ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP2007208159A (ja) 2006-02-06 2007-08-16 Hitachi Ltd 半導体装置
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
JP2007234845A (ja) 2006-03-01 2007-09-13 Nec Corp 半導体装置
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7390700B2 (en) 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
JP5598787B2 (ja) 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
US7242081B1 (en) 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7780064B2 (en) 2006-06-02 2010-08-24 Asm Technology Singapore Pte Ltd Wire bonding method for forming low-loop profiles
JP4961848B2 (ja) 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
US7967062B2 (en) 2006-06-16 2011-06-28 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
US20070290325A1 (en) 2006-06-16 2007-12-20 Lite-On Semiconductor Corporation Surface mounting structure and packaging method thereof
WO2008014633A1 (en) 2006-06-29 2008-02-07 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
KR100800478B1 (ko) 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
US8048479B2 (en) 2006-08-01 2011-11-01 Qimonda Ag Method for placing material onto a target board by means of a transfer board
JP2008039502A (ja) 2006-08-03 2008-02-21 Alps Electric Co Ltd 接触子およびその製造方法
US7486525B2 (en) 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
KR20080020069A (ko) 2006-08-30 2008-03-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR100891516B1 (ko) 2006-08-31 2009-04-06 주식회사 하이닉스반도체 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지
KR100770934B1 (ko) 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
KR100817073B1 (ko) 2006-11-03 2008-03-26 삼성전자주식회사 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
WO2008065896A1 (fr) 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
US8598717B2 (en) 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
JP2008166439A (ja) 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
KR100757345B1 (ko) 2006-12-29 2007-09-10 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
US20080156518A1 (en) 2007-01-03 2008-07-03 Tessera, Inc. Alignment and cutting of microelectronic substrates
TWI332702B (en) 2007-01-09 2010-11-01 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
JP5347222B2 (ja) 2007-01-10 2013-11-20 富士通株式会社 半導体装置の製造方法
US7719122B2 (en) 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
JP4823089B2 (ja) 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
KR101057368B1 (ko) 2007-01-31 2011-08-18 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US8685792B2 (en) * 2007-03-03 2014-04-01 Stats Chippac Ltd. Integrated circuit package system with interposer
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
US7517733B2 (en) 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
US8183684B2 (en) 2007-03-23 2012-05-22 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same
US20100103634A1 (en) 2007-03-30 2010-04-29 Takuo Funaya Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
JP4926787B2 (ja) 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
US7589394B2 (en) 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US7994622B2 (en) 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
KR20080094251A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조방법
JP5601751B2 (ja) 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置
US20080284045A1 (en) 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
JP2008306128A (ja) * 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
TW200908819A (en) 2007-06-15 2009-02-16 Ngk Spark Plug Co Wiring substrate with reinforcing member
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR20090007120A (ko) 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
JP2009044110A (ja) 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
JP2009088254A (ja) 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
KR20090033605A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US20090091009A1 (en) 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
US8008183B2 (en) 2007-10-04 2011-08-30 Texas Instruments Incorporated Dual capillary IC wirebonding
US7834464B2 (en) 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
TWI389220B (zh) 2007-10-22 2013-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JP2009123863A (ja) 2007-11-14 2009-06-04 Tessera Interconnect Materials Inc バンプ構造形成方法及びバンプ構造
US20090127686A1 (en) 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
JP2009135398A (ja) 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
KR100886100B1 (ko) 2007-11-29 2009-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7902644B2 (en) 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US7964956B1 (en) 2007-12-10 2011-06-21 Oracle America, Inc. Circuit packaging and connectivity
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2009158593A (ja) 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
CN101971313B (zh) 2008-01-30 2013-07-24 库力索法工业公司 导线环以及形成导线环的方法
US8120186B2 (en) 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US8258015B2 (en) 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US7956456B2 (en) 2008-02-27 2011-06-07 Texas Instruments Incorporated Thermal interface material design for enhanced thermal performance and improved package structural integrity
US7919871B2 (en) 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
KR101501739B1 (ko) 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
JP5043743B2 (ja) 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR20090123680A (ko) 2008-05-28 2009-12-02 주식회사 하이닉스반도체 적층 반도체 패키지
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP5339800B2 (ja) 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
TWI372453B (en) 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
SG10201505279RA (en) 2008-07-18 2015-10-29 Utac Headquarters Pte Ltd Packaging structural member
US8004093B2 (en) 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
US20100044860A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8063475B2 (en) * 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
WO2010041630A1 (ja) 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
JP5185062B2 (ja) 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
MY149251A (en) 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
KR101461630B1 (ko) 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
TW201023308A (en) 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
KR101011863B1 (ko) 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7898083B2 (en) 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
JP2010199528A (ja) 2009-01-27 2010-09-09 Tatsuta System Electronics Kk ボンディングワイヤ
JP2010177597A (ja) 2009-01-30 2010-08-12 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US20100200981A1 (en) 2009-02-09 2010-08-12 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JPWO2010101163A1 (ja) 2009-03-04 2012-09-10 日本電気株式会社 機能素子内蔵基板及びそれを用いた電子デバイス
JP2010206007A (ja) 2009-03-04 2010-09-16 Nec Corp 半導体装置及びその製造方法
US8106498B2 (en) 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
US8258010B2 (en) 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US20100244276A1 (en) 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US8194411B2 (en) 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
US20100289142A1 (en) * 2009-05-15 2010-11-18 Il Kwon Shim Integrated circuit packaging system with coin bonded interconnects and method of manufacture thereof
US8020290B2 (en) 2009-06-14 2011-09-20 Jayna Sheats Processes for IC fabrication
TWI379367B (en) 2009-06-15 2012-12-11 Kun Yuan Technology Co Ltd Chip packaging method and structure thereof
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5214554B2 (ja) 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
US7923304B2 (en) 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8390108B2 (en) 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
TWI392066B (zh) * 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
US9496152B2 (en) 2010-03-12 2016-11-15 STATS ChipPAC Pte. Ltd. Carrier system with multi-tier conductive posts and method of manufacture thereof
US7928552B1 (en) 2010-03-12 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with multi-tier conductive interconnects and method of manufacture thereof
KR101667656B1 (ko) 2010-03-24 2016-10-20 삼성전자주식회사 패키지-온-패키지 형성방법
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8564141B2 (en) 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same
US8217502B2 (en) 2010-06-08 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
KR20120007839A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US20120063090A1 (en) 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US20120080787A1 (en) 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP2012104790A (ja) 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8502387B2 (en) 2010-12-09 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
KR101215271B1 (ko) 2010-12-29 2012-12-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 반도체 패키지 구조물의 제조 방법
US20120184116A1 (en) 2011-01-18 2012-07-19 Tyco Electronics Corporation Interposer
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8487421B2 (en) 2011-08-01 2013-07-16 Tessera, Inc. Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US20130037929A1 (en) 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
US20130049218A1 (en) 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
KR101800440B1 (ko) 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
US9177832B2 (en) 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
KR101906408B1 (ko) 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9105552B2 (en) 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
KR101297015B1 (ko) 2011-11-03 2013-08-14 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
US8680684B2 (en) * 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US9258922B2 (en) 2012-01-18 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. PoP structures including through-assembly via modules
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9082763B2 (en) 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9171790B2 (en) 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
KR101419597B1 (ko) 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124546A (en) * 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US20040124518A1 (en) * 2002-10-08 2004-07-01 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package and electrically shielded first package

Also Published As

Publication number Publication date
US9153562B2 (en) 2015-10-06
US9570416B2 (en) 2017-02-14
JP5592055B2 (ja) 2014-09-17
US20160035692A1 (en) 2016-02-04
JP2013153173A (ja) 2013-08-08
US8531020B2 (en) 2013-09-10
JP2008519467A (ja) 2008-06-05
US20130344682A1 (en) 2013-12-26
US8525314B2 (en) 2013-09-03
KR20070085700A (ko) 2007-08-27
US20090104736A1 (en) 2009-04-23
US8927337B2 (en) 2015-01-06
US20150102508A1 (en) 2015-04-16
CN101053079A (zh) 2007-10-10
US20110042810A1 (en) 2011-02-24
JP5745554B2 (ja) 2015-07-08
WO2006052616A1 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
KR101313391B1 (ko) 적층형 패키징
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US7518223B2 (en) Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US6770164B1 (en) Method for attaching a semiconductor die to a substrate
US6833287B1 (en) System for semiconductor package with stacked dies
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
US7450395B2 (en) Circuit module and circuit device including circuit module
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
US20020109216A1 (en) Integrated electronic device and integration method
KR20050009846A (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
JP2005311321A (ja) 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
KR101245454B1 (ko) 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈
US20030085463A1 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method fo formation and testing
US20060223227A1 (en) Molding method for foldover package
US20080251938A1 (en) Semiconductor chip package and method of manufacture
US8586413B2 (en) Multi-chip module having a support structure and method of manufacture
US7439098B2 (en) Semiconductor package for encapsulating multiple dies and method of manufacturing the same
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
JPH098171A (ja) 半導体パッケージ
JPH10209370A (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
KR20010094409A (ko) 반도체 패키지와 그 제조방법
JP2005159192A (ja) 半導体装置およびその製造方法
JPH03268347A (ja) 半導体装置
JPH1065046A (ja) 半導体装置
JPH11135708A (ja) 半導体装置用基体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160909

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170912

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180906

Year of fee payment: 6