Nothing Special   »   [go: up one dir, main page]

KR101315173B1 - 배선 구조 및 그 형성 방법 - Google Patents

배선 구조 및 그 형성 방법 Download PDF

Info

Publication number
KR101315173B1
KR101315173B1 KR1020127009191A KR20127009191A KR101315173B1 KR 101315173 B1 KR101315173 B1 KR 101315173B1 KR 1020127009191 A KR1020127009191 A KR 1020127009191A KR 20127009191 A KR20127009191 A KR 20127009191A KR 101315173 B1 KR101315173 B1 KR 101315173B1
Authority
KR
South Korea
Prior art keywords
copper wiring
wiring
copper
barrier layer
forming
Prior art date
Application number
KR1020127009191A
Other languages
English (en)
Other versions
KR20120052414A (ko
Inventor
츠요시 간키
요시히로 나카타
야스시 고바야시
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20120052414A publication Critical patent/KR20120052414A/ko
Application granted granted Critical
Publication of KR101315173B1 publication Critical patent/KR101315173B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 리크 전류의 증대나 산화에 의한 배선 저항의 증대를 회피할 수 있고, 일렉트로마이그레이션이 발생하기 어려워, 종래에 비해 가열층 신뢰성이 높은 배선 구조 및 그 형성 방법을 제공하는 것을 과제로 한다.
이러한 과제를 해결하기 위해, 기판 상방에 구리 배선을 형성한 후, 산(酸) 세정을 행하여 구리 배선의 표면을 활성화한다. 그 후, BTA(Benzo triazole) 수용액에 기판을 침지하여, 구리 배선의 표면을 덮는 보호막을 형성한다. 이때, 구리 배선의 표면의 입계(粒界) 부분에 Cu-N-R 결합(R은 유기기)이 형성된다. 그 후, 알칼리 세정을 행하여 보호막을 제거한다. 보호막 제거 후에도, 구리 배선의 표면의 입계 부분에는 Cu-N-R 결합이 남는다. 계속하여, 구리 배선의 표면을 액티베이션 처리한 후, 구리 배선의 표면에 NiP 또는 CoWP를 무전해 도금하여 배리어층을 형성한다.

Description

배선 구조 및 그 형성 방법{WIRING STRUCTURE AND METHOD FOR FORMING SAME}
본 발명은 구리 배선을 갖는 배선 구조 및 그 형성 방법에 관한 것이다.
전자 기기에 탑재되는 반도체 장치에는, 가일층 소형화 및 고성능화가 요구되고 있다. 반도체 장치의 소형화 및 고성능화에 수반하여, 반도체 장치의 하면 또는 측면에는 다수의 접속 단자(端子)가 협(狹)피치로 배치되게 되어, 반도체 장치를 탑재하는 회로 기판에도 배선의 다층화 및 미세화(세(細)폭화)가 요구되게 되었다.
반도체 장치를 탑재하는 회로 기판에는, 패키지 기판이나 실리콘 인터포저 등 다양한 형태가 있다. 일반적으로, 이들 회로 기판의 배선 재료에는, 전기 저항이 낮으므로 구리(Cu) 또는 구리 합금(이하, 단순히 「구리」라고 할 경우에는 구리 합금을 포함하는 것으로 함)이 사용되고 있다. 또한, 이들 회로 기판에 있어서 구리 배선을 형성하는 방법으로서, 서브트랙티브법이나 세미애디티브법 등이 알려져 있다. 패키지 기판이나 실리콘 인터포저 등의 협피치의 구리 배선의 형성에는, 서브트랙티브법보다 세미애디티브법 쪽이 적합하다고 일컬어지고 있다.
일본국 특개2004-304167호 공보 일본국 특개2004-14975호 공보 일본국 특개2008-34639호 공보 일본국 특개2003-124591호 공보
배선 재료로서 구리를 사용했을 경우, 배선을 피복하는 절연막 중에 Cu 원자가 확산할 경우가 있다. 이 때문에, 배선의 미세화에 수반하여 배선간의 리크(leak)가 문제가 된다. 또한, 절연막에 포함되는 수분이나 산소에 의해 구리 배선의 표면이 산화하여, 배선 저항이 커진다는 문제도 있다. 또한, 배선이 미세화하면, 통전에 수반하여 금속 원자가 이동해서 배선 폭이 더욱 좁아지는 현상, 즉 일렉트로마이그레이션(electromigration)이 발생하게 되어, 장기간에 걸친 신뢰성이 저하한다. 구리 배선은 알루미늄 배선에 비해 일렉트로마이그레이션 내성이 높지만, 그래도 폭이 예를 들면 2㎛ 이하가 되면 일렉트로마이그레이션을 무시할 수 없게 된다.
이상으로부터, 구리 배선을 갖는 배선 구조에 있어서, 리크 전류의 증대나 산화에 의한 배선 저항의 증대를 회피할 수 있고, 일렉트로마이그레이션이 발생하기 어려워, 종래에 비해 가일층 신뢰성이 높은 배선 구조 및 그 형성 방법을 제공하는 것을 목적으로 한다.
일 관점에 의하면, 기판과, 상기 기판의 상방에 형성된 구리 배선과, 상기 구리 배선을 피복하는 절연층과, 상기 구리 배선과 상기 절연층 사이에 형성된 배리어층을 구비하고, 상기 구리 배선의 표면의 입계(粒界)의 부분에 Cu-N-R 결합(단, R은 유기기)을 갖는 배선 구조가 제공된다.
상기 일 관점에 의하면, 구리 배선의 표면의 입계의 부분에 Cu-N-R 결합이 형성되어 있기 때문에, 보이드의 발생이 억제되어, 일렉트로마이그레이션 내성이 향상한다. 또한, 구리 배선의 주위에는 배리어층이 형성되어 있으므로, 구리 배선으로부터 절연막에의 금속 원자의 확산을 방지할 수 있음과 함께, 절연막 중의 수분이나 산소에 의한 구리 배선의 산화를 방지할 수 있다. 이에 따라, 리크 전류의 증대나 배선 저항의 증대가 회피된다.
도 1은 세미애디티브법에 의한 구리 배선의 형성 방법의 일례를 나타내는 도면(그 1).
도 2는 세미애디티브법에 의한 구리 배선의 형성 방법의 일례를 나타내는 도면(그 2).
도 3은 제1 실시형태에 따른 배선 구조의 형성 방법을 나타내는 단면도(그 1).
도 4는 제1 실시형태에 따른 배선 구조의 형성 방법을 나타내는 단면도(그 2).
도 5는 제1 실시형태에 따른 배선 구조의 형성 방법을 나타내는 단면도(그 3).
도 6은 구리 배선의 형성에서 배리어층의 형성까지의 플로우를 나타내는 도면.
도 7의 (a)∼(c)는 보호 피막을 형성하는 공정에서 배리어층을 형성하는 공정까지를 모식적으로 나타내는 도면.
도 8의 (a), (b)는 Cu-N-R 결합의 형성 과정을 나타내는 모식도.
도 9는 부식 전류 측정 방법을 나타내는 모식도.
도 10은 부식 전류 밀도의 측정 결과를 나타내는 도면.
도 11은 알칼리 세정 공정까지 실시한 구리 배선의 표면을 TOF-SIMS에 의해 질량 분석한 결과를 나타내는 도면.
도 12는 보호 피막을 제거한 후의 구리 배선의 표면의 현미경 사진을 2치화 처리하여 나타내는 도면.
도 13은 배리어층 형성 후의 구리 배선의 표면의 현미경 사진을 2치화 처리하여 나타내는 도면.
도 14의 (a)는 배리어층으로서 NiP를 사용한 실시예 1의 시료의 단면 현미경 사진을 2치화 처리하여 나타내는 도면이며, 도 14의 (b)는 배리어층으로서 CoWP를 사용한 실시예 1의 시료의 단면 현미경 사진을 2치화 처리하여 나타내는 도면.
도 15의 (a)는 배리어층으로서 NiP를 사용한 비교예의 시료의 단면 현미경 사진을 2치화 처리하여 나타내는 도면이며, 도 15의 (b)는 배리어층으로서 CoWP를 사용한 비교예의 시료의 단면 현미경 사진을 2치화 처리하여 나타내는 도면.
도 16은 배리어층으로서 CoWP를 사용한 실시예 2의 시료의 단면 현미경 사진을 2치화 처리하여 나타내는 도면.
도 17은 제2 실시형태에 따른 배선 구조의 형성 방법을 나타내는 단면도(그 1).
도 18은 제2 실시형태에 따른 배선 구조의 형성 방법을 나타내는 단면도(그 2).
도 19는 제2 실시형태에 따른 배선 구조의 형성 방법을 나타내는 단면도(그 3).
도 20은 제2 실시형태에 따른 배선 구조의 형성 방법을 나타내는 단면도(그 4).
도 21은 제3 실시형태에 따른 배선 구조의 형성 방법을 나타내는 단면도(그 1).
도 22는 제3 실시형태에 따른 배선 구조의 형성 방법을 나타내는 단면도(그 2).
도 23은 제3 실시형태에 따른 배선 구조의 형성 방법을 나타내는 단면도(그 3).
이하, 실시형태에 대해서 설명하기 전에, 실시형태의 이해를 용이하게 하기 위한 예비적 사항에 대해서 설명한다.
도 1∼도 2는 세미애디티브법에 의한 구리 배선의 형성 방법의 일례를 나타내는 도면이다.
우선, 도 1의 (a)에 나타내는 바와 같이, 실리콘(Si) 기판(11) 상에 하지(下地) 절연막(12)을 형성하고, 그 위에 예를 들면 Ti에 의해 밀착층(13)을 더 형성한다. 이 밀착층(13)은, 후술하는 공정에서 밀착층(13) 상에 형성되는 구리 배선과 하지 절연막(12)을 강고하게 밀착시키는 기능과, 구리 배선으로부터 하지 절연막(12)에의 금속 원자(Cu)의 확산을 방지하는 배리어층으로서의 기능을 갖는다.
다음으로, 도 1의 (b)에 나타내는 바와 같이, 밀착층(13) 상에, 도금 시드층(14)을 얇게 형성한다. 그 후, 도 1의 (c)에 나타내는 바와 같이, 도금 시드층(14) 상에 포토레지스트막(15)을 형성하고, 노광 및 현상 처리를 실시하여, 도금 시드층(14)이 노출하는 개구부(15a)를 원하는 패턴으로 형성한다.
다음으로, 도 1의 (d)에 나타내는 바와 같이, 전해 도금법 또는 무전해 도금법에 의해, 개구부(15a)의 내측의 도금 시드층(14) 상에 구리를 도금하여, 구리 배선(16)을 형성한다.
다음으로, 도 2의 (a)에 나타내는 바와 같이, 포토레지스트막(15)을 제거한다. 그리고, 도 2의 (b)에 나타내는 바와 같이, 도금 시드층(14)과 밀착층(13) 중 구리 배선(16)으로 덮여 있지 않은 부분을 에칭에 의해 제거한다. 그 후, 도 2의 (c)에 나타내는 바와 같이, 기판(11)의 상측 전체면에 절연물을 퇴적시켜, 구리 배선(16)을 덮는 절연막(17)을 형성한다. 이와 같이 하여, 배선 구조가 형성된다.
상기한 바와 같이 하여 형성된 배선 구조에서는, 구리 배선(16)의 측면 및 상면이 절연막(17)에 직접 접촉해 있다. 이 때문에, 절연막(17)에 포함되는 수분이나 산소에 의해 구리 배선(16)의 측면 및 상면이 산화하게 된다. 또한, 고온 환경 하에서 장기간에 걸친 신뢰성을 시험하는 고온 가속 시험(신뢰성 시험)에 있어서, 구리 배선(16)으로부터 절연막(17) 중에 금속 원자(Cu)가 확산하는 것이 확인되고 있다.
구리 배선의 산화나 금속 원자의 확산을 회피하기 위해, 구리 배선의 측면 및 상면을 덮도록 배리어층을 형성하는 것을 생각할 수 있다. 예를 들면 배리어층으로서, 구리 배선의 측면 및 상면을 덮도록 NiP 등의 금속으로 이루어지는 도금층을 형성함으로써, 구리 배선의 산화나 금속 원자의 확산을 회피할 수 있다.
그러나, 이 방법을 폭이 2㎛ 이하인 구리 배선에 적용했을 경우, 구리 배선의 산화나 절연막 중에의 Cu의 확산은 방지할 수 있지만, 통전에 수반하여 배선 폭이 좁아지는 현상, 즉 일렉트로마이그레이션을 방지할 수는 없다. 일렉트로마이그레이션은 배선에 발생하는 보이드(공극)에 관계하여, 보이드가 발생하기 쉬울수록 일렉트로마이그레이션 내성이 낮다고 할 수 있다.
상술한 바와 같이 구리 배선의 주위에 배리어층을 형성했을 경우, 보이드는 주로 구리 배선의 표면의 입계 부분(입계 삼중점(triple point) 부분을 포함함: 이하, 동일)에 발생한다. 입계 부분에 보이드가 발생하는 이유는 이하와 같이 생각할 수 있다.
즉, 구리 배선의 표면의 입계 부분에는, 구리(Cu)와 산소(O)가 결합한 산화구리가 많이 존재하고 있다. 이 산화구리는, 고온 가속 시험을 실시했을 때나 구리 배선에 전류를 흘렸을 때에 구리 이온이 되어 이동하기 쉽고, 구리 이온의 빠짐 부분이 보이드가 발생할 때의 핵(核)이 된다. 구리 배선 내나 구리 배선과 도금층의 계면(界面)에는 원래 매우 작은 공공(空孔)(베이컨시)이 존재하고 있어, 이들 공공이 고온 가속 시험이나 통전에 의해 구리 배선의 표면의 입계 부분의 구리 이온의 빠짐 부분에 모여 보이드가 된다.
본원 발명자들은, 보이드의 발생을 회피하기 위해 다양한 실험·연구를 행했다. 그 결과, 입계 부분에 Cu-N-R 결합을 갖는 화합물을 형성함으로써 보이드의 발생을 대폭 저감할 수 있음을 발견했다. 여기에서, R은 유기기를 나타낸다. 예를 들면 BTA(Benzo triazole)는 N이 O와 치환하여 구리 배선의 표면의 입계 부분의 Cu와 결합하여, 구리 이온화를 막는다. 이에 따라, 움직이기 쉬운 구리 이온이 없어짐으로써, 입계 부분에 공공이 모이기 어려워지고, 그 결과 보이드의 발생이 회피되어, 일렉트로마이그레이션 내성이 높아진다. 이하, 실시형태에 대해서 설명한다.
1. 제1 실시형태
도 3∼도 5는 제1 실시형태에 따른 배선 구조의 형성 방법을 공정순으로 나타내는 단면도이다.
우선, 도 3의 (a)에 나타내는 바와 같이, 기판(21) 상에 하지 절연막(22)을 형성한다. 본 실시형태에서는 기판(21)으로서 실리콘 기판을 이용하지만, 수지 또는 세라믹 등의 기판을 사용할 수도 있다. 하지 절연막(22)은 실리콘 기판(21)의 표면을 열산화시켜 형성한 열산화막이어도 되고, CVD(Chemical Vapor Deposition)법 등에 의해 성막한 절연막을 이용해도 된다.
다음으로, 도 3의 (b)에 나타내는 바와 같이, 하지 절연막(22) 상에 Ti(티탄) 등의 금속 또는 그 화합물로 이루어지는 밀착층(23)을 예를 들면 5㎚∼20㎚의 두께로 형성한다. 이 밀착층(23)은 후술하는 구리 배선(26)(도 3의 (d) 참조)과 하지 절연막(22)을 강고하게 밀착시키는 기능과, 구리 배선(26)으로부터 하지 절연막(22)에의 금속 원자(Cu)의 확산을 방지하는 배리어층으로서의 기능을 갖는다. 밀착층(23)을 형성 후, 예를 들면 스퍼터법에 의해, 밀착층(23) 상에 구리로 이루어지는 도금 시드층(24)을 10㎚∼200㎚의 두께로 형성한다.
다음으로, 도 3의 (c)에 나타내는 바와 같이, 도금 시드층(24) 상에 포토레지스트막(25)을 형성하고, 당해 포토레지스트막(25)을 노광 및 현상 처리하여, 도금 시드층(24)이 노출하는 개구부(25a)를 원하는 패턴(배선 패턴)으로 형성한다. 여기에서는, 개구부(25a)의 폭, 즉 형성하고자 하는 배선의 폭이 2㎛ 정도라고 한다.
다음으로, 도 3의 (d)에 나타내는 바와 같이, 전해 도금법 또는 무전해 도금법에 의해, 개구부(25a)의 내측의 시드층(24) 상에 구리를 예를 들면 2㎛의 두께로 도금하여, 구리 배선(26)을 얻는다. 그 후, 도 4의 (a)에 나타내는 바와 같이, 포토레지스트막(25)을 제거한다.
다음으로, 도 4의 (b)에 나타내는 바와 같이, 구리 배선(26)으로 덮여 있지 않은 부분의 도금 시드층(24) 및 밀착층(23)을 에칭에 의해 제거한다. 도금 시드층(24)은, 예를 들면 유화 칼륨을 이용하여 에칭한다. 이 에칭 공정에서는 구리 배선(26)도 에칭되지만, 구리 배선(26)의 두께는 시드층(24) 및 밀착층(25)에 비해 충분히 두껍기 때문에, 구리 배선(26)의 두께의 감소는 근소하다. 이 에칭에 의한 막두께의 감소를 고려하여, 개구부(25a)의 폭 및 구리 배선(26) 형성시의 도금 두께를 설정해 둔다. 밀착층(23)은, 예를 들면 불화암모늄을 이용하여 에칭한다.
다음으로, 예를 들면 H2SO4(황산) 수용액 등을 사용하여, 구리 배선(26)의 표면(상면 및 측면)을 산(酸) 세정한다. 이 산 세정에 의해, 구리 배선(26)의 표면이 활성화된다. 그 후, 이 구리 배선(26)을 갖는 기판(21)을 BTA와 같은 이미다졸계의 유기 화합물을 포함하는 수용액에 침지한다. 이에 따라, 도 4의 (c)에 나타내는 바와 같이, 구리 배선(26)의 측면 및 상면을 피복하는 보호 피막(27)이 형성된다. 이 보호 피막(27)은, 구리 배선(26)의 표면의 입계 부분에 Cu-N-R 결합을 갖는다.
다음으로, 보호 피막(27)이 형성된 기판(21)을, pH가 8.0∼10.0인 범위 내로 조정된 알칼리 세정액(예를 들면 KOH 수용액)으로 세정하여, 도 4의 (d)에 나타내는 바와 같이 보호 피막(27)을 제거한다. 보호 피막(27)을 제거한 후에는, 구리 배선(26)의 표면의 입계 부분에 Cu-N-R 결합이 남는다.
그 후, 기판(21)을 Pd(팔라듐)을 함유하는 액티베이션 처리액(예를 들면, 염화 팔라듐을 주성분으로 하는 산성액)에 침지한다. 이에 따라, 구리 배선(26)의 표면이 활성화된다.
다음으로, 무전해 도금법에 의해, 구리 배선(26)의 측면 및 상면에 예를 들면 CoWP 또는 NiP 등의 금속을 피착시켜, 도 5의 (a)에 나타내는 바와 같이 배리어층(28)을 형성한다. 배리어층(28)의 두께는, 예를 들면 20㎚∼200㎚로 한다. 배리어층(28)은, 구리 배선(26)에 대한 밀착성이 높으며, 또한 수분이나 산소의 침입, 및 Cu의 확산을 방지할 수 있는 금속에 의해 형성한다. 배리어층(28)에 바람직한 금속에는, 상술한 CoWP 및 NiP 이외에도, CoWB, CoP, CoB, NiWP, NiB 및 NiWB 등이 있다.
다음으로, 도 5의 (b)에 나타내는 바와 같이, 기판(21)의 상측 전체면에 절연막(29)을 예를 들면 5㎛의 두께로 형성하고, 이 절연막(29)에 의해 구리 배선(26)을 덮는다. 절연막(29)은 수지 등의 유기 절연물에 의해 형성해도 되고, 산화 실리콘 등의 무기 절연물에 의해 형성해도 된다. 이와 같이 하여, 본 실시형태에 따른 배선 구조가 완성된다.
도 6은 구리 배선의 형성에서 배리어층의 형성까지의 플로우를 나타내는 도면이다. 또한, 도 7의 (a)∼(c)는 보호 피막(27)을 형성하는 공정에서 배리어층(28)을 형성하는 공정까지를 모식적으로 나타내는 도면이다.
본 실시형태에서는, 구리 배선(26)을 형성(스텝 S11)한 후, 산 세정을 행하여 구리 배선의 표면을 활성화한다(스텝 S12). 그리고, 기판(21)을 BTA 수용액에 침지하여 보호 피막(27)을 형성함과 함께, 구리 배선(26)의 표면의 입계 부분에 Cu-N-R 결합을 형성한다(스텝 S13).
도 7의 (a)는 구리 배선(26)이 형성된 기판(21)을 BTA 수용액에 침지하여, 구리 배선(26)의 표면 상에 보호 피막(27)을 형성한 상태를 모식적으로 나타내고 있다. 구리 배선(26)에는 다수의 입계가 포함되어 있다. 상술한 바와 같이, 보호 피막(27)은 구리 배선(26)의 표면의 입계 부분에 Cu-N-R 결합(27a)을 갖는다. 이 상태에서 알칼리 세정(스텝 S14)을 행하면, 도 7의 (b)에 나타내는 바와 같이 보호 피막(27)은 제거되지만, 구리 배선(26)의 표면의 입계 부분의 Cu-N-R 결합(27a)은 남는다. 그 후, 구리 배선(26)의 표면을 Pd를 포함하는 액티베이션 처리액에 의해 활성화 처리(스텝 S15)한 후, 도 7의 (c)에 나타내는 바와 같이 구리 배선(26)의 표면을 덮는 배리어층(28)을 형성한다(스텝 S16).
또한, 실제로는, 구리 배선(26)의 표면의 입계 이외의 부분에도 구리(Cu)와 결합한 산소(O)가 존재하고, 보호 피막(27)을 형성하면 입계 이외의 부분에도 Cu-N-R 결합을 할 수 있다. 그러나, 그 수는 적으며, 또한 알칼리 세정에 의해 보호 피막(27)을 제거할 때에 입계 이외의 부분에 존재하는 Cu-N-R 결합의 대부분은 제거되게 된다.
도 7의 (a)에 나타내는 바와 같이 보호 피막(27)이 완전히 구리 배선(26)을 덮은 상태에서는, 구리 배선(26)이 형성된 기판(21)을 액티베이션 처리액에 침지해도, 보호 피막(27)이 방해를 해서 활성화 처리를 할 수 없어, 배리어층(28)이 성막되기 어려워진다. 또한, 보호 피막(27) 상에 배리어층(28)을 성막할 수 있었다고 해도, 보호 피막(27)이 있음으로써 배리어층(28)의 밀착성을 확보할 수 없게 된다. 따라서, 밀착성이 높은 배리어층(28)을 형성하기 위해서는, 보호 피막(27)을 제거하는 공정이 필요하다.
본 실시형태에 있어서는, 구리 배선(26)의 표면의 입계 부분에 Cu-N-R 결합(27a)을 형성함으로써 보이드의 발생을 방지하고 있다. 그리고, 도 7의 (b), (c)에 나타내는 바와 같이 보호 피막(27)을 제거하고, 구리 배선(26)의 표면을 활성화 처리하여 구리 배선(26)과 배리어층(28)의 밀착성을 확보하고 있다.
도 8의 (a), (b)는 Cu-N-R 결합의 형성 과정을 나타내는 모식도이다. 도 8의 (a)에 나타내는 바와 같이, BTA는 질소(N)의 이중 결합을 갖고 있다. BTA 수용액 중에 구리 배선(26)이 형성된 기판(21)을 침지하면, 도 8의 (b)에 나타내는 바와 같이 BTA의 이중 결합부가 분리되고, N가 O와 치환하여, BTA와 Cu가 결합한다고 생각할 수 있다. 이와 같은 구조를 취할 수 있는 것으로서, 이미다졸계 유기 화합물, 또는 벤젠환과 N-H 결합을 갖는 유기 화합물을 생각할 수 있다. 또한, Cu를 킬레이트(chelate)하는 킬레이트제에서도 마찬가지인 효과가 있다고 생각할 수 있다.
그런데, 보호 피막(27)을 제거할 때에, 입계 부분의 Cu에 결합한 BTA도 제거되게 되는 것을 생각할 수 있다. 알칼리 세정 후에 구리 배선의 표면에 BTA가 존재하고 있으면, 양호한 내식성을 나타낼 것이다. 이 때문에, 부식 전류를 측정함으로써, 알칼리 세정 후의 구리 배선의 표면에 BTA가 존재하는지의 여부를 알 수 있다.
도 9는 부식 전류 측정 방법을 나타내는 모식도이다. 이 도 9에 나타내는 바와 같이, 부식 전류 측정기(Potentio Galvano Stat)(40)의 레퍼런스 전극(RE)(42)으로서 Ag／AgCl 전극을 사용하고, 대향 전극(CE)(41)으로서 Pt 전극을 사용했다. 또한, 측정 샘플(WE)(43)로서 BTA를 흡착시킨 후, pH가 8∼13인 알칼리액으로 세정한 Cu막을 갖는 기판을 사용했다. 또한, 측정 용액으로서 구연산 수용액을 사용했다. 그리고, 측정 샘플(43)의 전위를 변화(Sweep)시켜 부식 전류 밀도를 측정했다. 이 경우, 측정 샘플(43)의 전위를 높게 해도 부식 전류 밀도가 낮을 경우에는, 내식성이 우수하다고 할 수 있다.
도 10은 부식 전류 밀도의 측정 결과를 나타내는 도면이다. 이 도 10에서 알 수 있는 바와 같이, pH가 8∼10인 범위 내의 알칼리액으로 세정한 BTA-Cu막의 경우에는, 모두 부식 전류 밀도가 0.5mA／㎠ 이하이며, 양호한 내식성이 보여졌다. 이 점에서, 알칼리 세정 후에도 구리 배선의 표면에 BTA가 존재하고 있음을 알 수 있다.
또한, 도 10에서 pH가 10.0을 초과한 알칼리액으로 세정한 Cu막은 내식성이 낮아짐을 알 수 있다. 이 점에서, 알칼리 세정액의 pH가 10을 초과하면 입계 부분의 Cu-N-R 결합까지 제거되게 된다고 생각할 수 있다. 이 때문에, 보호 피막(27)을 제거할 때에 사용하는 알칼리 세정액의 pH는 10.0 이하로 하는 것이 바람직하다. 단, 알칼리 세정액의 pH가 8.0보다 낮으면, 보호 피막(27)을 충분히 제거할 수 없다. 따라서, 알칼리 세정액의 pH는 8.0∼10.0인 범위 내로 하는 것이 바람직하다.
도 11은 알칼리 세정 공정까지 실시한 구리 배선의 표면을 TOF-SIMS(Time-of-Flight mass spectrometer: 비행 시간형 2차 이온 질량 분석 장치)에 의해 질량분석한 결과를 나타내는 도면이다. 이 도 11에서도 알칼리 세정 후의 구리 배선의 표면에 BTA가 존재함을 알 수 있다.
상술한 바와 같이, 본 실시형태에 있어서는, 구리 배선(26)의 측면 및 상면의 입계 부분에 Cu-N-R 결합을 형성하고 있으므로, 구리 배선(26)에 보이드가 발생하기 어렵다. 이에 따라, 예를 들면 폭이 2㎛ 이하인 미세한 배선에 있어서도, 일렉트로마이그레이션이 억제된다. 또한, 본 실시형태에서는, 구리 배선(26)의 주위에 Ti으로 이루어지는 밀착층(23) 및 NiP 또는 CoWP로 이루어지는 배리어층(28)을 형성하고 있으므로, 구리 배선(26)으로부터 절연막(22, 29)에의 금속 원자(Cu)의 확산이 방지된다. 또한, 밀착층(23) 및 배리어층(28)에 의해, 절연막(22, 29) 중에 포함되는 수분 및 산소에 의한 구리 배선(26)의 산화도 방지된다. 이들 이유에 의해, 본 실시형태에 따른 배선 구조는, 장기간 사용해도 단선이나 전류 리크, 및 전기 저항의 증대가 회피되어, 신뢰성이 높다.
또한, 상술한 실시형태에서는 Cu-N-R 결합의 형성과 구리 배선(26)의 표면의 세정을 다른 공정에서 실시하고 있지만, 이들 공정을 동시에 행하는 것도 가능하다. 예를 들면 KOH에 의해 pH를 8.0∼10.0의 범위 내로 조정한 농도가 0.5wt％∼1.0wt％인 BTA 수용액을 사용하면, Cu-N-R 결합의 형성과 구리 배선(26)의 표면의 세정을 동시에 행할 수 있다.
이하, 상술한 방법에 의해 배선 구조를 실제로 형성하여, 고온 가속 시험을 실시한 결과에 대해서 설명한다.
(실시예 1)
우선, 실리콘 기판(21)의 표면을 열산화시켜, 두께가 100㎚∼1000㎚ 정도인 하지 절연막(22)을 형성했다. 그 후, 스퍼터법에 의해 하지 절연막(22) 상에 Ti을 5㎚∼20㎚의 두께로 형성하여 밀착층(23)으로 하고, 스퍼터법에 의해 밀착층(23) 상에 구리를 10㎚∼200㎚의 두께로 더 형성하여 도금 시드층(24)으로 했다(도 3의 (b) 참조).
다음으로, 도금 시드층(24) 상에 포토레지스트막(25)을 형성하고, 노광 및 현상 처리를 실시하여, 포토레지스트막(25)에 소정의 패턴으로 개구부(25a)를 개구했다. 그 후, 전해 도금법에 의해 개구부(25a)의 내측의 도금 시드층(24) 상에 구리를 도금하여, 두께가 약 2㎛, 폭이 약 2㎛인 구리 배선(26)을 형성했다(도 3의 (d) 참조).
다음으로, 포토레지스트막(25)을 제거한 후, 구리 배선(26)으로 덮여 있지 않은 부분의 도금 시드층(24) 및 밀착층(23)을 에칭에 의해 제거했다(도 4의 (b) 참조).
다음으로, 산활성화 처리로서, 구리 배선(26)이 형성된 기판(21)을, 농도가 10wt％인 H2SO4 수용액에 5초∼60초간 침지했다. H2SO4 수용액의 온도는 실온으로 했다.
그 후, 농도가 0.5wt％∼ 1.0wt％인 BTA 수용액에 기판(21)을 60초∼300초간 침지하여, 구리 배선(26)의 상면 및 측면을 덮는 보호 피막(27)을 형성했다(도 4의 (c) 참조). BTA 수용액의 온도는 실온으로 했다.
다음으로, pH를 8.0∼10.0의 범위 내로 조정한 KOH 수용액 중에 기판(21)을 60초∼120초간 침지하여, 보호 피막(27)을 제거했다(도 4의 (d) 참조). KOH 수용액의 온도는 실온으로 했다. 도 12는 보호 피막을 제거한 후의 구리 배선의 표면의 현미경 사진을 2치화 처리하여 나타내는 도면이다. 이 도 12에서 구리 배선의 입계 부분에 Cu-N-R 결합이 형성되어 있음을(도 12 중의 흰 줄무늬 형상의 부분) 알 수 있다.
다음으로, 활성화 처리로서, Pd를 함유하는 액티베이션 처리액 중에 기판(21)을 30초∼300초간 침지했다. 그 후, 구리 배선(26)의 상면 및 측면을 덮는 배리어층(28)을 형성했다(도 5의 (a) 참조). 배리어층(28)을 NiP에 의해 형성할 경우에는, 온도가 70℃인 NiP 무전해 도금액에 기판(21)을 60초∼120초간 침지했다. 또한, 배리어층(28)을 CoPW에 의해 형성할 경우에는, 온도가 80℃∼90℃인 CoWP 무전해 도금액에 기판(21)을 10초∼120초간 침지했다. 도 13은 배리어층 형성 후의 구리 배선의 표면의 현미경 사진을 2치화 처리하여 나타내는 도면이다.
계속하여, 기판(21)의 상측 전체면에, 페놀 수지에 의해 절연막(29)을 예를 들면 5㎛의 두께로 형성했다(도 5의 (b) 참조). 또한, 산활성화 처리 공정, 보호 피막 형성 공정, 보호 피막 제거 공정 및 배리어층 형성 공정의 각 공정간에서는, 각각 수세(水洗)를 1분간 실시하고 있다.
이와 같이 하여 형성한 실시예 1의 배선 구조에 대하여, 대기 중에 있어서 온도를 200℃로 하고, 24시간 유지하는 고온 가속 시험을 행했다. 그리고, 고온 가속 시험 종료 후, 배선의 단면을 현미경에 의해 관찰했다. 도 14의 (a)는 배리어층(28)으로서 NiP를 사용한 실시예 1의 시료의 단면 현미경 사진을 2치화 처리하여 나타내는 도면이며, 도 14의 (b)는 배리어층(28)으로서 CoWP를 사용한 실시예 1의 시료의 단면 현미경 사진을 2치화 처리하여 나타내는 도면이다. 이들 도 14의 (a), (b)에서 구리 배선과 배리어층의 계면에 보이드가 거의 발생하고 있지 않음을 알 수 있다.
(비교예)
비교예로서, 보호 피막(27)을 형성하지 않고 구리 배선(26)의 표면에 직접 배리어층(28)을 형성하는 것 이외는 실시예 1과 마찬가지로 하여, 구리 배선 구조를 형성했다.
이 비교예의 배선 구조에 대하여, 실시예 1과 마찬가지로 고온 가속 시험을 실시했다. 그리고, 고온 가속 시험 종료 후, 배선의 단면을 현미경에 의해 관찰했다. 도 15의 (a)는 배리어층(28)으로서 NiP를 사용한 비교예의 시료의 단면 현미경 사진을 2치화 처리하여 나타내는 도면이며, 도 15의 (b)는 배리어층(28)으로서 CoWP를 사용한 비교예의 시료의 단면 현미경 사진을 2치화 처리하여 나타내는 도면이다. 이들 도 15의 (a), (b)에 나타내는 바와 같이, 비교예에서는 구리 배선과 배리어층의 계면에 많은 보이드가 발생하고 있다.
(실시예 2)
실시예 2로서, Cu-N-R 결합의 형성과 구리 배선(26)의 표면의 세정 처리를 동시에 행하는 것 이외는 실시예 1과 마찬가지로 하여, 구리 배선 구조를 형성했다. Cu-N-R 결합의 형성 및 구리 배선(26)의 표면의 세정에는, KOH에 의해 pH를 8.0∼10.0의 범위 내로 조정한 농도가 0.5wt％∼1.0wt％인 BTA 수용액을 사용했다. BTA 수용액의 온도는 실온으로 하고, 처리 시간은 300초간으로 했다.
이 실시예 2의 배선 구조에 대하여, 실시예 1과 마찬가지로 고온 가속 시험을 실시했다. 그리고, 고온 가속 시험 종료 후, 배선의 단면을 현미경에 의해 관찰했다. 도 16은 배리어층(28)으로서 CoWP를 사용한 실시예 2의 시료의 단면 현미경 사진을 2치화 처리하여 나타내는 도면이다. 실시예 2에서는, 구리 배선과 배리어층의 계면에 실시예 1(도 14)보다 약간 많은 보이드가 발생하고 있지만, 비교예(도 15)에 비해 보이드의 발생이 적다.
이들 실시예 1, 2와 비교예의 비교로부터, 본원에 개시한 기술의 유용성이 확인되었다.
2. 제2 실시형태
도 17∼도 20은 제2 실시형태에 따른 배선 구조의 형성 방법을 공정순으로 나타내는 단면도이다. 본 실시형태에서는, 다층 배선 구조의 형성 방법에 대해서 설명한다. 또한, 도 17∼도 20에서 도 3∼도 5와 동일물에는 동일 부호를 붙이고 있다.
우선, 제1 실시형태에서 설명한 방법에 의해, 도 17의 (a)에 나타내는 바와 같이 기판(21) 상에 제1 배선층(구리 배선(26) 및 절연막(29) 등)을 형성한다. 계속하여, 도 17의 (b)에 나타내는 바와 같이, 절연막(29)의 표면으로부터 소정의 구리 배선(26)에 도달하는 구멍을 형성한 후, 기판(21)의 상측 전체면에, Ti 등의 금속으로 이루어지는 밀착층(31)과, 구리로 이루어지는 도금 시드층(32)을 순차적으로 형성한다.
다음으로, 도 17의 (c)에 나타내는 바와 같이, 도금 시드층(32) 상에 포토레지스트막(33)을 형성하고, 당해 포토레지스트막(33)을 노광 및 현상 처리하여, 도금 시드층(32)이 노출하는 개구부(33a)를 원하는 패턴으로 형성한다.
다음으로, 도 18의 (a)에 나타내는 바와 같이, 개구부(33a)의 내측의 도금 시드층(32) 상에 구리를 예를 들면 2㎛의 두께로 도금하여, 구리 배선(34)을 형성한다. 그 후, 도 18의 (b)에 나타내는 바와 같이, 포토레지스트막(33)을 제거한 후, 도 18의 (c)에 나타내는 바와 같이 구리 배선(34)으로 덮여 있지 않은 부분의 도금 시드층(32) 및 밀착층(31)을 에칭에 의해 제거한다.
다음으로, 구리 배선(34)의 표면을 산 세정하여 활성화한 후, 이 구리 배선(34)이 형성된 기판(21)을 BTA 수용액에 침지하여, 도 19의 (a)에 나타내는 바와 같이 구리 배선(34)의 측면 및 상면을 덮는 보호 피막(35)을 형성한다. 이 보호 피막(35)에는, 구리 배선(34)의 표면의 입계 부분의 Cu에 결합한 BTA(Cu-N-R)가 포함되어 있다.
다음으로, 보호 피막(35)이 형성된 기판(21)을 pH를 8.0∼10.0의 범위 내로 조정한 알칼리성 수용액으로 세정하여, 도 19의 (b)에 나타내는 바와 같이 보호 피막(35)을 제거한다. 보호 피막(35)을 제거한 후에도, 구리 배선(34)의 표면의 입계 부분에는 Cu에 결합한 BTA가 남는다.
다음으로, 기판(21)을 액티베이션 처리액에 침지하여, 구리 배선(34)의 표면을 활성화한다. 그 후, 무전해 도금법 등에 의해, 도 19의 (c)에 나타내는 바와 같이 구리 배선(34)의 측면 및 상면을 덮는 배리어층(36)을 형성한다.
계속하여, 도 20에 나타내는 바와 같이, 기판(21)의 상측 전체면에 절연막(37)을 형성하고, 이 절연막(37)에 의해 구리 배선(34)을 덮는다. 이에 따라, 제2 배선층이 완성된다. 이하, 필요하면, 제2 배선층과 마찬가지로 하여 제3 배선층, 제4 배선층, …을 형성한다. 이와 같이 하여, 본 실시형태에 따른 배선 구조(다층 배선 구조)가 완성된다.
본 실시형태에 있어서는, 구리 배선(26, 34)의 측면 및 상면의 입계 부분에 Cu와 결합한 BTA(Cu-N-R)가 형성되어 있으므로, 구리 배선(26, 34)에 보이드가 발생하기 어려워, 일렉트로마이그레이션 내성이 높다. 또한, 구리 배선(26, 34)의 주위는 밀착층(23, 31) 및 배리어층(28, 35)으로 덮여 있으므로, 구리 배선(26, 34)으로부터 절연막(22, 29, 37)에의 금속 원자(Cu)의 확산이 방지된다.
또한, 본 실시형태에서는, 밀착층(23, 31) 및 배리어층(28, 36)에 의해, 절연막(22, 29, 37) 중에 포함되는 수분 및 산소에 의한 구리 배선(26, 34)의 산화도 방지된다. 따라서, 본 실시형태에 따른 배선 구조는, 장기간 사용해도 단선이나 전류 리크, 및 전기 저항의 증대가 회피되어, 신뢰성이 높다.
3. 제3 실시형태
도 21∼도 23은 제3 실시형태에 따른 배선 구조의 형성 방법을 공정순으로 나타내는 단면도이다. 본 실시형태는 LSI의 배선 구조에 적용한 예를 나타내고 있다.
처음에, 도 21의 (a)에 나타내는 구조를 얻을 때까지의 공정에 대해서 설명한다. 우선, 공지의 방법에 의해, 반도체(실리콘) 기판(51)에 소자 분리막(52) 및 트랜지스터(53)를 형성한다. 그 후, 소자 분리막(52) 및 트랜지스터(53)를 피복하는 층간 절연막(54)과, 그 위의 보호막(55)을 형성한다. 여기에서는, 층간 절연막(54)은 산화 실리콘으로 이루어지고, 두께는 300㎚로 한다. 또한, 보호막(55)은 SiOC로 이루어지고, 두께는 50㎚로 한다.
다음으로, 공지의 포토리소그래피법 및 에칭법을 사용하여, 보호막(55)의 상면으로부터 트랜지스터(53)에 도달하는 비어 홀을 형성한다. 그리고, 예를 들면 스퍼터법에 의해, 기판(51)의 상측 전체면에 TiN으로 이루어지는 배리어층(56)을 25㎚의 두께로 형성하여, 비어 홀의 내측을 배리어층(56)으로 덮는다. 그 후, CVD법 등에 의해 기판(51)의 상측 전체면에 W(텅스텐)막을 형성함과 함께, 비어 홀 내에 W을 메워 넣어 W 플러그(57)를 형성한다. 계속하여, 예를 들면 CMP(Chemical Mechanical Polishing)법에 의해, 보호막(55)이 노출할 때까지 보호막(55) 상의 W막 및 배리어층(56)을 제거한다. 이와 같이 하여, 도 21의 (a)에 나타내는 구조를 얻을 수 있다.
다음으로, 도 21의 (b)에 나타내는 구조를 얻을 때까지의 구조에 대해서 설명한다. 상술한 공정에서 W 플러그(57)를 형성한 후, 보호막(55) 및 W 플러그(57) 상에, 산화 실리콘 등에 의해 층간 절연막(58)을 예를 들면 300㎚의 두께로 형성한다. 그리고, 포토리소그래피법 및 에칭법을 이용하여, 층간 절연막(58)에 배선 홈을 원하는 패턴으로 형성한다. 그 후, 기판(51)의 상측 전체면에 예를 들면 Ta에 의해 배리어층(59)을 예를 들면 5㎚∼20㎚의 두께로 형성하고, 그 위에 Cu로 이루어지는 도금 시드층(도시 생략)을 50㎚∼200㎚의 두께로 더 형성한다. 그리고, 전해 도금법에 의해, 도금 시드층 상에 구리막을 형성함과 함께, 배선 홈 내에 구리를 메워 넣어 구리 배선(60)을 형성한다. 계속하여, CMP법에 의해, 층간 절연막(58)이 노출할 때까지 층간 절연막(58) 상의 구리막, 도금 시드층 및 배리어층(59)을 제거한다.
다음으로, 도 21의 (c), 도 22의 (a)에 나타내는 구조를 얻을 때까지의 공정 에 대해서 설명한다. 상술한 공정에 있어서 구리 배선(60)을 형성한 후, 제1 실시형태에서 설명한 바와 같이, 예를 들면 농도가 10wt％인 H2SO4 수용액에 의해 구리 배선(60)의 상면을 산활성화 처리한다. 그 후, 기판(51)을 BTA 수용액에 침지하여, 도 21의 (c)에 나타내는 바와 같이, 구리 배선(60) 상에 보호 피막(BTA막)(61)을 형성한다. 이 보호 피막(61)은 구리 배선(60)의 상면의 입계 부분에 Cu-N-R 결합을 갖는다.
다음으로, 도 22의 (a)에 나타내는 바와 같이, 구리 배선(60)의 표면을 KOH 수용액 등에 의해 알칼리 세정하여, 보호 피막(61)을 제거한다. 보호 피막(61)이 제거되어도, 구리 배선(60)의 입계 부분에 Cu-N-R 결합이 남는다. 그 후, 기판(51)을, Pd를 포함하는 액티베이션 처리액에 침지하여, 구리 배선(60)의 표면을 활성화시킨다. 그리고, 구리 배선(60) 상에 NiP 또는 CoWP를 무전해 도금하여, 배리어층(메탈 캡층)(62)을 형성한다.
다음으로, 도 22의 (b)에 나타내는 구조를 얻을 때까지의 공정에 대해서 설명한다. 상술한 공정에서 배리어층(62)을 형성한 후, 기판(51)의 상측 전체면에 층간 절연막(63), 스토퍼막(64), 층간 절연막(65) 및 스토퍼막(66)을 순차적으로 형성한다. 여기에서는, 층간 절연막(63, 65)은 산화 실리콘으로 이루어지고, 스토퍼막(64, 66)은 질화 실리콘으로 이루어지는 것으로 한다.
그 후, 포토리소그래피법 및 에칭법을 사용하여, 스토퍼막(66)의 상면에서 스토퍼막(64)까지 도달하는 깊이의 배선 홈(65a)과, 스토퍼막(64)의 상면에서 구리 배선(60)(배리어층(62))에 도달하는 비어 홀(63a)을 형성한다.
다음으로, 도 23에 나타내는 구조를 형성할 때까지의 공정에 대해서 설명한다. 상술한 공정에서 배선 홈(65a) 및 비어 홀(63a)을 형성한 후, 기판(51)의 상측 전체면에 예를 들면 NiP 또는 CoWP로 이루어지는 배리어층(67)과, 구리로 이루어지는 도금 시드층(도시 생략)을 순차적으로 형성한다. 그 후, 전해 도금법에 의해 도금 시드층 상에 구리막을 형성함과 함께, 비어 홀(63a) 및 배선 홈(65a) 내에 구리를 메워 넣는다. 이에 따라, 제2 구리 배선(69)과, 제1 구리 배선(60)과 제2 구리 배선(69)을 전기적으로 접속하는 비어 콘택트(68)가 형성된다. 계속하여, CMP법에 의해, 스토퍼층(66)이 노출할 때까지 스토퍼층(66) 상의 구리막, 도금 시드층 및 배리어층(67)을 제거한다.
다음으로, 제1 구리 배선(60)과 마찬가지로, 예를 들면 농도가 10wt％인 H2SO4 수용액에 의해 구리 배선(69)의 상면을 산활성화 처리한다. 그 후, 기판(51)을 BTA 수용액에 침지하여, 구리 배선(69) 상에 보호 피막(도시 생략)을 형성한다. 이 보호 피막은, 구리 배선(69)의 상면의 입계 부분에 Cu-N-R 결합을 갖는다. 계속하여, 구리 배선(69)의 표면을 KOH 수용액 등에 의해 알칼리 세정하여, 보호 피막을 제거한다. 그 후, 기판(51)을 Pd를 포함하는 액티베이션 처리액에 침지하여, 구리 배선(69)의 표면을 활성화 처리한 후, 구리 배선(69) 상에 NiP 또는 CoWP를 무전해 도금하여, 배리어층(메탈 캡층)(70)을 형성한다. 이와 같이 하여, 본 실시형태에 따른 반도체 장치의 다층 배선 구조가 완성된다.
본 실시형태에 있어서도, 구리 배선(60, 68)의 상면의 입계 부분에 Cu와 결합한 BTA(Cu-N-R)가 형성되어 있으므로, 구리 배선(60, 68)에 보이드가 발생하기 어려워, 일렉트로마이그레이션 내성이 높다. 또한, 구리 배선(60, 68)의 주위는 배리어층(59, 62, 67, 70)으로 덮여 있으므로, 구리 배선(60, 68)으로부터 절연막(58, 63, 65)에의 금속 원자(Cu)의 확산이 방지된다. 또한, 배리어층(59, 62, 67, 70)에 의해, 절연막(58, 63, 65) 중에 포함되는 수분 및 산소에 의한 구리 배선(60, 68)의 산화도 방지된다. 따라서, 본 실시형태에 따른 배선 구조는, 장기간 사용해도 단선이나 전류 리크, 및 전기 저항의 증대가 회피되어, 신뢰성이 높다.

Claims (11)

  1. 삭제
  2. 기판의 상방에 구리 배선을 형성하는 공정과,
    상기 구리 배선을 유기 화합물에 접촉시켜 상기 구리 배선의 표면의 입계(粒界) 부분에 Cu-N-R 결합(단, R은 유기기)을 형성하는 공정과,
    세정액에 의해 상기 구리 배선의 표면을 세정하는 공정과,
    상기 세정 후의 상기 구리 배선의 표면에 금속을 피착시켜 배리어층을 형성하는 공정과,
    상기 기판의 상방에, 상기 구리 배선 및 상기 배리어층을 덮는 절연막을 형성하는 공정을 갖고,
    상기 Cu-N-R 결합을 형성하는 공정 및 상기 구리 배선의 표면을 세정하는 공정은, pH를 8.0 내지 10.0의 범위 내로 조정한 BTA(Benzo triazole) 수용액을 사용하여 동시에 행하는 것을 특징으로 하는 배선 구조의 형성 방법.
  3. 삭제
  4. 삭제
  5. 제2항에 있어서,
    상기 배리어층을 무전해 도금에 의해 형성하는 것을 특징으로 하는 배선 구조의 형성 방법.
  6. 제2항에 있어서,
    상기 배리어층이 CoWP, CoWB, CoP, CoB, NiP, NiWP, NiB 및 NiWB 중 1종의 금속 화합물을 포함하는 것을 특징으로 하는 배선 구조의 형성 방법.
  7. 삭제
  8. 제2항에 있어서,
    상기 구리 배선의 표면을 세정하는 공정과 상기 배리어층을 형성하는 공정의 사이에, Pd를 함유하는 산성의 처리액에 의해 상기 구리 배선의 표면을 활성화시키는 공정을 더 갖는 것을 특징으로 하는 배선 구조의 형성 방법.
  9. 삭제
  10. 삭제
  11. 삭제
KR1020127009191A 2009-12-28 2009-12-28 배선 구조 및 그 형성 방법 KR101315173B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/071777 WO2011080827A1 (ja) 2009-12-28 2009-12-28 配線構造及びその形成方法

Publications (2)

Publication Number Publication Date
KR20120052414A KR20120052414A (ko) 2012-05-23
KR101315173B1 true KR101315173B1 (ko) 2013-10-08

Family

ID=44226262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127009191A KR101315173B1 (ko) 2009-12-28 2009-12-28 배선 구조 및 그 형성 방법

Country Status (5)

Country Link
US (2) US20120181070A1 (ko)
EP (1) EP2521165B1 (ko)
JP (1) JP5387695B2 (ko)
KR (1) KR101315173B1 (ko)
WO (1) WO2011080827A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5891753B2 (ja) * 2011-12-01 2016-03-23 富士通株式会社 半導体装置の製造方法
US9472450B2 (en) * 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
JP2014135385A (ja) * 2013-01-10 2014-07-24 Fujitsu Ltd 配線構造、配線の形成方法及び再構築ウェーハ
CN103489900B (zh) * 2013-09-04 2016-05-04 京东方科技集团股份有限公司 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
JP6582850B2 (ja) * 2015-10-09 2019-10-02 富士通株式会社 密着性向上材料、配線構造、及びその製造方法、並びに半導体装置、及びその製造方法
JP6975584B2 (ja) * 2017-09-07 2021-12-01 東京エレクトロン株式会社 半導体装置
US11508857B2 (en) * 2019-02-04 2022-11-22 University Of Florida Research Foundation, Incorporated Optical scrambler with nano-pyramids
US12213306B2 (en) * 2022-07-21 2025-01-28 Nanya Technology Corporation Semiconductor device with air gap and method for preparing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001991A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 다층 배선 형성 방법
JP2005002443A (ja) * 2003-06-13 2005-01-06 Ebara Corp めっき方法及びめっき装置
KR20060048884A (ko) * 2004-07-29 2006-05-18 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2008166751A (ja) * 2006-12-08 2008-07-17 Nec Electronics Corp 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343859A (ja) * 2001-05-15 2002-11-29 Mitsubishi Electric Corp 配線間の接続構造及びその製造方法
JP2003124591A (ja) 2001-10-18 2003-04-25 Sony Corp 電子回路基板、その製造方法及びマイグレーション発生抑制用銅メッキ液
US20030116439A1 (en) * 2001-12-21 2003-06-26 International Business Machines Corporation Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
JP2004014975A (ja) 2002-06-11 2004-01-15 Nitto Denko Corp 金属箔付フレキシブル回路基板
JP2004082444A (ja) * 2002-08-26 2004-03-18 Dainippon Printing Co Ltd 金属層付き樹脂体および配線体
JP2004304167A (ja) 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
US7413983B2 (en) * 2003-06-13 2008-08-19 Ebara Corporation Plating method including pretreatment of a surface of a base metal
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
KR100570070B1 (ko) * 2003-11-18 2006-04-10 매그나칩 반도체 유한회사 습기창을 구비한 구리배선의 신뢰성 측정용 테스트패턴 및그 제조 방법
US7335588B2 (en) * 2005-04-15 2008-02-26 International Business Machines Corporation Interconnect structure and method of fabrication of same
JP4701017B2 (ja) * 2005-06-21 2011-06-15 パナソニック株式会社 半導体装置の製造方法及び半導体装置
JP2008034639A (ja) 2006-07-28 2008-02-14 Nitto Denko Corp 配線回路基板
DE102007046846A1 (de) * 2007-09-29 2009-04-09 Advanced Micro Devices, Inc., Sunnyvale Seitenwandschutzschicht
WO2009055450A1 (en) * 2007-10-25 2009-04-30 Applied Materials, Inc. Adhesion improvement of dielectric barrier to copper by the addition of thin interface layer
US20090269923A1 (en) * 2008-04-25 2009-10-29 Lee Sang M Adhesion and electromigration improvement between dielectric and conductive layers
JP5326949B2 (ja) * 2009-09-09 2013-10-30 株式会社日立製作所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001991A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 다층 배선 형성 방법
JP2005002443A (ja) * 2003-06-13 2005-01-06 Ebara Corp めっき方法及びめっき装置
KR20060048884A (ko) * 2004-07-29 2006-05-18 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2008166751A (ja) * 2006-12-08 2008-07-17 Nec Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20120181070A1 (en) 2012-07-19
EP2521165A1 (en) 2012-11-07
WO2011080827A1 (ja) 2011-07-07
US9263326B2 (en) 2016-02-16
EP2521165B1 (en) 2018-09-12
JPWO2011080827A1 (ja) 2013-05-09
JP5387695B2 (ja) 2014-01-15
EP2521165A4 (en) 2014-08-06
KR20120052414A (ko) 2012-05-23
US20150243555A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
KR101315173B1 (ko) 배선 구조 및 그 형성 방법
US7294565B2 (en) Method of fabricating a wire bond pad with Ni/Au metallization
JP5321873B2 (ja) 接合パッドを具えた相互接続構造、および、接合パッド上にバンプ部位を作成する方法
US20050073048A1 (en) Sealing and protecting integrated circuit bonding pads
US20050048798A1 (en) Method for chemical etch control of noble metals in the presence of less noble metals
KR20060086306A (ko) 반도체 장치 및 그 제조 방법
US20170110369A1 (en) Electronic device and method for producing same
CN106941102B (zh) 封装衬底、其制造方法和包括该封装衬底的封装器件
JP2007524996A (ja) 銅コンタクトを有する集積回路ダイおよび該集積回路ダイのための方法
JP6181441B2 (ja) パッド構造、実装構造、及び、製造方法
JP5605026B2 (ja) 電子部品の製造方法及び電子部品
US8329584B2 (en) Method of manufacturing semiconductor device
KR100731083B1 (ko) 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자
JP2003179058A (ja) 半導体装置の製造方法
US8759118B2 (en) Plating process and structure
JP6672826B2 (ja) 密着材料、回路基板の製造方法及び回路基板
WO2014128793A1 (ja) 半導体装置及びその製造方法
JP2014135385A (ja) 配線構造、配線の形成方法及び再構築ウェーハ
JP2008016553A (ja) 半導体装置の製造方法
JP2019012771A (ja) 回路基板、電子装置、及び、回路基板の製造方法
JP2013153099A (ja) 半導体装置の製造方法
JP5824808B2 (ja) 半導体装置及びその製造方法
JPH1012619A (ja) 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置
US20110269307A1 (en) Method for Making Integrated Circuit Device Using Copper Metallization on 1-3 PZT Composite
JP4157693B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20120410

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120410

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130328

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130927

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130930

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131001

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160831

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180903

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200917

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20220818

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230822

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240826

Start annual number: 12

End annual number: 12