Nothing Special   »   [go: up one dir, main page]

KR101287205B1 - Liquid crystal display device and method for manufacturing the same - Google Patents

Liquid crystal display device and method for manufacturing the same Download PDF

Info

Publication number
KR101287205B1
KR101287205B1 KR1020060059126A KR20060059126A KR101287205B1 KR 101287205 B1 KR101287205 B1 KR 101287205B1 KR 1020060059126 A KR1020060059126 A KR 1020060059126A KR 20060059126 A KR20060059126 A KR 20060059126A KR 101287205 B1 KR101287205 B1 KR 101287205B1
Authority
KR
South Korea
Prior art keywords
layer
forming
region
substrate
liquid crystal
Prior art date
Application number
KR1020060059126A
Other languages
Korean (ko)
Other versions
KR20080001061A (en
Inventor
길왕섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060059126A priority Critical patent/KR101287205B1/en
Publication of KR20080001061A publication Critical patent/KR20080001061A/en
Application granted granted Critical
Publication of KR101287205B1 publication Critical patent/KR101287205B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1347Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells
    • G02F1/13471Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells in which all the liquid crystal cells or layers remain transparent, e.g. FLC, ECB, DAP, HAN, TN, STN, SBE-LC cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 광경화형 시일재에 광이 충분히 전달되도록 공통배선의 금속층 사이의 투명 도전층을 제거하여 수율을 향상시킬 수 있는 액정표시장치 및 그의 제조 방법에 관한 것으로, 액티브 영역과 더미 영역으로 구분되어 서로 마주보는 제 1, 제 2 기판; 상기 제 1 기판의 더미 영역에 다수개의 금속층과 상기 각 금속층 사이를 제외한 상기 다수개의 금속층상에 적층된 투명 도전층으로 구성된 공통 배선; 상기 제 1, 제 2 기판 사이의 상기 공통 배선층위에 형성되어 상기 제 1, 제 2 기판을 합착하는 광경화형 시일재; 그리고 상기 광경화형 시일재에 의해 합착된 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 구성된 것이다.The present invention relates to a liquid crystal display device and a method for manufacturing the same, which can improve the yield by removing the transparent conductive layer between the metal layer of the common wiring so that light is sufficiently transmitted to the photocurable sealing material, and is divided into an active region and a dummy region. First and second substrates facing each other; A common wiring including a plurality of metal layers in the dummy region of the first substrate and a transparent conductive layer stacked on the plurality of metal layers except between the metal layers; A photocurable sealing material formed on the common wiring layer between the first and second substrates to bond the first and second substrates together; And a liquid crystal layer formed between the first and second substrates bonded by the photocurable sealing material.

광경화형 시일재, 공통배선 Photo-curable seal material, common wiring

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and method for manufacturing the same}Liquid crystal display device and method for manufacturing the same

도 1은 일반적인 액정표시장치의 일부를 나타낸 분해 사시도1 is an exploded perspective view showing a part of a general liquid crystal display device

도 2는 종래의 액정표시장치의 전체 레이 아웃도2 is a layout view of a conventional liquid crystal display device;

도 3은 도 2의 공통 배선의 확대 평면도3 is an enlarged plan view of the common wiring of FIG. 2;

도 4는 도 2의 Ⅰ-Ⅰ' 선상의 단면도4 is a cross-sectional view taken along line II ′ of FIG. 2.

도 5는 본 발명에 따른 공통 배선의 확대 평면도5 is an enlarged plan view of a common wiring according to the present invention;

도 6은 본 발명에 따른 액정표시장치의 공통 배선의 단면도6 is a cross-sectional view of a common wiring of the liquid crystal display according to the present invention.

도 7a 내지 7d는 본 발명에 따른 액정표시장치의 공정 단면도 7A to 7D are cross sectional views of a liquid crystal display according to the present invention.

*도면의 주요 부분에 대한 부호의 설명*Description of the Related Art [0002]

200 : 금속 배선 201 : 금속층200: metal wiring 201: metal layer

202 : 투명 도전층 211 :게이트 전극202: transparent conductive layer 211: gate electrode

212 : 게이트 절연막 213 : 활성층212: gate insulating film 213: active layer

214 : 데리타 라인 214a,214b : 소오스/드레인 전극214: Derita lines 214a, 214b: source / drain electrodes

215 : 보호막 216 : 콘택홀215: protective film 216: contact hole

217 : 화소전극 250 : 광경화형 시일재217: pixel electrode 250: photocurable sealing material

251 : 도전볼 300 : 하부 기판251: conductive ball 300: lower substrate

400 : 상부 기판 401 : 블랙매트릭스층400: upper substrate 401: black matrix layer

402 : 공통 전극402: common electrode

본 발명은 액정표시장치(Liquid Crystal Display, 이하 'LCD'라 함)에 관한 것으로, 특히 광경화성 시일재의 경화도를 향상시키기에 적당한 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display (hereinafter referred to as "LCD"), and more particularly, to a liquid crystal display device suitable for improving the degree of curing of a photocurable sealing material and a manufacturing method thereof.

화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Due to the excellent image quality, light weight, thinness, and low power consumption, LCD is the most widely used to replace CRT (Cathode Ray Tube) as a mobile image display device. Various developments have been made for televisions to receive and display, monitors for computers, and the like.

이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.The liquid crystal display device may be roughly divided into a liquid crystal panel for displaying an image and a driving part for applying a driving signal to the liquid crystal panel. The liquid crystal panel includes first and second glass substrates, And a liquid crystal layer injected between the first and second glass substrates.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 배선과, 상기 각 게이트 배선과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 배선과, 상기 각 게이트 배선과 데 이터 배선이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 배선의 신호에 의해 스위칭되어 상기 데이터 배선의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.The first glass substrate (TFT array substrate) may include a plurality of gate wirings arranged in one direction at a predetermined interval, a plurality of data wirings arranged at regular intervals in a direction perpendicular to the respective gate wirings, and A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing each of the gate wirings and the data wirings and a plurality of pixels that are switched by signals of the gate wirings to transfer signals of the data wirings to the pixel electrodes. A thin film transistor is formed.

그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.The second glass substrate (color filter substrate) is provided with a black matrix layer for shielding light in a portion excluding the pixel region, an R, G, and B color filter layers for expressing color hues, Respectively. Of course, the common electrode is formed on the first glass substrate in the transverse electric field type liquid crystal display device.

이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 시일재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.The first and second glass substrates are bonded by a sealing material having a predetermined space by a spacer and having a liquid crystal injection hole, and a liquid crystal is injected between the two substrates.

이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.At this time, in the liquid crystal injection method, the liquid crystal is injected between the two substrates by the osmotic pressure phenomenon when the liquid crystal injection port is locked in the liquid crystal container by keeping the vacuum state between the two substrates bonded together by the reality. When the liquid crystal is injected in this manner, the liquid crystal injection hole is sealed with the sealing material.

한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.On the other hand, as described above, the driving principle of the liquid crystal display device utilizes the optical anisotropy and the polarization property of the liquid crystal.

상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Since the liquid crystal has a long structure, it has a direction in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표 현할 수 있다.Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to display image information.

이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.These liquid crystals can be classified into a positive liquid crystal having a positive dielectric anisotropy (+) and a negative liquid crystal having a negative (-) according to a specific electrical classification. The liquid crystal molecules having a positive dielectric anisotropy have a long axis And the liquid crystal molecules in which the dielectric anisotropy is negative are aligned perpendicularly to the direction in which the electric field is applied and the long axis of the liquid crystal molecules.

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다.1 is an exploded perspective view showing a part of a general TN liquid crystal display device.

도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 형성된 액정층(3)으로 구성되어 있다.As shown in FIG. 1, the lower substrate 1 and the upper substrate 2 bonded to each other with a predetermined space, and a liquid crystal layer 3 formed between the lower substrate 1 and the upper substrate 2 are formed. have.

보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 배선(4)이 배열되고, 상기 게이트 배선(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 배선(5)이 배열되며, 상기 게이트 배선(4)과 데이터 배선(5)이 교차하는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 배선(4)과 데이터 배선(5)이 교차하는 부분에는 상기 게이트 배선의 신호에 따라 턴온/오프되어 상기 데이터 배선(5)의 신호를 상기 각 화소전극(6)에 인가하는 박막 트랜지스터(T)가 형성되어 있다.More specifically, the lower substrate 1 has a plurality of gate lines 4 arranged in one direction at regular intervals to define the pixel region P, and in a direction perpendicular to the gate lines 4. A plurality of data lines 5 are arranged at regular intervals, and pixel electrodes 6 are formed in each pixel region P where the gate lines 4 and the data lines 5 intersect, and each of the gate lines The thin film transistor T, which is turned on / off according to the signal of the gate wiring and applies the signal of the data wiring 5 to each pixel electrode 6, is formed at the intersection between the data wiring 5 and the data wiring 5. Formed.

그리고 상기 상부기판(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.The upper substrate 2 includes a black matrix layer 7 for blocking light in a portion excluding the pixel region P, an R, G, and B color filter layers 8 for expressing color hues, The common electrode 9 is formed.

이와 같이 상부 기판(2)에 공통전극(9)이 형성되므로 상기 공통전극(9)에 공통 전압을 인가하기 위해서는 하부 기판(1)의 더미 영역에 공통 배선이 형성되고 상기 공통 배선과 공통전극(9)을 전기적으로 연결하기 위한 Ag 도트가 상기 상하부 기판 사이에 형성된다. 이를 구체적으로 설명하면 다음과 같다.Since the common electrode 9 is formed on the upper substrate 2 as described above, in order to apply the common voltage to the common electrode 9, common wiring is formed in the dummy region of the lower substrate 1, and the common wiring and the common electrode ( Ag dots for electrically connecting 9) are formed between the upper and lower substrates. This will be described in detail as follows.

도 2는 종래의 액정표시장치의 개략적인 평면도이고 도 3은 도 2의 A부분 확대 평면도이며, 도 4는 도 2의 I-I'선상의 단면도이다.2 is a schematic plan view of a conventional liquid crystal display, FIG. 3 is an enlarged plan view of a portion A of FIG. 2, and FIG. 4 is a cross-sectional view taken along line II ′ of FIG. 2.

도 2에 도시한 바와 같이, 일정 공간을 갖고 하부 기판(1)과 상부기판(2)이 합착된다. 상기 하부 기판(1)은 표시 영역과 비 표시 영역으로 구분되고, 상기 표시 영역에서 상기 상부 기판(2)과 합착된다.As shown in FIG. 2, the lower substrate 1 and the upper substrate 2 are bonded to each other with a predetermined space. The lower substrate 1 is divided into a display area and a non-display area, and is bonded to the upper substrate 2 in the display area.

상기와 같이 상기 합착된 상하부 기판(1, 2)의 표시 영역은 액티브 영역(A/A)과 더미 영역(D)으로 구분된다. As described above, the display areas of the bonded upper and lower substrates 1 and 2 are divided into an active area A / A and a dummy area D.

상기 하부기판(1)의 표시영역 중 액티브 영역에는, 도 1에서 언급한 바와 같이, 게이트 배선(4) 데이터 배선(5), 화소전극(6) 및 박막트랜지스터(T)가 형성된다. In the active region of the lower substrate 1, as illustrated in FIG. 1, a gate wiring 4, a data wiring 5, a pixel electrode 6, and a thin film transistor T are formed.

상기 하부기판(1)의 표시 영역중 더미 영역에는, 도 2에 도시한 바와 같이,공통 배선(100)이 형성되고, 비 표시 영역에는 게이트 구동 IC(101) 및 데이터 구동 IC(102)와 상기 각 게이트 배선(4) 및 데이터 배선(5)을 연결하기 위한 인출선(103, 104)이 형성된다. As shown in FIG. 2, a common wiring 100 is formed in a dummy area of the display area of the lower substrate 1, and a gate driving IC 101 and a data driving IC 102 and the above are formed in a non-display area. Leading lines 103 and 104 are formed for connecting each gate wiring 4 and data wiring 5.

상기 상부기판(2)의 액티브 영역에는, 도 1에 도시한 바와 같이, 블랙 매트릭스층(7), R,G,B 컬러 필터층(8) 및 공통전극(9)이 형성되고, 더미 영역에는 블랙 매트릭스(7)층이 형성된다. As shown in FIG. 1, the black matrix layer 7, the R, G, and B color filter layers 8 and the common electrode 9 are formed in the active region of the upper substrate 2, and the dummy region is black. A matrix 7 layer is formed.

이와 같이 형성된 상기 상하부 기판(1, 2) 사이의 더미 영역(상부 기판의 가장자리 부근)에는 시일재(105)가 형성되어 상기 상하 기판을 합착하고, 상기 두 기판 사이에 액정층(3)이 형성된다.The seal member 105 is formed in the dummy region (near the edge of the upper substrate) between the upper and lower substrates 1 and 2 formed as described above to bond the upper and lower substrates, and the liquid crystal layer 3 is formed between the two substrates. do.

여기서, 상기 시일재(105)는 광경화형 시일재가 이용되고 있다.Here, the sealant 105 is a photocurable sealant.

또한, 상기 공통 배선(100)은, 도 3 및 도 4에 도시한 바와 같이, 상기 게이트 배선(4) 또는 데이터 배선(5)과 같은 금속층(108)과 상기 금속층(108)위에 화소 전극(6)과 동일한 물질인 ITO 등의 투명 도전층(109)을 적층하여 공통배선(100)을 형성한다. 이 때, 상기 투명 도전층(109)은 상기 금속층(108)들 보다 더 넓게 형성하여 공통 전극과의 콘택 면적을 넓게 하였다.3 and 4, the common wiring 100 includes a metal layer 108 such as the gate wiring 4 or a data wiring 5 and a pixel electrode 6 on the metal layer 108. The common wiring 100 is formed by stacking a transparent conductive layer 109 such as ITO, which is the same material as the (). In this case, the transparent conductive layer 109 is formed wider than the metal layers 108 to increase the contact area with the common electrode.

그리고, 상기 공통배선(100)위에 시일재(105)가 중첩되므로, 기판 합착 후 상기 시일재(105)에 광을 조사하여 상기 시일재(105)을 경화시키기 위하여, 상기 공통 배선(100)의 금속층(108)을 통으로 형성하지 않고, 상기 공통 배선(100)에 광이 조사되는 통로를 형성하기 위하여 일정한 간격(107)을 갖도록 복수개의 금속층(108)을 형성한다.Since the sealing material 105 overlaps the common wiring 100, in order to cure the sealing material 105 by irradiating light to the sealing material 105 after the substrate is bonded, the common wiring 100 may be used. The plurality of metal layers 108 may be formed to have a predetermined interval 107 so as to form a passage through which the light is irradiated onto the common wiring 100 without forming the metal layer 108 through a tube.

그리고, 일반적으로, 상기 하부 기판(1)에 형성되는 공통 배선(100)과 상기 상부 기판(2)에 형성되는 공통전극(9)을 전기적으로 연결하기 위해서는 별도로 Ag 도트를 형성하였으나, 최근에는 도전볼(106)이 포함된 시일재(105)를 이용하여 두 기판을 합착하였다. 따라서, 상기 도전볼(106)에 의해 상기 하부 기판(1)에 형성된 공통배선(100)과 상부 기판(2)에 형성된 공통전극(9)이 전기적으로 연결된다.In general, Ag dots are separately formed in order to electrically connect the common wiring 100 formed on the lower substrate 1 and the common electrode 9 formed on the upper substrate 2. The two substrates were bonded together using the sealing material 105 including the balls 106. Therefore, the common wiring 100 formed on the lower substrate 1 and the common electrode 9 formed on the upper substrate 2 are electrically connected by the conductive balls 106.

그러나, 이와 같은 종래의 액정표시장치에 있어서는 다음과 같은 문제점이 있었다.However, such a conventional liquid crystal display device has the following problems.

즉, 상기 시일재에 광을 조사하기 위하여 금속배선의 금속층에 광이 조사되는 통로를 형성하였으나, 그위에 투명 도전층(109)이 형성되어 있으므로, 상기 시일재를 경화시키기 위해 광을 조사할 경우, 상기 금속층위에 형성된 ITO 등의 투명 도전층이 단파장의 광을 흡수하기 때문에 광이 시일재에 충분히 전달되지 않아 상기 시일재가 충분히 경화되지 않으므로 불량이 발생하게 된다.That is, although a path through which light is irradiated is formed on the metal layer of the metal wiring in order to irradiate light on the sealing material, since the transparent conductive layer 109 is formed thereon, when irradiating light to cure the sealing material. Since a transparent conductive layer such as ITO formed on the metal layer absorbs light having a short wavelength, light is not sufficiently transmitted to the sealing material and the sealing material is not sufficiently cured, thereby causing a defect.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 광경화형 시일재에 광이 충분히 전달되도록 공통배선의 금속층 사이의 투명 도전층을 제거하여 수율을 향상시킬 수 있는 액정표시장치 및 그의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and a liquid crystal display device and a method for manufacturing the same, which can improve the yield by removing the transparent conductive layer between the metal layer of the common wiring so that light is sufficiently transmitted to the photo-curable sealing material. The purpose is to provide.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 액티브 영역과 더미 영역으로 구분되어 서로 마주보는 제 1, 제 2 기판; 상기 제 1 기판의 더미 영역에 다수개의 금속층과 상기 각 금속층 사이를 제외한 상기 다수개의 금속층상에 적층된 투명 도전층으로 구성된 공통 배선; 상기 제 1, 제 2 기판 사이의 상기 공통 배선층위에 형성되어 상기 제 1, 제 2 기판을 합착하는 광경화형 시일재; 그리고 상기 광경화형 시일재에 의해 합착된 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨에 그 특징이 있다.According to an aspect of the present invention, there is provided a liquid crystal display including: first and second substrates which are divided into an active region and a dummy region and face each other; A common wiring including a plurality of metal layers in the dummy region of the first substrate and a transparent conductive layer stacked on the plurality of metal layers except between the metal layers; A photocurable sealing material formed on the common wiring layer between the first and second substrates to bond the first and second substrates together; And a liquid crystal layer formed between the first and second substrates bonded by the photocurable sealing material.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조 방법은, 액티브 영역과 더미 영역으로 구분되는 제 1 기판의 더미 영역에 공통 배선용 금속층을 다수개 형성하고, 상기 액티브 영역에 게이트 라인 및 게이트 전극을 형성하는 단계; 상기 금속층 및 게이트 라인을 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계; 상기 액티브 영역의 상기 게이트 전극 상측의 게이트 절연막위에 활성층을 형성하는 단계; 상기 액티브 영역의 상기 활성층 양측에 소오스/드레인 전극을 형성하는 단계; 상기 기판 전면에 보호막을 증착하고 상기 드레인 전극 상측의 보호막을 제거하여 콘택홀을 형성하고 상기 더미 영역의 상기 게이트 절연막 및 보호막을 제거하여 상기 다수개의 금속층을 노출시키는 단계; 그리고 상기 콘택홀을 통해 상기 드레인 전극에 연결되도록 상기 액티브 영역의 화소 영역에 화소 전극을 형성하고, 상기 더미 영역의 상기 금속층 상에 투명 도전층을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.In addition, in the method of manufacturing the liquid crystal display device according to the present invention for achieving the above object, a plurality of common wiring metal layers are formed in the dummy region of the first substrate divided into the active region and the dummy region, Forming a gate line and a gate electrode; Forming a gate insulating film on an entire surface of the first substrate including the metal layer and the gate line; Forming an active layer on the gate insulating film above the gate electrode of the active region; Forming source / drain electrodes on both sides of the active layer in the active region; Depositing a passivation layer on the entire surface of the substrate, forming a contact hole by removing the passivation layer on the drain electrode, and exposing the plurality of metal layers by removing the gate insulating layer and the passivation layer in the dummy region; And forming a pixel electrode in the pixel region of the active region so as to be connected to the drain electrode through the contact hole, and forming a transparent conductive layer on the metal layer of the dummy region.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조 방법은, 액티브 영역과 더미 영역으로 구분되는 제 1 기판의 액티브 영역에 게이트 라인 및 게이트 전극을 형성하는 단계; 상기 게이트 라인을 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계; 상기 액티브 영역의 상기 게이트 전극 상측의 게이트 절연막위에 활성층을 형성하는 단계; 상기 액티브 영역의 상기 활성층 양측에 소오스/드레인 전극을 형성함과 동시에 상기 더미 영역의 상기 게이트 절연막위에 공통 배선용 금속층을 다수개 형성하는 단계; 상기 기판 전면에 보호막을 증착하고 상기 드레인 전극 상측과 상기 더미 여역의 보호막을 제거하는 단계; 그 리고, 상기 드레인 전극에 연결되도록 상기 액티브 영역의 화소 영역에 화소 전극을 형성하고, 상기 더미 영역의 상기 금속층 상에 투명 도전층을 형성하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.In addition, a method of manufacturing a liquid crystal display according to the present invention for achieving the above object comprises the steps of forming a gate line and a gate electrode in an active region of the first substrate divided into an active region and a dummy region; Forming a gate insulating film on an entire surface of the first substrate including the gate line; Forming an active layer on the gate insulating film above the gate electrode of the active region; Forming a source / drain electrode on both sides of the active layer of the active region and simultaneously forming a plurality of common wiring metal layers on the gate insulating layer of the dummy region; Depositing a passivation layer on the entire surface of the substrate and removing the passivation layer on the drain electrode and the dummy region; In addition, a pixel electrode is formed in the pixel region of the active region to be connected to the drain electrode, and a transparent conductive layer is formed on the metal layer of the dummy region.

이와 같은 특징을 갖는 본 발명에 따른 액정표시장치 및 그 제조 방법을 첨부된 도면을 참고하여 보다 상세히 설명하면 다음과 같다.A liquid crystal display and a manufacturing method thereof according to the present invention having such a feature will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 따른 액정표시장치의 공통 배선의 평면도이고, 도 6은 본 발명에 따른 액정표시장치의 공통 배선의 단면도이다.5 is a plan view of the common wiring of the liquid crystal display according to the present invention, and FIG. 6 is a cross-sectional view of the common wiring of the liquid crystal display according to the present invention.

도 2에서 언급한 바와 같이, 합착된 상하부 기판은 표시 영역과 비 표시 영역으로 구분되고, 표시 영역은 액티브 영역(A/A)과 더미 영역(D)으로 구분된다. As mentioned in FIG. 2, the bonded upper and lower substrates are divided into a display area and a non-display area, and the display area is divided into an active area A / A and a dummy area D. FIG.

그리고, 상기 표시영역 중 액티브 영역과, 비 표시 영역은 종래 기술에서 언급한 바와 같다.The active area and the non-display area of the display area are the same as mentioned in the related art.

따라서, 본 발명에서는 상기 표시 영역중 더미 영역의 구조에 대하여 설명하면 다음과 같다. 즉 상기 더미 영역의 하부 기판에는 공통 배선(200)이 형성된다.Therefore, in the present invention, the structure of the dummy area in the display area will be described. That is, the common wiring 200 is formed on the lower substrate of the dummy region.

여기서, 상기 공통 배선(200)은, 도 5에 도시한 바와 같이, 상기 게이트 배선 또는 데이터 배선과 같은 물질로 일정한 간격을 갖고 형성되는 다수개의 금속층(201)과, 상기 다수개의 금속층(201)위에 화소전극과 동일한 물질인 ITO 등의 투명 도전층(202)을 적층하여 공통배선(200)을 형성한다. 이 때, 상기 투명 도전층(202)은 상기 다수개의 금속층(201)들 위에만 형성되고, 상기 금속층(201) 사이에는 형성되지 않는다.Here, as shown in FIG. 5, the common wiring 200 includes a plurality of metal layers 201 and a plurality of metal layers 201 that are formed at a predetermined interval with a material such as the gate wirings or data wirings. The common wiring 200 is formed by stacking transparent conductive layers 202 such as ITO, which is the same material as the pixel electrode. In this case, the transparent conductive layer 202 is formed only on the plurality of metal layers 201, and is not formed between the metal layers 201.

이와 같은 구조를 갖는 금속 배선(200)을 구비한 하부 기판과 상부 기판이 합착된 본 발명에 따른 액정표시장치의 구조는 도 6과 같다.The structure of the liquid crystal display according to the present invention in which the lower substrate and the upper substrate including the metal wiring 200 having the above structure are bonded together is shown in FIG. 6.

즉, 하부 기판(300)의 더미 영역에는, 상기 도 5에서 설명한 바와 같이, 상기 다수개의 금속층(201)과 투명 도전층(202)이 적층된 공통배선(200)이 형성된다.That is, as described with reference to FIG. 5, a common wiring 200 in which the plurality of metal layers 201 and the transparent conductive layer 202 are stacked is formed in the dummy region of the lower substrate 300.

그리고, 상부 기판(400)의 더미 영역에는 불랙매트릭스층(401)과 공통 전극(402)이 형성된다.In addition, a black matrix layer 401 and a common electrode 402 are formed in the dummy region of the upper substrate 400.

그리고 상기와 같이 형성된 상기 하부 기판(300)가 상부 기판(400) 사이에 상기 두 기판을 합착하기 위한 광경화형 시일재(250)가 형성된다. 상기 시일재(250)은 상기 하부 기판(300)에 형성된 금속 배선(200)과 상기 상부 기판(400)에 형성된 공통 전극(402)을 전기적으로 연결하기 위한 도전볼(251)을 구비한다.A photocurable sealing material 250 for bonding the two substrates between the lower substrate 300 formed as described above and the upper substrate 400 is formed. The sealing material 250 includes a conductive ball 251 for electrically connecting the metal wire 200 formed on the lower substrate 300 and the common electrode 402 formed on the upper substrate 400.

이 때, 상기 시일재(250)는 상기 공통 배선(200)에 중첩되도록 형성된다.In this case, the sealing member 250 is formed to overlap the common wiring 200.

이와 같이, 시일재(250)가 상기 공통 배선(200)에 중첩되게 형성되어도 상기 공통 배선(200)을 구성하는 투명 도전층(202)이 상기 금속층(201) 사이에는 형성되지 않으므로, 사이 투명 도전층(202)이 단파장의 광을 흡수하는 비율이 감소하므로, 상기 시일재(250)의 경화 특성을 향상시킬 수 있다.As described above, even when the sealing material 250 is formed to overlap the common wiring 200, the transparent conductive layer 202 constituting the common wiring 200 is not formed between the metal layers 201, so that the transparent conductive therebetween. Since the rate at which the layer 202 absorbs light having a short wavelength is reduced, the curing property of the sealing material 250 may be improved.

이와 같은 구조를 갖는 본 발명에 따른 액정표시장치의 제조 방법을 설명하면 다음과 같다.Referring to the manufacturing method of the liquid crystal display according to the present invention having such a structure as follows.

도 7a 내지 7d는 본 발명에 따른 액정표시장치의 하부 기판의 공정 단면도이다.7A to 7D are cross-sectional views illustrating processes of the lower substrate of the liquid crystal display according to the present invention.

도 7a에 도시한 바와 같이, 더미 영역과 액티브 영역으로 정의되는 하부 기판(300)에 저저항 금속층을 증착하고 사진 식각 공정으로 상기 금속층을 선택적으 로 제거하여, 상기 더미 영역에는 공통 배선용 금속층(201)을 다수개 형성하고,상기 액티브 영역에는 박막트랜지스터의 게이트 전극을 형성한다.As shown in FIG. 7A, a low-resistance metal layer is deposited on the lower substrate 300 defined as the dummy region and the active region, and the metal layer is selectively removed by a photolithography process. ) And a gate electrode of a thin film transistor is formed in the active region.

그리고, 상기 금속층(201) 및 게이트 전극(211)을 구비한 기판 전면에 게이트 절연막(212)을 형성한다.A gate insulating film 212 is formed on the entire surface of the substrate including the metal layer 201 and the gate electrode 211.

도 7b에 도시한 바와 같이, 상기 게이트 절연막(212)위에 반도체층을 증착하고 선택적으로 제거하여 상기 액티브 영역의 게이트 전극 상측의 게이트 절연막 위에 박막트랜지스터의 활성층(213)을 형성한다.As shown in FIG. 7B, a semiconductor layer is deposited on the gate insulating layer 212 and selectively removed to form an active layer 213 of a thin film transistor on the gate insulating layer above the gate electrode of the active region.

도 7c에 도시한 바와 같이, 상기 활성층을 포함한 기판 전면에 저저항 금속층을 증착하고 선택적으로 식각하여 상기 박막트랜지스터의 소오스/드레인 전극(214a 214b) 및 데이터 라인(214)을 형성한다. As shown in FIG. 7C, a low resistance metal layer is deposited on the entire surface of the substrate including the active layer and selectively etched to form source / drain electrodes 214a 214b and data lines 214 of the thin film transistor.

그리고, 상기 데이터 라인을 포함한 기판 전면에 보호막(215)을 형성한다.A protective film 215 is formed on the entire substrate including the data line.

도 7d에 도시한 바와 같이, 상기 보호막을 선택적으로 제거하여 상기 드레인 전극(214b) 상측에 콘택홀(216)을 형성함과 동시에, 상기 더미 영역의 상기 보호막(215) 및 게이트 절연막(212)을 제거하여 상기 공통 배선용 금속층(201)을 노출시킨다.As shown in FIG. 7D, the protective layer is selectively removed to form a contact hole 216 on the drain electrode 214b, and the protective layer 215 and the gate insulating layer 212 in the dummy region are formed. It removes and exposes the common wiring metal layer 201.

그리고, 상기 기판 전면에 ITO 또는 IZO 등의 투명 도전막을 증착하고 선택적으로 제거하여 상기 콘택홀(216)을 통해 상기 드레인 전극(214b)에 연결되도록 화소 영역에 화소 전극(217)을 형성함과 동시에 상기 더미 영역의 상기 금속층(201)위에 공통 배선용 투명 도전층(202)을 형성한다.In addition, a transparent conductive film such as ITO or IZO is deposited on the entire surface of the substrate and selectively removed to form a pixel electrode 217 in the pixel region to be connected to the drain electrode 214b through the contact hole 216. A common conductive transparent layer 202 is formed on the metal layer 201 in the dummy region.

이 때, 상기 공통 배선용 투명 도전층(202)을 상기 금속층(201)들 사이에는 형성되지 않고 상기 금속층(201) 상에 상기 금속층(201)을 감싸도록 형성한다.In this case, the common wiring transparent conductive layer 202 is not formed between the metal layers 201 and is formed to surround the metal layer 201 on the metal layer 201.

그 후, 도면에는 도시되지 않았지만, 상기 더미 영역의 하부 기판 또는 상부 기판에 도전볼을 구비한 시일재를 도포하고 상기 상하부 기판을 합착한 후, 상기 시일재에 광을 조사하여 상기 시일재를 경화시킨다 ( 도 6 참조).Thereafter, although not shown in the drawings, a sealing material having conductive balls is applied to the lower substrate or the upper substrate of the dummy region, and the upper and lower substrates are bonded to each other, and then the sealing material is irradiated with light to cure the sealing material. (See FIG. 6).

또한, 상기 공통 배선용 금속층(201)은 상기 게이트 전극(211)과 동일한 물질로 형성함을 설명하였으나, 이에 한정되지 않고 상기 데이터 라인(214)과 동일한 물질로 형성될 수 있다. The common wiring metal layer 201 is formed of the same material as the gate electrode 211, but is not limited thereto and may be formed of the same material as the data line 214.

이상에서 설명한 바와 같이 본 발명에 따른 액정표시장치 및 그의 제조 방법에 있어서는 다음과 같은 효과가 있다.As described above, the liquid crystal display and the manufacturing method thereof according to the present invention have the following effects.

즉, 더미 영역에 형성되는 공통배선용 금속층위에만 투명 도전층을 형성하므로 광경화형 시일재에 광 전달 효율을 증가시켜 수율을 향상시킬 수 있다.That is, since the transparent conductive layer is formed only on the metal layer for common wiring formed in the dummy region, the yield can be improved by increasing the light transmission efficiency to the photocurable sealing material.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

Claims (7)

액티브 영역과 더미 영역으로 구분되어 서로 마주보는 제 1, 제 2 기판;First and second substrates divided into an active region and a dummy region and facing each other; 상기 제 2 기판에 형성되는 공통 전극에 공통 전압을 공급하기 위해 상기 제 1 기판의 더미 영역에 형성되고, 다수개의 금속층과 상기 각 금속층 사이를 제외한 상기 다수개의 금속층상에 상기 각 금속층에 직접 접촉되고 각 금속층을 감싸도록 적층된 투명 도전층으로 구성된 공통 배선;It is formed in the dummy region of the first substrate to supply a common voltage to the common electrode formed on the second substrate, and is in direct contact with each metal layer on the plurality of metal layers except between the plurality of metal layers and the respective metal layers A common wiring composed of a transparent conductive layer laminated to surround each metal layer; 상기 제 1, 제 2 기판 사이의 상기 공통 배선을 따라 형성되어 상기 제 1, 제 2 기판을 합착하는 광경화형 시일재; 그리고A photocurable sealing material formed along the common wiring between the first and second substrates to bond the first and second substrates together; And 상기 광경화형 시일재에 의해 합착된 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정표시장치.And a liquid crystal layer formed between the first and second substrates bonded by the photocurable sealing material. 제 1 항에 있어서, The method of claim 1, 상기 제 1 기판의 액티브 영역에는 서로 수직한 방향으로 배열된 게이트 라인 및 데이터 라인 및 화소전극을 구비한 박막트랜지스터 어레이가 형성되고, 상기 금속층은 상기 게이트 라인과 동일 물질로 형성되고, 상기 투명 도전층은 상기 화소 전극과 동일한 물질로 형성됨을 특징으로 하는 액정표시장치.A thin film transistor array having a gate line, a data line, and a pixel electrode arranged in a direction perpendicular to each other is formed in an active region of the first substrate, the metal layer is formed of the same material as the gate line, and the transparent conductive layer The liquid crystal display device is formed of the same material as the pixel electrode. 제 1 항에 있어서, The method of claim 1, 상기 제 1 기판의 액티브 영역에는 서로 수직한 방향으로 배열된 게이트 라인 및 데이터 라인 및 화소전극을 구비한 박막트랜지스터 어레이가 형성되고, 상기 금속층은 상기 데이터 라인과 동일 물질로 형성되고, 상기 투명 도전층은 상기 화소 전극과 동일한 물질로 형성됨을 특징으로 하는 액정표시장치.A thin film transistor array having gate lines, data lines, and pixel electrodes arranged in a direction perpendicular to each other is formed in an active region of the first substrate, and the metal layer is formed of the same material as the data line, and the transparent conductive layer The liquid crystal display device is formed of the same material as the pixel electrode. 액티브 영역과 더미 영역으로 구분되는 제 1 기판의 더미 영역에 공통 전압을 공급하기 위한 공통 배선용 금속층을 다수개 형성하고, 상기 액티브 영역에 게이트 라인 및 게이트 전극을 형성하는 단계;Forming a plurality of common wiring metal layers for supplying a common voltage to a dummy region of the first substrate, which is divided into an active region and a dummy region, and forming a gate line and a gate electrode in the active region; 상기 금속층 및 게이트 라인을 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on an entire surface of the first substrate including the metal layer and the gate line; 상기 액티브 영역의 상기 게이트 전극 상측의 게이트 절연막위에 활성층을 형성하는 단계;Forming an active layer on the gate insulating film above the gate electrode of the active region; 상기 액티브 영역의 상기 활성층 양측에 소오스/드레인 전극을 형성하는 단계;Forming source / drain electrodes on both sides of the active layer in the active region; 상기 제 1 기판 전면에 보호막을 증착하고 상기 드레인 전극 상측의 보호막을 제거하여 콘택홀을 형성하고 상기 더미 영역의 상기 게이트 절연막 및 보호막을 제거하여 상기 다수개의 금속층을 노출시키는 단계; 그리고Depositing a passivation layer on the entire surface of the first substrate, forming a contact hole by removing the passivation layer on the drain electrode, and exposing the plurality of metal layers by removing the gate insulating layer and the passivation layer in the dummy region; And 상기 콘택홀을 통해 상기 드레인 전극에 연결되도록 상기 액티브 영역의 화소 영역에 화소 전극을 형성하고, 상기 더미 영역의 각 금속층 사이를 제외한 상기 다수개의 금속층상에 상기 각 금속층에 직접 접촉되고 각 금속층을 감싸도록 투명 도전층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.A pixel electrode is formed in the pixel region of the active region to be connected to the drain electrode through the contact hole, and directly contacts each metal layer on the plurality of metal layers except between the metal layers of the dummy region and surrounds each metal layer Forming a transparent conductive layer so as to form a transparent conductive layer. 삭제delete 액티브 영역과 더미 영역으로 구분되는 제 1 기판의 액티브 영역에 게이트 라인 및 게이트 전극을 형성하는 단계;Forming a gate line and a gate electrode in an active region of the first substrate divided into an active region and a dummy region; 상기 게이트 라인을 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on an entire surface of the first substrate including the gate line; 상기 액티브 영역의 상기 게이트 전극 상측의 게이트 절연막위에 활성층을 형성하는 단계;Forming an active layer on the gate insulating film above the gate electrode of the active region; 상기 액티브 영역의 상기 활성층 양측에 소오스/드레인 전극을 형성함과 동시에 상기 더미 영역의 상기 게이트 절연막위에 공통 전압을 공급하기 위한 공통 배선용 금속층을 다수개 형성하는 단계;Forming a plurality of common wiring metal layers for supplying a common voltage on the gate insulating layer of the dummy region while forming a source / drain electrode on both sides of the active layer of the active region; 상기 기판 전면에 보호막을 증착하고 상기 드레인 전극 상측과 상기 더미 영역의 보호막을 제거하는 단계; 그리고Depositing a passivation layer on the entire surface of the substrate and removing the passivation layer on the drain electrode and the dummy region; And 상기 드레인 전극에 연결되도록 상기 액티브 영역의 화소 영역에 화소 전극을 형성하고, 상기 더미 영역의 각 금속층 사이를 제외한 상기 다수개의 금속층 상에 상기 각 금속층에 직접 접촉되고 각 금속층을 감싸도록 투명 도전층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.A pixel electrode is formed in the pixel region of the active region to be connected to the drain electrode, and a transparent conductive layer is formed on the plurality of metal layers except for each metal layer of the dummy region to directly contact each metal layer and surround each metal layer. Method for manufacturing a liquid crystal display device comprising the step of forming. 삭제delete
KR1020060059126A 2006-06-29 2006-06-29 Liquid crystal display device and method for manufacturing the same KR101287205B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059126A KR101287205B1 (en) 2006-06-29 2006-06-29 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059126A KR101287205B1 (en) 2006-06-29 2006-06-29 Liquid crystal display device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20080001061A KR20080001061A (en) 2008-01-03
KR101287205B1 true KR101287205B1 (en) 2013-07-16

Family

ID=39213140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059126A KR101287205B1 (en) 2006-06-29 2006-06-29 Liquid crystal display device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101287205B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101308468B1 (en) * 2008-12-24 2013-09-16 엘지디스플레이 주식회사 Liquid Crystal Display Device and Method for Manufacturing the Same
US8681305B2 (en) 2008-12-24 2014-03-25 Lg Display Co., Ltd. Liquid crystal display device comprising a common line pattern formed correspond to the conductive seal pattern, a transparent electrode pattern overlapping the common line pattern with an insulating layer interposed there between, the transparent electrode pattern having a width equal to or less than that of the common line pattern

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074548A (en) * 1999-05-21 2000-12-15 구본준 Liquid Crystal Display Device And Fabricating Method Thereof
KR100277650B1 (en) * 1998-06-08 2001-01-15 김순택 Flexible liquid crystal display device using ultraviolet sealant and manufacturing method thereof
KR20020058369A (en) * 2000-12-29 2002-07-12 구본준, 론 위라하디락사 array panel of liquid crystal display and manufacturing method thereof
KR20020071049A (en) * 2001-03-02 2002-09-12 엘지.필립스 엘시디 주식회사 Liquid crystal display panel and method for fabricating the same
KR20050118843A (en) * 2004-06-15 2005-12-20 엘지.필립스 엘시디 주식회사 Liquid crystal display panel of line-on-glass type and fabricating method thereof
KR20060010117A (en) * 2004-07-27 2006-02-02 삼성전자주식회사 Thin film transistor array panel and display apparatus including the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277650B1 (en) * 1998-06-08 2001-01-15 김순택 Flexible liquid crystal display device using ultraviolet sealant and manufacturing method thereof
KR20000074548A (en) * 1999-05-21 2000-12-15 구본준 Liquid Crystal Display Device And Fabricating Method Thereof
KR20020058369A (en) * 2000-12-29 2002-07-12 구본준, 론 위라하디락사 array panel of liquid crystal display and manufacturing method thereof
KR20020071049A (en) * 2001-03-02 2002-09-12 엘지.필립스 엘시디 주식회사 Liquid crystal display panel and method for fabricating the same
KR20050118843A (en) * 2004-06-15 2005-12-20 엘지.필립스 엘시디 주식회사 Liquid crystal display panel of line-on-glass type and fabricating method thereof
KR20060010117A (en) * 2004-07-27 2006-02-02 삼성전자주식회사 Thin film transistor array panel and display apparatus including the same

Also Published As

Publication number Publication date
KR20080001061A (en) 2008-01-03

Similar Documents

Publication Publication Date Title
KR102074422B1 (en) Liquid crystal display and manufacturing method thereof
JP3566028B2 (en) Liquid crystal display device and method of manufacturing the same
US8325311B2 (en) Liquid crystal display device and method of fabricating the same
TWI518413B (en) Liquid crystal display device
WO2014038159A1 (en) Liquid crystal display device
KR101201304B1 (en) Liquid Crystal Display Device and method for fabricating the same
KR20080026404A (en) Array substrat, display panel having the same and fabricating of display panel
JP2004163951A (en) Substrate for liquid crystal display device
US8345195B2 (en) Liquid crystal display
JP2003295202A (en) Liquid crystal display device and method for manufacturing the same
JP2019152706A (en) Display and method for manufacturing display
KR102348373B1 (en) Liquid crystal display device
JP2008139555A (en) Liquid crystal display device and its manufacturing method
KR100685925B1 (en) In Plane Switching mode liquid crystal display device and method for manufacturing the same
KR20010094957A (en) Liquid crystal display and inspection method thereof
KR101287205B1 (en) Liquid crystal display device and method for manufacturing the same
KR100870665B1 (en) In plane switching liquid crystal display device and fabrication method thereof
KR101153299B1 (en) Liquid Crystal Display Device and Fabrication method thereof
KR101026085B1 (en) Liquid Crystal Panel for Liquid Crystal Display Device and method for fabricating the same
JP2004177941A (en) Method for forming seal pattern of liquid crystal display
KR101451742B1 (en) Liquid crystal display panel and method of fabricating the same
JP2010175727A (en) Liquid crystal display device
KR101058459B1 (en) Multi-Model Array Board for Liquid Crystal Display and Manufacturing Method Thereof
CN115657378B (en) Display panel and display device
KR101096715B1 (en) Liquid Crystal Display Device

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7