Nothing Special   »   [go: up one dir, main page]

KR101231846B1 - 유기발광다이오드 표시소자 및 그의 구동 방법 - Google Patents

유기발광다이오드 표시소자 및 그의 구동 방법 Download PDF

Info

Publication number
KR101231846B1
KR101231846B1 KR1020060031960A KR20060031960A KR101231846B1 KR 101231846 B1 KR101231846 B1 KR 101231846B1 KR 1020060031960 A KR1020060031960 A KR 1020060031960A KR 20060031960 A KR20060031960 A KR 20060031960A KR 101231846 B1 KR101231846 B1 KR 101231846B1
Authority
KR
South Korea
Prior art keywords
gate
emission
node
pmos transistor
emission signal
Prior art date
Application number
KR1020060031960A
Other languages
English (en)
Other versions
KR20070100545A (ko
Inventor
허진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060031960A priority Critical patent/KR101231846B1/ko
Publication of KR20070100545A publication Critical patent/KR20070100545A/ko
Application granted granted Critical
Publication of KR101231846B1 publication Critical patent/KR101231846B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 게이트라인으로 공급된 스캔펄스를 반전시켜 이미션신호를 공급하는 과정에서 피드백 신호에 따라 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 공급할 수 있는 유기발광다이오드 표시소자를 제공하는 것으로, 다수의 게이트라인들, 다수의 이미션라인들 및 다수의 데이터라인들이 형성되고 그 교차부들에 매트릭스 타입으로 배치되는 다수의 픽셀들이 형성되는 표시패널; 상기 다수의 이미션라인들에 공급되는 이미션신호의 공급을 제어하기 위한 타이밍 컨트롤러; 및 상기 타이밍 컨트롤러의 제어에 따라, 상기 다수의 게이트라인들 중에 자신과 접속된 게이트라인을 통해 공급된 로우레벨의 스캔펄스를 반전시켜 하이레벨의 이미션신호를 상기 다수의 이미션라인들 중에 자신과 접속된 이미션라인으로 공급하고, 이미션라인이 접속된 출력측으로부터 피드백되는 이미션신호에 따라 자신과 접속된 상기 게이트라인을 통해 공급된 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 자신과 접속된 상기 이미션라인으로 공급하는 제 1 내지 제 n 인버터를 포함한다.
유기발광다이오드, 인버터, 이미션, 드라이버, 피드백

Description

유기발광다이오드 표시소자 및 그의 구동 방법{OLED display apparatus and drive method thereof}
도 1은 종래의 유기발광다이오드 표시소자의 구성도.
도 2는 일반적인 유기발광다이오드 표시소자를 구성하는 픽셀의 등가 회로도.
도 3은 도 2에서의 픽셀에 공급되는 스캔펄스와 이미션신호의 파형도.
도 4는 도 1에서의 제 1 내지 제 n 인버터의 회로도.
도 5는 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 구성도.
도 6은 도 4에서의 제 1 내지 제 n 인버터의 회로도.
본 발명은 유기발광다이오드 표시소자에 관한 것으로, 특히 게이트라인으로 공급된 스캔펄스를 반전시켜 이미션신호를 공급하는 과정에서 피드백 신호에 따라 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 공급할 수 있는 유기발광다이오드 표시소자 및 그의 구동 방법에 관한 것이다.
최근 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 대두되고 있다. 이러한 평판 표시 장치로는 액정표시 장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 일렉트로-루미네센스(Electro-Luminescence : 이하, "EL"이라 함) 표시소자 등이 있다.
이들 중 EL 표시소자는 전자와 정공의 재결합으로 형광체를 발광시키는 자발광 소자로, 그 형광체로 무기 화합물을 사용하는 무기 EL과 유기 화합물을 사용하는 유기 EL로 대별된다. 이러한 EL 표시소자는 저전압 구동, 자기발광, 박막형, 넓은 시야각, 빠른 응답속도 및 높은 콘트라스트 등의 많은 장점을 가지고 있어 차세대 표시장치로 기대되고 있다.
유기 EL 표시소자는 통상 음극과 양극 사이에 적층된 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층으로 구성된다. 이러한 유기 EL 표시소자에서는 양극과 음극 사이에 소정의 전압을 인가하는 경우 음극으로터 발생된 전자가 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 양극으로부터 발생된 정공이 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. 이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 재결합함에 의해 빛을 방출하게 된다.
이러한 유기 EL을 이용한 종래의 유기발광다이오드 표시소자에 대해 도 1을 참조하여 설명한다.
도 1은 종래의 유기발광다이오드 표시소자의 구성도이다.
도 1을 참조하면, 종래의 유기발광다이오드 표시소자(100)는, m 개의 데이터라인들(DL1 내지 DLm), n 개의 게이트라인들(GL1 내지 GLn) 및 n 개의 이미션라인들(EL1 내지 ELn)이 형성되고 그 교차부들에 매트릭스 타입으로 배치되는 m×n 개의 픽셀들이 형성되는 표시패널(110)과, 데이터라인들(DL1 내지 DLm)에 데이터를 공급하기 위한 데이터 구동부(120)와, 픽셀 선택용 게이트라인들(GL1 내지 GLn)에 스캔펄스를 순차적으로 공급하기 게이트 구동부(130)와, 게이트라인들(GL1 내지 GLn)을 통해 공급된 스캔펄스를 반전시킨 이미션신호(Emission Signal)을 n 개의 이미션라인들(EL1 내지 ELn)에 순차적으로 공급하기 위한 이미션 드라이버(Emission Driver)(140)와, 데이터 구동부(120), 게이트 구동부(130) 및 이미션 드라이버(140)의 구동을 제어하기 위한 타이밍 컨트롤러(150)를 구비한다.
표시패널(110)은 픽셀 선택용 게이트라인들(GL1 내지 GLn)에 공급되는 스캔펄스와 이미션라인들(EL1 내지 ELn)에 공급되는 이미션신호에 의해 선택된 후 데이터라인들(DL1 내지 DLm)에 공급되는 데이터 전압에 의해 구동되어 유기발광하는 다수의 픽셀들로 구성된다.
데이터 구동부(120)는 타이밍 컨트롤러(150)로부터의 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 아날로그 비디오 데이터로 변환하여 표시패널(110)의 데이터라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 구동부(120)는 감마기준전압 발생부(미도시)로부터 입력되는 감마기준전압의 레벨에 비례하여 아날로그 비디오 데이터의 레벨을 가변시켜 표시패널(110)에 공급한다.
게이트 구동부(130)는 타이밍 컨트롤러(150)로부터 공급되는 제어신호(GDC) 에 응답하여 스캔펄스를 발생하기 위한 제 1 내지 제 n 구동셀(130-1 내지 130-n)을 구비한다.
제 1 내지 제 n 구동셀(130-1 내지 130-n)은 게이트라인들(GL1 내지 GLn)과 일대일로 대응되어 접속되며, 접속된 게이트라인에 스캔펄스를 공급하되, 순차적으로 스캔펄스를 공급한다.
이미션 드라이버(140)는 타이밍 컨트롤러(150)의 제어에 따라 게이트라인들(GL1 내지 GLn)을 통해 공급된 스캔펄스를 반전시킨 이미션신호를 n 개의 이미션라인들(EL1 내지 ELn)에 순차적으로 공급하기 위한 제 1 내지 제 n 인버터(140-1 내지 140-n)를 구비한다.
제 1 내지 제 n 인버터(140-1 내지 140-n)는 게이트라인들(GL1 내지 GLn)과 일대일로 대응되어 접속됨과 아울러 이미션라인들(EL1 내지 ELn)과도 일대일로 대응되어 접속되며, 또한 각 인버터는 다음단의 게이트라인으로 공급되는 스캔펄스를 공급받는다. 보다 구체적으로, 제 1 인버터(140-1)는 게이트라인(GL1)을 통해 제 1 구동셀(130-1)에 접속됨과 아울러 다음단의 게이트라인(GL2)에도 접속되고, 제 2 인버터(140-2)는 게이트라인(GL2)을 통해 제 2 구동셀(130-2)에 접속됨과 아울러 다음단의 게이트라인(GL3)에도 접속되고, 제 n-1 인버터(140-(n-1))는 게이트라인(GL(n-1))을 통해 제 n-1 구동셀(130-(n-1))에 접속됨과 아울러 다음단의 게이트라인(GLn)에도 접속되며, 그리고 제 n 인버터(140-n)는 게이트라인(GLn)을 통해 제 n 구동셀(130-n)과 접속된다.
이러한 접속 구조를 갖는 제 1 내지 제 n 인버터(140-1 내지 140-n)는 자신 과 접속된 게이트라인을 통해 공급되는 스캔펄스를 반전시켜 이미션신호를 자신과 접속된 이미션라인에 공급하되, 다음단의 게이트라인을 통해 공급되는 스캔펄스에 따라 자신과 일대일로 대응되게 접속된 게이트라인을 통해 공급되는 스캔펄스를 반전시킨다. 보다 구체적으로, 제 1 인버터(140-1)는 다음단의 게이트라인(GL2)을 통해 공급되는 스캔펄스에 따라 게이트라인(GL1)을 통해 제 1 구동셀(130-1)로부터 공급된 스캔펄스를 반전시켜 이미션신호를 이미션라인(EL1)에 공급하고, 제 2 인버터(140-2)는 다음단의 게이트라인(GL3)을 통해 공급되는 스캔펄스에 따라 게이트라인(GL2)을 통해 제 2 구동셀(130-2)로부터 공급된 스캔펄스를 반전시켜 이미션신호를 이미션라인(EL2)에 공급하고, 제 n-1 인버터(140-(n-1))는 다음단의 게이트라인(GL(n-1))을 통해 공급되는 스캔펄스에 따라 게이트라인(GL(n-1))을 통해 제 n-1 구동셀(130-(n-1))로부터 공급된 스캔펄스를 반전시켜 이미션신호를 이미션라인(EL(n-1))에 공급하며, 그리고 제 n 인버터(140-n)는 게이트라인(GLn)을 통해 제 n 구동셀(130-n)로부터 공급된 스캔펄스를 반전시켜 이미션신호를 이미션라인(ELn)에 공급한다.
타이밍 컨트롤러(150)는 디지털 비디오 데이터(RGB)를 입력받아 데이터 구동부(120)에 공급하고, 메인클럭(CLK)에 따라 입력되는 수직동기신호(Vsync)와 수평동기신호(Hsync)을 이용하여 제어신호들(DDC, GDC)을 발생하여 데이터 구동부(120), 게이트 구동부(130) 및 이미션 드라이버(140)로 공급한다. 여기서, 데이터 구동부(120)의 제어신호(DDC)에는 소스 스타트 펄스(Source Start Pulse : GSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 및 선전압/데이터출력 제어신 호(Cpvp, /Cpvp) 등이 포함되며, 게이트 구동부(130)의 제어신호(GDC)에는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력 신호(Gate Output Enable : GOE) 등이 포함된다.
이와 같은 구성 및 기능을 갖는 본 발명의 유기발광다이오드 표시소자를 구성하는 표시패널(110)과 제 1 내지 제 n 인버터(140-1 내지 140-n)의 회로 구성에 대하여 살펴보면 다음과 같다.
도 2는 일반적인 유기발광다이오드 표시소자를 구성하는 픽셀의 등가 회로도로서, 일예로 데이터라인(DL1), 게이트라인(GL1) 및 이미션라인(EL1)의 교차 영역에 형성된 픽셀의 등가 회로를 나타낸 것이다. 이는 표시패널(110)의 픽셀들은 동일한 회로 구성을 갖으므로, 도 2에서는 설명의 편의를 위해 하나의 픽셀이 갖는 등가 회로를 예로서 나타낸 것이다.
도 2를 참조하면, 표시패널(110)의 각 픽셀은, 게이트라인(GL1)으로 공급되는 스캔펄스에 의해 턴온되어 데이터라인(DL1)으로 공급되는 데이터 전압을 노드(N1)로 스위칭시키기 위한 스위치용 P모스 트랜지스터(PM1)와, 게이트라인(GL1)으로 공급되는 스캔펄스에 의해 턴온되어 노드들(N2, N3) 사이를 스위칭시키기 위한 스위치용 P모스 트랜지스터(PM2)와, 이미션라인(EL1)으로 공급되는 이미션신호에 의해 턴온되어 노드(N1)에 걸린 전압을 소정의 기준전압(Vref)이 인가되는 기준전압단으로 스위칭시키기 위한 스위치용 P모스 트랜지스터(PM3)와, 게이트라인(GL1)으로 공급되는 스캔펄스나 이미션라인(EL1)으로 공급되는 이미션신호에 의해 턴온되어 고전위 전원전압(VDD)을 스위칭시키기 위한 구동용 P모스 트랜지스 터(PM4)와, 이미션라인(EL1)으로 공급되는 이미션신호에 의해 턴온되어 고전위 전원전압(VDD)을 스위칭시키기 위한 구동용 P모스 트랜지스터(PM5)와, 구동용 P모스 트랜지스터(PM4)의 문턱전압의 보상에 이용되는 보상용 전압을 충전하기 위한 스토리지 커패시터(C1)와, 구동용 P모스 트랜지스터들(PM4, PM5)을 통해 공급되는 고전위 전원전압(VDD)과 전류에 의해 구동되어 유기발광하는 유기발광다이오드(OLED)를 구비한다.
스위치용 P모스 트랜지스터(PM1)는, 게이트가 게이트라인(GL1)에 접속되고, 소스가 데이터라인(DL1)에 접속되고, 드레인이 노드(N1)에 접속된다. 여기서, 노드(N1)가 스위치용 P모스 트랜지스터(PM3)의 소스와 스토리지 커패시터(C1)의 일측에 공통 접속되므로, 스위치용 P모스 트랜지스터(PM1)의 드레인은 스위치용 P모스 트랜지스터(PM3)의 소스와 스토리지 커패시터(C1)의 일측에 공통 접속된다. 이러한 스위치용 P모스 트랜지스터(PM1)는 게이트에 인가되는 로우레벨의 스캔펄스에 의해 턴온되거나 게이트에 인가되는 하이레벨의 스캔펄스에 의해 턴오프되는데, 로우레벨의 스캔펄스에 의해 턴온된 상태에서 데이터라인(DL1)을 통해 소스로 인가된 데이터 전압을 드레인에 접속된 노드(N1)로 스위칭시킨다.
스위치용 P모스 트랜지스터(PM2)는, 게이트가 게이트라인(GL1)에 접속되고, 소스가 노드(N3)에 접속되고, 드레인이 노드(N2)에 접속된다. 이러한 스위치용 P모스 트랜지스터(PM2)는 게이트에 인가되는 로우레벨의 스캔펄스에 의해 턴온되거나 게이트에 인가되는 하이레벨의 스캔펄스에 의해 턴오프되는데, 로우레벨의 스캔펄스에 의해 턴온된 상태에서 드레인에 접속된 노드(N2)와 소스에 접속된 노드(N3) 사이를 스위칭시킨다. 이렇게 노드들(N2, N3) 사이가 스위칭되는 경우, 구동용 P모스 트랜지스터(PM4)의 게이트와 드레인이 쇼트(short) 상태로 되기 때문에 구동용 P모스 트랜지스터(PM4)는 턴온된다.
스위치용 P모스 트랜지스터(PM3)는, 게이트가 이미션라인(EL1)에 접속되고, 소스가 노드(N1)에 접속되고, 드레인이 소정의 기준전압(Vref)이 인가되는 기준전압단에 접속된다. 이러한 스위치용 P모스 트랜지스터(PM3)는 게이트에 인가되는 로우레벨의 이미션신호에 의해 턴온되거나 게이트에 인가되는 하이레벨의 이미션신호에 의해 턴오프되는데, 로우레벨의 이미션신호에 의해 턴온된 상태에서 소스와 접속된 노드(N1)에 걸리는 전압을 드레인과 접속된 기준전압단으로 스위칭시킨다. 이렇게 노드(N1)에 걸리는 전압이 스위치용 P모스 트랜지스터(PM3)를 통해 기준전압단으로 인가되는 경우, 구동용 P모스 트랜지스터(PM4)의 게이트의 전압이 낮아지기 때문에 구동용 P모스 트랜지스터(PM4)는 턴온된다.
구동용 P모스 트랜지스터(PM4)는, 게이트가 노드(N2)에 접속되고, 소스가 고전위 전원전압(VDD)이 인가되는 전원단에 접속되고, 드레인이 노드(N3)에 접속된다. 여기서, 노드(N2)가 스위치용 P모스 트랜지스터(PM2)의 드레인과 스토리지 커패시터(C)에 공통 접속되므로, 구동용 P모스 트랜지스터(PM4)의 게이트는 노드(N2)를 통해 스위치용 P모스 트랜지스터(PM2)의 드레인과 스토리지 커패시터(C)에 공통 접속되며, 또한 노드(N3)가 스위치용 P모스 트랜지스터(PM2)의 소스와 구동용 P모스 트랜지스터(PM5)의 소스에 공통 접속되므로, 구동용 P모스 트랜지스터(PM4)의 드레인은 노드(N3)를 통해 스위치용 P모스 트랜지스터(PM2)의 소스와 구동용 P모스 트랜지스터(PM5)의 소스에 공통 접속된다. 이러한 구동용 P모스 트랜지스터(PM4)는 스위치용 P모스 트랜지스터(PM2)가 로우레벨의 스캔펄스에 의해 턴온되어 노드들(N2, N3) 사이가 스위칭되는 경우 게이트와 드레인이 쇼트 상태로 되기 때문에 턴온되며, 또한 구동용 P모스 트랜지스터(PM4)는 스위치용 P모스 트랜지스터(PM3)가 로우레벨의 이미션신호에 의해 턴온되어 노드(N1)에 걸리는 전압을 기준전압단으로 스위칭시키는 경우 게이트의 전압이 낮아지기 때문에 턴온됨으로써, 소스에 인가된 고전위 전원전압(VDD)을 구동용 P모스 트랜지스터(PM5)의 소스로 스위칭시킨다.
구동용 P모스 트랜지스터(PM5)는, 게이트가 이미션라인(EL1)에 접속되고, 소스가 노드(N3)에 접속되고, 드레인이 유기발광다이오드(OLED)의 애노드에 접속된다. 여기서, 구동용 P모스 트랜지스터(PM5)의 소스는 노드(N3)를 통해 스위치용 P모스 트랜지스터(PM2)의 소스와 구동용 P모스 트랜지스터(PM4)의 드레인에 공통 접속된다. 이러한 구동용 P모스 트랜지스터(PM5)는 게이트에 인가되는 로우레벨의 이미션신호에 의해 턴온되어 구동용 P모스 트랜지스터(PM4)를 통해 소스에 인가된 고전위 전원전압(VDD)을 유기발광다이오드(OLED)의 애노드로 공급한다.
스토리지 커패시터(C1)는 스위치용 P모스 트랜지스터(PM1)의 드레인과 스위치용 P모스 트랜지스터(PM3)의 소스에 공통 접속된 노드(N1)와 스위치용 P모스 트랜지스터(PM2)의 드레인과 구동용 P모스 트랜지스터(PM4)의 게이트에 공통 접속된 노드(N2) 사이에 접속된다. 이러한 스토리지 커패시터(C1)에는 데이터라인(DL1)의 데이터전압이 스위치용 P모스 트랜지스터(PM1)를 통해 스위칭되어 노드(N1)에 걸리 는 경우 노드들(N1, N2) 사이에 전위차가 발생되므로, 이 전위차에 의해 발생된 전압이 충전된다. 이렇게 충전된 스토리지 커패시터(C1)의 전압은 유기발광다이오드(OLED)를 발광시키기 위해 구동용 P모스 트랜지스터(PM4)가 턴온될 때 구동용 P모스 트랜지스터(PM4)의 문턱전압을 보상하여 준다.
유기발광다이오드(OLED)는 애노드가 구동용 P모스 트랜지스터(PM5)의 드레인에 접속되고 캐소드가 접지에 접속된다. 이러한 유기발광다이오드(OLED)는 구동용 P모스 트랜지스터들(PM4, PM5)을 통해 고전위 전원전압(VDD)과 함께 애노드에 인가되는 전류에 의해 구동되어 유기발광한다.
이와 같은 구성을 갖는 표시패널(110)의 픽셀들의 등가 회로의 동작을 스캔펄스와 이미션신호의 파형도를 참조하여 설명하면 다음과 같다.
도 3은 도 2에서의 픽셀에 공급되는 스캔펄스와 이미션신호의 파형도로서, 게이트 구동부(130)의 제 1 구동셀(130-1)로부터 게이트라인(GL1)에 공급되는 스캔펄스와 이미션 드라이버(140)의 제 1 인버터(140-1)로부터 이미션라인(EL1)에 공급되는 이미션신호의 파형을 나타낸 것이다.
도 3을 참조하면, T1구간 동안에, 로우레벨의 스캔펄스가 게이트라인(GL1)에 공급됨과 동시에 하이레벨의 이미션신호가 이미션라인(EL1)에 공급되면, 로우레벨의 스캔펄스에 의해 P모스 트랜지스터들(PM1, PM2, PM4)이 턴온됨과 동시에 하이레벨의 이미션신호에 의해 P모스 트랜지스터들(PM3, PM5)이 턴오프됨으로써, 유기발광다이오드(OLED)도 오프된다. 이때 데이터라인(DL1)의 데이터전압이 스위치용 P모스 트랜지스터(PM1)를 통해 스위칭되어 노드(N1)에 인가되어 노드들(N1, N2) 사이 에 전위차가 발생되고, 이 전위차에 의해 발생된 전압이 스토리지 커패시터(C1)에 충전된다.
그리고 T1구간이 경과한 후 T2구간 동안에, 하이레벨의 스캔펄스가 게이트라인(GL1)에 공급됨과 동시에 로우레벨의 이미션신호가 이미션라인(EL1)에 공급되면, 하이레벨의 스캔펄스에 의해 P모스 트랜지스터들(PM1, PM2)이 턴오프됨과 동시에 로우레벨의 이미션신호에 의해 P모스 트랜지스터들(PM3, PM5)이 턴온되고 아울러 구동용 P모스 트랜지스터(PM4)도 턴온됨으로써, 유기발광다이오드(OLED)도 구동되어 유기발광한다. 이때 스토리지 커패시터(C1)의 충전전압에 의해 구동용 P모스 트랜지스터(PM4)의 문턱전압이 보상된다.
도 4는 도 1에서의 제 1 내지 제 n 인버터의 회로도이다. 단, 제 1 내지 제 n 인버터(140-1 내지 140-n)는 동일한 회로 구성을 갖으므로, 중복된 설명을 피하고 보다 간결한 설명을 위해 도 4에는 제 1 인버터(140-1)의 등가 회로만을 나타내었다.
도 4를 참조하면, 제 1 인버터(140-1)는, 게이트라인(GL1)을 통해 공급되는 스캔펄스에 의해 턴온/턴오프되는 P모스 트랜지스터들(PM6 내지 PM9)과, 다음단의 게이트라인(GL2)을 통해 공급되는 스캔펄스에 의해 턴온/턴오프되는 P모스 트랜지스터(PM10)와, 타이밍 컨트롤러(150)로부터 공급되는 클럭(CLK1)에 의해 턴온/턴오프되는 P모스 트랜지스터(PM11)와, 타이밍 컨트롤러(150)로부터 공급되는 클럭(CLK2)에 의해 턴온/턴오프되는 P모스 트랜지스터(PM12)와, 노드(N4)에 걸린 전압에 의해 턴온/턴오프되는 P모스 트랜지스터들(PM13 내지 PM15)과, 노드들(N4, N5) 사이에 접속된 부스트랩용 커패시터(C2)와, 노드들(N6, N7) 사이에 접속된 홀딩용 커패시터(C3)를 구비한다.
P모스 트랜지스터(PM6)는, 게이트가 게이트라인(GL1)에 접속되고, 드레인이 노드(N6)와 P모스 트랜지스터(PM10)의 드레인에 공통 접속되고, 소스가 P모스 트랜지스터(PM9)의 드레인에 접속된다. 이러한 P모스 트랜지스터(PM6)는 게이트 구동부(130)의 제 1 구동셀(130-1)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴오프되고, 반대로 제 1 구동셀(130-1)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴온된다.
P모스 트랜지스터(PM7)는, 게이트가 게이트라인(GL1)에 접속되고, 드레인이 이미션라인(EL1)과 접속된 출력노드(N5)에 접속되고, 소스가 고전위 전원전압(VDD)이 인가되는 전원단에 접속된다. 이러한 P모스 트랜지스터(PM7)는 제 1 구동셀(130-1)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴오프되고, 반대로 제 1 구동셀(130-1)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴온되어 고전위 전원전압(VDD)을 출력노드(N5)에 접속된 이미션라인(EL1)으로 스위칭시킨다.
P모스 트랜지스터(PM8)는, 게이트가 게이트라인(GL1)에 접속되고, 드레인이 이미션라인(EL1)과 접속된 출력노드(N5)에 접속됨과 아울러 P모스 트랜지스터(PM7)의 드레인에 공통 접속되고, 소스가 고전위 전원전압(VDD)이 인가되는 전원단에 접속된다. 이러한 P모스 트랜지스터(PM8)는 제 1 구동셀(130-1)로부터 발생된 하이레 벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴오프되고, 반대로 제 1 구동셀(130-1)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴온되어 고전위 전원전압(VDD)을 출력노드(N5)에 접속된 이미션라인(EL1)으로 스위칭시킨다.
P모스 트랜지스터(PM9)는, 게이트가 게이트라인(GL1)에 접속되고, 드레인이 P모스 트랜지스터(PM6)의 소스와 접속되고, 소스가 고전위 전원전압(VDD)이 걸리는 노드(N7)에 접속된다. 이러한 P모스 트랜지스터(PM9)는 제 1 구동셀(130-1)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴오프되고, 반대로 제 1 구동셀(130-1)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴온되어 고전위 전원전압(VDD)을 P모스 트랜지스터(PM6)의 소스로 스위칭시킨다.
P모스 트랜지스터(PM10)는, 게이트가 제 1 구동셀(130-1) 다음단의 제 2 구동셀(130-2)에 연결된 게이트라인(GL2)에 접속되고, 드레인이 P모스 트랜지스터(PM6)의 드레인과 접속된 노드(N6)에 접속되고, 소스가 접지전압(VSS)이 인가되는 접지단에 접속됨과 아울러 P모스 트랜지스터들(PM11, PM12)의 소스에 공통 접속된다. 이러한 P모스 트랜지스터(PM10)는 제 2 구동셀(130-2)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL2)을 통해 게이트에 인가되면 턴오프되고, 반대로 제 2 구동셀(130-2)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL2)을 통해 게이트에 인가되면 턴온되어 접지전압(VSS)을 노드들(N4, N6)로 스위칭시킨다.
P모스 트랜지스터(PM11)는, 게이트가 타이밍 컨트롤러(150)의 제 1 클럭단 (미도시)에 접속되고, 소스가 접지전압(VSS)이 인가되는 접지단에 접속됨과 아울러 P모스 트랜지스터들(PM10, PM12)의 소스에 공통 접속되고, 드레인이 노드들(N4, N6)에 접속됨과 아울러 P모스 트랜지스터(PM12)의 드레인에 공통 접속된다. 이러한 P모스 트랜지스터(PM11)는 타이밍 컨트롤러(150)로부터 발생된 하이레벨의 클럭(CLK1)이 게이트에 인가되면 턴오프되고, 반대로 로우레벨의 클럭(CLK1)이 게이트에 인가되면 턴온되어 접지전압(VSS)을 노드들(N4, N6)로 스위칭시킨다.
P모스 트랜지스터(PM12)는, 게이트가 타이밍 컨트롤러(150)의 제 2 클럭단(미도시)에 접속되고, 소스가 접지전압(VSS)이 인가되는 접지단에 접속됨과 아울러 P모스 트랜지스터들(PM10, PM11)의 소스에 공통 접속되고, 드레인이 노드들(N4, N6)에 접속됨과 아울러 P모스 트랜지스터(PM11)의 드레인에 공통 접속된다. 이러한 P모스 트랜지스터(PM12)는 타이밍 컨트롤러(150)로부터 발생된 하이레벨의 클럭(CLK2)이 게이트에 인가되면 턴오프되고, 반대로 로우레벨의 클럭(CLK2)이 게이트에 인가되면 턴온되어 접지전압(VSS)을 노드들(N4, N6)로 스위칭시킨다.
P모스 트랜지스터(PM13)는, 게이트가 노드(N4)에 접속되고, 소스가 접지전압(VSS)이 인가되는 접지단에 접속됨과 아울러 P모스 트랜지스터들(PM14, PM15)의 소스에 공통 접속되고, 드레인이 출력노드(N5)에 접속됨과 아울러 P모스 트랜지스터들(PM14, PM15)의 드레인에 공통 접속된다. 이러한 P모스 트랜지스터(PM13)는 노드(N4)로부터 하이신호가 게이트에 인가되면 턴오프되고, 반대로 노드(N4)로부터 로우신호가 게이트에 인가되면 턴온되어 접지전압(VSS)을 이미션라인(EL1)과 접속된 출력노드(N5)로 스위칭시킨다.
P모스 트랜지스터(PM14)는, 게이트가 노드(N4)에 접속되고, 소스가 접지전압(VSS)이 인가되는 접지단에 접속됨과 아울러 P모스 트랜지스터들(PM13, PM15)의 소스에 공통 접속되고, 드레인이 출력노드(N5)에 접속됨과 아울러 P모스 트랜지스터들(PM13, PM15)의 드레인에 공통 접속된다. 이러한 P모스 트랜지스터(PM14)는 노드(N4)로부터 하이신호가 게이트에 인가되면 턴오프되고, 반대로 노드(N4)로부터 로우신호가 게이트에 인가되면 턴온되어 접지전압(VSS)을 이미션라인(EL1)과 접속된 출력노드(N5)로 스위칭시킨다.
P모스 트랜지스터(PM15)는, 게이트가 노드(N4)에 접속되고, 소스가 접지전압(VSS)이 인가되는 접지단에 접속됨과 아울러 P모스 트랜지스터들(PM13, PM14)의 소스에 공통 접속되고, 드레인이 출력노드(N5)에 접속됨과 아울러 P모스 트랜지스터들(PM13, PM14)의 드레인에 공통 접속된다. 이러한 P모스 트랜지스터(PM15)는 노드(N4)로부터 하이신호가 게이트에 인가되면 턴오프되고, 반대로 노드(N4)로부터 로우신호가 게이트에 인가되면 턴온되어 접지전압(VSS)을 이미션라인(EL1)과 접속된 출력노드(N5)로 스위칭시킨다.
부스트랩용 커패시터(C2)는 노드들(N4, N5) 사이에 접속되어 출력노드(N5)에 걸리는 접지전압(VSS)이 이미션라인(EL1)으로 완전히 출력되도록 P모스 트랜지스터들(PM13, PM14, PM15)의 게이트에 접속된 노드(N4)의 전압을 부스트랩(Boostrap)시킨다. 즉, 부스트랩용 커패시터(C2)는 노드(N4)의 전압을 접지전압(VSS) 이하로 강하시킨다.
홀딩용 커패시터(C3)는 노드들(N6, N7) 사이에 접속되어 출력노드(N5)에 걸 리는 접지전압(VSS)이 이미션라인(EL1)으로 완전히 출력되도록 부스트랩된 노드(N4)의 전압을 홀딩시켜준다. 즉, 홀딩용 커패시터(C3)는 접지전압(VSS)이 이미션라인(EL1)으로 공급되는 구간에서 부스트랩용 커패시터(C2)에 의해 부스트랩된 노드(N4)의 전압을 홀딩시켜 줌으로써, 접지전압(VSS)의 공급 구간에서 부스트랩된 노드(N4)의 전압이 P모스 트랜지스터들(PM13, PM14, PM15)의 게이트에 인가되도록 한다.
전술한 바와 같이 제 1 인버터(140-1)는 게이트 구동부(130)의 제 1 구동셀(130-1)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL1)을 통해 공급되면, 이 로우레벨의 스캔펄스에 의해 턴온되는 P모스 트랜지스터들(PM7, PM8)을 통해 고전위 전원전압(VDD)을 이미션라인(EL1)으로 공급한다. 이때, 게이트 구동부(130)의 제 2 구동셀(130-2)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL2)을 통해 공급되기 때문에, 제 1 인버터(140-1)는 하이레벨의 스캔펄스에 의해 턴오프되는 P모스 트랜지스터(PM7)를 통한 접지전압(VSS)의 공급을 차단함과 동시에 로우레벨의 스캔펄스에 의해 턴온되는 P모스 트랜지스터들(PM6, PM9)을 통해 고전위 전원전압(VDD)을 노드들(N4, N6)로 공급함으로써, 노드(N4)에 걸리는 고전위 전원전압(VDD)에 의해 P모스 트랜지스터들(PM13, PM14, PM15)이 턴오프되도록 한다. 이렇게, 게이트라인(GL1)에 공급된 로우레벨의 스캔펄스가 제 1 인버터(140-1)에 의해 하이레벨의 이미션신호로 반전되어 이미션라인(EL1)으로 공급되고 있는 동안에, 게이트라인(GL2)에 공급된 하이레벨의 스캔펄스에 의해 P모스 트랜지스터들(PM13, PM14, PM15)이 턴오프되도록 하여 접지전압(VSS)이 이미션라인(EL1)으로 공급되는 것을 차단하여 준다.
그리고, 게이트 구동부(130)의 제 1 구동셀(130-1)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL1)을 통해 공급되면, 제 1 인버터(140-1)는 하이레벨의 스캔펄스에 의해 P모스 트랜지스터들(PM7, PM8)이 턴오프되도록 하여 고전위 전원전압(VDD)이 이미션라인(EL1)에 공급되는 것을 차단함과 아울러 하이레벨의 스캔펄스에 의해 P모스 트랜지스터들(PM6, PM9)이 턴오프되도록 하여 고전위 전원전압(VDD)이 노드들(N4, N6)에 공급되는 것을 차단한다. 이때, 게이트 구동부(130)의 제 2 구동셀(130-2)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL2)을 통해 공급되기 때문에, 제 1 인버터(140-1)는 로우레벨의 스캔펄스에 의해 턴온되는 P모스 트랜지스터(PM7)를 통해 접지전압(VSS)을 노드(N4)로 공급함으로써, 노드(N4)에 걸린 접지전압(VSS)에 의해 턴온되는 P모스 트랜지스터들(PM13, PM14, PM15)을 통해 접지전압(VSS)이 이미션라인(EL1)으로 공급되도록 한다.
한편, 게이트라인(GL1)에 로우레벨의 스캔펄스가 공급되고 있는 동안에, 타이밍 컨트롤러(150)는 하이레벨의 클럭(CLK1, CLK2)을 공급하여 P모스 트랜지스터들(PM11, PM12)이 턴오프되도록 함으로써, 부스트랩용 커패시터(C2)의 부스트랩 기능과 홀딩용 커패시터(C3)의 홀딩 기능이 정지되도록 한다. 그러나, 게이트라인(GL1)에 하이레벨의 스캔펄스가 공급되고 있는 동안에, 타이밍 컨트롤러(150)는 로우레벨의 클럭들(CLK1, CLK2)과 하이레벨의 클럭들(CLK1, CLK2)을 각각 교번적으로 공급하여 P모스 트랜지스터들(PM11, PM12) 중 적어도 하나의 P모스 트랜지스터가 턴온 상태를 유지하도록 함으로써, 부스트랩용 커패시터(C2)의 부스트랩 기능과 홀딩용 커패시터(C3)의 홀딩 기능이 계속 유지되도록 한다.
상기한 바와 같이 제 1 내지 제 n 인버터(140-1 내지 140-n)는 다결정실리콘으로 이루어진 P모스 트랜지스터들로 구성되는데, 이러한 P모스 트랜지스터에는 광이 조사되면 다결정실리콘의 특성으로 인해 광누설이 발생되기 때문에, P모스 트랜지스터들(PM13, PM14, PM15)을 통해 스위칭되는 접지전압(VSS)이 충분히 이미션라인(EL1)으로 공급되지 못하였다. 이에 따라, 이미션라인(EL1)을 통해 접지전압(VSS)을 공급받는 픽셀의 P모스 트랜지스터(PM5)가 완전히 구동되지 못하였고, 이로 인해 P모스 트랜지스터(PM5)를 통해 구동전류를 공급받는 유기발광다이오드(OLED)가 충분히 구동전류를 공급받지 못하였다. 이와 같이 구동전류가 유기발광다이오드(OLED)에 충분히 공급되지 못하면 화면이 어두워지는 현상이 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 게이트라인으로 공급된 스캔펄스를 반전시켜 이미션신호를 공급하는 과정에서 피드백 신호에 따라 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 공급할 수 있는 유기발광다이오드 표시소자 및 그의 구동 방법을 제공하는 데 있다.
본 발명의 목적은 게이트라인으로 공급된 스캔펄스를 반전시켜 이미션신호를 공급하는 과정에서 피드백 신호에 따라 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 공급함으로써, 광누설 전류를 방지할 수 있는 유기발광다이오드 표시소자 및 그의 구동 방법을 제공하는 데 있다.
본 발명의 목적은 게이트라인으로 공급된 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 공급하는 과정에서 로우레벨의 이미션신호의 공급을 제어하는 전압을 이중으로 부스트랩시킬 수 있는 유기발광다이오드 표시소자 및 그의 구동 방법을 제공하는 데 있다.
본 발명의 목적은 게이트라인으로 공급된 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 공급하는 과정에서 로우레벨의 이미션신호의 공급을 제어하는 전압을 이중으로 부스트랩시킴으로써, 광누설 전류를 방지할 수 있는 유기발광다이오드 표시소자 및 그의 구동 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명은, 다수의 게이트라인들, 다수의 이미션라인들 및 다수의 데이터라인들이 형성되고 그 교차부들에 매트릭스 타입으로 배치되는 다수의 픽셀들이 형성되는 표시패널; 상기 다수의 이미션라인들에 공급되는 이미션신호의 공급을 제어하기 위한 타이밍 컨트롤러; 및 상기 타이밍 컨트롤러의 제어에 따라, 상기 다수의 게이트라인들 중에 자신과 접속된 게이트라인을 통해 공급된 로우레벨의 스캔펄스를 반전시켜 하이레벨의 이미션신호를 상기 다수의 이미션라인들 중에 자신과 접속된 이미션라인으로 공급하고, 이미션라인이 접속된 출력측으로부터 피드백되는 이미션신호에 따라 자신과 접속된 상기 게이트라인을 통해 공급된 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 자신과 접속된 상기 이미션라인으로 공급하는 제 1 내지 제 n 인버터를 포함한다.
상기 제 1 내지 제 n 인버터는 각각, 자신과 접속된 상기 게이트라인을 통해 공급되는 로우레벨의 스캔펄스를 반전시켜 하이레벨의 이미션신호를 자신과 접속된 상기 이미션라인에 공급하기 위한 로우게이트 반전부; 및 이미션라인이 접속된 출력측으로부터 피드백되는 이미션신호와 상기 타이밍 컨트롤러로부터 공급되는 제 1 클럭에 따라 자신과 접속된 상기 게이트라인을 통해 공급되는 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 자신과 접속된 상기 이미션라인에 공급하기 위한 하이게이트 반전부를 포함한다.
상기 로우게이트 반전부는, 자신과 접속된 상기 게이트라인을 통해 공급되는 스캔펄스에 의해 턴온/턴오프되는 제 1 내지 제 6 P모스 트랜지스터들를 포함한다.
상기 제 1 P모스 트랜지스터는, 게이트가 게이트라인에 접속되고, 드레인이 제 1 노드에 접속되고, 소스가 상기 제 2 P모스 트랜지스터의 드레인에 접속되는 것을 특징으로 한다.
상기 제 2 P모스 트랜지스터는, 게이트가 상기 제 1 P모스 트랜지스터와 접속된 게이트라인에 접속되고, 드레인이 상기 제 1 P모스 트랜지스터의 소스와 접속되고, 소스가 고전위 전원전압이 걸리는 전원단에 접속되는 것을 특징으로 한다.
상기 제 3 P모스 트랜지스터는, 게이트가 상기 제 1 P모스 트랜지스터와 접속된 게이트라인에 접속되고, 드레인이 이미션라인과 접속된 출력노드에 접속되고, 소스가 상기 제 4 P모스 트랜지스터의 드레인에 접속되는 것을 특징으로 한다.
상기 제 4 P모스 트랜지스터는, 게이트가 상기 제 1 P모스 트랜지스터와 접 속된 게이트라인에 접속되고, 드레인이 상기 제 3 및 제 5 P모스 트랜지스터의 소스에 공통 접속되고, 소스가 고전위 전원전압이 걸리는 전원단에 접속되는 것을 특징으로 한다.
상기 제 5 P모스 트랜지스터는, 게이트가 상기 제 1 P모스 트랜지스터와 접속된 게이트라인에 접속되고, 드레인이 상기 출력노드에 접속됨과 아울러 상기 제 3 P모스 트랜지스터의 드레인에 공통 접속되고, 소스가 상기 제 6 P모스 트랜지스터의 드레인에 접속되는 것을 특징으로 한다.
상기 제 6 P모스 트랜지스터는, 게이트가 상기 제 1 P모스 트랜지스터와 접속된 게이트라인에 접속되고, 드레인이 상기 제 3 및 제 5 P모스 트랜지스터의 소스에 공통 접속되고, 소스가 고전위 전원전압이 걸리는 전원단에 접속됨과 아울러 상기 제 4 P모스 트랜지스터의 소스에 공통 접속되는 것을 특징으로 한다.
상기 하이게이트 반전부는, 상기 출력노드로부터 피드백되는 이미션신호에 의해 턴온/턴오프되는 제 7 P모스 트랜지스터; 상기 제 1 클럭에 의해 턴온/턴오프되는 제 8 P모스 트랜지스터; 제 2 노드에 걸린 전압에 의해 턴온/턴오프되는 제 9 내지 11 P모스 트랜지스터를 포함한다.
상기 제 7 트랜지스터는, 게이트가 상기 출력노드에 접속되고, 드레인이 상기 제 1 노드에 접속되고, 소스가 접지전압이 인가되는 접지단에 접속됨과 아울러 상기 제 8 내지 제 11 P모스 트랜지스터의 소스에 공통 접속되는 것을 특징으로 한다.
상기 제 8 P모스 트랜지스터는, 게이트가 상기 제 1 클럭을 인가받고, 소스 가 접지전압이 인가되는 접지단에 접속됨과 아울러 상기 제 7, 제 9, 제 10 및 제 11 P모스 트랜지스터의 소스에 공통 접속되고, 드레인이 상기 제 1 및 제 2 노드에 접속되는 것을 특징으로 한다.
제 9 P모스 트랜지스터는, 게이트가 상기 제 2 노드에 접속되고, 소스가 접지전압이 인가되는 접지단에 접속됨과 아울러 상기 제 7, 제 8, 제 10 및 제 11 P모스 트랜지스터의 소스에 공통 접속되고, 드레인이 상기 출력노드에 접속됨과 아울러 상기 제 10 및 제 11 P모스 트랜지스터의 드레인에 공통 접속되는 것을 특징으로 한다.
상기 제 10 P모스 트랜지스터는, 게이트가 상기 제 2 노드에 접속되고, 소스가 접지전압이 인가되는 접지단에 접속됨과 아울러 상기 제 7, 제 8, 제 9 및 제 11 P모스 트랜지스터의 소스에 공통 접속되고, 드레인이 상기 출력노드에 접속됨과 아울러 상기 제 9 및 제 11 P모스 트랜지스터의 드레인에 공통 접속되는 것을 특징으로 한다.
상기 제 11 P모스 트랜지스터는, 게이트가 상기 제 2 노드에 접속되고, 소스가 접지전압이 인가되는 접지단에 접속됨과 아울러 상기 제 7 내지 제 10 P모스 트랜지스터의 소스에 공통 접속되고, 드레인이 상기 출력노드에 접속됨과 아울러 상기 제 9 및 제 10 P모스 트랜지스터의 드레인에 공통 접속되는 것을 특징으로 한다.
상기 제 1 내지 제 n 인버터는 각각, 상기 하이게이트 반전부로부터 출력되는 로우레벨의 이미션신호의 출력을 제어하는 전압을 일차적으로 부스트랩시키기 위한 부스트랩부를 더 포함한다.
상기 부스트랩부는, 상기 출력노드와 제 2 노드 사이에 접속된 제 1 커패시터를 포함한다.
상기 제 1 내지 제 n 인버터는 각각, 상기 부스트랩부에 의해 부스트랩된 전압을 이차적으로 부스트랩시킴과 동시에 홀딩시키기 위한 전압 홀딩부를 더 포함한다.
상기 전압 홀딩부는, 상기 제 1 및 제 2 P모스 트랜지스터를 통해 인가되는 고전위 전원전압이나 상기 제 7 및 제 8 P모스 트랜지스터를 통해 인가된 접지전압이 걸리는 상 제 1 노드와 상기 타이밍 컨트롤러로부터 공급된 제 2 클럭이 걸리는 제 4 노드 사이에 접속된 제 2 커패시터를 포함한다.
상기 로우게이트 반전부에는 상기 제 2, 제 4 및 제 6 P모스 트랜지스터을 통해 스위칭된 고전위 전원전압이 걸리는 제 3 노드가 위치되되, 상기 제 3 노드는 상기 제 1, 제 3 및 제 5 P모스 트랜지스터의 소스와 상기 제 2, 제 4 및 제 6 P모스 트랜지스터의 드레인에 공통 접속되는 것을 특징으로 한다.
상기 제 1 내지 제 n 인버터는 각각, 상기 출력노드로부터 피드백되는 이미션신호에 따라 상기 로우게이트 반전부의 전류 누설을 방지하기 위한 전류누설 방지부를 더 포함한다.
상기 전류누설 방지부는, 게이트가 상기 출력노드에 접속되고 소스가 상기 제 3 노드에 접속되고 드레인이 접지전압이 걸리는 접지단에 접속된 제 12 P모스 트랜지스터를 포함한다.
본 발명은 다수의 게이트라인들, 다수의 이미션라인들 및 다수의 데이터라인들이 형성되고 그 교차부들에 매트릭스 타입으로 배치되는 다수의 픽셀들이 형성되는 표시패널; 상기 다수의 이미션라인들에 공급되는 이미션신호의 공급을 제어하기 위한 타이밍 컨트롤러; 및 상기 다수의 게이트라인들 중에 자신과 접속된 게이트라인을 통해 공급된 스캔펄스를 반전시켜 이미션신호를 다수의 이미션라인들 중에 자신과 접속된 이미션라인으로 공급하기 위한 제 1 내지 제 n 인버터를 포함하되, 상기 제 1 내지 제 n 인버터는 각각, 자신과 접속된 상기 게이트라인을 통해 공급되는 로우레벨의 스캔펄스를 반전시켜 하이레벨의 이미션신호를 자신과 접속된 상기 이미션라인에 공급하기 위한 로우게이트 반전부; 이미션라인이 접속된 출력측으로부터 피드백되는 이미션신호와 상기 타이밍 컨트롤러로부터 공급되는 제 1 클럭에 따라 자신과 접속된 상기 게이트라인을 통해 공급되는 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 자신과 접속된 상기 이미션라인에 공급하기 위한 하이게이트 반전부; 상기 하이게이트 반전부로부터 출력되는 로우레벨의 이미션신호의 출력을 제어하는 전압을 일차적으로 부스트랩시키기 위한 부스트랩부; 상기 부스트랩부에 의해 부스트랩된 전압을 이차적으로 부스트랩시킴과 동시에 홀딩시키기 위한 전압 홀딩부; 및 출력측으로부터 피드백되는 이미션신호에 따라 상기 로우게이트 반전부의 전류 누설을 방지하기 위한 전류누설 방지부를 포함한다.
본 발명은 다수의 게이트라인들, 다수의 이미션라인들 및 다수의 데이터라인들이 형성되고 그 교차부들에 매트릭스 타입으로 배치되는 다수의 픽셀들이 형성되는 표시패널; 상기 다수의 이미션라인들에 공급되는 이미션신호의 공급을 제어하기 위한 타이밍 컨트롤러; 및 상기 타이밍 컨트롤러의 제어에 따라, 상기 다수의 게이트라인들을 통해 순차적으로 공급된 로우레벨의 스캔펄스를 반전시켜 하이레벨의 이미션신호를 상기 다수의 이미션라인들에 순차적으로 공급하고, 이미션라인이 접속된 출력측으로부터 피드백되는 이미션신호에 따라 상기 다수의 게이트라인들을 통해 순차적으로 공급된 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 상기 다수의 이미션라인들에 순차적으로 공급하는 이미션 드라이버를 포함한다.
상기 이미션 드라이버는, 상기 다수의 게이트라인들 중에 자신과 접속된 게이트라인을 통해 공급된 스캔펄스를 반전시켜 이미션신호를 다수의 이미션라인들 중에 자신과 접속된 이미션라인으로 공급하기 위한 제 1 내지 제 n 인버터를 포함하되, 상기 제 1 내지 제 n 인버터는 각각, 자신과 접속된 상기 게이트라인을 통해 공급되는 로우레벨의 스캔펄스를 반전시켜 하이레벨의 이미션신호를 자신과 접속된 상기 이미션라인에 공급하기 위한 로우게이트 반전부; 이미션라인이 접속된 출력측으로부터 피드백되는 이미션신호와 상기 타이밍 컨트롤러로부터 공급되는 제 1 클럭에 따라 자신과 접속된 상기 게이트라인을 통해 공급되는 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 자신과 접속된 상기 이미션라인에 공급하기 위한 하이게이트 반전부; 상기 하이게이트 반전부로부터 출력되는 로우레벨의 이미션신호의 출력을 제어하는 전압을 일차적으로 부스트랩시키기 위한 부스트랩부; 상기 부스트랩부에 의해 부스트랩된 전압을 이차적으로 부스트랩시킴과 동시에 홀딩시키기 위한 전압 홀딩부; 및 출력측으로부터 피드백되는 이미션신호에 따라 상기 로우게이트 반전부의 전류 누설을 방지하기 위한 전류누설 방지부를 포함한다.
본 발명은 다수의 게이트라인들에 순차적으로 스캔펄스를 공급하는 단계; 이미션신호의 공급을 제어하기 위한 제 1 및 제 2 클럭을 발생하는 단계; 상기 다수의 게이트라인들을 통해 순차적으로 공급된 로우레벨의 스캔펄스를 반전시켜 하이레벨의 이미션신호를 다수의 이미션라인들에 순차적으로 공급하는 단계; 및 이미션라인이 접속된 출력측으로부터 피드백되는 이미션신호와 상기 제 1 클럭에 따라, 상기 다수의 게이트라인들을 통해 순차적으로 공급된 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 상기 다수의 이미션라인들에 순차적으로 공급하는 단계를 포함한다.
상기 하이레벨의 이미션신호 공급단계에서, 출력측으로부터 피드백되는 이미션신호에 따라 전류 누설을 방지하는 것을 특징으로 한다.
상기 로우레벨의 이미션신호 공급단계에서, 로우레벨의 이미션신호의 출력을 제어하는 전압을 일차적으로 부스트랩시키는 것을 특징으로 한다.
상기 로우레벨의 이미션신호 공급단계에서, 일차적으로 부스트랩된 전압을 이차적으로 부스트랩시킴과 동시에 홀딩시키는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 5는 본 발명의 실시예에 따른 유기발광다이오드 표시소자의 구성도이다.
도 5를 참조하면, 본 발명의 유기발광다이오드 표시소자(200)는, 도 1에서와 마찬가지로, 표시패널(110), 데이터 구동부(120), 게이트 구동부(130) 및 타이밍 컨트롤러(150)를 구비한다.
그리고, 본 발명의 유기발광다이오드 표시소자(200)는, 게이트라인들(GL1 내지 GLn)을 통해 공급된 스캔펄스를 반전시킨 이미션신호(Emission Signal)을 n 개의 이미션라인들(EL1 내지 ELn)에 순차적으로 공급하기 위한 이미션 드라이버(210)를 구비한다.
여기서, 표시패널(110)에 형성된 게이트라인들(GL1 내지 GLn)은 게이트 구동부(130)의 제 1 내지 제 n 구동셀(130-1 내지 130-n)과 일대일로 대응되게 접속된다.
이미션 드라이버(210)는 타이밍 컨트롤러(150)의 제어에 따라 게이트라인들(GL1 내지 GLn)을 통해 공급된 스캔펄스를 반전시킨 이미션신호를 n 개의 이미션라인들(EL1 내지 ELn)에 순차적으로 공급하기 위한 제 1 내지 제 n 인버터(210-1 내지 210-n)를 구비한다. 여기서, 표시패널(110)에 형성된 게이트라인들(GL1 내지 GLn)은 이미션 드라이버(210)의 제 1 내지 제 n 인버터(210-1 내지 210-n)와 일대일로 대응되게 접속됨과 아울러 게이트 구동부(130)의 제 1 내지 제 n 구동셀(130-1 내지 130-n)과도 일대일로 대응되게 접속된다.
제 1 내지 제 n 인버터(210-1 내지 210-n)는 게이트라인들(GL1 내지 GLn)과 일대일로 대응되어 접속됨과 아울러 이미션라인들(EL1 내지 ELn)과도 일대일로 대응되어 접속된다. 보다 구체적으로, 제 1 인버터(210-1)는 게이트라인(GL1)을 통해 제 1 구동셀(130-1)과 접속되고, 제 2 인버터(210-2)는 게이트라인(GL2)을 통해 제 2 구동셀(130-2)과 접속되고, 제 n-1 인버터(210-(n-1))는 게이트라인(GL(n-1))을 통해 제 n-1 구동셀(130-(n-1))과 접속되며, 그리고 제 n 인버터(210-n)는 게이트 라인(GLn)을 통해 제 n 구동셀(130-n)과 접속된다.
이러한 접속 구조를 갖는 제 1 내지 제 n 인버터(210-1 내지 210-n)는 자신과 접속된 게이트라인을 통해 공급되는 스캔펄스를 반전시켜 이미션신호를 자신과 접속된 이미션라인에 공급한다. 보다 구체적으로, 제 1 인버터(210-1)는 게이트라인(GL1)을 통해 제 1 구동셀(130-1)로부터 공급된 스캔펄스를 반전시켜 이미션신호를 이미션라인(EL1)에 공급하고, 제 2 인버터(210-2)는 게이트라인(GL2)을 통해 제 2 구동셀(130-2)로부터 공급된 스캔펄스를 반전시켜 이미션신호를 이미션라인(EL2)에 공급하고, 제 n-1 인버터(210-(n-1))는 게이트라인(GL(n-1))을 통해 제 n-1 구동셀(130-(n-1))로부터 공급된 스캔펄스를 반전시켜 이미션신호를 이미션라인(EL(n-1))에 공급하며, 그리고 제 n 인버터(210-n)는 게이트라인(GLn)을 통해 제 n 구동셀(130-n)로부터 공급된 스캔펄스를 반전시켜 이미션신호를 이미션라인(ELn)에 공급한다.
이와 같은 구성 및 기능을 갖는 본 발명의 유기발광다이오드 표시소자를 구성하는 제 1 내지 제 n 인버터(210-1 내지 210-n)의 회로 구성에 대하여 살펴보면 다음과 같다.
도 6은 도 4에서의 제 1 내지 제 n 인버터의 회로도이다. 단, 제 1 내지 제 n 인버터(210-1 내지 210-n)는 동일한 회로 구성을 갖으므로, 중복된 설명을 피하고 보다 간결한 설명을 위해 도 6에는 제 1 인버터(210-1)의 등가 회로만을 나타내었다.
도 6을 참조하면, 제 1 인버터(210-1)는, 게이트라인(GL1)을 통해 공급되는 로우레벨의 스캔펄스를 반전시켜 하이레벨의 이미션신호를 이미션라인(EL1)에 공급하기 위한 로우게이트 반전부(211)와, 출력측으로부터 피드백되는 신호와 타이밍 컨트롤러(150)로부터 공급되는 클럭들(CLK1, CLK2)에 따라 게이트라인(GL1)을 통해 공급되는 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 이미션라인(EL1)에 공급하기 위한 하이게이트 반전부(212)를 구비한다.
여기서, 제 1 인버터(210-1)는, 출력측으로부터 피드백되는 신호에 따라 로우게이트 반전부(211)의 전류 누설을 방지하기 위한 전류누설 방지부(213)를 더 구비한다.
그리고, 제 1 인버터(210-1)는, 하이게이트 반전부(212)로부터 출력되는 로우레벨의 이미션신호의 출력을 제어하는 전압을 일차적으로 부스트랩시키기 위한 부스트랩부(214)를 더 구비한다.
또한, 제 1 인버터(210-1)는, 부스트랩부(214)에 의해 부스트랩된 전압을 이차적으로 부스트랩시킴과 동시에 홀딩시키기 위한 전압 홀딩부(215)를 더 구비한다.
로우게이트 반전부(211)는, 게이트라인(GL1)을 통해 공급되는 스캔펄스에 의해 턴온/턴오프되는 P모스 트랜지스터들(PM16 내지 PM21)을 구비한다.
P모스 트랜지스터(PM16)는, 게이트가 게이트라인(GL1)에 접속되고, 드레인이 노드(N8)에 접속되고, 소스가 P모스 트랜지스터(PM21)의 드레인에 접속된다. 이러한 P모스 트랜지스터(PM16)는 게이트 구동부(130)의 제 1 구동셀(130-1)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴오프되 고, 반대로 제 1 구동셀(130-1)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴온된다.
P모스 트랜지스터(PM17)는, 게이트가 게이트라인(GL1)에 접속되고, 드레인이 이미션라인(EL1)과 접속된 출력노드(N9)에 접속되고, 소스가 P모스 트랜지스터(PM19)의 드레인에 접속된다. 이러한 P모스 트랜지스터(PM17)는 제 1 구동셀(130-1)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴오프되고, 반대로 제 1 구동셀(130-1)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴온되어 P모스 트랜지스터들(PM19, PM20)을 통해 공급된 고전위 전원전압(VDD)을 출력노드(N9)에 접속된 이미션라인(EL1)으로 스위칭시킨다.
P모스 트랜지스터(PM18)는, 게이트가 게이트라인(GL1)에 접속되고, 드레인이 이미션라인(EL1)과 접속된 출력노드(N9)에 접속됨과 아울러 P모스 트랜지스터(PM17)의 드레인에 공통 접속되고, 소스가 P모스 트랜지스터(PM20)의 드레인에 접속된다. 이러한 P모스 트랜지스터(PM18)는 제 1 구동셀(130-1)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴오프되고, 반대로 제 1 구동셀(130-1)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴온되어 P모스 트랜지스터들(PM19, PM20)을 통해 공급된 고전위 전원전압(VDD)을 출력노드(N9)에 접속된 이미션라인(EL1)으로 스위칭시킨다.
P모스 트랜지스터(PM19)는, 게이트가 게이트라인(GL1)에 접속되고, 드레인이 P모스 트랜지스터들(PM17, PM18)의 소스에 공통 접속되고, 소스가 고전위 전원전 압(VDD)이 걸리는 전원단에 접속된다. 이러한 P모스 트랜지스터(PM19)는 제 1 구동셀(130-1)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴오프되고, 반대로 제 1 구동셀(130-1)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴온되어 고전위 전원전압(VDD)을 P모스 트랜지스터들(PM19, PM20)의 소스로 스위칭시킨다.
P모스 트랜지스터(PM20)는, 게이트가 게이트라인(GL1)에 접속되고, 드레인이 P모스 트랜지스터들(PM17, PM18)의 소스에 공통 접속되고, 소스가 고전위 전원전압(VDD)이 걸리는 전원단에 접속됨과 아울러 P모스 트랜지스터(PM19)의 소스에 공통 접속된다. 이러한 P모스 트랜지스터(PM20)는 제 1 구동셀(130-1)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴오프되고, 반대로 제 1 구동셀(130-1)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴온되어 고전위 전원전압(VDD)을 P모스 트랜지스터들(PM19, PM20)의 소스로 스위칭시킨다.
P모스 트랜지스터(PM21)는, 게이트가 게이트라인(GL1)에 접속되고, 드레인이 P모스 트랜지스터(PM16)의 소스와 접속되고, 소스가 고전위 전원전압(VDD)이 걸리는 전원단에 접속된다. 이러한 P모스 트랜지스터(PM21)는 제 1 구동셀(130-1)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴오프되고, 반대로 제 1 구동셀(130-1)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL1)을 통해 게이트에 인가되면 턴온되어 고전위 전원전압(VDD)을 P모스 트랜지스터(PM16)의 소스로 스위칭시킨다.
여기서, 로우게이트 반전부(211)에는 P모스 트랜지스터들(PM19 내지 PM21)을 통해 스위칭된 고전위 전원전압(VDD)이 걸리는 노드(N10)가 위치되는데, 이 노드(N10)는 P모스 트랜지스터들(PM16 내지 PM18)의 소스와 P모스 트랜지스터들(PM19 내지 PM21)의 드레인에 공통 접속된다.
하이게이트 반전부(212)는, 이미션라인(EL1)과 접속된 출력노드(N9)로부터 피드백되는 이미션신호에 의해 턴온/턴오프되는 P모스 트랜지스터(PM22)와, 타이밍 컨트롤러(150)로부터 공급되는 클럭(CLK1)에 의해 턴온/턴오프되는 P모스 트랜지스터(PM23)와, 노드(N11)에 걸린 전압에 의해 턴온/턴오프되는 P모스 트랜지스터들(PM24 내지 PM26)을 구비한다.
P모스 트랜지스터(PM22)는, 게이트가 이미션라인(EL1)과 접속된 출력노드(N9)에 접속되고, 드레인이 P모스 트랜지스터(PM16)의 드레인과 접속된 노드(N8)에 접속되고, 소스가 접지전압(VSS)이 인가되는 접지단에 접속됨과 아울러 P모스 트랜지스터들(PM23 내지 PM26)의 소스에 공통 접속된다. 이러한 P모스 트랜지스터(PM22)는 출력노드(N9)로부터 피드백된 하이레벨의 이미션신호가 게이트에 인가되면 턴오프되고, 반대로 출력노드(N9)로부터 피드백된 로우레벨의 이미션신호가 게이트에 인가되면 턴온되어 접지전압(VSS)을 노드들(N8, N11)로 스위칭시킨다.
P모스 트랜지스터(PM23)는, 게이트가 타이밍 컨트롤러(150)의 제 1 클럭단(미도시)에 접속되고, 소스가 접지전압(VSS)이 인가되는 접지단에 접속됨과 아울러 P모스 트랜지스터들(PM22, PM24 내지 PM26)의 소스에 공통 접속되고, 드레인이 노드들(N8, N11)에 접속됨과 아울러 P모스 트랜지스터(PM16)의 드레인에 공통 접속된 다. 이러한 P모스 트랜지스터(PM23)는 타이밍 컨트롤러(150)로부터 발생된 하이레벨의 클럭(CLK1)이 게이트에 인가되면 턴오프되고, 반대로 로우레벨의 클럭(CLK1)이 게이트에 인가되면 턴온되어 접지전압(VSS)을 노드들(N8, N11)로 스위칭시킨다.
P모스 트랜지스터(PM24)는, 게이트가 노드(N11)에 접속되고, 소스가 접지전압(VSS)이 인가되는 접지단에 접속됨과 아울러 P모스 트랜지스터들(PM22, PM23, PM25, PM26)의 소스에 공통 접속되고, 드레인이 출력노드(N9)에 접속됨과 아울러 P모스 트랜지스터들(PM17, PM18, PM25, PM26)의 드레인에 공통 접속된다. 이러한 P모스 트랜지스터(PM24)는 노드(N11)로부터 하이신호가 게이트에 인가되면 턴오프되고, 반대로 노드(N11)로부터 로우신호가 게이트에 인가되면 턴온되어 접지전압(VSS)을 이미션라인(EL1)과 접속된 출력노드(N9)로 스위칭시킨다.
P모스 트랜지스터(PM25)는, 게이트가 노드(N11)에 접속되고, 소스가 접지전압(VSS)이 인가되는 접지단에 접속됨과 아울러 P모스 트랜지스터들(PM22, PM23, PM24, PM26)의 소스에 공통 접속되고, 드레인이 출력노드(N9)에 접속됨과 아울러 P모스 트랜지스터들(PM17, PM18, PM24, PM26)의 드레인에 공통 접속된다. 이러한 P모스 트랜지스터(PM25)는 노드(N11)로부터 하이신호가 게이트에 인가되면 턴오프되고, 반대로 노드(N11)로부터 로우신호가 게이트에 인가되면 턴온되어 접지전압(VSS)을 이미션라인(EL1)과 접속된 출력노드(N9)로 스위칭시킨다.
P모스 트랜지스터(PM26)는, 게이트가 노드(N11)에 접속되고, 소스가 접지전압(VSS)이 인가되는 접지단에 접속됨과 아울러 P모스 트랜지스터들(PM22, PM23, PM24, PM25)의 소스에 공통 접속되고, 드레인이 출력노드(N9)에 접속됨과 아울러 P 모스 트랜지스터들(PM17, PM18, PM24, PM25)의 드레인에 공통 접속된다. 이러한 P모스 트랜지스터(PM26)는 노드(N11)로부터 하이신호가 게이트에 인가되면 턴오프되고, 반대로 노드(N11)로부터 로우신호가 게이트에 인가되면 턴온되어 접지전압(VSS)을 이미션라인(EL1)과 접속된 출력노드(N9)로 스위칭시킨다.
전류누설 방지부(213)는 게이트가 이미션라인(EL1)과 접속된 출력노드(N9)에 접속되고 소스가 P모스 트랜지스터들(PM16 내지 PM18)의 소스 및 P모스 트랜지스터들(PM19 내지 PM21)의 드레인과 공통 접속된 노드(N10)에 접속되고 드레인이 접지전압(VSS)이 걸리는 접지단에 접속된 P모스 트랜지스터(PM27)를 구비한다. 여기서, P모스 트랜지스터(PM27)는 출력노드(N9)로부터 피드백된 로우레벨의 이미션신호가 게이트에 인가되면 턴온되어 노드(N10)에 걸리는 전압을 접지로 스위칭시키고, 반대로 출력노드(N9)로부터 피드백된 하이레벨의 이미션신호가 게이트에 인가되면 턴오프되어 노드(N10)의 전압을 유지시켜 줌으로써, 고전위 전원전압(VDD)이 P모스 트랜지스터들(PM17 내지 PM20)을 통해 이미션라인(EL1)으로 스위칭되는 과정에서 발생되는 전류의 누설을 방지하여 준다.
부스트랩부(214)는 P모스 트랜지스터들(PM17 내지 PM20)을 통해 인가된 고전위 전원전압(VDD)이나 P모스 트랜지터들(PM24 내지 PM26)을 통해 인가된 접지전압(VSS)이 걸리는 출력노드(N9)와 P모스 트랜지스터들(PM24 내지 PM26)의 게이트에 접속됨과 아울러 P모스 트랜지스터들(PM22, PM23)을 통해 인가된 접지전압(VSS)이나 P모스 트랜지스터들(PM16, PM21)을 통해 인가된 고전위 전원전압(VDD)이 걸리는 노드(N11) 사이에 접속된 커패시터(C4)를 구비한다. 여기서, 커패시터(C4)는 출력 노드(N9)에 걸리는 접지전압(VSS)이 이미션라인(EL1)으로 완전히 출력되도록 P모스 트랜지스터들(PM24 내지 PM26)의 게이트에 접속된 노드(N11)의 전압을 부스트랩(Boostrap)시킨다. 즉, 커패시터(C4)는 접지전압(VSS)이 이미션라인(EL1)으로 공급되는 구간에서 노드(N11)의 전압을 부스트랩시켜 접지전압(VSS) 이하로 강하시킴으로써, 하이레벨의 스캔펄스가 게이트라인(GL1)에 공급되고 있는 구간에서 접지전압(VSS)이 P모스 트랜지터들(PM24 내지 PM26)을 통해 완전히 이미션라인(EL1)으로 출력되도록 하여 준다.
전압 홀딩부(215)는 P모스 트랜지스터들(PM16, PM21)을 통해 인가되는 고전위 전원전압(VDD)이나 P모스 트랜지스터들(PM22, PM23)을 통해 인가된 접지전압(VSS)이 걸리는 노드(N8)와 타이밍 컨트롤러(150)로부터 공급된 클럭(CLK2)이 걸리는 노드(N12) 사이에 접속된 커패시터(C5)를 구비한다. 여기서, 커패시터(C5)는 출력노드(N9)에 걸리는 접지전압(VSS)이 이미션라인(EL1)으로 완전히 출력되도록 부스트랩된 노드(N11)의 전압을 홀딩시켜줌과 이차적으로 부스트랩시킨다. 즉, 커패시터(C5)는 접지전압(VSS)이 이미션라인(EL1)으로 공급되는 구간에서 커패시터(C4)에 의해 부스트랩된 노드(N11)의 전압을 홀딩시킴과 아울러 이차적으로 부스트랩시켜 줌으로써, 접지전압(VSS)의 공급 구간에서 부스트랩된 노드(N11)의 전압이 P모스 트랜지스터들(PM24 내지 PM26)의 게이트에 인가되도록 한다.
전술한 바와 같이 제 1 인버터(210-1)는 게이트 구동부(130)의 제 1 구동셀(130-1)로부터 발생된 로우레벨의 스캔펄스가 게이트라인(GL1)을 통해 공급되면, 이 로우레벨의 스캔펄스에 의해 턴온되는 P모스 트랜지스터들(PM17 내지 PM20)을 통해 고전위 전원전압(VDD)을 이미션라인(EL1)으로 공급한다. 이때, 출력노드(N11)에 걸리는 고전위 전원전압(VDD)이 이미션라인(EL1)을 통해 픽셀로 공급됨과 동시에 피드백되어 P모스 트랜지스터들(PM22, PM27)의 게이트에 인가되기 때문에, 제 1 인버터(210-1)는 피드백 고전위 전원전압(VDD)에 의해 턴오프되는 P모스 트랜지스터(PM22)를 통한 접지전압(VSS)의 공급을 차단함과 동시에 로우레벨의 스캔펄스에 의해 턴온되는 P모스 트랜지스터들(PM16, PM21)을 통해 고전위 전원전압(VDD)을 노드들(N8, N11)로 공급함으로써, 노드(N11)에 걸리는 고전위 전원전압(VDD)에 의해 P모스 트랜지스터들(PM24 내지 PM26)이 턴오프되도록 한다. 이렇게, 게이트라인(GL1)에 공급된 로우레벨의 스캔펄스가 제 1 인버터(210-1)에 의해 하이레벨의 이미션신호로 반전되어 이미션라인(EL1)으로 공급되고 있는 동안에, 제 1 인버터(210-1)는 출력노드(N9)로부터 피드백된 하이레벨의 이미션신호에 의해 턴오프되는 P모스 트랜지스터(PM27)를 통해 노드(N10)에 걸리는 전압을 유지시켜 줌으로써, 고전위 전원전압(VDD)이 P모스 트랜지스터들(PM17 내지 PM20)을 통해 이미션라인(EL1)으로 스위칭되는 과정에서 발생되는 전류의 누설을 방지하여 준다.
그리고, 게이트 구동부(130)의 제 1 구동셀(130-1)로부터 발생된 하이레벨의 스캔펄스가 게이트라인(GL1)을 통해 공급되면, 제 1 인버터(210-1)는 하이레벨의 스캔펄스에 의해 P모스 트랜지스터들(PM17 내지 PM20)이 턴오프되도록 하여 고전위 전원전압(VDD)이 이미션라인(EL1)에 공급되는 것을 차단함과 아울러 하이레벨의 스캔펄스에 의해 P모스 트랜지스터들(PM16, PM21)이 턴오프되도록 하여 고전위 전원전압(VDD)이 노드들(N8, N11)에 공급되는 것을 차단한다. 이때, 출력노드(N11)에는 로우레벨의 이미션신호가 걸리고, 이 로우레벨의 이미션신호가 이미션라인(EL1)을 통해 픽셀로 공급됨과 동시에 피드백되어 P모스 트랜지스터들(PM22, PM27)의 게이트에 인가되기 때문에, 제 1 인버터(210-1)는 피드백 로우레벨의 이미션신호에 의해 턴온되는 P모스 트랜지스터(PM22)를 통해 접지전압(VSS)을 노드들(N8, N11)로 공급함으로써, 노드(N11)에 걸린 접지전압(VSS)에 의해 턴온되는 P모스 트랜지스터들(PM24 내지 PM26)을 통해 접지전압(VSS)이 이미션라인(EL1)으로 공급되도록 한다.
한편, 게이트라인(GL1)에 로우레벨의 스캔펄스가 공급되고 있는 동안에, 타이밍 컨트롤러(150)는 하이레벨의 클럭(CLK1)을 공급하여 P모스 트랜지스터(PM23)가 턴오프되도록 함으로써 커패시터(C4)의 부스트랩 기능이 정지되도록 함과 동시에, 타이밍 컨트롤러(150)는 하이레벨의 클럭(CLK2)을 공급하여 노드(N12)에 의해 걸리는 클럭(CLK2)에 의해 커패시터(C5)의 홀딩 및 부스트랩 기능이 정지되도록 한다.
그러나, 게이트라인(GL1)에 하이레벨의 스캔펄스가 공급되고 있는 동안에, 타이밍 컨트롤러(150)는 로우레벨과 하이레벨의 클럭(CLK1)을 교번적으로 공급하여 P모스 트랜지스터가(PM22)가 턴온/턴오프 상태를 교번적으로 유지하도록 함으로써 커패시터(C4)의 부스트랩 기능이 계속 유지되도록 함과 동시에, 타이밍 컨트롤러(150)는 로우레벨과 하이레벨의 클럭(CLK2)을 교번적으로 공급하여 노드(N12)에 의해 걸리는 클럭(CLK2)에 의해 커패시터(C5)의 홀딩 및 부스트랩 기능이 계속 유지되도록 한다.
상기한 바와 같이 본 발명은 이미션라인으로 공급되는 접지전압(VSS)을 피드백시켜 P모스 트랜지스터(PM22)을 구동시키고, 이렇게 구동된 P모스 트랜지스터(PM22)을 통해 스위칭되는 접지전압(VSS)에 의해 P모스 트랜지스터들(PM24, PM25, PM26)이 구동되도록 함으로써, P모스 트랜지스터들(PM24, PM25, PM26)의 소스-드레인 간의 전압 증가로 인한 광누설 전류의 증가 현상을 방지한다. 이에 따라, 본 발명은 각 픽셀의 P모스 트랜지스터(PM5)가 자신과 접속된 이미션라인을 통해 접지전압(VSS)을 충분히 공급받도록 함으로써 각 픽셀의 P모스 트랜지스터(PM5)가 완전히 구동되도록 하고, 이로 인해 P모스 트랜지스터(PM5)를 통해 구동전류를 공급받는 유기발광다이오드(OLED)가 충분히 구동전류를 공급받도록 하여 화면이 어두워지는 현상을 방지한다.
그리고, 본 발명은 타이밍 컨트롤러(150)로부터 공급되는 하나의 클럭(CLK1)을 이용하여 P모스 트랜지스터들(PM24, PM25, PM26)의 구동 접지전압(VSS)을 일차적으로 부스트랩시킴과 동시에 타이밍 컨트롤러(150)로부터 공급되는 다른 클럭(CLK2)을 이용하여 P모스 트랜지스터들(PM24, PM25, PM26)의 구동 접지전압(VSS)을 이차적으로 부스트랩시킴으로써, 본 발명은 각 픽셀의 P모스 트랜지스터(PM5)가 자신과 접속된 이미션라인을 통해 접지전압(VSS)을 충분히 공급받도록 함으로써 각 픽셀의 P모스 트랜지스터(PM5)가 완전히 구동되도록 하고, 이로 인해 P모스 트랜지스터(PM5)를 통해 구동전류를 공급받는 유기발광다이오드(OLED)가 충분히 구동전류를 공급받도록 하여 화면이 어두워지는 현상을 방지한다.
이상에서 설명한 바와 같이 본 발명은, 게이트라인으로 공급된 스캔펄스를 반전시켜 이미션신호를 공급하는 과정에서 피드백 신호에 따라 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 공급함으로써, 광누설 전류를 방지하고, 이로 인해 화면의 밝기를 항상 일정하게 유지할 수 있다.
또한, 본 발명은 게이트라인으로 공급된 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 공급하는 과정에서 로우레벨의 이미션신호의 공급을 제어하는 전압을 이중으로 부스트랩시킴으로써, 광누설 전류를 방지하고, 이로 인해 화면의 밝기를 항상 일정하게 유지할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (46)

  1. 다수의 게이트라인들, 다수의 이미션라인들 및 다수의 데이터라인들이 형성되고 그 교차부들에 매트릭스 타입으로 배치되는 다수의 픽셀들이 형성되는 표시패널;
    상기 다수의 이미션라인들에 공급되는 이미션신호의 공급을 제어하기 위한 타이밍 컨트롤러; 및
    상기 타이밍 컨트롤러의 제어에 따라, 상기 다수의 게이트라인들 중에 자신과 접속된 게이트라인을 통해 공급된 로우레벨의 스캔펄스를 반전시켜 하이레벨의 이미션신호를 상기 다수의 이미션라인들 중에 자신과 접속된 이미션라인으로 공급하고, 이미션라인이 접속된 출력측으로부터 피드백되는 이미션신호에 따라 자신과 접속된 상기 게이트라인을 통해 공급된 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 자신과 접속된 상기 이미션라인으로 공급하는 제 1 내지 제 n 인버터
    를 포함하는 유기발광다이오드 표시소자.
  2. 제 1 항에 있어서,
    상기 제 1 내지 제 n 인버터는 각각,
    자신과 접속된 상기 게이트라인을 통해 공급되는 로우레벨의 스캔펄스를 반전시켜 하이레벨의 이미션신호를 자신과 접속된 상기 이미션라인에 공급하기 위한 로우게이트 반전부; 및
    이미션라인이 접속된 출력측으로부터 피드백되는 이미션신호와 상기 타이밍 컨트롤러로부터 공급되는 제 1 클럭에 따라 자신과 접속된 상기 게이트라인을 통해 공급되는 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 자신과 접속된 상기 이미션라인에 공급하기 위한 하이게이트 반전부
    를 포함하는 유기발광다이오드 표시소자.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 로우게이트 반전부는,
    자신과 접속된 상기 게이트라인을 통해 공급되는 스캔펄스에 의해 턴온/턴오프되는 제 1 내지 제 6 P모스 트랜지스터들을 포함하고;
    상기 제 1 P모스 트랜지스터는, 게이트가 게이트라인에 접속되고, 드레인이 제 1 노드에 접속되고, 소스가 상기 제 2 P모스 트랜지스터의 드레인에 접속되고;
    상기 제 2 P모스 트랜지스터는, 게이트가 상기 제 1 P모스 트랜지스터와 접속된 게이트라인에 접속되고, 드레인이 상기 제 1 P모스 트랜지스터의 소스와 접속되고, 소스가 고전위 전원전압이 걸리는 전원단에 접속되고;
    상기 제 3 P모스 트랜지스터는, 게이트가 상기 제 1 P모스 트랜지스터와 접속된 게이트라인에 접속되고, 드레인이 이미션라인과 접속된 출력노드에 접속되고, 소스가 상기 제 4 P모스 트랜지스터의 드레인에 접속되고;
    상기 제 4 P모스 트랜지스터는, 게이트가 상기 제 1 P모스 트랜지스터와 접속된 게이트라인에 접속되고, 드레인이 상기 제 3 및 제 5 P모스 트랜지스터의 소스에 공통 접속되고, 소스가 고전위 전원전압이 걸리는 전원단에 접속되고;
    상기 제 5 P모스 트랜지스터는, 게이트가 상기 제 1 P모스 트랜지스터와 접속된 게이트라인에 접속되고, 드레인이 상기 출력노드에 접속됨과 아울러 상기 제 3 P모스 트랜지스터의 드레인에 공통 접속되고, 소스가 상기 제 6 P모스 트랜지스터의 드레인에 접속되고;
    상기 제 6 P모스 트랜지스터는, 게이트가 상기 제 1 P모스 트랜지스터와 접속된 게이트라인에 접속되고, 드레인이 상기 제 3 및 제 5 P모스 트랜지스터의 소스에 공통 접속되고, 소스가 고전위 전원전압이 걸리는 전원단에 접속됨과 아울러 상기 제 4 P모스 트랜지스터의 소스에 공통 접속되는 것을 특징으로 하는 유기발광다이오드 표시소자.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 4 항에 있어서,
    상기 하이게이트 반전부는,
    상기 출력노드로부터 피드백되는 이미션신호에 의해 턴온/턴오프되는 제 7 P모스 트랜지스터, 상기 제 1 클럭에 의해 턴온/턴오프되는 제 8 P모스 트랜지스터, 제 2 노드에 걸린 전압에 의해 턴온/턴오프되는 제 9 내지 11 P모스 트랜지스터를 포함하고;
    상기 제 7 트랜지스터는, 게이트가 상기 출력노드에 접속되고, 드레인이 상기 제 1 노드에 접속되고, 소스가 접지전압이 인가되는 접지단에 접속됨과 아울러 상기 제 8 내지 제 11 P모스 트랜지스터의 소스에 공통 접속되고;
    상기 제 8 P모스 트랜지스터는, 게이트가 상기 제 1 클럭을 인가받고, 소스가 접지전압이 인가되는 접지단에 접속됨과 아울러 상기 제 7, 제 9, 제 10 및 제 11 P모스 트랜지스터의 소스에 공통 접속되고, 드레인이 상기 제 1 및 제 2 노드에 접속되고;
    제 9 P모스 트랜지스터는, 게이트가 상기 제 2 노드에 접속되고, 소스가 접지전압이 인가되는 접지단에 접속됨과 아울러 상기 제 7, 제 8, 제 10 및 제 11 P모스 트랜지스터의 소스에 공통 접속되고, 드레인이 상기 출력노드에 접속됨과 아울러 상기 제 10 및 제 11 P모스 트랜지스터의 드레인에 공통 접속되고;
    상기 제 10 P모스 트랜지스터는, 게이트가 상기 제 2 노드에 접속되고, 소스가 접지전압이 인가되는 접지단에 접속됨과 아울러 상기 제 7, 제 8, 제 9 및 제 11 P모스 트랜지스터의 소스에 공통 접속되고, 드레인이 상기 출력노드에 접속됨과 아울러 상기 제 9 및 제 11 P모스 트랜지스터의 드레인에 공통 접속되고;
    상기 제 11 P모스 트랜지스터는, 게이트가 상기 제 2 노드에 접속되고, 소스가 접지전압이 인가되는 접지단에 접속됨과 아울러 상기 제 7 내지 제 10 P모스 트랜지스터의 소스에 공통 접속되고, 드레인이 상기 출력노드에 접속됨과 아울러 상기 제 9 및 제 10 P모스 트랜지스터의 드레인에 공통 접속되는 것을 특징으로 하는 유기발광다이오드 표시소자.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 11 항에 있어서,
    상기 제 1 내지 제 n 인버터는 각각,
    상기 하이게이트 반전부로부터 출력되는 로우레벨의 이미션신호의 출력을 제어하는 전압을 일차적으로 부스트랩시키기 위한 부스트랩부를 더 포함하고;
    상기 부스트랩부는,
    상기 출력노드와 제 2 노드 사이에 접속된 제 1 커패시터를 포함하는 유기발광다이오드 표시소자.
  17. 삭제
  18. 제 16 항에 있어서,
    상기 제 1 내지 제 n 인버터는 각각,
    상기 부스트랩부에 의해 부스트랩된 전압을 이차적으로 부스트랩시킴과 동시에 홀딩시키기 위한 전압 홀딩부를 더 포함하고;
    상기 전압 홀딩부는,
    상기 제 1 및 제 2 P모스 트랜지스터를 통해 인가되는 고전위 전원전압이나 상기 제 7 및 제 8 P모스 트랜지스터를 통해 인가된 접지전압이 걸리는 상기 제 1 노드와 상기 타이밍 컨트롤러로부터 공급된 제 2 클럭이 걸리는 제 4 노드 사이에 접속된 제 2 커패시터를 포함하는 유기발광다이오드 표시소자.
  19. 삭제
  20. 제 4 항에 있어서,
    상기 로우게이트 반전부에는 상기 제 2, 제 4 및 제 6 P모스 트랜지스터을 통해 스위칭된 고전위 전원전압이 걸리는 제 3 노드가 위치되되, 상기 제 3 노드는 상기 제 1, 제 3 및 제 5 P모스 트랜지스터의 소스와 상기 제 2, 제 4 및 제 6 P모스 트랜지스터의 드레인에 공통 접속되는 것을 특징으로 하는 유기발광다이오드 표시소자.
  21. 제 20 항에 있어서,
    상기 제 1 내지 제 n 인버터는 각각,
    상기 출력노드로부터 피드백되는 이미션신호에 따라 상기 로우게이트 반전부의 전류 누설을 방지하기 위한 전류누설 방지부를 더 포함하고;
    상기 전류누설 방지부는,
    게이트가 상기 출력노드에 접속되고 소스가 상기 제 3 노드에 접속되고 드레인이 접지전압이 걸리는 접지단에 접속된 제 12 P모스 트랜지스터를 포함하는 유기발광다이오드 표시소자.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 다수의 게이트라인들에 순차적으로 스캔펄스를 공급하는 단계;
    이미션신호의 공급을 제어하기 위한 제 1 및 제 2 클럭을 발생하는 단계;
    상기 다수의 게이트라인들을 통해 순차적으로 공급된 로우레벨의 스캔펄스를 반전시켜 하이레벨의 이미션신호를 다수의 이미션라인들에 순차적으로 공급하는 단계; 및
    이미션라인이 접속된 출력측으로부터 피드백되는 이미션신호와 상기 제 1 클럭에 따라, 상기 다수의 게이트라인들을 통해 순차적으로 공급된 하이레벨의 스캔펄스를 반전시켜 로우레벨의 이미션신호를 상기 다수의 이미션라인들에 순차적으로 공급하는 단계
    를 포함하는 유기발광다이오드 표시소자의 구동 방법.
  44. 제 43 항에 있어서,
    상기 하이레벨의 이미션신호 공급단계에서,
    출력측으로부터 피드백되는 이미션신호에 따라 전류 누설을 방지하는 것을 특징으로 하는 유기발광다이오드 표시소자의 구동 방법.
  45. 제 43 항에 있어서,
    상기 로우레벨의 이미션신호 공급단계에서,
    로우레벨의 이미션신호의 출력을 제어하는 전압을 일차적으로 부스트랩시키는 것을 특징으로 하는 유기발광다이오드 표시소자의 구동 방법.
  46. 제 45 항에 있어서,
    상기 로우레벨의 이미션신호 공급단계에서,
    일차적으로 부스트랩된 전압을 이차적으로 부스트랩시킴과 동시에 홀딩시키는 것을 특징으로 하는 유기발광다이오드 표시소자의 구동 방법.
KR1020060031960A 2006-04-07 2006-04-07 유기발광다이오드 표시소자 및 그의 구동 방법 KR101231846B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060031960A KR101231846B1 (ko) 2006-04-07 2006-04-07 유기발광다이오드 표시소자 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060031960A KR101231846B1 (ko) 2006-04-07 2006-04-07 유기발광다이오드 표시소자 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20070100545A KR20070100545A (ko) 2007-10-11
KR101231846B1 true KR101231846B1 (ko) 2013-02-08

Family

ID=38805403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031960A KR101231846B1 (ko) 2006-04-07 2006-04-07 유기발광다이오드 표시소자 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR101231846B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911982B1 (ko) 2008-03-04 2009-08-13 삼성모바일디스플레이주식회사 이미션 구동부 및 이를 이용한 유기전계발광 표시장치
WO2010062005A1 (en) 2008-11-28 2010-06-03 Lg Electronics Inc. Humidifier
KR101107163B1 (ko) 2010-05-25 2012-01-25 삼성모바일디스플레이주식회사 주사 구동부 및 이를 이용한 표시 장치
KR101479297B1 (ko) 2010-09-14 2015-01-05 삼성디스플레이 주식회사 주사 구동부 및 그를 이용한 유기전계발광 표시장치
KR101719187B1 (ko) 2010-09-14 2017-03-24 삼성디스플레이 주식회사 발광제어 구동부 및 그를 이용한 유기전계발광 표시장치
KR102595497B1 (ko) 2015-12-30 2023-10-30 엘지디스플레이 주식회사 Em 신호 제어 회로, em 신호 제어 방법 및 유기 발광 표시 장치
CN111768741A (zh) * 2020-06-24 2020-10-13 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050122690A (ko) * 2004-06-25 2005-12-29 삼성에스디아이 주식회사 게이트 구동부와 에미션 구동부를 구비하는 발광 표시장치
KR20060000436A (ko) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 발광 표시 장치
KR20060019872A (ko) * 2004-08-30 2006-03-06 삼성에스디아이 주식회사 발광 표시 장치, 그 구동방법 및 신호구동장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050122690A (ko) * 2004-06-25 2005-12-29 삼성에스디아이 주식회사 게이트 구동부와 에미션 구동부를 구비하는 발광 표시장치
KR20060000436A (ko) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 발광 표시 장치
KR20060019872A (ko) * 2004-08-30 2006-03-06 삼성에스디아이 주식회사 발광 표시 장치, 그 구동방법 및 신호구동장치

Also Published As

Publication number Publication date
KR20070100545A (ko) 2007-10-11

Similar Documents

Publication Publication Date Title
US11783781B2 (en) Organic light emitting display device
CN113838420B (zh) 像素电路、显示装置和驱动方法
JP4398413B2 (ja) スレッショルド電圧の補償を備えた画素駆動回路
KR100768047B1 (ko) 유기발광다이오드 표시소자 및 그의 구동 방법
KR101295877B1 (ko) 유기발광다이오드 표시장치 및 그의 구동 방법
TW202004725A (zh) 具有對氧化物電晶體臨限電壓的經降低敏感度之低再新率顯示像素之電子裝置
KR102721846B1 (ko) 표시 장치용 발광 제어부 및 이를 적용한 유기 발광 표시 장치
US8665182B2 (en) Emission control driver and organic light emitting display device using the same
US20120044231A1 (en) Method and apparatus for supplying power to a display apparatus
KR101310912B1 (ko) 유기발광다이오드 표시소자 및 그의 구동 방법
US20200342812A1 (en) Pixel driving circuit, driving method thereof, display device
CN108877669A (zh) 一种像素电路、驱动方法及显示装置
KR20210106052A (ko) 표시 장치
KR102089325B1 (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR101231846B1 (ko) 유기발광다이오드 표시소자 및 그의 구동 방법
US11922872B2 (en) Pixels, display device comprising pixels, and driving method therefor
KR100604057B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100846966B1 (ko) 레벨 쉬프터 및 이를 이용한 평판 표시장치
US11211003B2 (en) Display device having at least two emission enable periods per image frame and method of driving the same
KR20080030903A (ko) 유기발광다이오드 표시소자 및 그의 구동 방법
KR102380765B1 (ko) 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
KR20170080218A (ko) 유기발광표시장치의 동작방법
KR101330405B1 (ko) 유기발광다이오드 표시장치 및 그의 구동 방법
KR20090073688A (ko) 발광 표시 장치 및 그 구동 방법
KR20190031026A (ko) 시프트레지스터 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060407

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110405

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060407

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120430

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130204

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130205

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160128

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170116

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190114

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20200116

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20230116

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240115

Start annual number: 12

End annual number: 12