Nothing Special   »   [go: up one dir, main page]

KR101192781B1 - 액정표시장치의 구동회로 및 이의 구동방법 - Google Patents

액정표시장치의 구동회로 및 이의 구동방법 Download PDF

Info

Publication number
KR101192781B1
KR101192781B1 KR1020050092260A KR20050092260A KR101192781B1 KR 101192781 B1 KR101192781 B1 KR 101192781B1 KR 1020050092260 A KR1020050092260 A KR 1020050092260A KR 20050092260 A KR20050092260 A KR 20050092260A KR 101192781 B1 KR101192781 B1 KR 101192781B1
Authority
KR
South Korea
Prior art keywords
digital data
signal
data
data signal
liquid crystal
Prior art date
Application number
KR1020050092260A
Other languages
English (en)
Other versions
KR20070037054A (ko
Inventor
김종훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050092260A priority Critical patent/KR101192781B1/ko
Priority to JP2006163594A priority patent/JP5026744B2/ja
Priority to US11/475,914 priority patent/US20070075958A1/en
Priority to CNB2006101003163A priority patent/CN100498443C/zh
Publication of KR20070037054A publication Critical patent/KR20070037054A/ko
Application granted granted Critical
Publication of KR101192781B1 publication Critical patent/KR101192781B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 비교기의 오동작을 방지할 수 있는 액정표시장치의 구동회로에 관한 것으로, 화상을 표현하기 위한 디지털 데이터 신호를 출력함과 아울러, 상기 디지털 데이터 신호를 샘플링하기 위한 클럭신호를 출력하는 타이밍 콘트롤러; 상기 타이밍 콘트롤러로부터 클럭신호를 공급받아, 상기 클럭신호의 제 1 전압과 제 2 전압의 중간값을 갖는 기준전압을 출력하는 기준전압 발생부; 및, 상기 기준전압 발생부로부터의 기준전압과 상기 타이밍 콘트롤러로부터의 디지털 데이터 신호를 비교하고, 이 비교 결과에 따라 상기 입력된 디지털 데이터 신호의 크기를 미리 설정된 전압들 중 하나로 변조하여 데이터 드라이버 집적회로에 공급하는 비교기를 포함하여 구성되는 것이다.
액정표시장치, 데이터 복원부, 비교기, 기준전압 발생부

Description

액정표시장치의 구동회로 및 이의 구동방법{A driving circuit of liquid crystal display device and a method for driving the same}
도 1은 종래의 액정표시장치의 구동장치를 개략적으로 나타내는 도면
도 2는 도 1의 각 데이터 드라이버 집적회로에 구비된 데이터 복원부를 나타낸 도면
도 3은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면
도 4는 도 3의 타이밍 콘트롤러와 데이터 드라이버 집적회로들간의 결합관계를 나타낸 도면
도 5는 도 3의 각 데이터 집적회로에 구비된 데이터 복원부를 나타낸 도면
도 6은 도 5의 기준전압 발생부로부터 출력되는 기준전압의 파형을 도시한 도면
도 7은 도 3의 각 데이터 집적회로에 대한 상세 구성도
＊도면의 주요부에 대한 부호 설명
330 : 타이밍 콘트롤러 501 : 데이터 복원부
501a : 기준전압 발생부 501b : 비교기
444 : 데이터 전송라인 555 : 클럭 전송라인
Data : 디지털 데이터 신호 Vref : 기준전압
Data` : 변환된 디지털 데이터 신호
본 발명은 액정표시장치에 관한 것으로, 특히 비교기의 오동작을 방지할 수 있는 액정표시장치의 구동회로 및 이의 구동방법에 대한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 액정표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
평판 표시장치 중 액정표시장치는 다수의 데이터 라인과 다수의 게이트 라인에 의해 정의되는 영역에 다수의 액정셀이 배치되며 각 액정셀에 스위치(Switch) 소자인 박막트랜지스터(Thin Film Transistor)가 형성된 박막트랜지스터 기판과, 컬러필터(Color Filter)가 형성된 컬러필터 기판이 일정한 간격으로 유지되고 그 사이에 형성된 액정층을 포함한다. 이러한 액정표시장치는 데이터 신호에 따라 액정층에 전계를 형성하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 표시한다.
도 1은 종래의 액정표시장치의 구동장치를 개략적으로 나타내는 도면이다.
종래의 액정표시장치의 구동장치는, 도 1에 도시된 바와 같이, n개의 게이트 라인(GL1 내지 GLn)과 m개의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 액정셀을 포함하는 액정패널(110)과, 데이터 라인들(DL1 내지 DLm)에 아날로그 데이터 신호를 공급하기 위한 데이터 드라이버(140)와, 게이트 라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 드라이버(150)와, 외부로부터 입력되는 디지털 데이터 신호(Data)를 액정패널(110)의 구동에 알맞도록 정렬하여 데이터 드라이버(140)에 공급함과 아울러 데이터 드라이버(140)와 게이트 드라이버(150)를 제어하는 타이밍 컨트롤러(130)를 구비한다.
액정패널(110)은 n개의 게이트 라인(GL1 내지 GLn)과 m개의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 영역에 형성된 박막트랜지스터(TFT)와, 박막트랜지스터(TFT)에 접속되는 액정셀들을 구비한다. 박막트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 데이터 라인(DL1 내지 DLm)으로부터의 데이터 신호를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 서브 픽셀전극으로 구성되므로 등가적으로 액정 커패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 커패시터(Clc)에 충전된 데이터 신호를 다음 데이터 신호가 충전될 때까지 유지시키기 위하여 이전단 게이트 라인에 접속된 스토리지 커패시터(Cst)를 포함한다.
타이밍 컨트롤러(130)는 외부로부터 공급되는 디지털 데이터 신호(Data)를 액정패널(110)의 구동에 알맞도록 정렬하여 데이터 드라이버(140)에 공급한다. 또한, 타이밍 컨트롤러(130)는 외부로부터 입력되는 메인클럭(MCLK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 데이터 제어신호 (DCS)와 게이트 제어신호(GCS)를 생성하여 데이터 드라이버(140)와 게이트 드라이버(150) 각각의 구동 타이밍을 제어한다.
게이트 드라이버(150)는 타이밍 컨트롤러(130)로부터의 게이트 제어신호(GCS)에 응답하여 스캔펄스 즉, 게이트 하이펄스를 순차적으로 발생하는 쉬프트 레지스터를 포함한다. 이를 위해, 게이트 드라이버(150)는 상기 쉬프트 레지스터를 가지는 다수의 게이트 드라이버 집적회로를 구비한다.
상기 데이터 드라이버(140)는 액정패널(110)의 데이터 라인들(DL) 각각에 아날로그 데이터 신호를 공급하기 위한 다수의 데이터 드라이버 집적회로를 구비한다.
각 데이터 드라이버 집적회로는 타이밍 컨트롤러(130)로부터 공급되는 데이터 제어신호(DCS)에 따라 타이밍 컨트롤러(130)로부터 정렬된 디지털 데이터 신호(Data)를 아날로그 데이터 신호로 변환하여 게이트 라인들(GL1 내지 GLn)에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 아날로그 데이터 신호를 데이터 라인들(DL1 내지 DLm)로 공급한다. 즉, 각 데이터 드라이버 집적회로는 데이터 신호(Data)의 계조수에 대응되는 서로 다른 전압값을 가지는 다수의 감마전압을 생성하고, 디지털 데이터 신호(Data)의 계조값에 따라 하나의 감마전압을 상기 아날로그 데이터 신호로 선택하여 데이터 라인들(DL1 내지 DLm)로 공급한다.
이와 같은, 종래의 액정표시장치의 구동장치에서 CMOS 인터페이스 방식에 따라 타이밍 컨트롤러(130)는 외부로부터의 디지털 데이터 신호(Data)를 TTL/CMOS 레벨로 변환하고, 변환된 디지털 데이터 신호(Data)를 1 포트 대 1 포트 또는 1 포트 대 2 포트 방식으로 데이터 드라이버(140)로 병렬 전송한다.
한편, 상기 타이밍 콘트롤러(130)로부터 출력되는 디지털 데이터 신호(Data)의 크기는 약 0.6 내지 1.5V이다. 이와 같이 상기 타이밍 콘트롤러(130)는 상기 디지털 데이터 신호(Data)의 크기를 일반적인 3.3V가 아닌 이보다 낮은 전압의 레벨로 낮춤으로써, 상기 디지털 데이터 신호(Data)를 100MHz 이상의 고속으로 전송할 수 있다. 또한, 상기 타이밍 콘트롤러(130)는 디지털 데이터 신호(Data)의 전압 레벨을 낮춤으로써, 상기 디지털 데이터 신호(Data)가 상기 데이터 전송라인을 지나갈 때 발생하는 EMI(Electromgnetic Interference)의 크기도 줄일 수 있다.
이와 같이 상기 타이밍 콘트롤러(130)로부터 출력된 디지털 데이터 신호(Data)는 각 데이터 드라이버 집적회로에 공급되는데, 이때 각 데이터 드라이버 집적회로는 자신에게 공급된 상기 디지털 데이터 신호(Data)의 전압 레벨을 3.3V의 크기로 복원한다. 이를 위해, 상기 각 데이터 드라이버 집적회로는 상기 0.6 내지 1.5V의 전압 레벨을 갖는 디지털 데이터 신호(Data)를 원래의 3.3V의 크기로 복원시키는 데이터 복원부를 구비한다.
상기 데이터 복원부를 좀 더 구체적으로 설명하면 다음과 같다.
도 2는 도 1의 각 데이터 드라이버 집적회로에 구비된 데이터 복원부를 나타낸 도면이다.
데이터 복원부(201)는, 도 2에 도시된 바와 같이, 기준전압(Vref)을 발생하는 기준전압 발생부(201a)와, 상기 기준전압 발생부(201a)로부터 제공된 기준전압(Vref)과 타이밍 콘트롤러(130)로부터 제공된 디지털 데이터 신호(Data)간의 크기 를 비교하고, 이 비교 결과에 따라 하이논리의 디지털 데이터 신호(Data) 및 로우논리의 디지털 데이터 신호(Data) 중 하나를 선택하여 출력하는 비교기(201b)를 포함한다.
즉, 상기 비교기(201b)는 데이터 전송라인(222)을 통해 공급되는 디지털 데이터 신호(Data)를 비트별로 입력받으며, 이 입력된 각 비트에 해당하는 전압을 상기 기준전압(Vref)과 비교한다. 그리고, 상기 비트의 전압이 상기 기준전압(Vref)보다 클 경우(즉, 상기 비트가 하이논리의 디지털 데이터 값을 갖는 경우) 상기 비트의 전압을 미리 설정된 하이레벨 전압으로 출력하고, 상기 비트의 전압이 상기 기준전압(Vref)보다 작을 경우(즉, 상기 비트가 로우논리의 디지털 데이터 값을 갖는 경우) 상기 비트의 전압을 미리 설정된 로우레벨 전압으로 출력한다.
상기 하이레벨 전압의 크기는, 상술한 바와 같이, 3.3V이다. 그리고, 상기 로우레벨 전압의 크기는 0V이다. 결국, 상기 디지털 데이터 신호(Data)는 상기 비교기(201b)를 거치면서 각 비트의 크기가 원래의 전압 레벨(3.3V)로 복원된 디지털 데이터 신호(Data`)로 변환된다.
이러한 비교기(201b)가 정밀하게 동작하기 위해서는, 상기 비교기(201b)에 입력되는 기준전압(Vref)의 크기가 상기 타이밍 콘트롤러(130)로부터 출력된 디지털 데이터 신호(Data)의 중간값에 해당하는 전압으로 유지되어야 한다. 즉, 상기 기준전압(Vref)은 상기 하이논리의 디지털 데이터 값을 갖는 비트와 로우논리의 디지털 데이터 값을 갖는 비트간의 중간값을 가지고 있어야 한다. 이와 같이 상기 기준전압(Vref)이 상술한 크기로 유지되지 않으면, 상기 비교기(201b)는 오동작을 일 으키게 된다.
한편, 상기 타이밍 콘트롤러(130)로부터 출력된 디지털 데이터 신호(Data)는 상기 데이터 전송라인(222)을 통과하면서 상기 데이터 전송라인(222)의 저항 및 커패시턴스 성분에 의해 왜곡된다. 따라서, 디지털 데이터 신호(Data)의 각 비트의 전압이 의도했던 크기보다 더 작아지거나 또는 더 커지게 된다. 앞서 상술한 바와 같이, 상기 기준전압(Vref)의 크기는 고정되어 있기 때문에, 이와 같이 상기 디지털 데이터 신호(Data)의 크기가 변화하게 되면 상기 기준전압(Vref)은 상기 디지털 데이터 신호(Data)의 중간값에 해당하는 값을 가질 수 없게 된다. 이에 따라, 상기 비교기(201b)는 오동작을 일으키게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 디지털 데이터 신호를 샘플링하기 위한 클럭신호에 따라 기준전압의 크기를 계속적으로 변화시킴으로써, 상기 기준전압의 크기를 항상 디지털 데이터 신호의 중간값으로 유지시킬 수 있는 액정표시장치의 구동부 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동회로는, 화상을 표현하기 위한 디지털 데이터 신호를 출력함과 아울러, 상기 디지털 데이터 신호를 샘플링하기 위한 클럭신호를 출력하는 타이밍 콘트롤러; 상기 타이밍 콘트롤러로부터 클럭신호를 공급받아, 상기 클럭신호의 제 1 전압과 제 2 전압의 중간값을 갖는 기준전압을 출력하는 기준전압 발생부; 및, 상기 기준전압 발생부로부터의 기준전압과 상기 타이밍 콘트롤러로부터의 디지털 데이터 신호를 비교하고, 이 비교 결과에 따라 상기 입력된 디지털 데이터 신호의 크기를 미리 설정된 전압들 중 하나로 변조하여 데이터 드라이버 집적회로에 공급하는 비교기를 포함하여 구성됨을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동방법은, 화상을 표시하기 위한 액정패널을 갖는 액정표시장치의 구동방법에 있어서, 화상을 표현하기 위한 디지털 데이터 신호를 출력하는 단계; 상기 디지털 데이터 신호를 샘플링하기 위한 클럭신호를 출력하는 단계; 상기 클럭신호의 제 1 전압과 제 2 전압의 중간값을 갖는 기준전압을 출력하는 단계; 상기 기준전압과 상기 디지털 데이터 신호를 비교하는 단계; 및, 상기 비교 결과에 따라 상기 디지털 데이터 신호의 크기를 미리 설정된 전압들 중 하나로 변조하여 출력하는 단계를 포함하여 이루어짐을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.
본 발명의 실시예에 따른 액정표시장치는, 도 3에 도시된 바와 같이, 화상을 표시하는 표시부(312)를 갖는 액정패널(310)과; 상기 액정패널(310)에 스캔펄스를 공급하기 위한 다수의 게이트 드라이버 집적회로(350)와; 상기 액정패널에 아날로그 데이터 신호를 공급하기 위한 다수의 데이터 드라이버 집적회로(340)와; 외부로 부터 입력되는 디지털 데이터 신호(Data)를 액정패널(310)의 구동에 알맞도록 정렬하여 각 데이터 드라이버 집적회로(340)에 공급함과 아울러 각 데이터 드라이버 집적회로(340)와 각 게이트 드라이버 집적회로(350)를 제어하는 타이밍 컨트롤러(330)를 구비한다.
또한, 본 발명의 실시예에 따른 액정표시장치는 상기 타이밍 콘트롤러(330)와 전원회로(도시되지 않음)가 실장된 인쇄회로기판(Printed Circuit Board)(320)과, 각 데이터 드라이버 집적회로(340)가 실장되어 인쇄회로기판(320)과 액정패널(310)간에 부착되는 다수의 데이터 테이프 캐리어 패키지(Tape Carrier package; 이하, TCP라 함)(341)와; 각 게이트 드라이버 집적회로(350)가 실장되어 액정패널(310)에 부착되는 다수의 게이트 TCP(351)를 더 구비한다.
액정패널(310)은 매트릭스 형태로 형성된 액정셀들(LC)의 광투과율을 조절하여 화상을 표시한다. 각 액정셀(LC)은 게이트 라인(GL)과 데이터 라인(DL)의 교차점에 접속된 스위칭 소자인 박막트랜지스터(TFT)를 포함한다. 데이터 라인들(DL)은 각 데이터 드라이버 집적회로(340)로부터 아날로그 데이터 신호를 공급받는다.
각 데이터 TCP(341)는 TAB(Tape Automated Bonding) 방식에 의해 인쇄회로기판(320)과 액정패널(310)간에 부착된다. 이때, 각 데이터 TCP(341)의 입력패드들은 인쇄회로기판(320)에 전기적으로 접속되고, 출력패드들은 액정패널(310)의 데이터 패드에 전기적으로 접속된다. 이러한, 각 데이터 TCP(341) 상에는 데이터 드라이버 집적회로(340)가 실장된다.
각 게이트 TCP(341)는 TAB 방식에 의해 액정패널(310)의 게이트 패드에 전기 적으로 접속된다. 이러한, 각 게이트 TCP(341) 상에는 게이트 드라이버 집적회로(350)가 실장된다.
인쇄회로기판(320)에는 타이밍 콘트롤러(330), 전원회로, 및 각 데이터 드라이버 집적회로(340)에 기준 감마전압을 공급하기 위한 기준 감마전압 생성부(도시되지 않음) 등이 실장된다. 또한, 인쇄회로기판(320)에는 각 구성요소들간의 전기적인 접속을 이루는 신호배선들(도시되지 않음)이 형성된다.
타이밍 콘트롤러(330)는 유저 커넥터(도시되지 않음)를 통해 외부로부터 입력되는 메인클럭(MCLK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 각 데이터 드라이버 집적회로(340)와 각 게이트 드라이버 집적회로(350)의 구동 타이밍을 제어한다.
여기서, 상기 타이밍 콘트롤러(330)와 상기 데이터 드라이버 집적회로(340)간의 연결관계를 좀 더 구체적으로 설명하면 다음과 같다.
도 4는 도 3의 타이밍 콘트롤러와 데이터 드라이버 집적회로들간의 결합관계를 나타낸 도면이다.
도 4에 도시된 바와 같이, 상기 타이밍 콘트롤러(330)와 각 데이터 드라이버 집적회로(340)들간은 다수의 데이터 전송라인(444) 및 다수의 제어신호 전송라인(424)을 통해 연결된다. 여기서, 상기 다수의 제어신호 전송라인(424)은, 상기 디지털 데이터 신호(Data)를 샘플링하는데 필요한 클럭신호를 전송하는 클럭전송 라인을 포함한다.
이에 따라, 각 데이터 드라이버 집적회로(340)는 다수의 제어신호 전송라인(424)을 통해 상기 타이밍 콘트롤러(330)로부터 공급되는 데이터 제어신호(DCS)에 따라 순차적으로 구동되며, 이때 상기 각 데이터 드라이버 집적회로(340)는 다수개의 데이터 전송라인(444)을 통해 상기 타이밍 콘트롤러(330)로부터 디지털 데이터 신호(Data)를 수신한다. 그리고, 각 데이터 드라이버 집적회로(340)는 자신에게 공급된 디지털 데이터 신호(Data)를 아날로그 신호로 변환하여 액정패널(310)의 데이터 라인(DL)들에 공급한다.
한편, 상기 타이밍 콘트롤러(330)로부터 출력되는 디지털 데이터 신호(Data)의 크기는 약 0.6 내지 1.5V이다. 이와 같이 상기 타이밍 콘트롤러(330)는 상기 디지털 데이터 신호(Data)의 크기를 일반적인 3.3V가 아닌 이보다 낮은 전압의 레벨로 낮춤으로써, 상기 디지털 데이터 신호(Data)를 100MHz 이상의 고속으로 전송할 수 있다. 또한, 상기 타이밍 콘트롤러(330)는 상기 디지털 데이터 신호(Data)의 전압 레벨을 낮춤으로써, 상기 디지털 데이터 신호(Data)가 상기 데이터 전송라인(444)을 지나갈 때 발생하는 EMI(Electromgnetic Interference)의 크기도 줄일 수 있다.
이와 같이 상기 타이밍 콘트롤러(330)로부터 출력된 디지털 데이터 신호(Data)는 각 데이터 드라이버 집적회로(340)에 공급되는데, 이때 각 데이터 드라이버 집적회로(340)는 자신에게 공급된 상기 디지털 데이터 신호(Data)의 전압 레벨을 3.3V의 크기로 복원한다. 이를 위해, 상기 각 데이터 드라이버 집적회로(340)는 상기 0.6 내지 1.5V의 전압 레벨을 갖는 디지털 데이터 신호(Data)를 원래의 3.3V 의 크기로 복원시키는 데이터 복원부를 구비한다.
여기서, 상기 데이터 복원부를 좀 더 구체적으로 설명하면 다음과 같다.
도 5는 도 3의 각 데이터 집적회로에 구비된 데이터 복원부를 나타낸 도면이다.
데이터 복원부(501)는, 도 5에 도시된 바와 같이, 기준전압 발생부(501a)와 비교기(501b)를 포함한다. 상기 기준전압 발생부(501a)는, 타이밍 콘트롤러(330)로부터 클럭신호(CLK)를 공급받아 이 클럭신호(CLK)의 하이논리전압과 로우논리전압 사이의 중간값을 기준전압(Vref)으로서 출력한다. 그리고, 상기 비교기(501b)는, 상기 기준전압 발생부(501a)로부터의 기준전압(Vref)과 상기 타이밍 콘트롤러(330)로부터의 디지털 데이터 신호(Data)의 크기를 비교하고, 이 비교 결과에 따라 하이레벨의 전압 또는 로우레벨의 전압 중 하나를 선택하여 출력한다.
즉, 상기 비교기(501b)는 데이터 전송라인(444)을 통해 공급되는 디지털 데이터 신호(Data)를 비트별로 입력받으며, 이 입력된 각 비트에 해당하는 전압을 상기 기준전압(Vref)과 비교한다. 그리고, 상기 비트의 전압이 상기 기준전압(Vref)보다 클 경우(즉, 상기 비트가 하이논리전압을 나타내는 경우) 상기 비트의 전압을 미리 설정된 하이레벨 전압으로 출력하고, 상기 비트의 전압이 상기 기준전압(Vref)보다 작을 경우(즉, 상기 비트가 로우논리전압을 갖는 경우) 상기 비트의 전압을 미리 설정된 로우레벨 전압으로 출력한다.
상기 하이레벨 전압의 크기는, 상술한 바와 같이, 3.3V이다. 그리고, 상기 로우레벨 전압의 크기는 0V이다. 결국, 상기 디지털 데이터 신호(Data)는 상기 비 교기(501b)를 거치면서 각 비트의 크기가 원래의 전압 레벨(3.3V)로 복원된 디지털 데이터 신호(Data`)로 변환된다.
한편, 상술한 바와 같이, 상기 타이밍 콘트롤러(330)로부터 출력된 디지털 데이터 신호(Data)는 상기 데이터 전송라인(444)을 통과하면서 상기 데이터 전송라인(444)의 저항 및 커패시턴스 성분에 의해 왜곡된다. 따라서, 디지털 데이터 신호(Data)의 각 비트의 전압이 의도했던 크기보다 더 작아지거나 또는 더 커지게 될 수 있다.
본 발명에서는 상기 디지털 데이터 신호(Data)의 왜곡에 따른 비교기(501b)의 오동작을 방지하기 위하여 상기 기준전압(Vref)을 상기 왜곡에 따라 변화시켜 이를 방지한다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
도 6은 도 5의 기준전압 발생부로부터 출력되는 기준전압의 파형을 도시한 도면이다.
먼저, 상기 디지털 데이터 신호(Data)의 크기와 상기 클럭신호(CLK)의 크기는 동일하다. 즉, 상기 디지털 데이터 신호(Data)에서 하이논리전압을 나타내는 비트들의 전압과 상기 클럭신호(CLK)에서 하이논리전압을 나타내는 비트들의 전압 크기는 동일하며, 상기 디지털 데이터 신호(Data)에서 로우논리전압을 나타내는 비트들이 전압과 상기 클럭신호(CLK)에서 로우논리전압을 나타내는 비트들의 전압 크기는 동일하다.
한편, 상기 각 데이터 전송라인(444)과 각 클럭 전송라인(555)의 길이는 거의 동일하며, 또한 서로 인접하도록 배열되어 있기 때문에, 상기 각 데이터 전송라 인(444)을 따라 전송되는 디지털 데이터 신호(Data)와 상기 각 클럭 전송라인(555)을 따라 전송되는 클럭신호(CLK)는 거의 같은 저항 성분 및 커패시턴스 성분에 의해 왜곡된다. 즉, 상기 디지털 데이터 신호(Data)의 피크간 전압(peak to peak voltage)의 변화와 상기 클럭신호(CLK)의 피크간 전압(peak to peak voltage)의 변화는 거의 동일하다. 따라서, 상기 클럭신호(CLK)의 변화를 알면 상기 디지털 데이터 신호(Data)의 변화를 간접적으로 알 수 있다.
본 발명에서의 기준전압 발생부(501a)는 상기 클럭신호(CLK)를 공급받아 주기적으로 이의 클럭신호(CLK)의 크기를 감지한다. 즉, 상기 기준전압 발생부(501a)는 상기 클럭신호(CLK)의 하이논리전압과 로우논리전압간의 크기를 판독하고, 이 판독된 결과에 따라 상기 하이논리전압과 로우논리전압간의 중간값을 갖는 기준전압(Vref)을 발생한다. 따라서, 상기 클럭신호(CLK)의 크기가 변화하더라도, 도 6에 도시된 바와 같이, 상기 기준전압 발생부(501a)로부터 발생된 기준전압(Vref)은 항상 상기 클럭신호(CLK)의 하이논리전압과 로우논리전압 사이의 중간값을 갖게 된다.
상술한 바와 같이, 상기 클럭신호(CLK)의 변화는 결국 상기 디지털 데이터 신호(Data)의 변화를 그대로 반영하므로, 상기 기준전압(Vref)은 항상 상기 디지털 데이터 신호(Data)의 하이논리전압과 로우논리전압 사이의 중간값을 나타내게 된다.
한편, 각 데이터 드라이버 집적회로(340)는 상기 데이터 복원부(501) 이외에도 다음과 같은 구성요소를 더 포함한다.
도 7은 도 3의 각 데이터 집적회로에 대한 상세 구성도이다.
각 데이터 드라이버 집적회로(340)는, 도 7에 도시된 바와 같이, 상술한 데이터 복원부(501)와, 상기 타이밍 콘트롤러(330)로부터의 데이터 제어신호(DCS) 중 상기 클럭신호(CLK) 및 소스 스타트 펄스(SSP)를 이용하여 샘플링 신호를 발생하는 쉬프트 레지스터(700)와, 상기 샘플링 신호에 따라 데이터 복원부(720)로부터 공급되는 1라인분의 디지털 데이터 신호(Data)를 순차적으로 샘플링하는 제 1 래치(730)와, 데이터 제어신호(DCS) 중 소스 출력 인에이블 신호(SOE)에 따라 제 1 래치(730)에 의해 샘플링된 1 라인분의 디지털 데이터 신호(Data)를 동시에 출력하는 제 2 래치(740)와, 제 2 래치(740)로부터 공급되는 1라인분의 디지털 데이터 신호(Data)를 아날로그 데이터 신호로 변환하여 액정패널(310)의 각 데이터 라인(DL1 내지 DLm)에 공급하는 디지털-아날로그 변환기(750)를 구비한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치의 구동회로 및 이의 구동방법에는 다음과 같은 효과가 있다.
본 발명에 따른 액정표시장치의 구동회로에 구비된 기준전압 발생부는 클럭신호의 크기를 판독하고, 이 판독된 결과에 따라 기준전압의 크기를 변동시켜 출력 한다. 이때, 상기 클럭신호의 변화는 디지털 데이터 신호의 변화를 반영하므로, 상기 기준전압 발생부로부터 출력된 기준전압은 상기 디지털 데이터 신호의 크기에 따라 유동적으로 변화하게 된다. 결국, 상기 디지털 데이터 신호의 크기가 왜곡되더라도 상기 기준전압은 항상 상기 디지털 데이터 신호의 중간값으로 유지된다. 따라서, 본 발명에 따른 액정표시장치의 구동회로는 상기 기준전압을 공급받는 비교기의 오동작을 방지할 수 있다.

Claims (4)

  1. 화상을 표현하기 위한 디지털 데이터 신호를 출력함과 아울러, 상기 디지털 데이터 신호를 샘플링하기 위한 클럭신호를 출력하는 타이밍 콘트롤러;
    상기 타이밍 콘트롤러로부터 클럭신호를 공급받아, 상기 클럭신호의 제 1 전압과 제 2 전압의 중간값을 갖는 기준전압을 출력하는 기준전압 발생부; 및,
    상기 기준전압 발생부로부터의 기준전압과 상기 타이밍 콘트롤러로부터의 디지털 데이터 신호를 비교하고, 이 비교 결과에 따라 상기 입력된 디지털 데이터 신호의 크기를 미리 설정된 전압들 중 하나로 변조하여 데이터 드라이버 집적회로에 공급하는 비교기를 포함하여 구성됨을 특징으로 하는 액정표시장치의 구동회로.
  2. 제 1 항에 있어서,
    상기 데이터 드라이버 집적회로는,
    상기 타이밍 콘트롤러로부터의 클럭신호 및 소스 스타트 펄스를 사용하여 샘플링 신호를 발생하는 쉬프트 레지스터;
    상기 샘플링 신호에 따라 상기 비교기로부터의 디지털 데이터 신호를 래치하는 래치부; 및,
    상기 래치부로부터의 디지털 데이터 신호를 아날로그 신호로 변환하여 액정패널에 공급하는 디지털-아날로그 변환부를 더 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 구동회로.
  3. 화상을 표시하기 위한 액정패널을 갖는 액정표시장치의 구동방법에 있어서,
    화상을 표현하기 위한 디지털 데이터 신호를 출력하는 단계;
    상기 디지털 데이터 신호를 샘플링하기 위한 클럭신호를 출력하는 단계;
    상기 클럭신호의 제 1 전압과 제 2 전압의 중간값을 갖는 기준전압을 출력하는 단계;
    상기 기준전압과 상기 디지털 데이터 신호를 비교하는 단계; 및,
    상기 비교 결과에 따라 상기 디지털 데이터 신호의 크기를 미리 설정된 전압들 중 하나로 변조하여 출력하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 구동방법.
  4. 제 3 항에 있어서,
    클럭신호 및 소스 스타트 펄스를 사용하여 샘플링 신호를 발생하는 단계;
    상기 샘플링 신호에 따라 상기 디지털 데이터 신호를 래치하는 단계; 및,
    상기 래치된 디지털 데이터 신호를 아날로그 신호로 변환하여 액정패널에 공급하는 단계를 더 포함하여 이루어짐을 특징으로 하는 액정표시장치의 구동방법.
KR1020050092260A 2005-09-30 2005-09-30 액정표시장치의 구동회로 및 이의 구동방법 KR101192781B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050092260A KR101192781B1 (ko) 2005-09-30 2005-09-30 액정표시장치의 구동회로 및 이의 구동방법
JP2006163594A JP5026744B2 (ja) 2005-09-30 2006-06-13 液晶表示装置
US11/475,914 US20070075958A1 (en) 2005-09-30 2006-06-28 Liquid crystal display device and method for driving the same
CNB2006101003163A CN100498443C (zh) 2005-09-30 2006-06-30 液晶显示器件及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092260A KR101192781B1 (ko) 2005-09-30 2005-09-30 액정표시장치의 구동회로 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20070037054A KR20070037054A (ko) 2007-04-04
KR101192781B1 true KR101192781B1 (ko) 2012-10-18

Family

ID=37901412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092260A KR101192781B1 (ko) 2005-09-30 2005-09-30 액정표시장치의 구동회로 및 이의 구동방법

Country Status (4)

Country Link
US (1) US20070075958A1 (ko)
JP (1) JP5026744B2 (ko)
KR (1) KR101192781B1 (ko)
CN (1) CN100498443C (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773104B2 (en) * 2006-09-13 2010-08-10 Himax Technologies Limited Apparatus for driving a display and gamma voltage generation circuit thereof
KR101385094B1 (ko) 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
US8493300B2 (en) * 2008-03-11 2013-07-23 Atmel Corporation Architecture and technique for inter-chip communication
US8378957B2 (en) * 2008-04-28 2013-02-19 Atmel Corporation Methods and circuits for triode region detection
US8581810B2 (en) * 2008-03-11 2013-11-12 Atmel Corporation Methods and circuits for self-calibrating controller
US8314572B2 (en) * 2008-06-24 2012-11-20 Atmel Corporation Apparatus and methodology for enhancing efficiency of a power distribution system having power factor correction capability by using a self-calibrating controller
KR101514963B1 (ko) * 2008-12-30 2015-05-11 주식회사 동부하이텍 데이터 수신 장치 및 방법
US8441199B2 (en) * 2009-03-23 2013-05-14 Atmel Corporation Method and apparatus for an intelligent light emitting diode driver having power factor correction capability
KR101363136B1 (ko) * 2009-05-15 2014-02-14 엘지디스플레이 주식회사 액정표시장치
JP2011090240A (ja) * 2009-10-26 2011-05-06 Panasonic Corp 画像表示装置及び画像表示方法
CN103996388B (zh) 2014-05-04 2016-07-06 京东方科技集团股份有限公司 信号校正方法和信号校正装置
KR102262599B1 (ko) * 2014-12-11 2021-06-09 엘지디스플레이 주식회사 표시장치용 구동회로
CN106297721A (zh) * 2016-10-26 2017-01-04 深圳市华星光电技术有限公司 液晶面板驱动电路及液晶显示装置
KR102637501B1 (ko) * 2016-12-22 2024-02-15 엘지디스플레이 주식회사 표시 장치
CN107967905A (zh) * 2018-01-02 2018-04-27 京东方科技集团股份有限公司 验证显示面板时序信号的装置、方法以及显示面板和设备
TWI669696B (zh) * 2018-02-09 2019-08-21 友達光電股份有限公司 像素偵測與校正電路、包含其之像素電路，以及像素偵測與校正方法
TWI665652B (zh) * 2018-04-30 2019-07-11 瑞鼎科技股份有限公司 源極驅動器及其操作方法
CN109036322B (zh) * 2018-09-26 2023-11-03 北京集创北方科技股份有限公司 输入缓冲器、控制方法、驱动装置以及显示装置
CN110379396B (zh) * 2019-06-17 2022-03-25 北京集创北方科技股份有限公司 伽马电压产生方法、产生电路、源极驱动电路、驱动芯片以及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000147453A (ja) 1998-11-17 2000-05-26 Casio Comput Co Ltd 液晶表示駆動装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4236774C2 (de) * 1992-10-30 1995-04-06 Siemens Ag Schnurlos-Telekommunikationsgerät
JP2871443B2 (ja) * 1994-02-04 1999-03-17 日本電気株式会社 インタフェース回路
JPH10327202A (ja) * 1997-03-27 1998-12-08 Sapiensu:Kk ディジタル放送用受信機から出力されるディジタルデータの入力装置
JP3576382B2 (ja) * 1997-10-31 2004-10-13 シャープ株式会社 インターフェース回路及び液晶駆動回路
JP2000049575A (ja) * 1998-07-30 2000-02-18 Nec Corp インタフェース回路
KR100358644B1 (ko) * 1999-01-05 2002-10-30 삼성전자 주식회사 듀얼 시프트 클록 배선을 가지는 액정 표시 장치
US6278312B1 (en) * 1999-02-24 2001-08-21 Intel Corporation Method and apparatus for generating a reference voltage signal derived from complementary signals
KR20000074515A (ko) * 1999-05-21 2000-12-15 윤종용 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법
KR100596965B1 (ko) * 2000-03-17 2006-07-04 삼성전자주식회사 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법
JP3618086B2 (ja) * 2000-07-24 2005-02-09 シャープ株式会社 複数の列電極駆動回路および表示装置
DE10216615C1 (de) * 2002-04-15 2003-11-13 Infineon Technologies Ag Verfahren und Vorrichtung zur Erzeugung einer Referenzspannung
CN100514945C (zh) * 2002-08-28 2009-07-15 松下电器产业株式会社 数据接收发送系统
JP4327493B2 (ja) * 2003-04-18 2009-09-09 Ｎｅｃエレクトロニクス株式会社 液晶表示装置における信号伝送回路
JP4327504B2 (ja) * 2003-05-29 2009-09-09 Ｎｅｃエレクトロニクス株式会社 トランスミッタ回路、伝送回路及び駆動装置
KR100965598B1 (ko) * 2003-12-11 2010-06-23 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
KR100604829B1 (ko) * 2004-01-14 2006-07-28 삼성전자주식회사 디스플레이 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000147453A (ja) 1998-11-17 2000-05-26 Casio Comput Co Ltd 液晶表示駆動装置

Also Published As

Publication number Publication date
JP2007102173A (ja) 2007-04-19
JP5026744B2 (ja) 2012-09-19
CN100498443C (zh) 2009-06-10
CN1940647A (zh) 2007-04-04
US20070075958A1 (en) 2007-04-05
KR20070037054A (ko) 2007-04-04

Similar Documents

Publication Publication Date Title
JP5026744B2 (ja) 液晶表示装置
US10698515B2 (en) Touch display device having a gate off modulation voltage and method of driving the same
KR100613325B1 (ko) 구동 장치 및 표시 모듈
JP4427038B2 (ja) 液晶表示装置の駆動回路及びその駆動方法
US8044908B2 (en) Liquid crystal display device and method of driving the same
KR102396469B1 (ko) 디스플레이 장치
KR101361956B1 (ko) 액정표시장치
US7629956B2 (en) Apparatus and method for driving image display device
KR101696458B1 (ko) 액정표시장치
KR101803575B1 (ko) 표시장치와 그 구동 방법
KR20120031651A (ko) 표시장치와 그 클럭신호 제어방법
KR20160083565A (ko) 표시장치
KR20170037300A (ko) 표시 장치 및 그 구동 방법
KR101771254B1 (ko) 액정표시장치
KR100870499B1 (ko) 액정표시장치와 그 구동방법
KR101128252B1 (ko) 액정표시장치
US11705050B2 (en) Power management integrated circuit and its driving method
KR102033098B1 (ko) 액정표시장치 및 그 구동방법
KR20110064493A (ko) 액정표시장치 및 그 구동방법
KR102223903B1 (ko) 표시장치
KR20080003559A (ko) 액정 표시 장치
KR20070118743A (ko) 액정 표시 장치 및 그 구동 방법
KR20070044127A (ko) 평판표시장치 및 이의 구동방법
KR20060126053A (ko) 액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7