Nothing Special   »   [go: up one dir, main page]

KR101167192B1 - 고전압 소자 제조방법 - Google Patents

고전압 소자 제조방법 Download PDF

Info

Publication number
KR101167192B1
KR101167192B1 KR1020050127602A KR20050127602A KR101167192B1 KR 101167192 B1 KR101167192 B1 KR 101167192B1 KR 1020050127602 A KR1020050127602 A KR 1020050127602A KR 20050127602 A KR20050127602 A KR 20050127602A KR 101167192 B1 KR101167192 B1 KR 101167192B1
Authority
KR
South Korea
Prior art keywords
gate
high voltage
gate oxide
voltage device
oxide film
Prior art date
Application number
KR1020050127602A
Other languages
English (en)
Other versions
KR20070066433A (ko
Inventor
오보석
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050127602A priority Critical patent/KR101167192B1/ko
Publication of KR20070066433A publication Critical patent/KR20070066433A/ko
Application granted granted Critical
Publication of KR101167192B1 publication Critical patent/KR101167192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 고전압 소자 제조방법에 관한 것으로서, 고전압 소자의 기판 영역이 손상을 방지하여 소자의 특성 열화를 방지할 수 있는 효과가 있다.
이를 위한 본 발명에 의한 고전압 소자 제조방법은, 드리프트 영역이 형성된 기판의 상부에 게이트산화막, 게이트전극, 텅스텐실리사이드를 순차적으로 증착하는 단계; 상기 텅스텐실리사이드와 게이트전극을 패터닝하여 게이트를 형성하는 단계; 상기 결과물 상에 감광막 패턴을 형성하여, 상기 게이트 전극에서 소정거리 이격된 부분의 게이트 산화막을 노출시키고, 상기 노출된 게이트 산화막을 식각하여 그 하부의 드리프트영역을 노출시키는 단계; 및 상기 노출된 드리프트 영역에 고농도 이온을 주입하여 고농도 소스 및 드레인을 형성하는 단계를 포함한다.
고전압 소자, 누설전류, 기판 손상

Description

고전압 소자 제조방법{Manufacturing method for high voltage device}
도 1a 내지 도 1e는 종래기술에 따른 고전압 소자 제조공정을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 고전압 소자 제조공정을 설명하기 위한 공정별 단면도.
<도면의 주요 부분에 대한 부호의 설명>
200: 기판 201: 소자분리막
202: 웰 203: 드리프트 영역
204: 게이트 산화막 205: 게이트 전극
206: 텅스텐실리사이드 207: 측벽
208: 감광막 패턴 209: 고농도 소스 및 드레인
본 발명은 고전압 소자 제조방법에 관한 것으로, 특히 고전압 소자의 기판 영역이 손상을 방지하여 소자의 특성 열화를 방지할 수 있는 고전압 소자 제조방법에 관한 것이다.
일반적으로, 고전압 소자는 게이트와 고농도의 소스 및 드레인이 소정거리 이격되어 위치하며, 이와 같은 고전압 소자를 제조하는 종래 고전압 소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래기술에 따른 고전압 소자 제조공정을 설명하기 위한 공정별 단면도이다.
도 1a에 도시한 바와 같이, 기판(100)에 소자분리막(101)을 형성하고, 그 소자분리막(101)에 의해 정의된 소자형성영역에 이온을 주입하여 웰(102)을 형성한다.
이어서, 상기 웰(102)의 일부에 이온을 주입하여 드리프트 영역(103)을 형성한 후, 그 상부 전면에 게이트 산화막(104), 게이트 전극(105) 및 텅스텐실리사이드(106)를 순차적으로 증착한다.
그 다음, 도 1b에 도시한 바와 같이, 사진식각공정을 통해 상기 텅스텐실리사이드(106), 게이트 전극(105)을 순차적으로 패터닝하여 게이트를 형성한다.
그런 다음, 도 1c에 도시한 바와 같이, 상기 구조의 상부 전면에 절연막(도시안됨)을 증착하고, 상기 절연막을 건식식각하여 상기 게이트 전극(105)과 텅스텐실리사이드(106)의 측면에 측벽(107)을 형성한다.
그 다음, 도 1d에 도시한 바와 같이, 상기 측벽(107)의 측면에 노출된 게이 트 산화막(104)을 모두 제거하여, 그 하부의 드리프트 영역(103)의 상부를 노출시킨다. 이때, 상기 게이트 산화막(104) 제거 공정에 의하여, 상기 드리프트 영역(103) 표면이 손상되고, 특히, 게이트와 인접한 드리프트 영역(103)의 손상은 누설전류의 발생 등 고전압 소자의 특성을 열화시키는 원인이 된다.
그 후에, 도 1e에 도시한 바와 같이, 상기 구조의 상부 전면에 감광막(도시안됨)를 도포한 후, 노광 및 현상하여 상기 게이트와 이격된 위치의 드리프트영역(103)을 노출시키는 감광막(108) 패턴을 형성한다. 계속해서, 상기 감광막(108) 패턴에 의해 노출된 드리프트 영역(103)에 고농도 이온을 주입하여 고농도 소스 및 드레인(109)을 형성한다.
이와 같이, 고전압 소자에서 게이트와 고농도의 소스 및 드레인 사이의 기판영역이 식각공정에 의해 손상되는 경우에, 누설전류가 발생하거나 스냅백(snapback) 특성이 악화되는 등 소자의 특성을 열화시키는 문제가 발생한다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 고전압 소자의 게이트와 고농도 소스 및 드레인 사이의 기판 영역에 손상을 최소화할 수 있는 고전압 소자 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 고전압 소자 제조방법은, 드리프 트 영역이 형성된 기판의 상부에 게이트산화막, 게이트전극, 텅스텐실리사이드를 순차적으로 증착하는 단계; 상기 텅스텐실리사이드와 게이트전극을 패터닝하여 게이트를 형성하는 단계; 상기 결과물 상에 감광막 패턴을 형성하여, 상기 게이트 전극에서 소정거리 이격된 부분의 게이트 산화막을 노출시키고, 상기 노출된 게이트 산화막을 식각하여 그 하부의 드리프트영역을 노출시키는 단계; 및 상기 노출된 드리프트 영역에 고농도 이온을 주입하여 고농도 소스 및 드레인을 형성하는 단계를 포함한다.
또한, 상기 게이트를 형성하는 단계 후에, 상기 게이트의 양측면에 위치하는 게이트 산화막 상부의 일부분을 소정두께만큼 제거하는 단계를 더 포함하는 것을 특징으로 한다.
이하 상기와 같이 구성된 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 고전압 소자 제조공정을 설명하기 위한 공정별 단면도이다.
이를 참조하면, 본 발명의 실시예에 따른 고전압 소자의 제조방법은 기판(200)에 소자분리막(201)과 웰(202)을 형성하고, 이온을 주입하여 드리프트 영역(203)을 형성한 다음, 게이트 산화막(204), 게이트 전극(205) 및 텅스텐실리사이드(206)를 순차적으로 증착하는 단계(도 2a)와, 상기 텅스텐실리사이드(206), 게이트 전극(205)을 순차적으로 패터닝하고, 노출되는 게이트 산화막(204)의 상부일부를 식각하여 게이트를 형성하는 단계(도 2b)와, 상기 게이트의 측면에 측벽(207)을 형성하는 단계(도 2c)와, 상기 게이트와 이격된 위치의 게이트 산화막(204)을 노출시키는 감광막(208) 패턴을 형성하고, 노출된 게이트 산화막(204)을 제거하는 단계(도 2d)와, 상기 게이트 산화막(204)의 식각으로 노출된 드리프트 영역(203)에 고농도 이온을 주입하여 고농도 소스 및 드레인(209)을 형성하는 단계(도 2e)를 포함한다.
이하, 상기와 같이 구성된 본 발명에 따른 고전압 소자 제조방법을 보다 상세히 설명한다.
먼저, 도 2a에 도시한 바와 같이, 기판(200)에 소자분리막(201)을 형성하고, 그 소자분리막(201)에 의해 정의된 소자형성영역에 이온을 주입하여 웰(202)을 형성한다.
이어서, 상기 웰(202)의 일부에 이온을 주입하여 드리프트 영역(203)을 형성한 후, 그 상부 전면에 게이트 산화막(204), 게이트 전극(205) 및 텅스텐실리사이드(206)를 순차적으로 증착한다.
그 다음, 도 2b에 도시한 바와 같이, 사진식각공정을 통해 상기 텅스텐실리사이드(206), 게이트 전극(205)을 순차적으로 패터닝하여 게이트를 형성한다. 이때, 패터닝된 게이트 전극(205)의 양측면에 위치하는 게이트 산화막(204)의 상부를 소정두께만큼 식각하여 일부를 잔존시킨다.
이와 같이, 게이트 산화막(204)의 일부를 잔존시켜, 상기 게이트의 측면에 인접한 소자형성영역이 식각공정 등에 의해 손상되는 것을 방지할 수 있다.
그 다음, 도 2c에 도시한 바와 같이, 상기 구조의 상부 전면에 절연막(도시안됨)을 증착하고, 상기 절연막을 건식식각하여 상기 게이트 전극(205)과 텅스텐실리사이드(206)의 양측에 측벽(207)을 형성한다.
그런 다음, 도 2d에 도시한 바와 같이, 상기 구조의 상부 전면에 감광막(도시안됨)를 도포한 후고, 노광 및 현상하여 상기 게이트와 이격된 위치의 게이트산화막(204)을 노출시키는 감광막(208) 패턴을 형성한다.
그 다음, 상기 감광막(208) 패턴의 측면에 노출된 게이트 산화막(204)을 식각하여 제거하여, 그 하부의 드리프트 영역(203)을 노출시킨다.
그 다음, 도 2e에 도시한 바와 같이 상기 게이트 산화막(204)의 식각으로 노출된 드리프트 영역(203)에 고농도 이온을 주입하여 고농도 소스 및 드레인(209)을 형성한다.
이와 같이, 본 발명에 따르면, 드리프트 영역(203) 상에, 상부가 일부분 식각된 게이트 산화막(204)을 잔존시킨 후, 후속공정을 진행함으로써, 고전압 소자에서 게이트와 고농도의 소스 및 드레인(209) 사이의 기판영역이 식각 공정 등에 의하여 손상되는 것을 방지할 수 있다. 따라서, 누설전류가 발생하거나 스냅백 특성이 악화되는 것을 최소화하여, 소자의 특성을 안정화시킬 수 있는 효과가 있다.
이상에서는 본 발명을 특정의 바람직한 실시 예들을 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예들에 한정되지 않으며 본 발명의 개념을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의 해 다양한 변경과 수정이 가능하다.
상기한 바와 같이 본 발명 고전압 소자 제조방법은 게이트를 형성하는 과정에서 게이트의 측면일부에 얇은 산화막을 잔존시켜, 그 얇은 산화막 하부의 기판이 후속공정에 의해 손상되는 것을 방지함으로써, 누설전류가 발생하거나 스냅백 특성이 악화되는 것을 최소화하여, 소자의 특성을 안정화시킬 수 있는 효과가 있다.

Claims (2)

  1. 드리프트 영역이 형성된 기판의 상부에 게이트 산화막, 게이트 전극, 텅스텐실리사이드를 순차적으로 증착하는 단계;
    상기 텅스텐실리사이드와 게이트 전극을 패터닝하여 게이트를 형성하는 단계;
    상기 게이트 산화막 및 상기 게이트 상에 감광막 패턴을 형성하여, 상기 게이트 전극에서 소정거리 이격된 부분의 게이트 산화막 일부분을 노출시키는 단계;
    상기 일부분이 노출된 게이트 산화막을 식각하여 그 하부의 드리프트영역을 노출시키는 단계; 및
    상기 노출된 드리프트 영역에 고농도 이온을 주입하여 고농도 소스 및 드레인을 형성하는 단계를 포함하는 고전압 소자 제조방법.
  2. 제 1 항에 있어서,
    상기 게이트 산화막 일부분을 노출시키는 단계는, 상기 게이트 전극의 양측면에 위치하는 게이트 산화막 상부의 일부분을 소정두께만큼 제거하는 것을 특징으로 하는 고전압 소자 제조방법.
KR1020050127602A 2005-12-22 2005-12-22 고전압 소자 제조방법 KR101167192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127602A KR101167192B1 (ko) 2005-12-22 2005-12-22 고전압 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127602A KR101167192B1 (ko) 2005-12-22 2005-12-22 고전압 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20070066433A KR20070066433A (ko) 2007-06-27
KR101167192B1 true KR101167192B1 (ko) 2012-07-24

Family

ID=38365492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127602A KR101167192B1 (ko) 2005-12-22 2005-12-22 고전압 소자 제조방법

Country Status (1)

Country Link
KR (1) KR101167192B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050027611A (ko) * 2003-09-16 2005-03-21 삼성전자주식회사 고전압 반도체 소자의 제조방법
KR20050065172A (ko) * 2003-12-24 2005-06-29 매그나칩 반도체 유한회사 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050027611A (ko) * 2003-09-16 2005-03-21 삼성전자주식회사 고전압 반도체 소자의 제조방법
KR20050065172A (ko) * 2003-12-24 2005-06-29 매그나칩 반도체 유한회사 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20070066433A (ko) 2007-06-27

Similar Documents

Publication Publication Date Title
US7638384B2 (en) Method of fabricating a semiconductor device
KR100192521B1 (ko) 반도체장치의 제조방법
KR101167192B1 (ko) 고전압 소자 제조방법
KR100215871B1 (ko) 반도체 소자의 제조방법
US7517755B2 (en) Method for fabricating semiconductor device
JP2005197713A (ja) スプリットゲートフラッシュメモリデバイスの製造方法
KR100226739B1 (ko) 반도체 소자의 제조방법
KR100587595B1 (ko) 반도체소자의 제조방법
KR100418923B1 (ko) 반도체소자의 제조방법
KR101060716B1 (ko) 반도체 소자의 형성 방법
KR100743629B1 (ko) 반도체 소자의 제조방법
KR100953489B1 (ko) 반도체소자의 샐리사이드 형성방법
KR100338095B1 (ko) 반도체소자의콘택홀형성방법
KR100239452B1 (ko) 반도체 소자의 제조방법
KR100677992B1 (ko) 반도체 소자의 제조 방법
KR100232212B1 (ko) 반도체 소자의 제조 방법
KR100910222B1 (ko) 듀얼 게이트산화막이 적용된 반도체 소자 제조방법
KR20060079607A (ko) 반도체 소자의 제조 방법
KR19990080191A (ko) 모스 트랜지스터 제조방법
KR19980017256A (ko) 반도체 소자의 제조 방법
KR20040055160A (ko) 반도체 소자의 제조방법
KR20040048455A (ko) 반도체 소자의 제조방법
KR20020003043A (ko) 반도체소자의 콘택 형성 방법
KR20060066216A (ko) 반도체 소자의 제조방법
KR20060076368A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 8